CN113410223B - 芯片组及其制造方法 - Google Patents

芯片组及其制造方法 Download PDF

Info

Publication number
CN113410223B
CN113410223B CN202110662127.XA CN202110662127A CN113410223B CN 113410223 B CN113410223 B CN 113410223B CN 202110662127 A CN202110662127 A CN 202110662127A CN 113410223 B CN113410223 B CN 113410223B
Authority
CN
China
Prior art keywords
input
bonding
memory chip
output
device layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110662127.XA
Other languages
English (en)
Other versions
CN113410223A (zh
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Bi Ren Technology Co ltd
Original Assignee
Shanghai Biren Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Biren Intelligent Technology Co Ltd filed Critical Shanghai Biren Intelligent Technology Co Ltd
Priority to CN202110662127.XA priority Critical patent/CN113410223B/zh
Priority to US17/468,687 priority patent/US12027512B2/en
Publication of CN113410223A publication Critical patent/CN113410223A/zh
Priority to EP22152585.0A priority patent/EP4105988A1/en
Application granted granted Critical
Publication of CN113410223B publication Critical patent/CN113410223B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/111—Manufacture and pre-treatment of the bump connector preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13008—Bump connector integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供一种芯片组及其制造方法。芯片组包括多个逻辑核心以及存储器芯片。多个逻辑核心分别具有第一装置层以及第一基板层，并且分别包括多个第一键合组件以及第一输入输出电路。多个第一键合组件设置在第一装置层。第一输入输出电路设置在第一装置层。存储器芯片具有第二装置层以及第二基板层，并且包括多个第二键合组件以及多个第二输入输出电路。多个第二键合组件设置在第二装置层。多个第二输入输出电路设置在第二装置层，且分别连接多个逻辑核心的第一输入输出电路。多个逻辑核心的多个第一键合组件的多个第一键合面分别与存储器芯片的多个第二键合组件的多个第二键合面以接垫对接垫的方式直接接合。

Description

芯片组及其制造方法
技术领域
本发明涉及一种半导体装置，尤其是指一种芯片组及其制造方法。
背景技术
由于目前的人工智能(Artificial Intelligence，AI)运算以及高效能运算(High-Performance Computing,HPC)需要同时使用越来越多个逻辑核心以及存取具有高带宽以及高密度的存储器，因此如何实现在一个存储器设备上可具有高数量的多个逻辑核心以及高密度的存储器是本领域目前主要的研究方向之一。
然而，目前的存储器是通过在大面积的***单芯片(System on chip，SOC)上设至更多个存储器芯片，并且利用片上网络(Network-on-chip，NoC)或网格(mesh)通道来连接这些存储器芯片。目前的存储器是通过中介层(Interposer)或扇出型(Fan-out)封装的重分布层(Redistribution Layer)来连接高带宽存储器(High Bandwidth Memory，HBM)以及这些逻辑核心的多个裸片(die)。对此，目前的存储器设备常遇到的问题可例如有大面积的***单芯片所导致的低良率，输入输出电路以及网格信道占用的空间过多所导致的算数逻辑单元(Arithmetic logic unit，ALU)的面积过低，存储器的功耗过大，以及微凸块(ubump)需要占有大面积的***单芯片用于连接的缺点。有鉴于此，如何改善上述缺点并且可实现一种高密度存储器，以下将提出几个实施例的解决方案。
发明内容
本发明是针对一种芯片组及其制造方法，可实现一种具有高逻辑运算能力以及高密度存储器的芯片组。
根据本发明的实施例，本发明的芯片组包括多个逻辑核心以及存储器芯片。多个逻辑核心分别具有第一装置层以及第一基板层。多个逻辑核心分别包括多个第一键合组件以及第一输入输出电路。多个第一键合组件设置在第一装置层。多个第一键合组件的多个第一键合面与第一装置层的第一表面为等高。第一输入输出电路设置在第一装置层。存储器芯片具有第二装置层以及第二基板层。存储器芯片包括多个第二键合组件以及多个第二输入输出电路。多个第二键合组件设置在第二装置层。多个第二键合组件的多个第二键合面与第二装置层的第二表面为等高。多个第二输入输出电路设置在第二装置层，且分别连接多个逻辑核心的第一输入输出电路。第一表面面对第二表面。多个逻辑核心的多个第一键合组件的多个第一键合面分别与存储器芯片的多个第二键合组件的多个第二键合面以接垫对接垫的方式直接接合。
根据本发明的实施例，本发明的芯片组的制造方法包括以下步骤：制造逻辑核心晶圆，其中逻辑核心晶圆包括多个逻辑核心，并且逻辑核心晶圆具有第一装置层以及第一基板层；形成多个第一键合组件以及第一输入输出电路在多个逻辑核心的每一个的第一装置层中，其中多个第一键合组件的多个第一键合面与第一装置层的第一表面为等高；切割逻辑核心晶圆为具有多个逻辑核心的多个裸片；制造存储器芯片，其中存储器芯片具有第二装置层以及第二基板层；形成多个第二键合组件以及分别连接多个逻辑核心的第一输入输出电路的多个第二输入输出电路在第二装置层中，其中多个第二键合组件的多个第二键合面与第二装置层的第二表面为等高，并且第一表面面对第二表面；以及将多个裸片的多个第一键合组件分别与存储器芯片的多个第二键合组件以接垫对接垫的方式直接接合。
基于上述，本发明的芯片组及其制造方法可有效节省逻辑核心上的电路布线空间，并且通过将多个逻辑核心与存储器芯片以裸片对裸片的方式接合，以实现一种具有高逻辑运算能力的高密度存储器的芯片组。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
附图说明
图1是本发明的第一实施例的芯片组的俯视示意图；
图2是本发明的第一实施例的芯片组的侧视结构图；
图3是本发明的一实施例的混合键合结构的示意图；
图4是本发明的第二实施例的芯片组的侧视结构图；
图5是本发明的第三实施例的芯片组的侧视结构图；
图6是本发明的一实施例的芯片组的制造方法的流程图；
图7A至图7C是本发明的一实施例的多个逻辑核心的制造示意图；
图8A至图8C是本发明的一实施例的存储器芯片的制造示意图；
图9A至图9E是本发明的一实施例的芯片组的制造示意图。
具体实施方式
现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在图式和描述中用来表示相同或相似部分。
图1是本发明的第一实施例的芯片组的俯视示意图。参考图1，芯片组100包括存储器芯片(memory chip)110、多个逻辑核心(logic core)120_1～120_4以及布线130，但本发明并不限制逻辑核心的数量。逻辑核心120_1～120_4可分别包括输入输出(Input/Output，IO)电路123_1～123_4。本实施例以四个为例，但在其他实施例中逻辑核心的数量可为任意多个。在本实施例中，存储器芯片110可以是指经由半导体制程后在晶圆的装置层(devicelayer)形成有相关存储器电路，并且可为经由晶圆切割后的部分晶圆。在本实施例中，存储器芯片110可包括动态随机存取存储器(Dynamic Random Access Memory，DRAM)以及静态随机存取存储器(Static Random-Access Memory,SRAM)、磁阻式随机存取存储器(Magnetoresistive Random Access Memory,MRAM)、相变化存储器(Phase-changememory,PRAM)、阻变式存储器(Resistive Random Access Memory,RRAM)。在本实施例中，存储器芯片110的表面S2可设置有逻辑核心120_1～120_4。存储器芯片110的装置层中可以设有网格(mesh)结构的(金属)布线130以及输入输出电路114。在本实施例中，布线130可在表面S2下方的装置层中沿着逻辑核心120_1～120_4周围分布，但其实际走线方式并不限于图1所示。输入输出电路114可通过布线130以及存储器芯片110的内部电路来实现存储器芯片110以及多个逻辑核心120_1～120_4的多个输入输出电路123_1～123_4之间的互联。输入输出电路114可通过布线130以及存储器芯片110的内部电路来提供电源信号及/或数据信号至存储器芯片110以及多个逻辑核心120_1～120_4的多个输入输出电路123_1～123_4。在本实施例中，逻辑核心120_1～120_4是以裸片对裸片(die to die)的方式直接接合在存储器芯片110上。在本实施例中，四个逻辑核心120_1～120_4仅为示意，本发明对逻辑核心的数量并不加以限制。
图2是本发明的第一实施例的芯片组的侧视结构图。参考图1及图2，存储器芯片110具有装置层111以及基板层(substrate layer)112。存储器芯片110包括多个键合组件(图未示)以及多个输入输出电路113_1、113_2、114。多个键合组件(图未示)以及输入输出电路113_1、113_2、114设置在装置层111中。存储器芯片110的装置层111可包括有相关存储器的功能电路。逻辑核心120_1、120_2分别具有装置层121_1、121_2以及基板层122_1、122_2，并且逻辑核心120_3、120_4可类推与逻辑核心120_1、120_2具有相同结构。逻辑核心120_1、120_2的装置层121_1、121_2可分别包括有相关逻辑电路。逻辑核心120_1、120_2分别包括多个键合组件(图未示)以及输入输出电路123_1、123_2。多个键合组件以及输入输出电路123_1、123_2设置在装置层121_1、121_2中。可以理解，在本发明的以下实施例中，基板层(例如基板层112、122_1、122_2)可以是硅基板。在本实施例中，存储器芯片110的输入输出电路113_1、113_2可通过设在其内部的键合组件分别与逻辑核心120_1、120_2的输入输出电路123_1、123_2中的键合组件连接，以实现数据信号的传输。
先搭配参考图3，图3是本发明的一实施例的混合键合结构的示意图。存储器芯片110可包括键合组件116_1～116_M，其中M为正整数。键合组件116_1～116_M设置在装置层111，并且键合组件116_1～116_M的键合面1164_1～1164_M与装置层111的表面S11为等高。以逻辑核心120_1为例，逻辑核心120_1可包括键合组件126_1～126_M，并且键合组件126_1～126_M的键合面1264_1～1264_M与装置层121_1的表面S2为等高。在本实施例中，逻辑核心120_1与存储器芯片110之间可通过键合组件116_1～116_M以及键合组件126_1～126_M以混合键合(hybrid bonding)的方式接合。此外，逻辑核心120_2～120_4可类推与逻辑核心120_1有相同的键合组件结构。
逻辑核心120_1的键合组件126_1～126_M的键合面1264_1～1264_M与存储器芯片110的键合组件116_1～116_M的键合面1164_1～1164_M以接垫对接垫(pad to pad)的混合键合方式直接接合。键合组件116_1～116_M以及键合组件126_1～126_M可包括键合接垫1161_1～1161_M、1261_1～1261_M、支柱(pillar)1162_1～1162_M、1262_1～1262_M以及金属接垫1163_1～1163_M、1263_1～1263_M。键合接垫1161_1～1161_M、1261_1～1261_M具有键合面1164_1～1164_M、1264_1～1264_M。支柱1162_1～1162_M、1262_1～1262_M的一端连接键合接垫1164_1～1164_M、1264_1～1264_M。金属接垫1163_1～1163_M、1263_1～1263_M与支柱1162_1～1162_M、1262_1～1262_M的另一端连接。键合组件116_1～116_M和键合组件126_1～126_M的材料包括但不限于铜(Cu)、铝(Al)或镍(Ni)。在本实施例中，键合组件116_1～116_M的至少一部分用于通过对应的键合组件126_1～126_M的其中对应部分来传输电源信号及/或数据信号。
再参考图1及图2，在本实施例中，存储器芯片110与逻辑核心120_1、120_2可通过上述图3的混合键合的方式接合，以实现裸片对裸片的半导体制程的接合手段。因此，存储器芯片110的输入输出电路113_1、113_2可通过一部分的键合组件与逻辑核心120_1、120_2的输入输出电路123_1、123_2中对应部分的键合组件连接，以传输控制信号、数据信号及操作指令信号等，而本发明并不加以限制。在本实施例中，存储器芯片110的装置层111可包括电路布线，并且输入输出电路113_1～113_2、114可连接电路布线。如此一来，逻辑核心120_1～120_2可通过输入输出电路123_1～123_2、输入输出电路113_1～113_2以及电路布线进行通信。在本实施例中，前述的电路布线为网格结构或片上网路(Network On Chip，NOC)结构的金属布线。据此，本实施例的芯片组100的逻辑核心120_1～120_4可有效节省设置凸块(bump)来连接至存储器芯片110的空间，而可提升设置在存储器芯片110上的逻辑核心数量，以使存储器芯片110可具有高密度的算数逻辑单元面积。
另外，在本实施例中，存储器芯片110的基板层112以及装置层111的一部分包括多个硅通孔(Through Silicon Via，TSV)115_1～115_N，其中N为正整数。硅通孔115_1～115_N贯穿存储器芯片110的基板层112且伸入装置层111的至少一部分，以连接于装置层111中的电路布线。例如，硅通孔115_1～115_N可连接存储器芯片110的装置层111中的电路布线。在一些实施例中，硅通孔可以通过装置层111内部的金属走线(图未示)分别连接至装置层111中的电路布线以及键合组件116_1～116_M。
应当理解，硅通孔可以是填充有金属的垂直互联结构。填充金属的材料包括但不限于铜(Cu)或钨(W)。在一些实施例中，硅通孔与基板层以及装置层之间还设有扩散阻挡层(图未示)，以阻挡金属材料的扩散。
图4是本发明的第二实施例的芯片组的侧视结构图。参考图4，芯片组400包括存储器芯片410、逻辑核心420_1、420_2、输入输出芯片450以及封装基板490。存储器芯片410包括多个键合组件(图未示)以及多个输入输出电路413_1、413_2、414。多个键合组件以及输入输出电路413_1、413_2设置在装置层411中。逻辑核心420_1、420_2分别具有装置层421_1、421_2以及基板层422_1、422_2，并且逻辑核心420_3、420_4可类推与逻辑核心420_1、420_2有相同结构。逻辑核心420_1、420_2分别包括多个键合组件(图未示)以及输入输出电路423_1、423_2。多个键合组件以及输入输出电路423_1、423_2设置在装置层421_1、421_2中。在本实施例中，存储器芯片410的输入输出电路413_1、413_2可通过设在其内部的键合组件分别与逻辑核心420_1、420_2的输入输出电路423_1、423_2中的键合组件连接，以裸片对裸片的方式直接与存储器芯片410接合。本实施例的存储器芯片410与逻辑核心420_1、420_2之间的接合方式可参考上述图1至图3实施例的说明，在此不多加赘述。
相较于上述图3实施例，本实施例进一步增加输入输出小芯片(IO chiplet)在立体堆叠(3D stack)结构上。具体而言，在本实施例中，输入输出芯片450包括装置层451以及基板层452，其中装置层451设置有输入输出电路453。存储器芯片410的输入输出电路414与输入输出芯片450的输入输出电路453连接，其连接手段可如上述的裸片对裸片的方式来实现。输入输出芯片450可以与存储器芯片410以接垫对接垫的方式直接接合。例如，输入输出芯片450的装置层451可以与存储器芯片410的装置层411以混合键合的方式接合。混合键合可参考上述图1至图3实施例的说明，在此不多加赘述。在本实施例中，芯片组400还可包括扇出型(Fan-out)封装的重分布层(Redistribution Layer，RDL)460。重分布层460设置在存储器芯片410的表面S3，其中表面S3相对于表面S2。在本实施例中，重分布层460连接多个硅通孔415。硅通孔415贯穿基板层412并且伸入至少部分装置层411，并且硅通孔415连接至装置层411中的电路布线以及多个键合组件。存储器芯片410、逻辑核心420_1、420_2、输入输出芯片450以及重分布层460经相关制程关卡以及封装制程后，其存储器芯片410的表面S2上可形成介电层(dielectric layer)480，以包覆逻辑核心420_1、420_2，并且重分布层460可通过多个凸块470与封装基板490接合。在本实施例中，输入输出芯片450可例如为Serdes输入输出小芯片(Serdes IO chiplet)或驱动电路芯片。可以理解，重分布层460可以为一层或者多层，本发明并不加以限制。输入输出芯片450可通过输入输出电路453来提供数据信号及/或电源信号至存储器芯片410以及逻辑核心420_1、420_2。存储器芯片410、逻辑核心420_1、420_2以及输入输出芯片450可通过重分布层460以及凸块470与封装基板490上的其他电路及/或其他芯片进行通信。因此，本实施例的芯片组400的存储器芯片410、逻辑核心420_1、420_2以及输入输出芯片450可有效节省设置凸块来连接至存储器芯片410的空间，而可提升设置在存储器芯片410上的逻辑核心数量，以实现高密度的算数逻辑单元面积。
图5是本发明的第三实施例的芯片组的侧视结构图。参考图5，芯片组500包括存储器芯片510_1、510_2、逻辑核心520_1～520_4、输入输出芯片550、重分布层560、凸块570、介电层581～583以及封装基板590。存储器芯片510_1、510_2分别包括多个键合组件(图未示)以及多个输入输出电路513_1～513_4、514_1、514_2。多个键合组件以及输入输出电路513_1～513_4、514_1、514_2设置在装置层511_1、511_2中。逻辑核心520_1～520_4分别具有装置层521_1～521_4以及基板层522_1～522_4。逻辑核心520_1～520_4分别包括多个键合组件(图未示)以及输入输出电路523_1～523_4。多个键合组件以及输入输出电路523_1～523_4设置在装置层521_1～521_4中。在本实施例中，存储器芯片510_1、510_2的输入输出电路513_1～513_4可通过设在其内部的键合组件分别与逻辑核心520_1～520_4的输入输出电路523_1～523_4中的键合组件连接，以裸片对裸片的方式直接与存储器芯片510_1、510_2接合。重分布层560设置在存储器芯片510_1、510_2的基板层512_1、512_2的表面S31、S32。本实施例的存储器芯片510_1、510_2与逻辑核心520_1～520_4之间的接合方式以及重分布层560、凸块570的配置方式可参考上述图1至图4实施例的说明，在此不多加赘述。
相较于上述图4实施例，本实施例的芯片组500将输入输出小芯片额外设置，并且还可额外整合另一存储器芯片。具体而言，在本实施例中，存储器芯片510_1、510_2之间可通过重分布层560连接。重分布层560可连接存储器芯片510_1、510_2分别的多个硅通孔515_1、515_2。硅通孔515_1、515_2贯穿基板层512_1、512_2并且伸入至少部分装置层511_1、511_2，并且硅通孔415连接至装置层411中的电路布线以及多个键合组件。输入输出芯片550包括装置层551以及基板层552，其中装置层551设置有输入输出电路553。重分布层560还连接输入输出芯片550的输入输出电路553。在本实施例中，存储器芯片510_1、510_2、逻辑核心520_1～520_4、输入输出芯片550以及重分布层560经相关制程关卡以及封装后，存储器芯片510_1以及逻辑核心520_1、520_2所组成的芯片上可形成介电层581，以包覆逻辑核心520_1、520_2，并且存储器芯片510_2以及逻辑核心520_3、520_4所组成的芯片上可形成介电层582。两个芯片组的介电层581、582周围还可进一步形成介电层583，以包覆介电层581、582，并且介电层581～583可为相同或不相同的介电材料，而本发明并不加以限制。重分布层560可通过多个凸块570与封装基板590接合。可以理解，重分布层560可以为一层或者多层，本发明并不加以限制。输入输出芯片550可通过输入输出电路553来提供数据信号及/或电源信号至存储器芯片510_1、510_2以及逻辑核心520_1～520_4。存储器芯片510_1、510_2、逻辑核心520_1～520_4以及输入输出芯片550可通过重分布层560以及凸块570与封装基板590上的其他电路及/或其他芯片进行通信。因此，本实施例的芯片组500的存储器芯片510_1、510_2可以较节省空间的方式来整合在同一存储器设备中，并且存储器芯片510_1、510_2、逻辑核心520_1～520_4以及输入输出芯片550可有效节省设置凸块来连接至存储器芯片510的空间，而可提升设置在存储器芯片510上的逻辑核心数量，以实现高密度的算数逻辑单元面积。
图6是本发明的一实施例的芯片组的制造方法的流程图。参考图6，本实施例的存储器的制造方法可由以下步骤S610～S660来实现之。搭配参考图7A至图7C，图7A至图7C是本发明的一实施例的多个逻辑核心的制造示意图。在步骤S610，制造逻辑核心晶圆720。如图7A所示，核心晶圆720包括逻辑核心720_1～720_4，并且逻辑核心晶圆720具有装置层以及基板层。逻辑核心晶圆720的装置层以及基板层的技术特征可参考上述各实施例的说明。在步骤S620，形成键合组件以及输入输出电路723_1～723_4在逻辑核心720_1～720_4的每一个的装置层中。如图7A，输入输出电路723_1～723_4被形成在逻辑核心720_1～720_4的每一个的装置层，并且本发明的逻辑核心晶圆720的输入输出电路的设置位置并不限于图7A至图7C所示。如图7B所示，逻辑核心720_1～720_4的每一个的装置层可分别形成具有多个键合组件的键合组件群726_1～726_4，并且本发明的键合组件的设置位置并不限于图7B至图7C所示。在一些示例中，键合组件群726_1～726_4还可以均匀分布于逻辑核心720_1～720_4的每一个的装置层的整个装置层中。输入输出电路723_1～723_4与键合组件的技术特征可参考上述各实施例的说明。在步骤S630，切割逻辑核心晶圆720为具有多个逻辑核心720_1～720_4的多个裸片。如图7C所示，逻辑核心晶圆720可被切割为逻辑核心720_1～720_4的多个裸片，其中一个裸片对应于一个逻辑核心。
搭配参考图8A至图8C，图8A至图8C是本发明的一实施例的存储器芯片的制造示意图。在步骤S640，制造存储器芯片710。如图8A所示，存储器芯片710可分区，并且在存储器芯片710的装置层中可形成网格结构的(金属)布线730_1、730_2以及输入输出电路714_1、714_2。存储器芯片710具有装置层以及基板层。存储器芯片710的装置层以及基板层的技术特征可参考上述各实施例的说明。在步骤S650，形成多个键合组件以及分别用于连接逻辑核心720_1～720_4的输入输出电路723_1～723_4的多个输入输出电路713_1～713_8在装置层中。如图8A，输入输出电路713_1～713_8被形成在存储器芯片710的多个区域的每一个的装置层，并且本发明的存储器芯片710的输入输出电路的设置位置并不限于图8A及图8B所示。如图8B所示，存储器芯片710的多个区域的每一个的装置层可分别形成具有多个键合组件的键合组件群713_1～713_8，并且本发明的键合组件的设置位置并不限于图7B所示。输入输出电路713_1～713_8与键合组件的技术特征可参考上述各实施例的说明。另外，在制造流程中，可形成电路布线于存储器芯片710的装置层中，并且多个输入输出电路713_1～713_8可连接电路布线。在步骤S660，将多个裸片的多个键合组件分别与存储器芯片710的多个键合组件以接垫对接垫的方式直接接合。图8C所示，逻辑核心720_1～720_8的多个裸片可倒置的方式来面对面地设置在存储器芯片710的多个区域上，并通过混合键合的方式与存储器芯片710接合，以制成芯片组700。
在本发明的另一些实施例中，在制造流程中，还可形成另一输入输出电路在存储器芯片710的装置层中，并且制造输入输出芯片。对此，可形成输入输出电路于输入输出芯片上，并且将存储器芯片710的所述另一输入输出电路与输入输出芯片的输入输出电路连接。
图9A至图9E是本发明的一实施例的芯片组的制造示意图。图8C所示的芯片组700可接续执行进行如图9A至图9E的封装制程。参考图9A，芯片组700可在存储器芯片710的表面S2上形成介电层780，以包覆逻辑核心720_1～720_8，并且将介电层780的表面S4设置在载板910上。在制造流程中，可形成多个硅通孔715于存储器芯片710的基板层712’以及装置层711的一部分中。硅通孔715中包括金属导体材料。应当理解，硅通孔可以是填充有金属的垂直互联结构。填充金属的材料包括但不限于铜(Cu)或钨(W)。在一些实施例中，硅通孔与基板层以及装置层之间还设有扩散阻挡层(图未示)，以阻挡金属材料的扩散。因此，参考图9A及图9B，基板层712’的表面S3’可经过研磨、抛光及/或蚀刻的方式，使得基板层712的高度下降，并且硅通孔715中的金属导体材料可从经过研磨、抛光后的表面S3裸露出来。硅通孔715贯穿基板层712以及装置层711的所述部分，以连接于装置层711中的电路布线。在一些实施例中，硅通孔715可以通过装置层711内部的金属走线(图未示)分别连接至装置层711中的电路布线以及多个键合组件。参考图9C，在制造流程中，可形成重分布层760在存储器芯片710的表面S3。重分布层760连接硅通孔750。可以理解，重分布层760可以为一层或者多层，本发明并不加以限制。接着，在重分布层760上形成多个凸块770。在本发明的一些实施例中，在制造流程中，还可制造另一存储器芯片，并且重分布层760还连接所述另一存储器芯片的另多个硅通孔。在本发明的另一些实施例中，在制造流程中，还可制造输入输出芯片，可形成输入输出电路于输入输出芯片上，并且将重分布层760连接输入输出芯片的输入输出电路。参考图9D，在制造流程中，可移除载板910后上下翻转，然后进行切割(dicing)。例如，可以将存储器晶圆按需切割为多个存储器芯片，其中每一个存储器芯片上设有一定数量的逻辑核心。参考图9E，在制造流程中，可将重分布层760通过多个凸块770与封装基板930接合。
综上所述，本发明的芯片组及其制造方法可有效节省逻辑核心上的电路布线空间，并且通过将多个逻辑核心与存储器芯片以裸片对裸片的方式接合，可有效节省用于设置凸块的空间，而可有效增加逻辑核心的数量。并且，多个逻辑核心与存储器芯片之间透过混合键合的方式接合还可降低多个逻辑核心与存储器芯片之间的静电放电(Electrostatic Discharge，ESD)的效应(Network On Chip，NOC)效应。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (18)

1.一种芯片组，其特征在于，包括：
多个逻辑核心，分别具有第一装置层以及第一基板层，其中所述多个逻辑核心分别包括：
多个第一键合组件，设置在所述第一装置层，并且所述多个第一键合组件的多个第一键合面与所述第一装置层的第一表面为等高；以及
第一输入输出电路，设置在所述第一装置层；
存储器芯片，具有第二装置层以及第二基板层，其中所述存储器芯片包括：
多个第二键合组件，设置在所述第二装置层，并且所述多个第二键合组件的多个第二键合面与所述第二装置层的第二表面为等高；以及
多个第二输入输出电路，设置在所述第二装置层，且分别连接所述多个逻辑核心的所述第一输入输出电路；
其中所述第一表面面对所述第二表面，并且所述多个逻辑核心的所述多个第一键合组件的所述多个第一键合面分别与所述存储器芯片的所述多个第二键合组件的所述多个第二键合面以接垫对接垫的方式直接接合，并且
其中所述存储器芯片的所述第二装置层包括电路布线，并且所述多个第二输入输出电路连接所述电路布线，其中所述多个逻辑核心通过所述多个第一输入输出电路、所述多个第二输入输出电路以及所述电路布线进行通信。
2.根据权利要求1所述的芯片组，其特征在于，所述多个逻辑核心与所述存储器芯片之间通过所述多个第一键合组件以及所述多个第二键合组件以混合键合的方式接合，并且所述多个第一键合组件以及所述多个第二键合组件分别包括：
键合接垫，具有键合面；
支柱，所述支柱的一端连接所述键合接垫；以及
金属接垫，与所述支柱的另一端连接，
其中所述多个第一键合组件的至少一部分通过对应的第二键合组件传输电源信号和/或数据信号。
3.根据权利要求1所述的芯片组，其特征在于，还包括：
第三输入输出电路，设置在所述第二装置层；
其中，所述第三输入输出电路连接所述电路布线。
4.根据权利要求1所述的芯片组，其特征在于，所述存储器芯片还包括贯穿所述第二基板层并且伸入至少部分所述第二装置层的多个硅通孔，所述多个硅通孔分别连接至所述电路布线以及所述多个第二键合组件。
5.根据权利要求4所述的芯片组，其特征在于，还包括：
重分布层，设置在所述存储器芯片的第三表面，其中所述第三表面相对于所述第二表面，
其中所述重分布层连接所述多个硅通孔。
6.根据权利要求5所述的芯片组，其特征在于，还包括：
另一存储器芯片，
其中所述重分布层还连接所述另一存储器芯片的另多个硅通孔。
7.根据权利要求5所述的芯片组，其特征在于，还包括：
第一输入输出芯片，
其中所述重分布层还连接所述第一输入输出芯片。
8.根据权利要求5所述的芯片组，其特征在于，还包括：
封装基板，其中所述重分布层通过多个凸块与所述封装基板接合。
9.根据权利要求1所述的芯片组，其特征在于，所述存储器芯片还包括：
第四输入输出电路，设置在所述第二装置层，
其中所述芯片组还包括：
第二输入输出芯片，包括第五输入输出电路，
其中所述存储器芯片的第四输入输出电路与所述第二输入输出芯片的所述第五输入输出电路连接，且所述第二输入输出芯片与所述存储器芯片以所述接垫对接垫的方式直接接合。
10.一种芯片组的制造方法，其特征在于，包括：
制造逻辑核心晶圆，其中所述逻辑核心晶圆包括多个逻辑核心，并且所述逻辑核心晶圆具有第一装置层以及第一基板层；
形成多个第一键合组件以及第一输入输出电路在所述多个逻辑核心的每一个的所述第一装置层中，其中所述多个第一键合组件的多个第一键合面与所述第一装置层的第一表面为等高；
切割所述逻辑核心晶圆为具有所述多个逻辑核心的多个裸片；
制造存储器芯片，其中所述存储器芯片具有第二装置层以及第二基板层；
形成多个第二键合组件以及分别连接所述多个逻辑核心的所述第一输入输出电路的多个第二输入输出电路在所述第二装置层中，其中所述多个第二键合组件的多个第二键合面与所述第二装置层的第二表面为等高，并且所述第一表面面对所述第二表面；
将所述多个裸片的所述多个第一键合组件分别与所述存储器芯片的所述多个第二键合组件以接垫对接垫的方式直接接合；以及
形成电路布线于所述存储器芯片的所述第二装置层中，其中所述多个第二输入输出电路连接所述电路布线，所述多个逻辑核心通过所述多个第一输入输出电路、所述多个第二输入输出电路以及所述电路布线进行通信。
11.根据权利要求10所述的制造方法，其特征在于，所述多个裸片的所述多个逻辑核心与所述存储器芯片之间通过所述多个第一键合组件以及所述多个第二键合组件以混合键合的方式接合，并且所述多个第一键合组件以及所述多个第二键合组件分别包括：
键合接垫，具有键合面；
支柱，所述支柱的一端连接所述键合接垫；以及
金属接垫，与所述支柱的另一端连接。
12.根据权利要求10所述的制造方法，其特征在于，还包括：
形成第三输入输出电路在所述第二装置层中，其中所述第三输入输出电路连接所述电路布线。
13.根据权利要求10所述的制造方法，其特征在于，制造所述存储器芯片的步骤包括：
形成贯穿所述第二基板层并且伸入至少部分所述第二装置层的多个硅通孔，所述多个硅通孔分别连接至所述电路布线以及所述多个第二键合组件。
14.根据权利要求13所述的制造方法，其特征在于，还包括：
形成重分布层在所述存储器芯片的第三表面，其中所述第三表面相对于所述第二表面，并且所述重分布层连接所述多个硅通孔。
15.根据权利要求14所述的制造方法，其特征在于，还包括：
制造另一存储器芯片，其中所述重分布层还连接所述另一存储器芯片的另多个硅通孔。
16.根据权利要求14所述的制造方法，其特征在于，还包括：
形成第三输入输出电路于第一输入输出芯片上；以及
将所述重分布层连接所述第一输入输出芯片。
17.根据权利要求14所述的制造方法，其特征在于，还包括：
在所述重分布层上形成多个凸块；
将所述重分布层通过所述多个凸块与封装基板接合。
18.根据权利要求10所述的制造方法，其特征在于，还包括：
形成第四输入输出电路在所述存储器芯片的所述第二装置层中；
形成第五输入输出电路于第二输入输出芯片上；以及
将所述第二输入输出芯片与所述存储器芯片以所述接垫对接垫的方式直接接合，以使所述存储器芯片的第四输入输出电路与所述第二输入输出芯片的所述第五输入输出电路连接。
CN202110662127.XA 2021-06-15 2021-06-15 芯片组及其制造方法 Active CN113410223B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110662127.XA CN113410223B (zh) 2021-06-15 2021-06-15 芯片组及其制造方法
US17/468,687 US12027512B2 (en) 2021-06-15 2021-09-08 Chipset and manufacturing method thereof
EP22152585.0A EP4105988A1 (en) 2021-06-15 2022-01-21 Chipset and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110662127.XA CN113410223B (zh) 2021-06-15 2021-06-15 芯片组及其制造方法

Publications (2)

Publication Number Publication Date
CN113410223A CN113410223A (zh) 2021-09-17
CN113410223B true CN113410223B (zh) 2022-04-08

Family

ID=77683982

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110662127.XA Active CN113410223B (zh) 2021-06-15 2021-06-15 芯片组及其制造方法

Country Status (2)

Country Link
EP (1) EP4105988A1 (zh)
CN (1) CN113410223B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114038490B (zh) * 2021-10-14 2023-07-04 西安紫光国芯半导体有限公司 基于三维异质集成的一致性链路存储芯片
CN113990843B (zh) * 2021-10-25 2023-06-27 上海壁仞智能科技有限公司 芯片组及其制造方法
CN116108900A (zh) * 2021-11-05 2023-05-12 安徽寒武纪信息科技有限公司 加速器结构、生成加速器结构的方法及其设备

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101900423B1 (ko) * 2011-09-19 2018-09-21 삼성전자주식회사 반도체 메모리 장치
CN202855741U (zh) * 2012-05-18 2013-04-03 上海丽恒光微电子科技有限公司 晶圆与晶圆、晶圆与芯片、芯片与芯片键合的结构
CN103779351B (zh) * 2012-10-23 2017-11-07 格科微电子（上海）有限公司 三维封装结构及其制造方法
US9768090B2 (en) * 2014-02-14 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
US10672745B2 (en) * 2016-10-07 2020-06-02 Xcelsis Corporation 3D processor
WO2020034063A1 (en) * 2018-08-13 2020-02-20 Yangtze Memory Technologies Co., Ltd. Bonding contacts having capping layer and method for forming the same
CN109545764A (zh) * 2018-11-14 2019-03-29 长江存储科技有限责任公司 三维存储器及其制造方法
KR102618755B1 (ko) * 2019-01-30 2023-12-27 양쯔 메모리 테크놀로지스 씨오., 엘티디. 더미 접합 콘택트 및 더미 인터커넥트를 사용한 하이브리드 접합
JP2022509235A (ja) * 2019-02-11 2022-01-20 長江存儲科技有限責任公司 半導体デバイス、接合構造および半導体デバイスの形成方法
CN109935568A (zh) * 2019-03-29 2019-06-25 长江存储科技有限责任公司 半导体器件及其制作方法
US10998262B2 (en) * 2019-04-15 2021-05-04 Intel Corporation Stripped redistrubution-layer fabrication for package-top embedded multi-die interconnect bridge
CN111293109B (zh) * 2020-02-25 2021-11-23 武汉新芯集成电路制造有限公司 一种键合结构及其制造方法
CN112103279A (zh) * 2020-10-13 2020-12-18 深圳市奥视微科技有限公司 微显示装置及制造方法

Also Published As

Publication number Publication date
CN113410223A (zh) 2021-09-17
EP4105988A1 (en) 2022-12-21
US20220399321A1 (en) 2022-12-15

Similar Documents

Publication Publication Date Title
US10950547B2 (en) Stacked IC structure with system level wiring on multiple sides of the IC die
US10886177B2 (en) 3D chip with shared clock distribution network
US10978348B2 (en) 3D chip sharing power interconnect layer
US10892252B2 (en) Face-to-face mounted IC dies with orthogonal top interconnect layers
US10586786B2 (en) 3D chip sharing clock interconnect layer
US10600780B2 (en) 3D chip sharing data bus circuit
CN113410223B (zh) 芯片组及其制造方法
US10593667B2 (en) 3D chip with shielded clock lines
US10600735B2 (en) 3D chip sharing data bus
CN111418060A (zh) 具有正交的顶部互连层的、面对面安装的ic裸片
CN111244081A (zh) 集成电路装置、互连元件晶粒及集成晶片上***制造方法
US10509752B2 (en) Configuration of multi-die modules with through-silicon vias
US20240071940A1 (en) Creating interconnects between dies using a cross-over die and through-die vias
CN116108900A (zh) 加速器结构、生成加速器结构的方法及其设备
WO2018009145A1 (en) A semiconductor package and methods of forming the same
KR20230049723A (ko) 하이브리드 팬-아웃을 사용한 혼합 밀도 상호연결 아키텍처들
CN112151471A (zh) 一种多芯粒集成的封装结构及其制备方法
US12027512B2 (en) Chipset and manufacturing method thereof
CN215955274U (zh) 一种三维异质集成的可编程芯片结构和电子设备
CN212342602U (zh) 一种多芯粒集成的封装结构
US20220208712A1 (en) Multi-level bridge interconnects
CN113629044A (zh) 一种三维异质集成的可编程芯片结构和电子设备
CN113629043A (zh) 一种三维异质集成的可编程芯片结构
CN118073319A (zh) 封装结构以及封装方法
CN116845051A (zh) 基于有源硅中介层的封装结构及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: 201100 room 1302, 13 / F, building 16, No. 2388, Chenhang highway, Minhang District, Shanghai

Patentee after: Shanghai Bi Ren Technology Co.,Ltd.

Country or region after: China

Address before: 201100 room 1302, 13 / F, building 16, No. 2388, Chenhang highway, Minhang District, Shanghai

Patentee before: Shanghai Bilin Intelligent Technology Co.,Ltd.

Country or region before: China

CP03 Change of name, title or address