CN109786239B - 形成对准掩模或一组对准掩模的方法、半导体装置 - Google Patents

形成对准掩模或一组对准掩模的方法、半导体装置 Download PDF

Info

Publication number
CN109786239B
CN109786239B CN201810014635.5A CN201810014635A CN109786239B CN 109786239 B CN109786239 B CN 109786239B CN 201810014635 A CN201810014635 A CN 201810014635A CN 109786239 B CN109786239 B CN 109786239B
Authority
CN
China
Prior art keywords
etch
mask
levels
trim
reference mark
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810014635.5A
Other languages
English (en)
Other versions
CN109786239A (zh
Inventor
杨金成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN109786239A publication Critical patent/CN109786239A/zh
Application granted granted Critical
Publication of CN109786239B publication Critical patent/CN109786239B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G03F1/42—Alignment or registration features, e.g. alignment marks on the mask substrates
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G03F1/44—Testing or measuring features, e.g. grid patterns, focus monitors, sawtooth scales or notched scales
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/76—Patterning of masks by imaging
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/80—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

一种形成对准掩模的方法包括：在基底上刻蚀参考标记，以区分刻蚀区的边界；使用曝光设定值在基底上形成刻蚀掩模，所述刻蚀掩模具有边界；以及测量参考标记与所述边界之间的距离。当所测量的距离超过目标距离的容限时，则自基底移除刻蚀掩模，改变曝光设定值，使用改变后的所述曝光设定值形成下一刻蚀掩模，并重复所述测量。可在一组层阶中的顶部层阶上刻蚀一组参考标记，以区分各刻蚀区的边界。可执行刻蚀‑修整制程以在所述一组层阶中形成台阶，其中所述刻蚀‑修整制程至少包括使用第一参考标记及第二参考标记的第一刻蚀‑修整循环及第二刻蚀‑修整循环。

Description

形成对准掩模或一组对准掩模的方法、半导体装置
技术领域
本发明技术大体而言是有关于高密度集成电路(integrated circuit，IC) 装置，且更具体而言是有关于形成具有大尺寸的掩模的方法。
背景技术
在存储器装置的制造过程中，形成具有大尺寸的刻蚀掩模可能具有挑战性。这是因为刻蚀掩模在两个相对的边界之间的尺寸可能过大而使得每次仅可在线(inline)监控所述两个相对的边界中的一个(例如使用在线扫描电子显微镜(scanning electronicmicroscope，SEM))。换句话说，刻蚀掩模的大尺寸图案可能使得所述刻蚀掩模的两个相对的边界无法同时轻易地监控。因此，难以在线直接测量大的刻蚀掩模在两个相对的边界之间的尺寸及接续相应地调整所述刻蚀掩模之大小。当必须测量此种大尺寸时，制造商可能需要自制造生产线取出晶圆及使用专门的非在线测量设备。
期望提供一种可形成所详述的具有可能难以在线测量的大尺寸的刻蚀掩模的技术。
发明内容
阐述一种形成对准掩模的方法。所述方法包括：在基底上刻蚀参考标记，以区分刻蚀区的边界；使用曝光设定值(exposure setting)在所述基底上形成刻蚀掩模，所述刻蚀掩模具有边界；以及测量所述参考标记与所述刻蚀掩模的所述边界之间的距离。当所测量的所述距离超过目标距离的容限时，则可自所述基底移除所述刻蚀掩模，可改变所述曝光设定值，可使用改变后的所述曝光设定值形成下一刻蚀掩模，并可重复所述测量步骤。当所测量的所述距离处于所述容限内时，则可在刻蚀制程中使用所述刻蚀掩模。
所述曝光设定值可包括为形成所述刻蚀掩模而校准的曝光能量以及焦心点(focus center)。所述刻蚀制程可包括：使用所述刻蚀掩模在所述基底中刻蚀凹陷部，将所述参考标记转移至所述凹陷部的底部。所述刻蚀制程可包括在所述凹陷部中形成存储器阵列。
阐述一种装置，所述装置包括：基底，包括延伸至所述基底中的凹陷部；以及参考标记，位于所述凹陷部的底部上，所述参考标记与所述凹陷部的一侧之间的距离处于目标距离的容限内。凹陷部的底部上的参考标记和所述凹陷部的一侧之间的目标距离与基底的上表面上的参考标记和用于刻蚀所述凹陷部的刻蚀掩模的边界之间的目标距离可为不同的且具有不同的值。凹陷部的底部上的参考标记和所述凹陷部的一侧之间的目标距离的容限与基底的上表面上的参考标记和用于刻蚀所述凹陷部的刻蚀掩模的边界之间的目标距离的容限可为不同的且具有不同的值。所述不同可归因于所述刻蚀掩模的所述边界的斜率、所述凹陷部的所述一侧的斜率、或其他因素。所述参考标记可平行于所述凹陷部的所述一侧设置。存储器阵列可设置于所述凹陷部中。
阐述一种形成一组对准掩模的方法。所述方法包括：在基底上的一组层阶(level)中的顶部层阶上刻蚀一组参考标记，以区分各刻蚀区的边界；以及执行刻蚀-修整制程，以在所述一组层阶中的各层阶处形成台阶，其中所述刻蚀-修整制程至少包括使用所述一组参考标记中的第一参考标记的第一刻蚀-修整循环及使用所述一组参考标记中的第二参考标记的第二刻蚀-修整循环。
所述第一刻蚀-修整循环可包括：使用第一曝光设定值在所述顶部层阶上形成第一刻蚀-修整掩模，所述第一刻蚀-修整掩模具有第一边界；以及测量所述一组参考标记中的所述第一参考标记与所述第一刻蚀掩模的所述第一边界之间的第一距离。
当所测量的所述第一距离超过第一目标距离的容限时，则可自所述顶部层阶移除所述第一刻蚀掩模，可改变所述第一曝光设定值；可使用改变后的所述第一曝光设定值形成下一第一刻蚀掩模，并可重复所述测量步骤。当所测量的所述第一距离处于所述容限内时，则可在第一刻蚀-修整制程中使用所述第一刻蚀掩模。所述第一曝光设定值可包括为形成所述第一刻蚀 -修整掩模而校准的曝光能量以及焦心点。
在本文所述的一个实例中，所述一组层阶包括W个层阶L(i)，其中i 为1至W。所述第一刻蚀-修整制程可包括：在所述第一刻蚀-修整循环中重复地修整所述第一刻蚀-修整掩模以及使用经修整后的所述第一刻蚀-修整掩模刻蚀一个层阶达第一数目N1次重复，以在N1个各别层阶L(i)上形成N1个台阶，其中i为W-N1至W-1，其中所述N1个台阶设置于所述第一参考标记与所述第二参考标记之间。所述第一刻蚀-修整制程可将所述第一参考标记自所述一组层阶中的顶部层阶L(W)转移至所述一组层阶中的层阶L(W-N1-1)。
所述第二刻蚀-修整循环可包括：使用第二曝光设定值在所述顶部层阶上形成第二刻蚀-修整掩模，所述第二刻蚀-修整掩模具有第二边界；以及测量所述一组参考标记中的所述第二参考标记与所述第二刻蚀修整掩模的所述第二边界之间的第二距离。
当所测量的所述第二距离超过第二目标距离的容限时，则可自所述顶部层阶移除所述第二刻蚀掩模，可改变所述第二曝光设定值；可使用改变后的所述第二曝光设定值形成下一第二刻蚀掩模，并可重复所述测量所述第二距离的步骤。当所测量的所述第二距离处于所述容限内时，则可在第二刻蚀-修整制程中使用所述第二刻蚀掩模。所述第二曝光设定值可包括为形成所述第二刻蚀-修整掩模而校准的曝光能量以及焦心点。
所述一组层阶包括W个层阶L(i)，其中i为1至W。所述第二刻蚀- 修整制程可包括：在所述第二刻蚀-修整循环中重复地修整所述第二刻蚀- 修整掩模以及使用经修整后的所述第二刻蚀-修整掩模刻蚀一个层阶达第二数目N2次重复，以在N2个各别层阶L(i)上形成N2个台阶，其中i为 W-N2至W-1，其中所述N2个台阶设置于所述第二参考标记与所述一组参考标记中的第三参考标记之间。所述第二刻蚀-修整制程可将所述第二参考标记自所述一组层阶中的顶部层阶L(W)转移至所述一组层阶中的层阶 L(W-N2-1)，且将所述第一参考标记自所述一组层阶中的所述层阶 L(W-N1-1)转移至所述一组层阶中的层阶L(W-N1-N2-2)。
所述第一曝光设定值可不同于所述第二曝光设定值，且所述第一目标距离可不同于所述第二目标距离。在所述第一刻蚀-修整循环中形成的台阶的第一数目可不同于在所述第二刻蚀-修整循环中形成的台阶的第二数目。所述刻蚀-修整制程可包括使用多于一个刻蚀-修整掩模进行的多于一个刻蚀-修整循环。
阐述一种装置，所述装置包括：位于基底上的一组层阶，所述一组层阶包括W个层阶L(i)，其中i为0至W。所述一组层阶包括至少层阶L(i) 的第一子集，其中i为0至N1，第一参考标记设置于所述第一子集中的层阶L(0)中。所述第一子集中的所述层阶L(0)中的所述第一参考标记与所述第一子集中的层阶L(1)的第一边界之间的距离处于第一目标距离的容限内。
所述一组层阶包括层阶L(i)的第二子集，其中i为N1+1至N1+1+N2，第二参考标记设置于所述第二子集中的层阶L(N1+1)中。所述层阶L(N1+1) 中的所述第二参考标记与所述第二子集中的层阶L(N1+2)的第二边界之间的第二距离处于第二目标距离的容限内。
所述第二目标距离可不同于所述第一目标距离。所述一组层阶的所述第一子集具有第一层阶数目，所述一组层阶的所述第二子集具有第二层阶数目，且所述第一层阶数目可不同于所述第二层阶数目。所述一组层阶 L(i)中的所述层阶中的每一个可包括导电材料层及绝缘材料层，其中i为1 至W。
通过阅读各附图、详细说明、及随附权利要求可看出本发明技术的其他方面及优点。
附图说明
图1是半导体装置结构的简化剖视图，其示出在基底上形成刻蚀掩模的结果，其中所述刻蚀掩模具有可使得所述刻蚀掩模在两个相对的边界之间的尺寸大于规定尺寸且超过制造容差(先前技术)的边界。
图2是所述结构的简化剖视图，其示出在基底上形成刻蚀掩模的结果，其中所述刻蚀掩模具有可使得所述刻蚀掩模在两个相对的边界之间的尺寸小于规定尺寸且超过制造容差(先前技术)的边界。
图3至图9说明根据本发明技术的在形成对准掩模的过程中使用的制程步骤的一个实例。
图10说明在形成对准掩模的过程中使用的制程步骤的简化流程图。
图11说明在为形成对准掩模而校准曝光设定值的过程中使用的制程步骤的简化流程图。
图12说明曝光能量及焦心点(focus center)的模型的一个实例，其表现多个曝光设定值。
图13是示出参考标记与刻蚀掩模的边界之间的所测量距离随着曝光能量及焦心点而变化的曲线的曲线图。
图14A说明参考标记与刻蚀掩模的边界之间的距离。
图14B说明图14A中所示结构的俯视图影像。
图14C是说明参考标记、刻蚀掩模的边界、及所述参考标记与所述刻蚀掩模的边界之间的距离的影像。
图15A说明用于在基底上制作参考标记的掩模的光刻掩模图案 (lithographicmask pattern)。
图15B说明用于在基底中在制作凹陷部的掩模的光刻掩模图案1520。
图15C是所述结构的简化俯视图，其示出使用图15A中所示掩模图案在基底上刻蚀参考标记并接着使用图15B中所示掩模图案在所述基底上形成刻蚀掩模的结果。
图15D说明图15C中所示结构的剖视图。
图16A至图16F说明在参考标记图案的形成过程中使用的参考标记刻蚀掩模中的参考标记的替代性光刻掩模图案。
图17至图23说明在基底上的一组层阶上形成一组对准掩模的过程中使用的制程步骤的另一个实例。
图24A、图24B、图24C、及图24D是说明根据本发明技术的刻蚀- 修整循环的一组简化附图，其中通过介电层而将导电层的叠层隔开，刻蚀一个层阶，修整刻蚀掩模，且刻蚀一个层阶以形成图24D所示结构。
图25说明在基底上的一组层阶中的顶部层阶上形成对准掩模的过程中使用的制程步骤的简化流程图。
图26说明在为在一组层阶中的顶部层阶上形成对准掩模而校准曝光设定值的过程中使用的制程步骤的简化流程图。
图27A、图27B、图27C、及图27D说明用于一组层阶中的顶部层阶上的参考标记刻蚀掩模中的一组参考标记的光刻掩模图案。
【符号说明】
8.1、8.2、8.3、8.4、8.5、8.6、8.7、8.8：主动层
10：叠层
12.1、12.2、12.3：牺牲层
14.1、14.2、14.3：介电层
16.0、16.1、1840、2040、2240：刻蚀-修整掩模
18：掩模区
20、25、26：区
24：经修整后的掩模区
28.1、28.2、28.3：搭接区域
31、330、630、1430、1530、2711、2716、2716a、2721、2726：参考标记
32、115、116、520、620、1420、1535：距离
105、305：理想位置
110、310、1710：基底
120、320：绝缘材料层
141、142、1410、1540：刻蚀掩模
145、146、545、1415、1545：边界
440：掩模材料层
540：第一刻蚀掩模
610：凹陷部
615：侧
655：深度
810：绝缘材料
910：隔离区
920：阵列区
930：周边区
1011、1012、1013、1014、1015、1016、1111、1112、1113、1114、 1115、1116、1117、2511、2512、2513、2514、2515、2516、2611、2612、 2613、2614、2615、2616、2617：步骤
1451、1452、1453：曲线
1510、1520：掩模图案
1515：参考标记图案
1525：矩形
1601a、1601b、1601c、1601d：「L」型线
1602a、1602b、1603a、1603b、1603c、1603d、1604a、1604b、1604c、 1604d：线
1605a：矩形周界/第一矩形
1605b：矩形周界/第二矩形
1605c：矩形周界/第三矩形
1720：层阶
1731、1732、1733、1734、1735、1736：参考标记
1850：第一距离
2045：第二边界
2050：第二距离
2245：第三边界
2250：第三距离
2710：第一参考标记区
2711a：第一区段
2711a1、2711a2、2711a3、2711a4：区段
2711b：第二区段
2711c：第三区段
2720：第二参考标记区
2730、2740：接触搭接区
2751、2753：第一侧
2752、2754：第二侧
A-A’、B-B’：线
X、Y、Z：方向
具体实施方式
将通常参照具体结构实施例及方法来阐述以下说明。应理解，本发明不旨在将本技术限制于所具体揭露的实施例及方法，但应理解本技术亦可使用其他特征、元件、方法及实施例来实践。阐述优选实施例是为了说明本发明技术而非用于限制本发明技术的范围，所述范围是由权利要求来界定。此项技术中普通技术人员应认识到以下说明的各种等效变型。各种实施例中的相同元件一般是以相同的参考编号来指称。
图1是半导体装置结构的简化剖视图，其示出在基底110上形成刻蚀掩模141的结果，其中刻蚀掩模141具有边界145，且所述基底可在上表面上具有绝缘材料层120。
尽管示出刻蚀掩模的边界145，然而未示出刻蚀掩模141的相对一侧处的另一边界，此指示所述刻蚀掩模的尺寸过大而使得每次仅可轻易地监控所述刻蚀掩模的两个相对的边界中的一个(例如使用在线扫描电子显微镜(SEM))。换句话说，刻蚀掩模的大尺寸使得可能无法同时轻易地监控所述刻蚀掩模的两个相对的边界。因此，难以直接测量刻蚀掩模在两个相对的边界之间的尺寸及相应地调整所述刻蚀掩模。
为使刻蚀掩模形成介于两个相对的边界之间的规定尺寸，应使两个相对的边界以在所述刻蚀掩模的每一侧上各一个的方式与晶圆上的两个理想位置对准。在刻蚀掩模的一侧处示出有所述两个理想位置中的一个(例如，理想位置105)，而在所述刻蚀掩模的相对一侧处未示出所述两个理想位置中的另一个。理想位置可不为基底上的实体特征。确切而言，理想位置可为装置的布局中的名义上规定的位置。
在此实例中，理想位置105位于刻蚀掩模141的边界145与刻蚀掩模 141的和边界145相对的另一边界之间，因而理想位置105与边界145之间的距离115可能过大，使得所述掩模的位置无法对准。换句话说，边界 145与刻蚀掩模141的和边界145相对的另一边界之间的距离可能过大。
图2是半导体装置结构的简化剖视图，其示出在基底110上形成刻蚀掩模142的结果，其中刻蚀掩模142具有边界146。在此实例中，边界146 位于刻蚀掩模142的和边界146相对的另一边界与理想位置105之间，因而理想位置105与边界146之间的距离116可能在相反方向上过大。换句话说，边界146与刻蚀掩模142的和边界146相对的另一边界之间的距离可能过小。
图3至图9说明在形成对准掩模的过程中使用的制程步骤的一个实例。
图3是集成电路装置结构的一部分的简化剖视图，其示出在基底310 上刻蚀参考标记330以区分刻蚀区的边界的结果。由虚线305示出刻蚀区的边界的理想位置。可使用参考标记刻蚀掩模利用干刻蚀(dry etch)或湿刻蚀(wet etch)来刻蚀参考标记。可将参考标记刻蚀掩模与其他制程合并以节省制程步骤及成本。
此实例中的基底可在所述基底的上表面上包括绝缘材料层320。参考标记330可穿透绝缘材料层320并到达基底310中的下层材料(under layers materials)中。在一个实施例中，在用于刻蚀参考标记的制程步骤之后的下一制程步骤可为执行深N阱注入(图中未示出)。绝缘材料层320可防止在所述下一制程步骤处出现隧穿效应(tunneling effect)。参考标记可具有例如约140纳米(nm)的深度及约150纳米的宽度，且绝缘材料层可具有约20纳米的厚度。
图4是示出在基底上形成掩模材料层440(包括覆盖参考标记330) 的结果的结构的简化剖视图。掩模材料可为光刻胶材料或不同类型的掩模材料。
图5是示出使用关于掩模材料层440的曝光设定值在基底上形成第一刻蚀掩模540的结果的结构的简化剖视图。第一刻蚀掩模540具有边界545。曝光设定值可包括为形成刻蚀掩模而校准的曝光能量及焦心点，且将结合图11至图13及图14A/图14B/图14C进一步阐述所述曝光设定值。平行于第一刻蚀掩模540的边界545设置参考标记330。例如艾司摩尔(ASML) 曝光扫描仪、佳能(Canon)曝光扫描仪及尼康(Nikon)曝光扫描仪等，用于半导体制造的光刻设备可在光刻暨刻蚀制程中使用例如曝光能量及焦心点等参数。
尽管示出第一刻蚀掩模的边界545，然而未示出第一刻蚀掩模540的相对一侧处的另一边界，此指示所述第一刻蚀掩模的尺寸过大而使得每次仅可轻易地监控所述第一刻蚀掩模的两个相对的边界中的一个(例如使用在线计量工具，例如在线扫描电子显微镜(SEM))。
可例如使用在线扫描电子显微镜等测量参考标记330与第一刻蚀掩模 540的边界545之间的距离520。参考标记的第一侧紧邻于所述边界且第二侧远离所述边界。在一个实施例中，在所述边界与所述参考标记的紧邻于所述边界的第一侧(如在俯瞰扫描电子显微镜影像中所呈现)之间测量所述距离，所述距离可示出例如在第一刻蚀掩模的底部所设置于的层阶处的边界的位置。当所测量距离520超过目标距离的容限(例如，目标距离的+/-5％至10％)时，则可自基底310移除第一刻蚀掩模540，可改变曝光设定值，可使用改变后的曝光设定值形成下一刻蚀掩模，且可重复测量步骤。
在参考标记与刻蚀区的边界之间规定具有容限的目标距离。在一个实施例中，在第一刻蚀掩模的边界与参考标记的第一侧之间规定所述具有容限的目标距离，所述第一侧在所述第一刻蚀掩模的底部所安置于的层阶处紧邻于所述边界。视具体测量工具或技术而定，可在参考标记的其他特征与所述边界之间进行测量。在一个实施例中，目标距离可介于约500纳米 (nm)与800纳米之间，且容限可为+/-50纳米。当所测量距离处于容限内时(此指示第一刻蚀掩模540的边界545与理想位置305对准)，则可在刻蚀制程中使用第一刻蚀掩模540。
图6是示出当所测量距离处于容限内时在刻蚀制程中使用第一刻蚀掩模540的结果的结构在Z-Y平面中的简化剖视图。刻蚀制程可包括使用第一刻蚀掩模540利用干刻蚀或湿刻蚀在基底310中刻蚀凹陷部610。凹陷部610的深度655可为例如约1950纳米。在凹陷部中实作有大的存储器阵列的情形中，所述凹陷部的两个相对的边界之间的尺寸可例如介于500 微米(μm)与10,000微米之间。刻蚀制程可将参考标记330转移至凹陷部的底部。凹陷部610的侧615的斜率、测量技术、或其他因素使得所转移参考标记630与凹陷部610的侧615之间的距离620可略微不同于处于目标距离的容限内的所测量距离520。
图7是示出在与Z-Y平面正交的X方向上平行于凹陷部610的侧615 设置的参考标记630的结构的简化俯视图。
图8是示出在凹陷部610之上(包括在凹陷部610的底部处的所转移参考标记630之上)形成通过绝缘材料(例如，810)而隔开的主动层(例如，8.1至8.8)的叠层的结果的结构的简化俯视图。
图9是示出刻蚀凹陷部中的主动层的叠层以在基底的上表面与所述凹陷部的底部之间形成用于将设置于所述凹陷部中的阵列区920与所转移参考标记630隔开的隔离区910的结果的结构的简化剖视图。阵列区可包括用于在凹陷部中形成存储器阵列的主动层的叠层。在一个实施例中，如图9所示实例中所示，隔离区910与周边区930之间的叠层中的材料的残余物会覆盖凹陷部的底部处的所转移参考标记。在替代性实施例中，如结合图16F所述，所转移参考标记可设置于隔离区910中的凹陷的底部处且不被残余物覆盖。
图10说明在形成对准掩模的过程中使用的制程步骤的简化流程图。在步骤1011处，如结合图3所述，在基底上刻蚀参考标记，以区分刻蚀区的边界。在步骤1012处，如结合图4至图5所述，使用曝光设定值在基底上形成刻蚀掩模，其中所述刻蚀掩模具有边界。
在步骤1013处，例如使用在线扫描电子显微镜测量参考标记与刻蚀掩模的边界之间的距离。在步骤1014处，判断所测量距离超过目标距离的容限还是处于所述目标距离的容限内。在步骤1015处，当所测量距离超过目标距离的容限时，则可自基底移除刻蚀掩模，可改变曝光设定值，可使用改变后的曝光设定值形成下一刻蚀掩模(步骤1012)，且可重复测量步骤1013。
在步骤1016处，当所测量距离处于容限内时，则可在刻蚀制程中使用刻蚀掩模。如结合图6所述，刻蚀制程可包括使用刻蚀掩模在基底中刻蚀凹陷部，将参考标记转移至所述凹陷部的底部。
图11说明如结合图3至图7及图10所述在为形成对准掩模而校准曝光设定值的过程中使用的制程步骤的简化流程图。在步骤1111处，如结合图3所述，在基底上刻蚀参考标记，以区分刻蚀区的边界。
在步骤1112处，自多个曝光设定值中选择曝光设定值，将结合图12 对此进行阐述。在步骤1113处，使用所选择曝光设定值在基底上形成刻蚀掩模，其中所述刻蚀掩模具有边界。结合图4至图5阐述了在基底上形成刻蚀掩模的过程。
在步骤1114处，例如使用在线扫描电子显微镜测量参考标记与刻蚀掩模的边界之间的距离。在步骤1115处，判断所测量距离超过目标距离的容限还是处于所述目标距离的容限内。在步骤1116处，当所测量距离超过目标距离的容限时，则可自基底移除刻蚀掩模。可选择不同的曝光设定值(步骤1112)，可使用所述不同的曝光设定值形成下一刻蚀掩模(步骤1113)，且可重复测量步骤(步骤1114)。
在步骤1117处，当所测量距离处于目标距离的容限内时，则可存储来自校准的一组曝光设定值，因而可选择来自校准集合(calibration set) 的曝光设定值以与在一或多个晶圆上生产多个芯片时形成对准掩模的制程步骤一起使用。举例而言，来自校准集合的一个曝光设定值可在某一方向上移动刻蚀掩模的边界以增大参考标记与边界之间的距离，而来自所述校准集合的另一曝光设定值可在另一方向上移动刻蚀掩模的边界以减小所述参考标记与边界之间的距离。
校准集合可包括使得所测量距离处于容限内的特定曝光设定值。此特定曝光设定值可被存储作为最佳曝光设定值，且被用作在一或多个晶圆上生产多个芯片时形成对准掩模的制程步骤的第一选择。对于校准集合中的每一曝光设定值，所存储参数可包括曝光能量、焦心点、及参考标记与刻蚀掩模的边界之间的对应距离。
图12说明曝光能量及焦心点的模型(matrix)的一个实例，其表现多个曝光设定值。模型示出参考标记与刻蚀掩模的边界之间的所测量距离 (单位为纳米(nm))随着曝光能量(单位为毫焦/平方厘米(milli-Joule/cm2)) 及焦心点(单位为微米(μm))而变化。举例而言，对于700纳米的目标距离(容限为+/-50纳米)，与40.26毫焦/平方厘米的曝光能量及1.61微米的焦心点对应的所测量距离较模型中的其他所测量距离更接近于所述目标距离的容限。在此实例中，最佳曝光设定值包括40.26毫焦/平方厘米的曝光能量及1.61微米的焦心点。所存储曝光设定值可包括在校准期间作为起始点而导出的名义上最佳的曝光设定值、形成处于目标距离的容限内的距离的曝光设定值或具有所测量距离的所有曝光设定值。另外，可将效能指标与所存储曝光设定值一起存储以指示：当使用所述所存储曝光设定值形成对准掩模时，如何选择下一曝光设定值以在某一方向上移动刻蚀掩模的边界来增大或减小参考标记与所述刻蚀掩模的边界之间的距离。
图13是示出参考标记与刻蚀掩模的边界之间的所测量距离随着曝光能量及焦心点而变化的曲线的曲线图。上部曲线1451与下部曲线1453之间的区域包括处于目标距离的容限内的所测量距离。反之，上部曲线1451 与下部曲线1453之间以外的区域为超过所述目标距离的容限的所测量距离。在此实例中，虚线曲线1452对应于如使用图12中所示实验数据而预测的可达到或非常接近于700纳米的目标距离的距离。虚线曲线可包括具有40.26毫焦/平方厘米的曝光能量及1.61微米的焦心点的名义上最佳的曝光设定值。
图14A以所述结构的剖视图说明参考标记1430与刻蚀掩模1410的边界1415之间的距离1420。在一个实施例中，如1420处所示，测量可自参考标记的近侧(proximal side)至刻蚀掩模的底部边缘处的特征进行。在替代形式中，如1420’处所示，测量可自参考标记的远侧至刻蚀掩模的顶部边缘处的特征进行。所述距离可使用例如在线扫描电子显微镜(SEM) 等用于生成可在上面直接进行测量的俯瞰影像的在线计量工具来测量。测量结果可与目标距离的容限进行比较，以确定处于所述容限内的曝光设定值及可较其他曝光设定值形成更接近于所述目标距离的最佳曝光设定值。来自校准的一组曝光设定值(包括最佳曝光设定值及一些其他曝光设定值) 可得到存储，因而可选择来自校准集合的曝光设定值以与在一或多个晶圆上生成多个芯片时形成对准掩模的制程步骤一起使用。
图14B说明在校准制程中自多个曝光设定值中选择曝光设定值可在参考标记与刻蚀掩模的边界之间形成不同距离。举例而言，图14B说明图 14A中所示结构的俯视图中的4列2行共8个影像。所述8个影像中的每一个说明参考标记、刻蚀掩模的边界、及所述参考标记与所述刻蚀掩模的边界之间的距离。所述8个影像中的每一个对应于各自的曝光设定值及自所述曝光设定值得到的距离。举例而言，左上角的图像映射于包括32毫焦/平方厘米的曝光能量及-0.7微米的焦心点的曝光设定值以及第一距离。右下角的图像映射于包括46毫焦/平方厘米的曝光能量及0.7微米的焦心点的曝光设定值以及与第一距离不同的第二距离。曝光能量及焦心点的变化使得图14B中的影像的边界宽度不同。
图14C是说明参考标记1430、刻蚀掩模1410的边界1415、及所述参考标记与所述刻蚀掩模的边界之间的距离1420的影像(与图14B中的影像相同)。参考标记平行于刻蚀掩模的边界设置。参考标记的宽度可如由例如以下等因素所约束而为约150纳米至1,000纳米：在线扫描电子显微镜测量放大率、在线扫描电子显微镜测量失败率、及用于刻蚀例如凹陷部或阶梯(staircase)等电路特征(包括参考标记)的制程设计。举例而言，对于使用参考标记形成阶梯的制程，所述参考标记的宽度(例如，150纳米)必须小于阶梯中的梯级的宽度(例如，500纳米)。
图15A说明用于在基底上制作参考标记的掩模的光刻掩模图案1510。掩模图案1510包括用于参考标记的参考标记图案1515，参考标记图案 1515呈围绕矩形周界的线的形状且位于用于形成存储器阵列的阵列区与用于形成周边电路***的周边区之间。
图15B说明用于在基底中制作凹陷部的掩模的光刻掩模图案1520。掩模图案1520包括其中可设置有阵列区的凹陷部的矩形(例如，1525)。
图15C是示出使用掩模图案1510在基底上刻蚀参考标记1530并接着使用掩模图案1520及使用本文所述曝光设定值在所述基底上形成刻蚀掩模1540的结果的结构的简化俯视图。为清晰起见，在图15D中示出参考标记1530与刻蚀掩模1540的边界之间的距离。
图15D说明所述结构的沿图15C中的线A-A’截取的剖视图。图15D 示出参考标记1530与基底310上的刻蚀掩模1540的边界1545之间的距离1535。
图16A至图16F说明在参考标记图案的形成过程中用于对光刻胶进行曝光的参考标记刻蚀掩模中的参考标记的替代性光刻掩模图案。图16A说明位于用于形成存储器阵列的阵列区与用于形成周边电路***的周边区之间、呈由矩形周界各别隅角处的四条「L」型线(例如，1601a、1601b、 1601c、1601d)构成的形状的掩模图案，其中所述「L」型线中的每一个包括彼此横向地定向的两个区段。
图16B说明位于用于形成存储器阵列的阵列区与用于形成周边电路***的周边区之间、呈由矩形周界周围的两条线(例如，1602a、1602b) 构成的形状的掩模图案，所述两条线彼此平行地且彼此相对地设置。
图16C说明位于用于形成存储器阵列的阵列区与用于形成周边电路***的周边区之间、呈由矩形周界周围的四条线构成的形状的掩模图案，其中所述四条线不彼此连接，且包括第一两个并行线(例如，1603a、1603b) 及与所述第一两个并行线正交的第二两个并行线(例如，1603c、1603d)。
图16D说明呈由第一对线(例如，1604a、1604b)及第二对线(例如， 1604c、1604d)构成的形状的掩模图案，所述第一对线在第一方向上在阵列区两端彼此相对，所述第二对线在与所述第一方向正交的第二方向上在所述阵列区两端彼此相对，其中所述第二对中的线包括分段式区段。
图16E说明呈由同心矩形周界(例如，1605a、1605b、1605c)构成的形状的掩模图案。图16F说明所述结构的沿图16E中的线B-B’截取的剖视图。图16F说明同心矩形周界中设置于隔离区910中的凹陷部610的底部处的第一矩形(例如，1605a)，同心矩形周界中设置于隔离区910与周边区930之间的凹陷部610的底部处的第二矩形(例如，1605b)，及同心矩形周界中设置于周边区930中的第三矩形(例如，1605c)。
图17至图23说明在基底上的一组层阶上形成一组对准掩模的过程中使用的制程步骤的一个实例。图17是集成电路装置结构的一部分的简化剖视图，其示出在基底1710上的一组层阶(例如，1720)中的顶部层阶上刻蚀一组参考标记(例如，1731至1736)以区分各刻蚀区的边界的结果。在一个实施例中，所述一组层阶可包括39个层阶，且所述一组层阶中的每一层阶可包括牺牲材料(例如，SiN)层及绝缘材料层。在将任何其他刻蚀掩模形成于所述一组层阶上之前，可使用参考标记刻蚀掩模将所述一组参考标记形成于所述一组层阶上。当刻蚀所述一组参考标记形成所述参考标记后，移除所述参考标记刻蚀掩模。
在已执行本文所述刻蚀-修整制程以在所述一组层阶中的各层阶处形成台阶之后，可采取进一步的制程步骤来以导电材料替换所述一组层阶中的牺牲材料，以使所述一组层阶中的每一层阶包括导电材料层及绝缘材料层。以导电材料替换牺牲材料可形成一组层阶，其中所述一组层阶中的每一层阶可包括导电材料层及绝缘材料层。
所述一组层阶中的导电材料可为：导电性半导体，包括经重掺杂多晶硅(使用例如As、P、B等掺杂剂)；硅化物，包括TiSi、CoSi；氧化物半导体，包括InZnO、InGaZnO；以及半导体与硅化物的组合。导电材料亦可为金属、导电化合物、或包括Al、Cu、W、Ti、Co、Ni、TiN、TaN、 TaAlN等材料的组合。视所应用制造技术而定，所述一组层阶中的绝缘材料可包含氧化物、氮化物、氮氧化物、硅酸盐等。优选地，可使用介电常数小于二氧化硅的介电常数的低介电常数材料(例如，SiCHOx)。亦可包含介电常数大于二氧化硅的介电常数的高介电常数(高k)材料(例如，HfOx、HfON、AlOx、RuOx、TiOx)。
图18至图23说明执行刻蚀-修整制程以在所述一组层阶中的各层阶处形成台阶，其中所述刻蚀-修整制程至少包括使用所述一组参考标记中的第一参考标记(例如，1731)的第一刻蚀-修整循环及使用所述一组参考标记中的第二参考标记(例如，1732)的第二刻蚀-修整循环。
图18说明在第一刻蚀-修整循环中使用第一曝光设定值在所述一组层阶1720中的顶部层阶上形成第一刻蚀-修整掩模(例如，1840)的结果。第一曝光设定值可包括为形成第一刻蚀-修整掩模而校准的曝光能量及焦心点。第一刻蚀-修整掩模具有第一边界1845。可例如使用在线扫描电子显微镜(SEM)等测量所述一组参考标记中的第一参考标记1731与第一刻蚀-修整掩模1840的第一边界1845之间的第一距离1850。
当所测量第一距离超过第一目标距离的容限时，则可自顶部层阶移除第一刻蚀-修整掩模1840，可改变第一曝光设定值；可使用改变后的第一曝光设定值在所述一组层阶1720中的顶部层阶上形成下一第一刻蚀掩模，且可重复所述测量第一距离的测量步骤。在第一参考标记与第一刻蚀-修整掩模1840的第一边界之间规定具有容限的第一目标距离。在一个实施例中，第一目标距离可为约100纳米(nm)至1,000纳米，且所述第一目标距离的容限可为+/-30纳米。
当所测量第一距离1850处于第一目标距离的容限内时，则可在第一刻蚀-修整制程中使用第一刻蚀-修整掩模1840。
所述一组层阶包括W个层阶L(i)，其中i为1至W。
图19说明在第一刻蚀-修整循环中重复地修整第一刻蚀-修整掩模 1840并使用经修整后的第一刻蚀-修整掩模刻蚀一个层阶达第一数目N1 次重复以在N1个各别层阶L(i)上形成N1个台阶的结果，其中i为W-N1 至W-1，其中所述N1个台阶设置于第一参考标记1731与第二参考标记 1732之间。第一刻蚀-修整制程可将第一参考标记1731自所述一组层阶中的顶部层阶L(W)转移至所述一组层阶中的层阶L(W-N1-1)。将结合图24A、图24B、图24C、及图24D阐述刻蚀-修整循环中的基础步骤。
图20说明在第二刻蚀-修整循环中使用第二曝光设定值在所述一组层阶1720中的顶部层阶上形成第二刻蚀-修整掩模(例如，2040)的结果。第二曝光设定值可包括为形成第二刻蚀-修整掩模而校准的曝光能量及焦心点。第二刻蚀-修整掩模具有第二边界2045。可例如使用在线扫描电子显微镜等测量所述一组参考标记中的第二参考标记1732与第二刻蚀-修整掩模2040的第二边界2045之间的第二距离2050。
当所测量第二距离2050超过第二目标距离的容限时，则可自顶部层阶移除第二刻蚀-修整掩模2040，可改变第二曝光设定值；可使用改变后的第二曝光设定值在所述一组层阶1720的顶部层阶上形成下一第二刻蚀掩模，且可重复所述测量第二距离的测量步骤。在第二参考标记与第二刻蚀-修整掩模2040的第二边界之间规定具有容限的第二目标距离。第二目标距离及所述第二目标距离的容限可不同于结合图18所述的第一目标距离及所述第一目标距离的容限。
当所测量第二距离2050处于第二目标距离的容限内时，则可在第二刻蚀-修整制程中使用第二刻蚀-修整掩模2040。
图21说明在第二刻蚀-修整循环中重复地修整第二刻蚀-修整掩模 2040并使用经修整后的第二刻蚀-修整掩模刻蚀一个层阶达第二数目N2 次重复以在N2个各别层阶L(i)上形成N2个台阶的结果，其中i为W-N2 至W-1，其中所述N2个台阶设置于第二参考标记1732与所述一组参考标记中的第三参考标记1733之间。第二刻蚀-修整制程可使得将第二参考标记1732自所述一组层阶中的顶部层阶L(W)转移至所述一组层阶中的层阶 L(W-N2-1)，且将第一参考标记自所述一组层阶中的层阶L(W-N1-1)转移至所述一组层阶中的层阶L(W-N1-N2-2)。将结合图24A、图24B、图24C、及图24D阐述刻蚀-修整循环中的基础步骤。
第一曝光设定值可不同于第二曝光设定值，且第一目标距离可不同于第二目标距离。在第一刻蚀-修整循环中形成的台阶的第一数目可不同于在第二刻蚀-修整循环中形成的台阶的第二数目。刻蚀-修整制程包括使用多于一个刻蚀-修整掩模进行的多于一个刻蚀-修整循环，例如使用第一刻蚀- 修整掩模进行的第一刻蚀-修整循环及使用第二刻蚀-修整掩模进行的第二刻蚀-修整循环。
在一个实施例中，所述一组层阶中的层阶的数目W可为39，第一刻蚀-修整循环中的重复的第一数目N1可为7，第二刻蚀-修整循环中的重复的第二数目N2可为6，且第三刻蚀-修整循环至第六刻蚀-修整循环中的重复的数目可为5。此项技术中普通技术人员可基于例如以下参数来确定刻蚀-修整制程中的所有刻蚀-修整循环中的重复的数目(包括N1及N2)：一组层阶中的层阶的数目、所述一组层阶中包括牺牲材料层及绝缘材料层的层阶的厚度、刻蚀-修整掩模的厚度、阶梯的宽度、及刻蚀配方(etch recipe)。
图22说明在第三刻蚀-修整循环中使用第三曝光设定值在所述一组层阶1720中的顶部层阶上形成第三刻蚀-修整掩模(例如，2240)的结果。第三曝光设定值可包括为形成第三刻蚀-修整掩模而校准的曝光能量及焦心点。第三刻蚀-修整掩模具有第三边界2245。可例如使用在线扫描电子显微镜等测量所述一组参考标记中的第三参考标记1733与第三刻蚀-修整掩模2240的第三边界2245之间的第三距离2250。
当所测量第三距离2250超过第三目标距离的容限时，则可自顶部层阶移除第三刻蚀-修整掩模2240，可改变第三曝光设定值；可使用改变后的第三曝光设定值在所述一组层阶1720的顶部层阶上形成下一第三刻蚀掩模，且可重复所述测量第三距离的测量步骤。在第三参考标记与第三刻蚀-修整掩模2240的第三边界之间规定具有容限的第三目标距离。第三目标距离及所述第三目标距离的容限可不同于结合图20所述的第二目标距离及所述第二目标距离的容限。
当所测量第三距离2250处于第三目标距离的容限内时，则可在第三刻蚀-修整制程中使用第三刻蚀-修整掩模2240。
可重复本文所述包括结合图17至图23中所述制程步骤的刻蚀-修整制程达利用更多参考标记的使用更多刻蚀-修整掩模进行的更多个刻蚀-修整循环，直至如图23中所示在所述一组层阶中的各层阶处形成所有台阶。可在制造三维(three dimensional，3D)存储器装置的过程中对图23中所示装置结构执行进一步的制程步骤。
图23说明根据本文所述方法而形成的装置结构。所述结构包括基底 1710上的一组层阶1720，所述一组层阶包括W个层阶L(i)，其中i为0 至W。所述一组层阶包括至少层阶L(i)的第一子集，其中i为0至N1，所述第一子集中的层阶L(0)中设置有第一参考标记1731。第一子集中的层阶L(0)中的第一参考标记与所述第一子集中的层阶L(1)的第一边界之间的距离处于第一目标距离的容限内。第一子集中的层阶L(0)中的第一参考标记和所述第一子集(例如，图23中的L(0)及L(1))中的层阶L(1)的第一边界之间的第一目标距离的容限与一组层阶(例如，1720)中的顶部层阶上的第一参考标记(例如，图18中的1731)和第一刻蚀-修整掩模(例如，图18中的1840)的第一边界(例如，图18中的1845)之间的目标距离的容限可为不同的且具有不同的值。
所述一组层阶包括层阶L(i)的第二子集，其中i为N1+1至N1+1+N2，所述第二子集中的层阶L(N1+1)中设置有第二参考标记1732。层阶L(N1+1) 中的第二参考标记与第二子集中的层阶L(N1+2)的第二边界之间的第二距离处于第二目标距离的容限内。
第二目标距离可不同于第一目标距离。所述一组层阶的第一子集具有第一数目的层阶，所述一组层阶的第二子集具有第二数目的层阶，且所述第一数目可不同于所述第二数目。在一个实施例中，所述一组层阶L(i)中的每一层阶可包括牺牲材料层及绝缘材料层，其中i为1至W。
图24A、图24B、图24C、及图24D是用于阐述在可用于本文所述技术的实例中的刻蚀-修整循环中使用的基础步骤的简化附图。这些图标出集成电路上的多层阶电路结构包括由牺牲层12与介电层14交错而成的叠层 10。将具体的牺牲层及介电层标识为牺牲层12.1、12.2、12.3及介电层14.1、 14.2、14.3。在此实例中，每一层阶包括牺牲层(例如，12.2)及位于所述牺牲层之下的介电层(例如，14.2)。在替代性实施例中，每一层阶包括介电层及位于所述介电层之下的牺牲层。在此种替代形式中，将刻蚀化学品择选成终止于每一层阶中的介电层上而非终止于牺牲层上。
对由牺牲层12与介电层14构成的叠层10进行的刻蚀将使用刻蚀-修整掩模来暴露出搭接区域(landing area)28.1、28.2、28.3。图24A示出包括掩模区18及敞开刻蚀区(openetch region)20的刻蚀-修整掩模16.0。对于刻蚀-修整掩模16.0，使用第一刻蚀掩模刻蚀一个层阶。在一组层阶中的包括牺牲层(例如，12.3)及介电层(例如，14.3)的顶部层阶上形成参考标记(例如，31)。参考标记与刻蚀-修整掩模16.0的边界之间的距离 (例如，32)处于第一目标距离的容限内。图24B示出在敞开刻蚀区20 处穿过顶部牺牲层12.3及介电层14.3刻蚀一个层阶且在第二牺牲层12.2 处终止的结果，其将参考标记31转移至所述一组层阶中的位于下方的包括牺牲层(例如，12.2)及介电层(例如，14.2)的层阶。图24C示出修整图24B所示第一刻蚀-修整掩模16.1的结果会形成具有经修整后的掩模区24、新敞开刻蚀区25、及扩展敞开刻蚀区26(区26等于区20加区25) 的经修整后的第一刻蚀-修整掩模16.1。图24D示出在扩展敞开刻蚀区26 处刻蚀图24C所示结构的一个层阶的结果，其将参考标记31转移至所述一组层阶中的位于下方的包括牺牲层(例如，12.1)及介电层(例如，14.1) 的层阶。所得结构具有被标识为28.1、28.2、及28.3的被暴露出的牺牲搭接区域。区域28.3被视为被暴露出的是因为其将在经修整后的第一刻蚀- 修整掩模16.1被移除时暴露出。所得结构包括设置于叠层10的底部层阶处的参考标记(例如，31)。
图24A、图24B、图24C、及图24D示出用于在三个层阶上形成具有顺序性搭接区域的梯级结构的两步式刻蚀-修整循环(two-step etch-trim cycle)。如本文所述，可将使用单一开始掩模(例如，掩模16.0)的一个刻蚀-修整循环用于形成多于两个台阶(包括例如4个、5个、6个、8个或任意数目的台阶)。
为使用一个刻蚀-修整循环形成更大数目的台阶，所述开始掩模必须较厚以适应在所述修整循环中的每一个期间对所述掩模的侵蚀。使用较厚的掩模时，在一些技术中，接触区的尺寸必须相对大进而为光刻台阶维持足够的容限。
此外，可使用包括多个刻蚀-修整循环的刻蚀-修整制程来以每一循环使用一个开始掩模的方式形成更大数目的台阶。举例而言，可在七个修整循环内使用一个开始掩模形成八个台阶，且可使用第二开始掩模以形成依序排列的总共16个梯级中的其他八个台阶。
可使用光刻胶来实作刻蚀-修整掩模16.0及16.1。光刻胶掩模的修整制程通常是等向性的或多方向的。此会使得光刻胶掩模在X方向、Y方向、及Z方向上存在损失。Z方向上的损失可能限制将在给定刻蚀-修整循环中刻蚀的层阶的数目。
图25说明在基底上的一组层阶中的顶部层阶上形成对准掩模的过程中使用的制程步骤的简化流程图。在步骤2511处，如结合图17所述，在基底上刻蚀一组参考标记中的参考标记，以区分各刻蚀区的边界。在步骤 2512处，如结合图18所述，使用第一曝光设定值在顶部层阶上形成第一刻蚀-修整掩模，其中所述第一刻蚀-修整掩模具有第一边界。
在步骤2513处，例如使用在线扫描电子显微镜测量第一参考标记与第一刻蚀掩模的第一边界之间的第一距离。在步骤2514处，判断所测量第一距离超过第一目标距离的容限还是处于所述第一目标距离的容限内。在步骤2515处，当所测量第一距离超过第一目标距离的容限时，则可自基底移除第一刻蚀掩模，可改变第一曝光设定值，可使用改变后的第一曝光设定值形成下一第一刻蚀掩模(步骤2512)，且可重复测量步骤2513。
在步骤2516处，如结合图19所述，当所测量第一距离处于第一目标距离的容限内时，则可在第一刻蚀-修整制程中使用第一刻蚀掩模形成N1 个台阶的子集。
如结合图20所述，当形成N1个台阶的子集时，可使用第二曝光设定值在顶部层阶上形成第二刻蚀-修整掩模，其中所述第二刻蚀-修整掩模具有第二边界。在第二参考标记与第二刻蚀掩模的第二边界之间测量第二距离。
当所测量第二距离超过第二目标距离的容限时，则可自基底移除第二刻蚀掩模，可改变第二曝光设定值，可使用改变后的第二曝光设定值形成下一第二刻蚀掩模，且可重复所述测量第二距离的测量步骤。如结合图21 所述，当所测量第二距离处于第二目标距离的容限内时，则可在第二刻蚀 -修整制程中使用第二刻蚀掩模。
可以相似的方式继续进行如在形成对准掩模的过程中所述的各制程步骤，以形成在所述一组层阶中的各层阶处形成台阶所需的所有对准掩模。在所述一组层阶中的各层阶处形成台阶之后，可以导电材料替换所述一组层阶中的牺牲材料，以使所述一组层阶中的每一层阶包括导电材料层及绝缘材料层。
图26说明如结合图17至图23所述在基底上的一组层阶中的顶部层阶上形成对准掩模而校准曝光设定值的过程中使用的制程步骤的简化流程图。在一个实施例中，所述一组层阶中的每一层阶可包括牺牲材料(例如，SiN)层及绝缘材料层。在步骤2611处，例如结合图17所述，在基底上刻蚀一组参考标记中的参考标记，以区分各刻蚀区的边界。
在步骤2612处，自例如通过图12中的曝光能量及焦心点的模型而说明的多个曝光设定值中选择第一曝光设定值。在步骤2613处，使用所选择第一曝光设定值在顶部层阶上形成第一刻蚀-修整掩模。例如结合图18 所述，第一刻蚀-修整掩模具有第一边界。
在步骤2614处，例如使用在线扫描电子显微镜测量第一参考标记与第一刻蚀掩模的第一边界之间的第一距离。在步骤2615处，判断所测量第一距离超过第一目标距离的容限还是处于所述第一目标距离的容限内。在步骤2616处，当所测量第一距离超过第一目标距离的容限时，则可自基底移除第一刻蚀掩模。随后，可自所述多个曝光设定值选择不同的第一曝光设定值(步骤2612)，且可使用改变后的第一曝光设定值形成下一第一刻蚀掩模(步骤2613)，且可重复测量步骤2614(步骤2614)。
在步骤2617处，当所测量第一距离处于第一目标距离的容限内时，则可存储来自校准的一组第一曝光设定值，因而可选择来自校准集合的第一曝光设定值以与在一或多个晶圆上生产多个芯片时形成对准掩模的制程步骤一起使用。举例而言，来自校准集合的一个第一曝光设定值可使得在某一方向上移动第一刻蚀掩模的第一边界以增大第一参考标记与所述第一边界之间的第一距离，而来自所述校准集合的另一第一曝光设定值可使得在另一方向上移动所述第一刻蚀掩模的第一边界以减小所述第一参考标记与所述第一边界之间的第一距离。
第一校准集合可包括使得所测量第一距离处于容限内的特定第一曝光设定值。此特定第一曝光设定值可被存储作为最佳第一曝光设定值，且被用作在一或多个晶圆上生产多个芯片时在基底上的一组层阶上形成对准掩模的制程步骤的第一选择。对于第一校准集合中的每一曝光设定值，所存储参数可包括曝光能量、焦心点、及所述一组参考标记中的第一参考标记与第一刻蚀掩模的第一边界之间的对应第一距离。例如结合图19所述，当所测量第一距离处于第一目标距离的容限内时，则可在第一刻蚀- 修整制程中使用第一刻蚀掩模形成N1个台阶的子集。
当形成N1个台阶的子集时，可使用自第二多个曝光设定值中选择的第二曝光设定值在顶部层阶上形成第二刻蚀-修整掩模。例如结合图20所述，第二刻蚀-修整掩模具有第二边界。可在第二参考标记与第二刻蚀掩模的第二边界之间测量第二距离。
可以相似的方式继续进行如在校准曝光设定值的过程中所述的各制程步骤，以确定用于形成为在所述一组层阶中的各层阶处形成台阶所需的所有对准掩模的曝光设定值。
图27A、图27B、图27C、及图27D说明用于一组层阶中的顶部层阶上的参考标记刻蚀掩模中的一组参考标记的光刻掩模图案。参考标记刻蚀掩模可使用掩模图案中的一个来形成，用于刻蚀所述一组参考标记，且接着在有任何刻蚀-修整掩模(例如，图18中的1840)形成于顶部层阶上之前被移除。图27A说明包括位于第一参考标记区2710及在用于形成存储器阵列的阵列区两端与所述第一参考标记区相对的第二参考标记区2720 中的参考标记的掩模图案。第一参考标记区及第二参考标记区中的每一个中的参考标记具有实质上相同的长度。本文中所使用的用语「实质上」旨在包含制造容差。
沿图27A中的线B-B’截取的剖视图可由图17来说明。在图27A所示实例中，第一参考标记区及第二参考标记区中的每一个中的所述6个参考标记可对应于图17中所示的所述6个参考标记。在第一参考标记区中，第一参考标记2711可对应于图17中所示参考标记1731，且第六参考标记 2716可对应于图17中所示参考标记1736。在第二参考标记区中，第一参考标记2721可对应于图17中所示参考标记1731，且第六参考标记2726 可对应于图17中所示参考标记1736。
阵列区具有包括彼此横向地定向的第一侧(例如，2751、2753)与第二侧(例如，2752、2754)等多个侧。在一个实施例中，第一参考标记区及第二参考标记区(例如，2710、2720)设置于第一侧上，而接触搭接区 (landing region)(例如，2730、2740)设置于第二侧上。参考标记可设置于第一参考标记区及第二参考标记区中，但不设置于接触搭接区中。接点可搭接于接触搭接区中，但不搭接于第一参考标记区及第二参考标记区中。
图27B说明与图27A中所示掩模图案相似的掩模图案。不同之处在于第一参考标记区及第二参考标记区中的每一个中的参考标记具有不同的长度。在一个实施例中，第一参考标记区及第二参考标记区中的每一个中相较于远离阵列区的参考标记(例如，2711a)接近于所述阵列区的参考标记(例如，2716a)具有较短的长度。
图27C说明与图27B中所示掩模图案相似的掩模图案。不同之处在于第一参考标记区及第二参考标记区中的每一个中的参考标记可具有在第一方向上定向的第一区段(例如，2711a)、以及连接至所述第一区段且在与所述第一方向正交的第二方向上定向的第二区段及第三区段(例如， 2711b、2711c)。
图27D说明与图27A中所示掩模图案相似的掩模图案。不同之处在于第一参考标记区及第二参考标记区中的每一个中的参考标记可包括在同一方向上定向的不连续区段(例如，2711a1、2711a2、2711a3、2711a4)。
尽管通过参照以上所详述的优选实施例及实例来揭露本发明技术，然而应理解，这些实例旨在为说明性的而非具有限制意义。应设想，本领域普通技术人员将轻易地思及各种润饰及组合形式，且所述润饰及组合形式将处于本技术的精神及权利要求的范围内。以上提及的任何及所有专利、专利申请案、及印刷出版物的揭露内容并入本案供参考。

Claims (20)

1.一种形成对准掩模的方法，包括：
在基底上刻蚀参考标记，以区分刻蚀区的边界；
使用曝光设定值在所述基底上形成刻蚀掩模，所述刻蚀掩模具有边界；
测量所述参考标记与所述刻蚀掩模的所述边界之间的距离；
当所测量的所述距离超过目标距离的容限时，则自所述基底移除所述刻蚀掩模，改变所述曝光设定值，使用改变后的所述曝光设定值形成下一刻蚀掩模，并重复所述测量；以及
当所测量的所述距离处于所述容限内时，则在刻蚀制程中使用所述刻蚀掩模。
2.如权利要求1所述的形成对准掩模的方法，所述曝光设定值包括为形成所述刻蚀掩模而校准的曝光能量以及焦心点。
3.如权利要求1所述的形成对准掩模的方法，所述刻蚀制程包括：
使用所述刻蚀掩模在所述基底中刻蚀凹陷部，以将所述参考标记转移至所述凹陷部的底部，
并在所述凹陷部中形成存储器阵列。
4.一种半导体装置，包括：
基底，包括延伸至所述基底中的凹陷部；以及
延伸至所述凹陷部的参考标记，所述参考标记与所述凹陷部的一侧之间的距离处于介于参考标记与所述凹陷部的一侧之间的目标距离容限内，目标距离容限小于目标距离的10％内，且存储器阵列设置于所述凹陷部中。
5.如权利要求4所述的半导体装置，其中所述凹陷部在所述凹陷部的两个相对的边界之间的尺寸介于500微米与10，000微米之间，且所述目标距离介于10纳米与1,000纳米之间。
6.如权利要求4所述的半导体装置，所述参考标记平行于所述凹陷部的所述一侧设置，且填充着绝缘材料。
7.一种形成一组对准掩模的方法，包括：
在基底上的一组层阶中的顶部层阶上刻蚀一组参考标记，以区分各刻蚀区的边界；
执行刻蚀-修整制程，以在所述一组层阶中的各层阶处形成台阶，其中所述刻蚀-修整制程至少包括使用所述一组参考标记中的第一参考标记的第一刻蚀-修整循环及使用所述一组参考标记中的第二参考标记的第二刻蚀-修整循环；以及
所述第一刻蚀-修整循环包括：
使用第一曝光设定值在所述顶部层阶上形成第一刻蚀-修整掩模，所述第一刻蚀-修整掩模具有第一边界；
测量所述一组参考标记中的所述第一参考标记与所述第一刻蚀掩模的所述第一边界之间的第一距离；
当所测量的所述第一距离超过第一目标距离的容限时，则自所述顶部层阶移除所述第一刻蚀掩模，改变所述第一曝光设定值，使用改变后的所述第一曝光设定值形成下一第一刻蚀掩模，并重复所述测量；以及
当所测量的所述第一距离处于所述容限内时，则在第一刻蚀-修整制程中使用所述第一刻蚀掩模，
其中所述刻蚀-修整制程包括使用多于一个刻蚀-修整掩模进行的多于一个刻蚀-修整循环。
8.如权利要求7所述的形成一组对准掩模的方法，其中所述第一曝光设定值包括为形成所述第一刻蚀-修整掩模而校准的曝光能量以及焦心点。
9.如权利要求7所述的形成一组对准掩模的方法，其中所述一组层阶包括W个层阶L(i)，其中i为1至W，所述第一刻蚀-修整制程包括：
在所述第一刻蚀-修整循环中重复地修整所述第一刻蚀-修整掩模并使用经修整后的所述第一刻蚀-修整掩模刻蚀一个层阶达第一数目N1次重复，以在N1个各别层阶L(i)上形成N1个台阶，其中i为W-N1至W-1，其中所述N1个台阶设置于所述第一参考标记与所述第二参考标记之间。
10.如权利要求9所述的形成一组对准掩模的方法，其中所述第一刻蚀-修整制程将所述第一参考标记自所述一组层阶中的顶部层阶L(W)转移至所述一组层阶中的层阶L(W-N1-1)。
11.如权利要求7所述的形成一组对准掩模的方法，其中所述第二刻蚀-修整循环包括：
使用第二曝光设定值在所述顶部层阶上形成第二刻蚀-修整掩模，所述第二刻蚀-修整掩模具有第二边界；
测量所述一组参考标记中的所述第二参考标记与所述第二刻蚀-修整掩模的所述第二边界之间的第二距离；
当所测量的所述第二距离超过第二目标距离的容限时，则自所述顶部层阶移除所述第二刻蚀掩模，改变所述第二曝光设定值，使用改变后的所述第二曝光设定值形成下一第二刻蚀掩模，并重复测量所述第二距离的操作；以及
当所测量的所述第二距离处于所述容限内时，则在第二刻蚀-修整制程中使用所述第二刻蚀掩模。
12.如权利要求11所述的形成一组对准掩模的方法，所述第二曝光设定值包括为形成所述第二刻蚀-修整掩模而校准的曝光能量以及焦心点。
13.如权利要求11所述的形成一组对准掩模的方法，其中所述一组层阶包括W个层阶L(i)，其中i为1至W，所述第二刻蚀-修整制程包括：
在所述第二刻蚀-修整循环中重复地修整所述第二刻蚀-修整掩模并使用经修整后的所述第二刻蚀-修整掩模刻蚀一个层阶达第二数目N2次重复，以在N2个各别层阶L(i)上形成N2个台阶，其中i为W-N2至W-1，其中所述N2个台阶设置于所述第二参考标记与所述一组参考标记中的第三参考标记之间。
14.如权利要求13所述的形成一组对准掩模的方法，所述第二刻蚀-修整制程将所述第二参考标记自所述一组层阶中的顶部层阶L(W)转移至所述一组层阶中的层阶L(W-N2-1)，且将所述第一参考标记自所述一组层阶中的所述层阶L(W-N1-1)转移至所述一组层阶中的层阶L(W-N1-N2-2)。
15.如权利要求11所述的形成一组对准掩模的方法，其中所述第一曝光设定值不同于所述第二曝光设定值，且所述第一目标距离不同于所述第二目标距离。
16.如权利要求11所述的形成一组对准掩模的方法，其中在所述第一刻蚀-修整循环中形成的台阶的第一数目不同于在所述第二刻蚀-修整循环中形成的台阶的第二数目。
17.如权利要求7所述的形成一组对准掩模的方法，其中所述一组层阶中的每一层阶包括牺牲材料层及绝缘材料层，所述形成一组对准掩模的方法还包括：
在执行所述刻蚀-修整制程以在所述一组层阶中的各层阶处形成所述台阶之后，以导电材料替换所述牺牲材料，以使所述一组层阶中的每一层阶包括导电材料层及所述绝缘材料层。
18.一种半导体装置，包括：
位于基底上的一组层阶，所述一组层阶包括W个层阶L(i)，其中i为0至W；以及
所述一组层阶包括至少层阶L(i)的第一子集，其中i为0至N1，第一参考标记设置于所述第一子集中的层阶L(0)中，且所述第一子集中的所述层阶L(0)中的所述第一参考标记与所述第一子集中的层阶L(1)的第一边界之间的距离处于第一目标距离的容限内，
其中所述一组层阶L(i)中的层阶中的每一个包括导电材料层及绝缘材料层，其中i为1至W。
19.如权利要求18所述的半导体装置，所述一组层阶包括层阶L(i)的第二子集，其中i为N1+1至N1+1+N2，第二参考标记设置于所述第二子集中的层阶L(N1+1)中，且所述层阶L(N1+1)中的所述第二参考标记与所述第二子集中的层阶L(N1+2)的第二边界之间的第二距离处于第二目标距离的容限内，其中所述第二目标距离不同于所述第一目标距离。
20.如权利要求19所述的半导体装置，其中所述一组层阶的所述第一子集具有第一数目个层阶，所述一组层阶的所述第二子集具有第二数目个层阶，且所述第一数目不同于所述第二数目。
CN201810014635.5A 2017-11-13 2018-01-08 形成对准掩模或一组对准掩模的方法、半导体装置 Active CN109786239B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/810,551 2017-11-13
US15/810,551 US10474027B2 (en) 2017-11-13 2017-11-13 Method for forming an aligned mask

Publications (2)

Publication Number Publication Date
CN109786239A CN109786239A (zh) 2019-05-21
CN109786239B true CN109786239B (zh) 2021-01-05

Family

ID=66431253

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810014635.5A Active CN109786239B (zh) 2017-11-13 2018-01-08 形成对准掩模或一组对准掩模的方法、半导体装置

Country Status (2)

Country Link
US (1) US10474027B2 (zh)
CN (1) CN109786239B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020154997A1 (en) * 2019-01-31 2020-08-06 Yangtze Memory Technologies Co., Ltd. Staircase formation in three-dimensional memory device
JP7302007B2 (ja) 2019-06-27 2023-07-03 長江存儲科技有限責任公司 半導体デバイス、マーキングパターンおよび半導体デバイスの形成方法
KR20210021227A (ko) * 2019-08-16 2021-02-25 삼성전자주식회사 반도체 장치의 제조 방법
CN111326526B (zh) * 2020-03-16 2023-01-31 长江存储科技有限责任公司 3d存储器件及其制造方法
US20230281779A1 (en) * 2022-03-03 2023-09-07 Kla Corporation Measurement of stitching error using split targets

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105185707A (zh) * 2009-12-04 2015-12-23 诺发***有限公司 硬掩模材料、其形成方法和设备及其用途

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5633103A (en) 1994-10-28 1997-05-27 Lucent Technologies Inc. Self-aligned alignment marks for phase-shifting masks
JP4187808B2 (ja) * 1997-08-25 2008-11-26 株式会社ルネサステクノロジ 半導体装置の製造方法
JP3244037B2 (ja) * 1997-10-31 2002-01-07 日本電気株式会社 半導体装置及びその製造方法
US6556261B1 (en) 1999-02-15 2003-04-29 Rainbow Displays, Inc. Method for assembling a tiled, flat-panel microdisplay array having reflective microdisplay tiles and attaching thermally-conductive substrate
US6979526B2 (en) * 2002-06-03 2005-12-27 Infineon Technologies Ag Lithography alignment and overlay measurement marks formed by resist mask blocking for MRAMs
US6858441B2 (en) * 2002-09-04 2005-02-22 Infineon Technologies Ag MRAM MTJ stack to conductive line alignment method
US6660612B1 (en) * 2002-11-07 2003-12-09 Texas Instruments Incorporated Design to prevent tungsten oxidation at contact alignment in FeRAM
JP2005150251A (ja) * 2003-11-12 2005-06-09 Renesas Technology Corp 半導体装置の製造方法および半導体装置
JP4838026B2 (ja) * 2006-03-27 2011-12-14 富士通セミコンダクター株式会社 半導体装置の製造方法
US20080099451A1 (en) 2006-10-30 2008-05-01 Richard Lewington Workpiece rotation apparatus for a plasma reactor system
US7825000B2 (en) * 2007-09-05 2010-11-02 International Business Machines Corporation Method for integration of magnetic random access memories with improved lithographic alignment to magnetic tunnel junctions
JP2009098467A (ja) * 2007-10-18 2009-05-07 Adtec Engineeng Co Ltd 露光装置
US8917378B2 (en) 2007-12-20 2014-12-23 Nikon Corporation Exposure method, exposure apparatus, and method for producing device with plurality of projection optical systems and pattern having first partial pattern area and second partial area having overlaid area with first partial pattern area
WO2010103609A1 (ja) * 2009-03-09 2010-09-16 株式会社 東芝 情報記録再生装置
US8692393B2 (en) * 2012-06-12 2014-04-08 Macronix International Co., Ltd. Alignment mark design for semiconductor device
US9756731B2 (en) * 2013-02-25 2017-09-05 Kyocera Corporation Package for housing electronic component and electronic device
JP5768074B2 (ja) * 2013-02-28 2015-08-26 株式会社東芝 パターン形成方法
CN105051611B (zh) 2013-03-14 2017-04-12 Asml荷兰有限公司 图案形成装置、在衬底上生成标记的方法以及器件制造方法
CN103839864A (zh) * 2014-02-24 2014-06-04 合肥鑫晟光电科技有限公司 一种镀膜对位装置和镀膜***
JP6286024B2 (ja) 2014-03-07 2018-02-28 富士フイルム株式会社 トランジスタの製造方法
JP6492511B2 (ja) 2014-10-08 2019-04-03 ウシオ電機株式会社 パターン形成体の製造方法及び光照射装置
US9859292B2 (en) 2014-12-29 2018-01-02 Macronix International Co., Ltd. 3D memory process and structures
US9865798B2 (en) * 2015-02-24 2018-01-09 Qualcomm Incorporated Electrode structure for resistive memory device
SG11201806952SA (en) 2016-03-30 2018-09-27 Toray Industries Negative-type photosensitive resin composition, cured film, display device that includes the cured film, and production method therefor
CN109390268B (zh) * 2017-08-10 2023-02-24 台湾积体电路制造股份有限公司 具有微粒凹口的夹盘的晶圆台、处理工具与使用晶圆台的方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105185707A (zh) * 2009-12-04 2015-12-23 诺发***有限公司 硬掩模材料、其形成方法和设备及其用途

Also Published As

Publication number Publication date
US20190146330A1 (en) 2019-05-16
CN109786239A (zh) 2019-05-21
US10474027B2 (en) 2019-11-12

Similar Documents

Publication Publication Date Title
CN109786239B (zh) 形成对准掩模或一组对准掩模的方法、半导体装置
US10242952B2 (en) Registration mark formation during sidewall image transfer process
JP4307664B2 (ja) 半導体装置
CN106887382A (zh) 形成集成电路的方法
US10269581B2 (en) Method of fabricating a semiconductor structure
TWI483322B (zh) 密集導線及其接觸墊之圖案的形成方法及具有密集導線及接觸墊的記憶體陣列
TW201603190A (zh) 半導體裝置及其製造方法
US20160172308A1 (en) Overlay mark
CN101573779A (zh) 混合光学和电子束光刻制造层的共对准的沟槽结构及方法
US10103166B1 (en) Semiconductor device and critical dimension defining method thereof
US9941153B1 (en) Pad structure and manufacturing method thereof
CN112885772B (zh) 半导体结构的制备方法
CN113035732B (zh) 三维存储器及三维存储器台阶区域的形成方法
TWI639885B (zh) 形成對準罩幕的方法、半導體裝置以及形成一組對準罩幕的方法
CN108257910B (zh) 浅沟槽隔离沟槽的制作方法
US6806102B2 (en) Method of fabricating semiconductor integrated circuit device
US20120286402A1 (en) Protuberant structure and method for making the same
TWI678725B (zh) 半導體元件及其關鍵尺寸的定義方法
JP2010232669A (ja) 半導体装置及び半導体製造方法
JP2008258493A (ja) 半導体記憶装置の配線の形成方法
US7989357B2 (en) Method of patterning semiconductor structure and structure thereof
TWI584443B (zh) 接觸墊結構
JP2007324517A (ja) 半導体装置
JP2013045992A (ja) 半導体ウェハ及びその製造方法
JP2007158107A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant