CN107579074A - 一种形成多层复合膜的方法及三维存储器件 - Google Patents
一种形成多层复合膜的方法及三维存储器件 Download PDFInfo
- Publication number
- CN107579074A CN107579074A CN201710755059.5A CN201710755059A CN107579074A CN 107579074 A CN107579074 A CN 107579074A CN 201710755059 A CN201710755059 A CN 201710755059A CN 107579074 A CN107579074 A CN 107579074A
- Authority
- CN
- China
- Prior art keywords
- film
- layer compound
- layer
- complex films
- multilayer complex
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供的一种形成多层复合膜的方法以及三维存储器件，该方法包括在三维存储器芯片上依次沉积多层复合薄膜，并通过后续的退火和CMP工艺，得到表面平坦三维存储器芯片，其中该多层复合薄膜中各层薄膜所具有的应力系数不完全相同。利用具有不同应力系数组合搭配的多层复合薄膜替代现有的单一应力系数的单层薄膜，从而解决了单层单一应力系数的覆盖薄膜由于厚度增大而引起的缺陷增多、厚度不均、应力增大导致的表面开裂等诸多问题。
Description
技术领域
本发明涉及半导体器件及其制造领域，尤其涉及一种三维闪存存储器件及其制造方法。
背景技术
随着市场需求对存储器容量的不断提高，传统的基于平面或二维结构的存储器在单位面积内可提供的存储单元数量已经接近极限，无法进一步满足市场对更大容量存储器的需求。就如同在一块有限的平面上建立的数间平房，这些平房整齐排列，但是随着需求量的不断增加，平房的数量不断井喷，可最终这块面积有限的平面只能容纳一定数量的平房而无法继续增加。特别的，平面结构的闪存(NAND)已接近其实际扩展极限，给半导体存储器行业带来严峻挑战。
为了解决上述困难，业界提出了三维闪存(3D NAND)存储器的概念，其是一种新兴的闪存类型，通过把内存颗粒堆叠在一起来解决2D或者平面NAND闪存带来的限制。不同于将存储芯片放置在单面，新的3D NAND技术，垂直堆叠了多层数据存储单元，具备卓越的精度。基于该技术，可打造出存储容量比同类NAND技术高达数倍的存储设备。该技术可支持在更小的空间内容纳更高存储容量，进而带来很大的成本节约、能耗降低，以及大幅的性能提升以全面满足众多消费类移动设备和要求最严苛的企业部署的需求。利用新的技术使得颗粒能够进行立体式的堆叠，从而解决了由于晶圆物理极限而无法进一步扩大单晶片可用容量的限制，在同样体积大小的情况下，极大的提升了闪存颗粒单晶片的容量体积，进一步推动了存储颗粒总体容量的飙升。根据在垂直方向堆叠的颗粒层数不同，3D NAND颗粒又可以分为32层、48层甚至64层颗粒的不同产品。虽然，3D NAND技术能够在同等体积下，提供更多的存储空间，但是这项堆叠技术有着相当的操作难度，目前还面临诸多技术问题有待解决。
尤其是随着3D NAND层数的不断增加(例如，32层、48层甚至64层的3D NAND)，台阶高度也不断增加，如图1所示，当台阶区制程完成，台阶区的相比于***电路区域会高出很多。如图2所示，为了在之后的制程里保证光刻能够顺利进行，需要引入介质层6，例如：二氧化硅，氮化硅，氮氧化硅之一或其任意组合。如图3所示，然后通过蚀刻和化学机械抛光(CMP)使得整片晶片的表面保持平整。但由于这层介质层6非常厚，所以对介质层6的制备工艺的要求以及介质层应力控制的方面都带来新的挑战。
如果介质层使用化学气相沉积(CVD)进行一次沉积，由于沉积过厚会导致以下问题：1)单次膜沉积会有产生大量缺陷的问题；2)单片晶片的厚度均匀性不好控制；3)介质层的厚度不断加厚，在应力方面带来非常严峻的考验，例如当NAND到达64层时，其厚度已经达到4μm，其应力会影响整个器件的稳定性；4)不同晶片之间的厚度的差异过大，对后续刻蚀条件的确定带来麻烦。为了解决以上问题，可以采用多次沉积形成多层膜的方式来解决，为了缓解应力问题，尽量选择高张力(high tensile)的介质层膜层,但是由于多层介质层均使用该膜层，会导致晶片表面开裂，如何在翘曲度满足要求的前提下，能够保证这层膜不会开裂，成为目前遇到的主要问题。
发明内容
本发明的目的是通过以下技术方案实现的。
一种形成多层复合膜的方法，其特征在于，包括以下步骤：
提供一基板，所述基板上至少包括核心三维存储器件区以及位于所述核心存储器件区周围的***电路区，所述核心三维存储器件区包括位于所述基板上依次形成的多层存储器堆叠结构，所述堆叠结构在其至少一侧形成台阶结构，使得所述堆叠结构中的每一层都至少部分的暴露，所述堆叠结构的高度高于所述***电路区的高度；
在所述基板上依次形成多层复合薄膜以完全覆盖所述核心存储器件区以及所述***电路区，并且所述多层复合薄膜中最后形成的一层薄膜的表面距离所述基板表面的高度不低于所述堆叠结构的表面距离所述基板表面的高度；
所述多层复合薄膜中各层薄膜所具有的应力系数不完全相同。
优选地，所述多层复合薄膜的层数为至少两层。
优选地，所述多层复合薄膜中各层薄膜所具有的应力系数均不相同。
优选地，所述多层复合膜至少包含第一薄膜，第二薄膜，第三薄膜或第四薄膜的任意组合。
优选地，所述第一薄膜具有的应力系数为-100至-50，所述第二薄膜的应力系数为-50至0，所述第三薄膜的应力系数为0至70，所述第四薄膜的应力系数大于70。
优选地，所述多层复合薄膜包含所述第一薄膜和所述第四薄膜。
优选地，所述多层复合薄膜包含所述第二薄膜和所述第四薄膜。
优选地，所述多层复合薄膜包含所述第一薄膜，所述第三薄膜和所述第四薄膜。
优选地，所述多层复合薄膜包含所述第二薄膜，所述第三薄膜和所述第四薄膜。
优选地，所述多层复合薄膜包含所述第三薄膜，所述第四薄膜和所述第三薄膜。
优选地，在形成所述多层复合薄膜之前，还包含在所述基板上形成一钝化层。
优选地，在形成所述多层复合薄膜之后，对该基板进行退火处理，从而使所述多层复合薄膜中各个层之间的边界消失。
优选地，在所述退火处理之后，还包括对所述多层复合薄膜进行化学机械抛光处理，以使其表面平坦化。
优选地，所述多层复合薄膜的材料为二氧化硅、氮化硅、氮氧化硅之一或其任意组合。
本发明还提供一种具有多层复合薄膜的三维存储器件，所述三维存储器件由如上述任意一项所述的方法制成。
当三维存储器件的存储器堆叠层数增多(例如：32层、48层甚至64层的3D NAND)，与***电路部分产生巨大高度差时，单层单一应力系数的覆盖薄膜带来的缺陷增多，厚度不均，应力增大表面开裂的诸多问题。本发明的优点或有益效果在于：通过本发明提供的一种形成多层复合膜的方法以及利用该方法制造的三维存储器件，利用具有不同应力系数组合搭配的多层复合薄膜替代现有的单一应力系数的单层薄膜，使得多层复合薄膜中的每一层薄膜的厚度不会太厚，从而可以用更成熟的技术来制备每一层薄膜，从而使其每一层薄膜的缺陷得到有效的控制，并且每一层的厚度均一性最优，进而使得整个多层复合薄膜的厚度均一性得到改善，最重要的是，由于多层复合薄膜中每一层的应力系数不完全相同，通过不同应力系数的薄膜的组合搭配，从而解决了单层单一应力系数的覆盖薄膜应力大表面开裂的问题。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1-3示出了本发明背景技术中3D NAND单层较厚介质层的形成工艺流程结构示意图。
图4-8示出了本发明实施例的3D NAND多层不同应力系数的复合介质层薄膜的工艺流程结构示意图。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
实施例一
参考图4-8所示，本发明的实施例一提出一种形成多层复合膜的方法，其特征在于，包括以下步骤：
如图4所示，提供一基板1，所述基板1上至少包括核心三维存储器件区2以及位于所述核心存储器件区2周围的***电路区3，所述核心三维存储器件区包括位于所述基板上1依次形成的多层存储器堆叠结构，所述堆叠结构在其至少一侧形成台阶结构，使得所述堆叠结构中的每一层都至少部分的暴露，所述堆叠结构的高度高于所述***电路区2的高度，该堆叠结构包括的层数可以但不局限为32层、48层、64层等，优选层数为64层或更多层，例如，80层，96层，112层或128层等。
如图5-7所示，在所述基板1上依次形成多层复合薄膜4以完全覆盖所述核心存储器件区2以及所述***电路区4，并且所述多层复合薄膜4中最后形成的一层薄膜的表面距离所述基板1表面的高度不低于所述堆叠结构的表面距离所述基板1表面的高度；
所述多层复合薄膜4中各层薄膜所具有的应力系数不完全相同。
所述多层复合薄膜4的层数为至少两层。
如图4所示，在形成所述多层复合薄膜4之前，还包含在所述基板1上形成一钝化层5。
如图8所示，在形成所述多层复合薄膜4之后，对该基板1进行退火处理，从而使所述多层复合薄膜4中各个层之间的边界消失，进而形成复合薄膜7。
在所述退火处理之后，还包括对所述复合薄膜7进行化学机械抛光处理，以使其表面平坦化。
所述多层复合薄膜的材料为二氧化硅、氮化硅、氮氧化硅之一或其任意组合。形成上述多层复合薄膜的工艺例如是化学气相沉积工艺，较为优选的是等离子体化学气相沉积工艺。当该多层复合薄膜4的材料为二氧化硅时，可以利用例如正硅酸乙酯(TEOS)作为原材料通过化学气相沉积的方式来形成。其化学反应式如下：Si(OC2H5)4→SiO2+4C2H4+2H2O。该多层复合薄膜4中每一层的薄膜厚度不大于1微米，例如100纳米至1000纳米，优选为300纳米至800纳米，更优选为500纳米至600纳米。
实施例二
在该实施例中，将描述与以上实施例不同的部分，相同部分将不再赘述。
如图7所示，所述多层复合膜4至少包含第一薄膜41，第二薄膜42，第三薄膜43或第四薄膜44的任意组合。
所述第一薄膜41具有的应力系数为-100至-50，所述第二薄膜42的应力系数为-50至0，所述第三薄膜43的应力系数为0至70，所述第四薄膜44的应力系数大于70。
实施例三
在该实施例中，将描述与以上实施例不同的部分，相同部分将不再赘述。
如图7所示，所述多层复合薄膜4中各层薄膜所具有的应力系数均不相同。第一薄膜41具有的应力系数为-100至-50，第二薄膜42的应力系数为-50至0，第三薄膜43的应力系数为0至70，所述第四薄膜44的应力系数大于70。
优选地，所述多层复合薄膜4包含所述第一薄膜41和所述第二薄膜42。
优选地，所述多层复合薄膜4包含所述第一薄膜41和所述第三薄膜43。
优选地，所述多层复合薄膜4包含所述第一薄膜41和所述第四薄膜44。
优选地，所述多层复合薄膜4包含所述第二薄膜42和所述第三薄膜43。
优选地，所述多层复合薄膜4包含所述第二薄膜42和所述第四薄膜44。
优选地，所述多层复合薄膜4包含所述第三薄膜43和所述第四薄膜44。
优选地，所述多层复合薄膜4包含所述第一薄膜41，所述第三薄膜43和所述第四薄膜44。
如图7所示，优选地，所述多层复合薄膜4包含所述第一薄膜41，所述第二薄膜42和所述第三薄膜43。
如图7所示，优选地，所述多层复合薄膜4包含所述第二薄膜42，所述第三薄膜43和所述第四薄膜44。
实施例四
在该实施例中，将描述与以上实施例不同的部分，相同部分将不再赘述。
第一薄膜41具有的应力系数为-100至-50，第二薄膜42的应力系数为-50至0，第三薄膜43的应力系数为0至70，第四薄膜44的应力系数大于70。
所述多层复合薄膜4由以上第一至第四薄膜中的至少两层不同应力系数薄膜的重复堆叠而成。
优选地，所述多层复合薄膜4包含所述第一薄膜41，所述第四薄膜44，所述第一薄膜41和第四薄膜44。
优选地，所述多层复合薄膜4包含所述第三薄膜43，所述第四薄膜44和所述第三薄膜43。
优选地，所述多层复合薄膜4包含所述第一薄膜41，所述第三薄膜43，所述第四薄膜44，所述第一薄膜41，所述第三薄膜43和所述第四薄膜44。
实施例五
本发明还提供一种具有复合薄膜7的三维存储器件，所述三维存储器件由如上述任意一项实施例所述的方法制成。
通过本发明提供的一种形成多层复合膜的方法以及利用该方法制造的三维存储器件，利用具有不同应力系数组合搭配的多层复合薄膜替代现有的单一应力系数的单层薄膜，使得多层复合薄膜中的每一层薄膜的厚度不会太厚，从而可以用更成熟的技术来制备每一层薄膜，从而使其每一层薄膜的缺陷得到有效的控制，并且每一层的厚度均一性最优，进而使得整个多层复合薄膜的厚度均一性得到改善，最重要的是，由于多层复合薄膜中每一层的应力系数不完全相同，通过不同应力系数的薄膜的组合搭配，从而解决了单层单一应力系数的覆盖薄膜应力大表面开裂的问题。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (15)
1.一种形成多层复合膜的方法，其特征在于，包括以下步骤：
提供一基板，所述基板上至少包括核心三维存储器件区以及位于所述核心存储器件区周围的***电路区，所述核心三维存储器件区包括位于所述基板上依次形成的多层存储器堆叠结构，所述堆叠结构在其至少一侧形成台阶结构，使得所述堆叠结构中的每一层都至少部分的暴露，所述堆叠结构的高度高于所述***电路区的高度；
在所述基板上依次形成多层复合薄膜以完全覆盖所述核心存储器件区以及所述***电路区，并且所述多层复合薄膜中最后形成的一层薄膜的表面距离所述基板表面的高度不低于所述堆叠结构的表面距离所述基板表面的高度；
所述多层复合薄膜中各层薄膜所具有的应力系数不完全相同。
2.如权利要求1所述的形成多层复合膜的方法，其特征在于：所述多层复合薄膜的层数为至少两层。
3.如权利要求1所述的形成多层复合膜的方法，其特征在于：所述多层复合薄膜中各层薄膜所具有的应力系数均不相同。
4.如权利要求1至3任意一项所述的形成多层复合膜的方法，其特征在于：所述多层复合膜至少包含第一薄膜，第二薄膜，第三薄膜或第四薄膜的任意组合。
5.如权利要求4所述的形成多层复合膜的方法，其特征在于：所述第一薄膜具有的应力系数为-100至-50，所述第二薄膜的应力系数为-50至0，所述第三薄膜的应力系数为0至70，所述第四薄膜的应力系数大于70。
6.如权利要求5所述的形成多层复合膜的方法，其特征在于：所述多层复合薄膜包含所述第一薄膜和所述第四薄膜。
7.如权利要求5所述的形成多层复合膜的方法，其特征在于：所述多层复合薄膜包含所述第二薄膜和所述第四薄膜。
8.如权利要求5所述的形成多层复合膜的方法，其特征在于：所述多层复合薄膜包含所述第一薄膜，所述第三薄膜和所述第四薄膜。
9.如权利要求5所述的形成多层复合膜的方法，其特征在于：所述多层复合薄膜包含所述第二薄膜，所述第三薄膜和所述第四薄膜。
10.如权利要求5所述的形成多层复合膜的方法，其特征在于：所述多层复合薄膜包含所述第三薄膜，所述第四薄膜和所述第三薄膜。
11.如权利要求1所述的形成多层复合膜的方法，其特征在于：在形成所述多层复合薄膜之前，还包含在所述基板上形成一钝化层。
12.如权利要求1所述的形成多层复合膜的方法，其特征在于：在形成所述多层复合薄膜之后，对该基板进行退火处理，从而使所述多层复合薄膜中各个层之间的边界消失。
13.如权利要求12所述的形成多层复合膜的方法，其特征在于：在所述退火处理之后，还包括对所述多层复合薄膜进行化学机械抛光处理，以使其表面平坦化。
14.如权利要求1所述的形成多层复合膜的方法，其特征在于：所述多层复合薄膜的材料为二氧化硅、氮化硅、氮氧化硅之一或其任意组合。
15.一种具有多层复合薄膜的三维存储器件，其特征在于，所述三维存储器件由如权利要求1至14的任意一项所述的方法制成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710755059.5A CN107579074B (zh) | 2017-08-29 | 2017-08-29 | 一种形成多层复合膜的方法及三维存储器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710755059.5A CN107579074B (zh) | 2017-08-29 | 2017-08-29 | 一种形成多层复合膜的方法及三维存储器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107579074A true CN107579074A (zh) | 2018-01-12 |
| CN107579074B CN107579074B (zh) | 2018-12-14 |
Family
ID=61030627
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710755059.5A Active CN107579074B (zh) | 2017-08-29 | 2017-08-29 | 一种形成多层复合膜的方法及三维存储器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107579074B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120208347A1 (en) * | 2011-02-11 | 2012-08-16 | Samsung Electronics Co., Ltd. | Three-dimensional semiconductor memory devices and methods of fabricating the same |
| CN104396004A (zh) * | 2012-05-23 | 2015-03-04 | 桑迪士克科技股份有限公司 | 三维存储器阵列的多级接触及其制造方法 |
| CN105826317A (zh) * | 2014-10-16 | 2016-08-03 | 旺宏电子股份有限公司 | 三维半导体存储器结构及相应的方法与装置 |
| CN106409769A (zh) * | 2016-07-04 | 2017-02-15 | 武汉新芯集成电路制造有限公司 | 一种形成梯形结构的存储堆栈的方法 |
| US20170148677A1 (en) * | 2015-11-25 | 2017-05-25 | JoongShik SHIN | Semiconductor memory device and method of fabricating the same |
-
2017
- 2017-08-29 CN CN201710755059.5A patent/CN107579074B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120208347A1 (en) * | 2011-02-11 | 2012-08-16 | Samsung Electronics Co., Ltd. | Three-dimensional semiconductor memory devices and methods of fabricating the same |
| CN104396004A (zh) * | 2012-05-23 | 2015-03-04 | 桑迪士克科技股份有限公司 | 三维存储器阵列的多级接触及其制造方法 |
| CN105826317A (zh) * | 2014-10-16 | 2016-08-03 | 旺宏电子股份有限公司 | 三维半导体存储器结构及相应的方法与装置 |
| US20170148677A1 (en) * | 2015-11-25 | 2017-05-25 | JoongShik SHIN | Semiconductor memory device and method of fabricating the same |
| CN106409769A (zh) * | 2016-07-04 | 2017-02-15 | 武汉新芯集成电路制造有限公司 | 一种形成梯形结构的存储堆栈的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107579074B (zh) | 2018-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2019016748A (ja) | シリコンウェーハの製造方法 | |
| CN107482015B (zh) | 一种三维存储器的制备方法及其结构 | |
| CN107564916B (zh) | 一种3d nand存储器件的平坦化方法 | |
| CN107611012A (zh) | 一种预制背面薄膜的应力控制方法及结构 | |
| CN107706182A (zh) | 一种三维存储器的制备方法及其结构 | |
| CN107731834B (zh) | 一种用于3d nand的核心区层间绝缘氧化层cmp方法 | |
| CN105140143A (zh) | 一种晶圆键合工艺 | |
| CN107731821B (zh) | 一种三维存储器件的制造方法及其器件结构 | |
| CN106409769A (zh) | 一种形成梯形结构的存储堆栈的方法 | |
| CN107579074B (zh) | 一种形成多层复合膜的方法及三维存储器件 | |
| CN107706183A (zh) | 一种三维存储器件的制造方法及其器件结构 | |
| CN107680970B (zh) | 一种三维存储器件的制造方法及其器件结构 | |
| CN107731743A (zh) | 一种多晶硅部分替换钨的应力控制方法及结构 | |
| CN107398825B (zh) | 层间介质层的表面平坦方法及基于其的半导体结构 | |
| CN107946306A (zh) | 三维存储结构制作方法、存储结构、存储器及电子设备 | |
| CN107994031A (zh) | 一种3d nand制造方法 | |
| CN107706192B (zh) | 一种三维存储器的制备方法及其结构 | |
| CN107579073A (zh) | 一种三维存储器的制备方法及其结构 | |
| CN104143527A (zh) | 一种导电插塞和tsv的形成方法 | |
| WO2013013362A1 (zh) | 消除接触孔工艺中桥接的方法 | |
| CN106611713A (zh) | 半导体封装体及其制作方法 | |
| US11404439B2 (en) | 3D NAND—high aspect ratio strings and channels | |
| CN105810637B (zh) | 一种3d nand***器件的集成方法 | |
| CN110148624A (zh) | 半导体器件及其形成方法 | |
| US7125738B2 (en) | Method of fabricating a photosensitive structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |