CN104143527A - 一种导电插塞和tsv的形成方法 - Google Patents

Abstract

本发明提供一种导电插塞和TSV形成方法。所述导电插塞形成方法包括：在半导体基底上形成盲孔，在向所述盲孔中以及在半导体基底上方形成金属层后，先去除所述半导体基底上方部分或全部厚度的所述金属层，之后再采用退火工艺对所述基底进行加热处理，实现所述金属层内晶粒的细化、再生长和均匀化，以优化所述金属层内部结构。其中，在去除所述半导体基底上方部分或全部厚度的所述金属层后，可有效减少退火过程中基于金属层形变而产生的应力的同时，充分释放半导体基底以及半导体基底上的各层结构基于热胀冷缩出现的体积形变而产生的应力，减少基底和各层结构间的作用力，避免在半导体基底以及半导体基底中各层结构的连接面上出现开裂。

Description

一种导电插塞和TSV的形成方法

技术领域

本发明涉及半导体形成领域，尤其是涉及一种导电插塞和TSV的形成方法。

背景技术

伴随着信息产业的飞速发展，集成电路的特征尺寸（CD）不断减小，集成电路芯片的制作工艺也不断细微化。集成电路芯片制备工艺的发展促使集成电路封装技术不断追求对更高性能、更多功能、更小尺寸、更低功耗和成本的需求。

在集成电路封装技术发展中，3D TSV（Through-Silicon-Via，硅通孔）封装技术是通过在芯片和芯片之间、晶圆和晶圆之间制作垂直导通，实现芯片之间互连的最新技术。相比于以往IC封装键合和使用凸点的叠加技术，TSV能够使芯片在三维方向堆叠的密度最大，外形尺寸最小，大大改善芯片速度和低功耗的性能。

目前TSV形成工艺包括：（1）参考图1a，在基底10表面形成盲孔11，（2）结合参考图1b，采用化学气相沉积（CVD）氧化物或氮化物钝化法在盲孔内壁形成绝缘层12（通常为二氧化硅）（3），并采用金属电镀工艺在盲孔11以及基底10上形成金属导电层14（一般为金属铜），（4）结合参考图1c，通过CMP（化学机械研磨）等工艺去除位于基底10上的金属导电层，仅保留盲孔11中的金属导电层14，形成导电插塞15。

其中，鉴于金属电镀工艺后，形成的所述金属导电层14晶粒（grain size）尺寸不一，排列杂乱，形成的导电插塞15的导电性能极不稳定。因而在金属导电层14形成后，通常会采用退火工艺，在高温下，细化使金属导电层14内的晶粒，并促使晶粒重新生长、排列，使得金属导电层14内部组织更为均匀，进而提高形成的导电插塞15的导电稳定性。

然而在实际操作中发现，在退火工艺后，金属导电层14与绝缘层12的连接界面，乃至绝缘层12与基底10之间会出现不同程度的开裂现象，从而影响形成的TSV的导电稳定性，以及最后形成的半导体器件的稳定性。

发明内容

本发明解决的问题是，提供一种导电插塞和TSV的形成方法，确保形成的导电插塞和TSV的半导体基底、绝缘层以及金属层两两间的连接强度，进而确保形成的导电插塞和TSV导电稳定性。

为解决上述问题，本发明所提供一种导电插塞的形成方法，包括：

提供半导体基底；

刻蚀所述半导体基底，在所述半导体基底内形成盲孔；

在所述盲孔的底部和侧壁以及半导体基底上形成绝缘层；

在所述绝缘层上形成金属层，所述金属层填充满所述盲孔；

去除所述半导体基底上方部分厚度或全部厚度的所述金属层；

进行退火工艺后，再进行去除工艺使所述半导体基底表面完全暴露，形成导电插塞。

可选地，当去除所述半导体基底上方部分厚度的所述金属层时，保留在所述半导体基底上方的金属层的厚度小于所述金属层原厚度的5%。

可选地，保留在所述半导体基底上方的金属层厚度为0～0.3μm。

可选地，去除部分厚度或全部厚度的所述金属层的方法为CMP工艺。

可选地，所述金属层的材质为铜。

可选地，所述金属层的形成方法为铜电镀法。

可选地，所述退火工艺的温度为400～600℃。

可选地，刻蚀所述半导体基底形成盲孔包括步骤：

在所述半导体基底上形成硬掩膜层；

图案化所述硬掩膜层，在所述硬掩膜层内形成有开口；

以所述硬掩膜层为掩膜，沿着所述开口刻蚀所述半导体基底，在所述半导体基底内形成盲孔。

可选地，在所述盲孔中以及基底上方形成所述金属层前，在所述绝缘层外侧形成金属屏蔽层。

可选地，所述金属屏蔽层为钽层、氮化钽层或是钽和氮化钽的组合层。

可选地，所述金属屏蔽层的厚度为0.05～0.2μm。

本发明还提供了一种TSV的形成方法，过程包括：

提供半导体基底，所述半导体基底包括第一表面和与所述第一表面相对的第二表面；

刻蚀所述半导体基底的第一表面，在所述半导体基底内形成盲孔；

在所述盲孔的底部和侧壁以及半导体基底的第一表面上形成绝缘层；

在所述绝缘层上形成金属层，所述金属层填充满所述盲孔；

去除所述半导体基底上方部分厚度或全部厚度的所述金属层；

进行退火工艺后，再进行去除工艺使所述半导体基底的第一表面完全暴露，形成导电插塞；

研磨所述半导体基底的第二表面，使所述导电插塞导通所述半导体基底。

可选地，研磨所述半导体基底的第二表面的方法为CMP工艺。

与现有技术相比，本发明的技术方案具有以下优点：

在向所述盲孔中以及半导体基底上方形成金属层后，先去除半导体基底上方部分厚度或全部厚度的所述金属层，之后的就进行退火工艺，避免了由于金属层厚度过厚而无法释放应力的情况；由于去除部分厚度或全部厚度的金属层，有利于充分释放退火过程中半导体基底以及半导体基底上的各层结构基于热胀冷缩出现的体积形变而产生的应力，由此减少半导体基底、绝缘层和金属层相互间的作用力，避免在半导体基底和绝缘层的连接面以及绝缘层和金属层的连接面上出现开裂现象，保证后续形成的导电插塞的导电稳定性。

进一步可选方案中，在去除半导体基底上方部分厚度的金属层后，保留厚度为0～0.3μm的金属层覆盖于所述半导体基底上，该厚度的金属层，既可保证在后续退火过程中，保留于盲孔中以及半导体基底上的各结构层产生的应力充分释放，不会对各结构层界面的连接产生负面影响，也可避免如在采用CMP去除金属层过程中，基于半导体基底表层的局部不平整性而引起对于半导体基底局部引起的过度去除，致使金属层下方的结构受到损伤。

附图说明

图1a至图1c是现有技术TSV形成的示意图；

图2至图7是本发明导电插塞形成方法一个实施例的示意图；

图8是本发明TSV形成方法的一个实施例的示意图；

图9是在相同的退火条件下，现有技术和本发明的分别提供的半导体基底中的盲孔侧壁受到的应力数据比较图。

具体实施方式

正如背景技术所述，在现有的TSV形成过程中，在向半导体基底的盲孔，以及半导体基底上形成金属导电层后，需要采用退火工艺以优化金属导电层的内部结构，从而获得导电性能优异而稳定的导电插塞。然而在实际操作过程中，在退火工艺后，半导体基底与半导体基底中各结构层间的连接界面会出现不同程度的开裂缺陷。该缺陷直接影响了后续形成的TSV的导电性能。

经发明人研究认为，其可能原因是，参考图1b所示，现有的金属导电层14往往是采用铜电镀法形成的铜导电层。其中，盲孔的纵深高度大于100μm，而纵宽比大于10:1，因而铜导电在形成过程中，厚度控制难以准确掌握，且为了确保铜导电层能完全填满所述盲孔11，往往会在半导体基底10上方形成过量的铜导电层，一般半导体基底10上方的过量铜导电层厚度达到5μm。在后续的退火过程中，基于热胀冷缩原理，半导体基底10、绝缘层12以及铜导电层均会出现不同程度的膨胀。如，铜的膨胀系数较大，形变量也大，在退火过程中，基于形变量会对盲孔11内壁产生较大的应力作用，而基于在半导体基底10上方覆盖了一层较厚的铜，盲孔中铜所产生的应力无法充分释放，从而对盲孔内壁以及内壁上附着的绝缘层12产生较大的作用力，这些作用力直接破坏了半导体基底与绝缘层、绝缘层与金属导电层间的连接强度。而经后续的退火工艺后，基于铜体积收缩，盲孔11的内壁、绝缘层12以及铜导电层间出现开裂现象。

为了解决上述缺陷，本发明提供了一种导电插塞和TSV形成方法。如在导电插塞形成过程中，半导体基底10以及盲孔11中形成金属导电层之后，先去除部分所述金属导电层，再进行退火工艺，使得退火工艺中，绝缘层12以及金属导电层14基于形变而产生的应力可得到充分释放，从而降低这些应力对于半导体基底10、绝缘层12及金属导电层14两两之间连接强度的负面影响。确保最终形成的金属插塞和TSV的结构不会出现裂痕等缺陷，进而确保TSV的导电性能。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

实施例1

参考图2所示，提供一半导体基底100，所述半导体基底100包括上表面200和下表面300。所述半导体基底100材质可为硅、锗、砷化镓或硅锗化合物。现有的半导体基底皆可作为本发明的半导体基底100，在此不再一一列举。本实施例中，所述半导体基底100材质优选为硅。

参考图3所示，刻蚀所述半导体基底100，在所述半导体基底100内形成盲孔110。其具体过程包括：在所述半导体基底100的上表面200上涂覆硬掩膜层101，并通过光刻等工艺图案化所述硬掩膜层101，在所述硬掩膜层101内形成开口（图中为标注）。之后，以图案化后的所述硬掩膜层101为掩膜，沿着所述开口刻蚀所述半导体基底100，在半导体基底100内形成盲孔110。本实施中，所述盲孔110的纵宽比优选为8:1～10:1，盲孔110的深度优选为50～200μm。本实施例中，所述硬掩膜层101的材质优选为氮化硅，其可采用CVD（化学气相沉积）、原子沉积（ALD）等方式形成，刻蚀所述半导体基底100的方法优选采用反应离子刻蚀-感应耦合等离子体（RIE-ICP）刻蚀工艺。

结合参考图4所示，在所述盲孔110形成后，在所述盲孔110的侧壁和底部以及所述半导体基底100的上表面200（参考图2）上方形成一层绝缘层102。

本实施例中，所述绝缘层102优选为二氧化硅层，优选采用CVD工艺形成，当然所述绝缘层也可以通过例如ALD以及热氧化等工艺形成。

继续参考图4，在所述绝缘层102的外侧覆盖一层金属屏蔽层103。

本实施例中，所述金属屏蔽层103可有效屏蔽金属原子在所述半导体基底100内扩散，防止引起漏电缺陷。所述金属屏蔽层103优选为包括钽层或氮化钽层的单层结构，或是包括钽层、氮化钽层的组合的多层结构。所述金属屏蔽层103的厚度为0.05～0.2μm，如0.05μm、0.08μm、0.10μm、0.12μm、0.15μm，0.2μm等。进一步优选为0.1μm左右。该厚度的金属屏蔽层可有效屏蔽金属原子扩散，且在后续退火工艺中金属屏蔽层不会出现过多的形变，从而引起过大的应力以致破坏所述盲孔110中各结构层的界面连接结构。所述金属屏蔽层103优选采用CVD、PVD（物理气相沉积）工艺形成。

除本实施例外的其他实施例中，所述金属屏蔽层103可以不形成。所述金属屏蔽层103可提升最终形成的半导体器件的电学性能，但不形成所述金属屏蔽层103也不会妨碍最终的半导体器件的形成。

参考图5所示，在所述金属屏蔽层103形成后，便可向所述盲孔110中填充金属导电材料，形成金属层104以形成导电插塞。

本实施例中，金属层104的材质为铜，形成工艺为铜电镀法。其中一种形成方法的过程包括：先采用PVD工艺在所述金属屏蔽层103外侧形成一层金属籽晶层，其作用为所述金属籽晶层可有效提高所述金属层104的形成速率；然后将形成有金属籽晶层的半导体基底100放入电镀设备中，进行电镀，在所述金属籽晶层上方直接生长铜，形成所述金属层104。

而另一种形成工艺为直接向所述盲孔110中填充金属导电材料，采用PVD工艺形成金属层104；在此工艺中不用形成金属籽晶层，金属籽晶层的形成不会妨碍后续金属层104的形成，只是对所述金属层104的形成速率产生影响。

所述金属层104填充满所述盲孔101。本实施例中，在上述采用铜电镀法形成以铜为材质的金属层104的过程中，镀铜的厚度难以控制，且为了确保所述金属层104完全填满所述盲孔101，往往在所述盲孔101上方形成余量的金属层104。在所述盲孔110以及半导体基底100上表面形成所述金属层104后，位于所述金属屏蔽层103上方的部分金属层104厚度为h1。本实施中，所述h1约为5μm左右。

结合参考图6所示，去除位于所述半导体基底100上方的部分厚度的所述金属层104。具体地，本实施例中，采用CMP工艺去除部分所述金属层104，形成第二金属层105，所述第二金属层105仍覆盖所述半导体基底100，且覆盖于所述金属屏蔽层103上方的部分的厚度为h2，所述h2≤5%*h1，且进一步优选方案中，所述h2小于等于0.3μm。如本实施例中，所述h2优选为0～0.25μm，如0.01μm、0.05μm、0.09μm、0.1μm、0.15μm、0.2μm、0.25μm，特别优选为0.1μm～0.2μm。半导体芯片制备过程中，需要在一片半导体基底100上，按照实际需要设计有众多的所述盲孔110，间于半导体基底100上表面各部分平整度的差异，保留部分厚度的所述金属层覆盖所述半导体基底可避免半导体基底100其余部分出现过度刻蚀等情况，从而对第二金属层105下方结构造成损伤。且经检验，保留厚度为0～0.3μm的第二金属层105覆盖于所述半导体基底100上，仍可确保在后续退火过程中，所述半导体基底100以及半导体基底100上表面以及盲孔110内的各结构层所产生的应力的充分释放，从而避免这些应力无法释放而造成半导体基底100以及半导体基底100内各结构层间的连接界面结构受到损伤。

形成所述第二金属层105后，对所述半导体基底100进行退火处理，从而使得所述第二金属层105中的晶粒细小化，并重新生长，实现所述第二金属层105内的晶体结构更为致密且均匀。本实施例中，退火的温度优选为400～600℃。在本实施例中，所述金属层材质优选为铜，半导体基底100为硅、硬掩膜层101为氮化硅、金属屏蔽层103为钽、氮化钽或是两者组合。在该退火温度下，可有效实现铜晶粒的再结晶，完成第二金属层105的内部结构优化，本实施例中，所述退火温度优选为350～450℃，进一步优选为400℃左右，在上述条件的退火过程中，既可达到优化铜层的内部结构的目的，又可避免硅基底、氮化硅以及钽、氮化钽和铜层出现过大的体积形变量，并由此有效避免在所述半导体基底100、半导体基底100上表面以及盲孔110内的各结构层中产生过大的应力，以及这些应力无法释放。

参考图7所示，在退火工艺后，再进行去除工艺使所述半导体基底100表面完全暴露，形成导电插塞106。

具体工艺包括：先采用CMP工艺去除位于所述半导体基底100表面的第二金属层105、金属屏蔽层103和绝缘层102。结合图3所示，采用刻蚀工艺在所述半导体基底100上形成所述盲孔110后，在所述半导体基底100的表面仍保留了剩余的所述硬掩膜层101，在退火供以后的CMP工艺中，所述硬掩膜层101可作为CMP停止层，防止半导体基底100被过度磨损，确保半导体基底100厚度。之后，再采用湿法刻蚀等工艺去除所述硬掩膜层101，在所述盲孔110中形成导电插塞106（此时，露出半导体基底100上表面的金属导电材料厚度可忽略不计，该结构不会对形成的金属导电插塞造成影响）。

实施例2

本实施例提供的导电插塞的形成方法与实施例1所提供的导电插塞形成方法的技术方案大致相同，其区别仅在于：在退火工艺前，采用CMP工艺除去覆盖于所述半导体基底100上表面的全部厚度的所述金属层104，从而进一步确保退火工艺中半导体基底100、金属层104、金属屏蔽层103和绝缘层102中所产生的应力得到充分释放。

在如实施例1和实施例2中的导电插塞106形成后，参考图8所示，采用CMP等工艺研磨所述半导体基底100的下表面300，使所述导电插塞106导通盲孔110，在所述半导体基底100内形成TSV。并在后续的封装工艺中，根据需要以所述导电插塞106外接导线，实现多片半导体基底100之间纵向连接。

图9是在形成相同结构的铜质的导电插塞过程中，现有技术形成导电插塞方法和本发明分别提供的半导体基底在相同的退火条件下，半导体基底中的盲孔侧壁受到的应力数据比较图。

其中，半导体基底中的盲孔110的深度为150μm，纵宽比为10:1，最高的退火温度为450℃。

由图9可知，退火过程中，由室温开始逐渐升温，随着退火进程深入，温度逐渐升高，半导体基底盲孔内壁受到的应力不断增加，尤其是退火工艺中段，温度最高时，盲孔内壁受到的应力最大。由图9中现有技术和本发明的分别提供的半导体基底中的盲孔侧壁受到的应力数据对比可发现，由退火开始至结束，本发明的半导体基底中的盲孔内壁受到的应力始终小于现有技术中的半导体基底中的盲孔内壁受到的应力。尤其是在退火温度达到顶峰时，本发明中的半导体基底的盲孔内壁受到的应力比现有技术中半导体基底的盲孔受到的应力数值小20%。

发明人分析，其原因可能是，在现有的铜插塞形成的技术中，半导体基底上方的金属层厚度过厚，从而抑制了退火过程中，基于半导体基底以及半导体基底上各结构层形变而产生的应力释放。而相对的，本发明在去除半导体基底上方的部分或全部厚度的金属层后，在退火过程中，可有效释放半导体基底以及半导体基底上各层结构形变而产生的应力。

而检验现有技术和本发明分别提供的半导体基底在退火工艺后的结构，发现现有技术中半导体基底的盲孔中，盲孔内壁、绝缘层、金属屏蔽层、以及金属层两两的连接界面出现不同程度的开裂，本发明提供的半导体基底的盲孔中各结构层连接界面并未出现明显的开裂现象。在退火工艺后，本发明提供的半导体基底中的盲孔结构明显优于现有技术中半导体基底中的盲孔结构。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (13)

1.一种导电插塞的形成方法，其特征在于，包括：

提供半导体基底；

刻蚀所述半导体基底，在所述半导体基底内形成盲孔；

在所述盲孔的底部和侧壁以及半导体基底上形成绝缘层；

在所述绝缘层上形成金属层，所述金属层填充满所述盲孔；

去除所述半导体基底上方部分厚度或全部厚度的所述金属层；

进行退火工艺后，再进行去除工艺使所述半导体基底表面完全暴露，形成导电插塞。

2.如权利要求1所述的导电插塞的形成方法，其特征在于，当去除所述半导体基底上方部分厚度的所述金属层时，保留在所述半导体基底上方的金属层的厚度小于所述金属层原厚度的5%。

3.如权利要求2所述的导电插塞的形成方法，其特征在于，保留在所述半导体基底上方的金属层厚度为0～0.3μm。

4.如权利要求1所述的导电插塞的形成方法，其特征在于，去除部分厚度或全部厚度的所述金属层的方法为CMP工艺。

5.如权利要求1所述的导电插塞的形成方法，其特征在于，所述金属层的材质为铜。

6.如权利要求5所述的导电插塞的形成方法，其特征在于，所述金属层的形成方法为铜电镀法。

7.如权利要求1所述的导电插塞的形成方法，其特征在于，所述退火工艺的温度为400～600℃。

8.如权利要求1所述的导电插塞的形成方法，其特征在于，刻蚀所述半导体基底形成盲孔包括步骤：

在所述半导体基底上形成硬掩膜层；

图案化所述硬掩膜层，在所述硬掩膜层内形成有开口；

以所述硬掩膜层为掩膜，沿着所述开口刻蚀所述半导体基底，在所述半导体基底内形成盲孔。

9.如权利要求1所述的导电插塞的形成方法，其特征在于，在所述盲孔中以及基底上方形成所述金属层前，在所述绝缘层外侧形成金属屏蔽层。

10.如权利要求9所述的导电插塞的形成方法，其特征在于，所述金属屏蔽层为钽层、氮化钽层或是钽和氮化钽的组合层。

11.如权利要求9所述的导电插塞的形成方法，其特征在于，所述金属屏蔽层的厚度为0.05～0.2μm。

12.一种TSV的形成方法，其特征在于，

提供半导体基底，所述半导体基底包括第一表面和与所述第一表面相对的第二表面；

刻蚀所述半导体基底的第一表面，在所述半导体基底内形成盲孔；

在所述盲孔的底部和侧壁以及半导体基底的第一表面上形成绝缘层；

在所述绝缘层上形成金属层，所述金属层填充满所述盲孔；

去除所述半导体基底上方部分厚度或全部厚度的所述金属层；

进行退火工艺后，再进行去除工艺使所述半导体基底的第一表面完全暴露，形成导电插塞；

研磨所述半导体基底的第二表面，使所述导电插塞导通所述半导体基底。

13.如权利要求12所述的TSV的形成方法，其特征在于，研磨所述半导体基底的第二表面的方法为CMP工艺。