CN107611012A - 一种预制背面薄膜的应力控制方法及结构 - Google Patents
一种预制背面薄膜的应力控制方法及结构 Download PDFInfo
- Publication number
- CN107611012A CN107611012A CN201710775897.9A CN201710775897A CN107611012A CN 107611012 A CN107611012 A CN 107611012A CN 201710775897 A CN201710775897 A CN 201710775897A CN 107611012 A CN107611012 A CN 107611012A
- Authority
- CN
- China
- Prior art keywords
- wafer
- stress
- film
- layer
- pvd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 65
- 230000008569 process Effects 0.000 claims abstract description 19
- 239000004065 semiconductor Substances 0.000 claims abstract description 12
- 238000005452 bending Methods 0.000 claims abstract description 4
- 239000010408 film Substances 0.000 claims description 54
- 238000005240 physical vapour deposition Methods 0.000 claims description 22
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 15
- 238000005229 chemical vapour deposition Methods 0.000 claims description 14
- 150000002500 ions Chemical class 0.000 claims description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 10
- 230000015654 memory Effects 0.000 claims description 6
- 238000005498 polishing Methods 0.000 claims description 6
- 238000000227 grinding Methods 0.000 claims description 4
- 230000002093 peripheral effect Effects 0.000 claims description 3
- 239000010409 thin film Substances 0.000 claims description 2
- 238000002360 preparation method Methods 0.000 claims 1
- 238000000151 deposition Methods 0.000 description 11
- 230000008021 deposition Effects 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 7
- 230000006872 improvement Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 241001184547 Agrostis capillaris Species 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 239000003082 abrasive agent Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000000053 physical method Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229920006254 polymer film Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000003746 solid phase reaction Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Formation Of Insulating Films (AREA)
Abstract
本发明涉及一种预制背面薄膜的应力控制方法及结构，所述方法包括如下步骤：在晶圆的背面形成一层或者多层应力薄膜；在晶圆正面形成半导体器件层；通过间歇性去除或打薄晶圆背面的所述一层或者多层应力薄膜的全部或者一部分使得所述晶圆的弯曲平衡至水平。采用本发明的预制背面薄膜的应力控制方法及结构能够更好的管控应力变化，使得晶圆在工艺过程中始终处于较小的形变状态，提高工艺能力和质量。
Description
技术领域
本发明涉及一种预制背面薄膜的应力控制方法及结构，涉及3D NAND存储器制造技术领域。
背景技术
晶圆的翘曲(warpage)程度具有重要的影响。在对晶圆进行烘烤步骤的过程中，晶圆的翘曲将导致覆盖在晶圆上的光刻胶受热不均，因而将最终对CD产生影响。有数据表明，晶圆翘曲将对栅极CD造成31％的偏差，而对接触孔层CD更会造成62％的偏差。除此之外，对于一些特殊的产品，例如背照式CIS(CMOS Image Sensor)芯片，在对晶圆背面进行减薄之前，需要将晶圆正面与支撑片键合，因此也对晶圆的翘曲度具有严格的要求。
一般的，晶圆发生翘曲时，将在整体上呈现出一种碗状翘曲的状态，即翘曲将导致晶圆的边缘高于其中心，形成碗状，使得晶圆的边缘与水平面之间产生了间隙。通常，我们可通过应力薄膜的沉积来调整晶圆的翘曲度。例如，我们可以在碗状翘曲的晶圆上沉积一层具有压应力的薄膜，例如氮化硅薄膜，利用应力膜产生的应力作用来降低晶圆的翘曲程度。晶圆翘曲的改善程度与沉积的应力膜产生的应力大小正相关。
当使用较大压应力的氮化硅薄膜时，晶圆在X轴方向上翘曲的改善程度得到明显提高。
但是，我们发现，晶圆在X、Y不同方向上的翘曲程度具有明显的差异。通过检测数据表明，即使是裸晶圆(barewafer)，其在X、Y方向上的翘曲程度也有明显的差异，例如在一次实测中，裸晶圆在X、Y方向上的翘曲程度差异达到了38μm)；而在针对图形晶圆(structurewafer)的一次实测中，其X方向上的翘曲程度为184μm、Y方向上的翘曲程度为214μm，也有30μm的差异。
从上述实验数据可以看出，通过应力薄膜的沉积，可以改善晶圆整体方向上的翘曲程度，但是却无法控制其X、Y方向上在翘曲程度改善后存在的明显差异性。由于通常的翘曲规格是要求晶圆产品整体的翘曲绝对值小于20μm，因此，上述单纯依靠应力薄膜的沉积方式，难以保证晶圆在各个方向上的翘曲度都能保持在限定的规格范围之内。
随着3D NAND技术的发展，晶圆的应力控制越来越重要。传统的工艺过程中，主要通过主工艺流程中各种薄膜的生长和去除来平衡过程中的应力。
例如图1所示，中国发明专利申请号201610186873.5公开了一种改善晶圆翘曲度的方法，通过先在晶圆20上沉积应力薄膜21，然后通过光刻工艺对晶圆进行图形化，用光刻胶22将特定区域的应力薄膜保护起来，再对晶圆20进行离子注入工艺，使得特定方向上的应力得以释放，从而能够对晶圆特定方向上的翘曲度进行针对性调整，将晶圆的整体翘曲度控制在合理的范围内。
但是受工艺目标结构例如台阶厚度、器件密度的影响，上述专利的薄膜的厚度生长方式选择受到很大限制，导致过程应力控制的效果有限，还是经常会引起应力弯曲等问题。另外，上述专利需要借助光刻胶、离子注入等步骤，过程复杂。
发明内容
本发明披露一种新的控制工艺过程中应力的方法,可以预先定制需要的应力变化的背面应力薄膜，在中间过程中进行选择性的去除或打薄，来达到平衡工艺中间应力的目的。
具体的，本发明提供了一种预制背面薄膜的应力控制方法，所述方法包括如下步骤：
在晶圆的背面形成一层或者多层应力薄膜；
在晶圆正面形成半导体器件层；
通过间歇性去除或打薄晶圆背面的所述一层或者多层应力薄膜的全部或者一部分使得所述晶圆的弯曲平衡至水平。
优选的，通过化学气相沉积(CVD)或者物理气相沉积(PVD)工艺形成所述一层或者多层应力薄膜。
优选的，所述一层或者多层应力薄膜为氮化硅和/或氧化硅薄膜。
优选的，氮化硅和/或氧化硅薄膜的厚度可为500-2000埃之间。
优选的，所述方法进一步包括，在形成过程中，对上述某一层或多层氮化硅和/或氧化硅薄膜进行离子注入。
优选的，所述离子注入为N离子注入或者P离子注入。
优选的，所述半导体器件层为***器件和/或阵列器件。
优选的，通过化学气相沉积(CVD)或者物理气相沉积(PVD)工艺形成所述半导体器件层。
优选的，所述去除或打薄的工艺采用研磨或者机械抛光。
具体的，本发明还提供了一种存储器，所述存储器包括根据如上所述的方法制备的应力控制结构。
采用这种新的方法能够更好的管控应力变化，使得晶圆在工艺过程中始终处于较小的形变状态，提高工艺能力和质量。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1是传统的改善晶圆翘曲度的方法示意图。
图2是本发明预制背面薄膜的应力控制方法步骤一示意图；
图3是本发明预制背面薄膜的应力控制方法步骤二示意图；
图4是本发明预制背面薄膜的应力控制方法步骤三示意图。
具体实施方式
下文将参照附图更充分地描述本发明的实施例，本发明的优选实施例在附图中示出。然而，本发明可以以不同的方式实施，而不应被解释为仅限于此处所述的实施例。在整个说明书中相同的附图标记始终指代相同的元件。
应当理解，虽然这里可使用术语第一、第二等描述各种元件，但这些元件不应受限于这些术语。这些术语用于使一个元件区别于另一个元件。例如，第一元件可以称为第二元件，类似地，第二元件可以称为第一元件，而不背离本发明的范围。如此处所用的，术语“和/或”包括一个或多个所列相关项目的任意及所有组合。
应当理解，当称一个元件在另一元件“上”、“连接到”或“耦合到”另一元件时，它可以直接在另一元件上或者连接到或耦合到另一元件，或者还可以存在***的元件。相反，当称一个元件“直接在”另一元件上或者“直接连接到”或“直接耦合到”另一元件时，不存在***的元件。其他的用于描述元件之间关系的词语应当以类似的方式解释(例如，“在...之间”相对于“直接在...之间”、“相邻”相对于“直接相邻”等)。这里当称一个元件在另一元件上时，它可以在另一元件上或下，直接耦合到另一元件，或者可以存在***的元件，或者元件可以通过空隙或间隙分隔开。
这里所用的术语仅仅是为了描述特定实施例，并非要限制本发明。如此处所用的，除非上下文另有明确表述，否则单数形式“一”和“该”均同时旨在包括复数形式。还应当理解，术语“包括”、“包括”、“包括”和/或“包括”，当在此处使用时，指定了所述特征、整体、步骤、操作、元件和/或组件的存在，但并不排除一个或多个其他的特征、整体、步骤、操作、元件、组件和/或其组合的存在或添加。
本发明的方法步骤如下：
S1、如图2所示，通过在晶圆下线初始在晶圆1的背面顺序形成一层或者多层应力薄膜。在图2所示的实施例中，形成了不同应力薄膜2、3、4,通过各种应力薄膜的应力平衡，使整个晶圆处于水平状态。
优选的，这里的晶圆采用硅衬底。
优选的，可通过化学气相沉积(CVD)或者物理气相沉积(PVD)工艺形成各种应力薄膜。
优选的，可采用常规工艺在晶圆背面沉积应力薄膜，例如可以沉积一层或者多层具有应力的氮化硅和/或氧化硅薄膜。晶圆翘曲的改善程度与沉积的氮化硅和/或氧化硅薄膜产生的应力大小正相关。并且，氮化硅和/或氧化硅薄膜的应力越大，所需要的沉积厚度就越薄。在本发明的实施例中，氮化硅和/或氧化硅薄膜的厚度可为500-2000埃之间。
优选的，还可以采用常规工艺，在形成过程中，对上述某一层或多层氮化硅和/或氧化硅薄膜进行离子注入，例如N离子注入。
可以理解的是，在晶圆上还可设置有其他辅助膜层，如浅槽沟道隔离层、CMP工艺的停止层等，因这些辅助膜层对本实施例的形成方法不构成实质性影响且不属于本发明的发明点所在，因此本实施例不再赘述。
S2、如图3所示，根据工艺在晶圆正面形成半导体器件层5。上述半导体器件层5是3D NAND存储器中制作时硅衬底上沉积的结构或器件。例如CMOS等***器件、或阵列器件等等。该步骤S2是本领域的常规工艺，不属于本发明的发明点所在，因此本实施例不再赘述。优选的，可通过化学气相沉积(CVD)或者物理气相沉积(PVD)工艺形成各种半导体器件层。化学气相沉积(CVD)是半导体工业中应用最为广泛的用来沉积多种材料的技术，包括大范围的绝缘材料，大多数金属材料和金属合金材料。从理论上来说，它是很简单的：两种或两种以上的气态原材料导入到一个反应室内，然后他们相互之间发生化学反应，形成一种新的材料，沉积到晶片表面上。沉积氮化硅膜(Si3N4)就是一个很好的例子，它是由硅烷和氮反应形成的。物理气相沉积(Physical Vapor Deposition，PVD)技术表示在真空条件下，采用物理方法，将材料源——固体或液体表面气化成气态原子、分子或部分电离成离子，并通过低压气体(或等离子体)过程，在基体表面沉积具有某种特殊功能的薄膜的技术。物理气相沉积的主要方法有，真空蒸镀、溅射镀膜、电弧等离子体镀、离子镀膜，及分子束外延等。物理气相沉积技术不仅可沉积金属膜、合金膜、还可以沉积化合物、陶瓷、半导体、聚合物膜等。
S3、通过间歇性去除或打薄晶圆背面的特定应力薄膜4的全部或者一部分使得弯曲平衡回水平。
优选的，在这个步骤，如图4所示，也可以首先去除晶圆背面的特定应力薄膜4的全部或者一部分，然后再打薄应力薄膜3的全部或者一部分，也可以使得完全平衡回水平。
优选的，去除或打薄的工艺采用研磨或者机械抛光等，因这些工艺对本实施例的形成方法不构成实质性影响且不属于本发明的发明点所在，因此本实施例不再赘述。打薄可以采用例如通过研磨和/或蚀刻或者通过离子切割工艺接着进行化学机械抛光(CMP)。化学机械抛光工艺,是一种利用固相反应的抛光原理的加工方法,就是使用一种含磨料的混合物和抛光垫抛光集成电路表面。
综上所述，本发明通过先在晶圆背面沉积应力薄膜，预先定制需要的应力变化的背面应力薄膜，在中间过程中进行选择性的去除或打薄，来达到平衡工艺中间应力的目的，使得特定方向上的应力得以释放，从而能够对晶圆特定方向上的翘曲度进行针对性调整，将晶圆的整体翘曲度控制在合理的范围内。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (10)
1.一种预制背面薄膜的应力控制方法，所述方法包括如下步骤：
在晶圆的背面形成一层或者多层应力薄膜；
在晶圆正面形成半导体器件层；
通过间歇性去除或打薄晶圆背面的所述一层或者多层应力薄膜的全部或者一部分使得所述晶圆的弯曲平衡至水平。
2.根据权利要求1所述的方法，其特征在于：
通过化学气相沉积(CVD)或者物理气相沉积(PVD)工艺形成所述一层或者多层应力薄膜。
3.根据权利要求1所述的方法，其特征在于：
所述一层或者多层应力薄膜为氮化硅和/或氧化硅薄膜。
4.根据权利要求3所述的方法，其特征在于：
氮化硅和/或氧化硅薄膜的厚度可为500-2000埃之间。
5.根据权利要求3所述的方法，其特征在于：
所述方法进一步包括，在形成过程中，对上述某一层或多层氮化硅和/或氧化硅薄膜进行离子注入。
6.根据权利要求5所述的方法，其特征在于：
所述离子注入为N离子注入或者P离子注入。
7.根据权利要求1所述的方法，其特征在于：
所述半导体器件层为***器件和/或阵列器件。
8.根据权利要求7所述的方法，其特征在于：
通过化学气相沉积(CVD)或者物理气相沉积(PVD)工艺形成所述半导体器件层。
9.根据权利要求1所述的方法，其特征在于：
所述去除或打薄的工艺采用研磨或者机械抛光。
10.一种存储器，其特征在于，所述存储器包括根据权利要求1-9任意一项所述的方法制备的应力控制结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710775897.9A CN107611012B (zh) | 2017-08-31 | 2017-08-31 | 一种预制背面薄膜的应力控制方法及结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710775897.9A CN107611012B (zh) | 2017-08-31 | 2017-08-31 | 一种预制背面薄膜的应力控制方法及结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107611012A true CN107611012A (zh) | 2018-01-19 |
| CN107611012B CN107611012B (zh) | 2020-10-02 |
Family
ID=61056907
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710775897.9A Active CN107611012B (zh) | 2017-08-31 | 2017-08-31 | 一种预制背面薄膜的应力控制方法及结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107611012B (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109727852A (zh) * | 2018-12-29 | 2019-05-07 | 长江存储科技有限责任公司 | 一种改善晶圆翘曲的方法、装置和设备 |
| CN109830457A (zh) * | 2019-02-15 | 2019-05-31 | 长江存储科技有限责任公司 | 半导体器件及其形成方法 |
| US10515905B1 (en) | 2018-06-18 | 2019-12-24 | Raytheon Company | Semiconductor device with anti-deflection layers |
| CN110718449A (zh) * | 2019-09-27 | 2020-01-21 | 长江存储科技有限责任公司 | 晶圆背面薄膜结构的沉积方法以及晶圆背面薄膜结构 |
| CN110752171A (zh) * | 2019-11-01 | 2020-02-04 | 长江存储科技有限责任公司 | 晶圆弯曲度调整装置及方法 |
| CN111477632A (zh) * | 2020-04-23 | 2020-07-31 | 长江存储科技有限责任公司 | 一种3d nand存储器件的制造方法 |
| CN111583795A (zh) * | 2020-05-12 | 2020-08-25 | Tcl华星光电技术有限公司 | 显示面板的制备方法及显示装置 |
| CN113035688A (zh) * | 2019-12-09 | 2021-06-25 | 华润微电子（重庆）有限公司 | 一种半导体结构及其制作方法 |
Citations (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1203449A (zh) * | 1997-06-11 | 1998-12-30 | 日本电气株式会社 | 制造半导体器件的方法 |
| JP2002189138A (ja) * | 2000-12-20 | 2002-07-05 | Japan Aviation Electronics Industry Ltd | 高分子光導波路およびその製造方法 |
| JP2005292574A (ja) * | 2004-04-01 | 2005-10-20 | Canon Inc | 表示装置用基板及びこれを用いた表示装置 |
| US20050285137A1 (en) * | 2004-06-29 | 2005-12-29 | Fujitsu Limited | Semiconductor device with strain |
| CN1785593A (zh) * | 2004-12-08 | 2006-06-14 | 方大集团股份有限公司 | 蓝宝石衬底磨削方法 |
| CN101183661A (zh) * | 2007-12-13 | 2008-05-21 | 上海集成电路研发中心有限公司 | 平衡硅片应力的后道互连实施方法 |
| US20100155728A1 (en) * | 2008-12-24 | 2010-06-24 | Magnachip Semiconductor, Ltd. | Epitaxial wafer and method for fabricating the same |
| CN102005521A (zh) * | 2010-11-16 | 2011-04-06 | 王明利 | Led芯片的加工方法 |
| CN102343547A (zh) * | 2011-10-20 | 2012-02-08 | 天津理工大学 | 一种蓝宝石衬底材料的热化学机械抛光法及抛光液 |
| CN102420176A (zh) * | 2011-06-15 | 2012-04-18 | 上海华力微电子有限公司 | 一种改善半导体晶片翘曲的方法 |
| CN102468171A (zh) * | 2010-11-05 | 2012-05-23 | 中芯国际集成电路制造(上海)有限公司 | 一种改善应力层应力作用的方法 |
| CN102468142A (zh) * | 2010-11-18 | 2012-05-23 | 比亚迪股份有限公司 | 一种外延片的形成方法及外延片 |
| CN102760690A (zh) * | 2011-04-29 | 2012-10-31 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制造方法和晶片 |
| CN102832117A (zh) * | 2011-06-14 | 2012-12-19 | 国际商业机器公司 | 用于形成多结光生伏打结构的剥离方法和光生伏打器件 |
| CN103035520A (zh) * | 2012-08-13 | 2013-04-10 | 上海华虹Nec电子有限公司 | Igbt器件的制作方法 |
| CN103367112A (zh) * | 2012-03-26 | 2013-10-23 | 富士通株式会社 | 半导体器件的制造方法、半导体器件以及半导体晶体生长衬底 |
| CN105702564A (zh) * | 2016-03-29 | 2016-06-22 | 上海华力微电子有限公司 | 一种改善晶圆翘曲度的方法 |
| CN105810557A (zh) * | 2014-12-31 | 2016-07-27 | 格科微电子（上海）有限公司 | 半导体晶圆及其整平方法和封装方法 |
| CN106298922A (zh) * | 2015-06-01 | 2017-01-04 | 中芯国际集成电路制造(上海)有限公司 | 晶体管及其形成方法 |
| CN106338852A (zh) * | 2016-11-01 | 2017-01-18 | 上海天马微电子有限公司 | 一种可挠式基板、显示面板及可挠式基板的制作方法 |
| CN106952812A (zh) * | 2017-03-31 | 2017-07-14 | 成都海威华芯科技有限公司 | 一种GaN器件键合方法 |
-
2017
- 2017-08-31 CN CN201710775897.9A patent/CN107611012B/zh active Active
Patent Citations (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1203449A (zh) * | 1997-06-11 | 1998-12-30 | 日本电气株式会社 | 制造半导体器件的方法 |
| JP2002189138A (ja) * | 2000-12-20 | 2002-07-05 | Japan Aviation Electronics Industry Ltd | 高分子光導波路およびその製造方法 |
| JP2005292574A (ja) * | 2004-04-01 | 2005-10-20 | Canon Inc | 表示装置用基板及びこれを用いた表示装置 |
| US20050285137A1 (en) * | 2004-06-29 | 2005-12-29 | Fujitsu Limited | Semiconductor device with strain |
| CN1785593A (zh) * | 2004-12-08 | 2006-06-14 | 方大集团股份有限公司 | 蓝宝石衬底磨削方法 |
| CN101183661A (zh) * | 2007-12-13 | 2008-05-21 | 上海集成电路研发中心有限公司 | 平衡硅片应力的后道互连实施方法 |
| US20100155728A1 (en) * | 2008-12-24 | 2010-06-24 | Magnachip Semiconductor, Ltd. | Epitaxial wafer and method for fabricating the same |
| CN102468171A (zh) * | 2010-11-05 | 2012-05-23 | 中芯国际集成电路制造(上海)有限公司 | 一种改善应力层应力作用的方法 |
| CN102005521A (zh) * | 2010-11-16 | 2011-04-06 | 王明利 | Led芯片的加工方法 |
| CN102468142A (zh) * | 2010-11-18 | 2012-05-23 | 比亚迪股份有限公司 | 一种外延片的形成方法及外延片 |
| CN102760690A (zh) * | 2011-04-29 | 2012-10-31 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制造方法和晶片 |
| CN102832117A (zh) * | 2011-06-14 | 2012-12-19 | 国际商业机器公司 | 用于形成多结光生伏打结构的剥离方法和光生伏打器件 |
| CN102420176A (zh) * | 2011-06-15 | 2012-04-18 | 上海华力微电子有限公司 | 一种改善半导体晶片翘曲的方法 |
| CN102343547A (zh) * | 2011-10-20 | 2012-02-08 | 天津理工大学 | 一种蓝宝石衬底材料的热化学机械抛光法及抛光液 |
| CN103367112A (zh) * | 2012-03-26 | 2013-10-23 | 富士通株式会社 | 半导体器件的制造方法、半导体器件以及半导体晶体生长衬底 |
| CN103035520A (zh) * | 2012-08-13 | 2013-04-10 | 上海华虹Nec电子有限公司 | Igbt器件的制作方法 |
| CN105810557A (zh) * | 2014-12-31 | 2016-07-27 | 格科微电子（上海）有限公司 | 半导体晶圆及其整平方法和封装方法 |
| CN106298922A (zh) * | 2015-06-01 | 2017-01-04 | 中芯国际集成电路制造(上海)有限公司 | 晶体管及其形成方法 |
| CN105702564A (zh) * | 2016-03-29 | 2016-06-22 | 上海华力微电子有限公司 | 一种改善晶圆翘曲度的方法 |
| CN106338852A (zh) * | 2016-11-01 | 2017-01-18 | 上海天马微电子有限公司 | 一种可挠式基板、显示面板及可挠式基板的制作方法 |
| CN106952812A (zh) * | 2017-03-31 | 2017-07-14 | 成都海威华芯科技有限公司 | 一种GaN器件键合方法 |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10515905B1 (en) | 2018-06-18 | 2019-12-24 | Raytheon Company | Semiconductor device with anti-deflection layers |
| WO2019245660A1 (en) * | 2018-06-18 | 2019-12-26 | Raytheon Company | Semiconductor device with anti-deflection layers |
| CN109727852A (zh) * | 2018-12-29 | 2019-05-07 | 长江存储科技有限责任公司 | 一种改善晶圆翘曲的方法、装置和设备 |
| CN109727852B (zh) * | 2018-12-29 | 2020-12-01 | 长江存储科技有限责任公司 | 一种改善晶圆翘曲的方法、装置和设备 |
| CN109830457A (zh) * | 2019-02-15 | 2019-05-31 | 长江存储科技有限责任公司 | 半导体器件及其形成方法 |
| CN110718449A (zh) * | 2019-09-27 | 2020-01-21 | 长江存储科技有限责任公司 | 晶圆背面薄膜结构的沉积方法以及晶圆背面薄膜结构 |
| CN110752171A (zh) * | 2019-11-01 | 2020-02-04 | 长江存储科技有限责任公司 | 晶圆弯曲度调整装置及方法 |
| CN113035688A (zh) * | 2019-12-09 | 2021-06-25 | 华润微电子（重庆）有限公司 | 一种半导体结构及其制作方法 |
| CN113035688B (zh) * | 2019-12-09 | 2023-02-28 | 华润微电子（重庆）有限公司 | 一种半导体结构及其制作方法 |
| CN111477632A (zh) * | 2020-04-23 | 2020-07-31 | 长江存储科技有限责任公司 | 一种3d nand存储器件的制造方法 |
| CN111583795A (zh) * | 2020-05-12 | 2020-08-25 | Tcl华星光电技术有限公司 | 显示面板的制备方法及显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107611012B (zh) | 2020-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107611012A (zh) | 一种预制背面薄膜的应力控制方法及结构 | |
| EP0977255B1 (en) | A method of fabricating an SOI wafer and SOI wafer fabricated by the method | |
| US5310451A (en) | Method of forming an ultra-uniform silicon-on-insulator layer | |
| US8383489B2 (en) | SOI wafer and method for forming the same | |
| US20010016402A1 (en) | Smoothing method for cleaved films made using thermal treatment | |
| WO2001056085A1 (fr) | Tranche a semi-conducteurs et son procede de production | |
| WO2006031641A3 (en) | Method of manufacturing carrier wafer and resulting carrier wafer structures | |
| US9496130B2 (en) | Reclaiming processing method for delaminated wafer | |
| US11875993B2 (en) | Low warp fan-out processing method and production of substrates therefor | |
| US5420064A (en) | Method of manufacturing a dielectric isolation substrate | |
| CN103449358A (zh) | Mems封闭腔体的制作方法 | |
| CN100527357C (zh) | 半导体材料基板的键合方法 | |
| US6391744B1 (en) | Method of fabricating a non-SOI device on an SOI starting wafer and thinning the same | |
| CN109669237B (zh) | 半导体硅基光波导器件及其制备方法 | |
| CN107731743A (zh) | 一种多晶硅部分替换钨的应力控制方法及结构 | |
| EP1660703B1 (en) | Method of manufacturing diamond substrates | |
| EP0547677A2 (en) | Use of vapor-phase etching in fabrication of semiconductor-on-insulator structure | |
| US3531857A (en) | Method of manufacturing substrate for semiconductor integrated circuit | |
| US20090164040A1 (en) | Method of processing semiconductor substrate and processing apparatus | |
| CN113924643A (zh) | 一种超薄集成芯片及其制造方法 | |
| US7648848B2 (en) | Semiconductor integrated circuit production method and device including preparing a plurality of SOI substrates, grouping SOI substrates having mutual similarities and adjusting their layer thicknesses simultaneously | |
| CN100353518C (zh) | 浅沟槽隔离工艺中化学机械抛光工艺窗口确定方法 | |
| RU2788507C1 (ru) | Пластина "кварц на кремнии" для производства фотоприемных полупроводниковых приборов, освещаемых с обратной стороны, фотоприемный полупроводниковый прибор и способ его изготовления | |
| CN111029297B (zh) | 半导体器件的形成方法 | |
| CN102163547B (zh) | 一种在微电子或光电子芯片上的光刻胶沉积的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |