CN105810637B - 一种3d nand***器件的集成方法 - Google Patents

一种3d nand***器件的集成方法 Download PDF

Info

Publication number
CN105810637B
CN105810637B CN201410854263.9A CN201410854263A CN105810637B CN 105810637 B CN105810637 B CN 105810637B CN 201410854263 A CN201410854263 A CN 201410854263A CN 105810637 B CN105810637 B CN 105810637B
Authority
CN
China
Prior art keywords
pmd
dielectric layer
region
oxynitride dielectric
storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410854263.9A
Other languages
English (en)
Other versions
CN105810637A (zh
Inventor
熊涛
刘钊
许毅胜
舒清明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Geyi Electronic Co ltd
Zhaoyi Innovation Technology Group Co ltd
Original Assignee
Shanghai Geyi Electronics Co Ltd
GigaDevice Semiconductor Beijing Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Geyi Electronics Co Ltd, GigaDevice Semiconductor Beijing Inc filed Critical Shanghai Geyi Electronics Co Ltd
Priority to CN201410854263.9A priority Critical patent/CN105810637B/zh
Publication of CN105810637A publication Critical patent/CN105810637A/zh
Application granted granted Critical
Publication of CN105810637B publication Critical patent/CN105810637B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明公开了一种3D NAND***器件的集成方法，该方法包括：提供衬底，衬底包括存储区域、过渡区域和***器件区域，且***器件区域上形成有***器件；在***器件上形成第一PMD，并在存储区域、过渡区域和第一PMD上形成底部氧氮介质层和多个存储氧氮介质层；对过渡区域上的多个存储氧氮介质层依次进行光刻及刻蚀处理，形成楼梯形沟槽；对过渡区域上的底部氧氮介质层和第一PMD上的氧氮介质层进行光刻和刻蚀处理，形成第一凹槽；形成第二PMD，以填充所述楼梯形沟槽和所述第一凹槽。该方法在***器件的集成过程中减少了一次光刻和刻蚀工艺，不仅降低了闪存器件的生产成本，还减少了集成过程引入的缺陷，提高了闪存器件的产品良率。

Description

一种3D NAND***器件的集成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种3D NAND***器件的集成方法。
背景技术
随着闪存存储器的快速发展，三维(3D)闪存存储器结构得到了迅速发展，3D NAND闪存已经广泛应用于半导体器件中。在制作3D NAND闪存时经常需要集成***器件。
目前3D NAND闪存(memory)工艺和***器件工艺的集成方法中，至少需要经过两次额外的光刻和刻蚀工艺才能集成***器件。光刻是集成电路(Integrated Circuit，IC)制造业中最为重要的一道工序，通常可以用光刻次数及所需掩膜(Mask)的个数来表示IC制作工艺的难易程度。至少需要额外的两次光刻和刻蚀工艺才能集成***器件，***器件的集成成本较高，从而使闪存器件的生产成本较高。另外，在集成工艺中增加的这两次光刻和刻蚀工艺，还不可避免的引入生产缺陷，导致闪存器件的产品良率较低。
发明内容
有鉴于此，本发明实施例提供一种3D NAND***器件的集成方法，以简化***器件的集成工艺，降低闪存器件的生产成本，并提高闪存器件的产品良率。
本发明实施例提供了一种3D NAND***器件的集成方法，包括：
提供衬底，所述衬底包括存储区域、过渡区域和***器件区域，且所述***器件区域上形成有***器件；
在所述***器件上形成第一PMD，并在所述存储区域、所述过渡区域和所述第一PMD上形成底部氧氮介质层和多个存储氧氮介质层；
对过渡区域上的多个存储氧氮介质层依次进行光刻及刻蚀处理，形成楼梯形沟槽；
对过渡区域上的底部氧氮介质层和第一PMD上的氧氮介质层进行光刻和刻蚀处理，形成第一凹槽；
形成第二PMD，以填充所述楼梯形沟槽和所述第一凹槽。
进一步地，对过渡区域上的底部氧氮介质层和第一PMD上的氧氮介质层进行光刻和刻蚀处理，形成第一凹槽，包括：
对过渡区域上的底部氧氮介质层和第一PMD上的氧氮介质层进行光刻和刻蚀处理，且刻蚀停留在所述第一PMD上。
进一步地，在所述***器件上形成第一PMD，并在所述存储区域、所述过渡区域和所述第一PMD上形成底部氧氮介质层和多个存储氧氮介质层，包括：
在所述***器件，所述存储区域和所述过渡区域上形成所述第一PMD；
采用光刻和刻蚀工艺去除在存储区域上形成的第一PMD；
采用化学气相沉积工艺在所述存储区域、所述过渡区域和所述第一PMD上形成底部氧氮介质层和多个存储氧氮介质层。
进一步地，所述底部氧氮介质层包括栅极氧化层和形成于所述栅极氧化层上的源极选择管氮化硅层。
进一步地，所述多个存储氧氮介质层包括多个堆叠的氧化介质层和牺牲介质层，其中所述牺牲介质层形成于相邻的氧化介质层之间。
进一步地，形成第二PMD，以填充所述楼梯形沟槽和所述第一凹槽之后，还包括：
在所述存储区域和所述过渡区域形成多个阵列串单元，所述阵列串单元之间设有暴露出所述衬底的源极沟槽，所述阵列串单元包括多晶硅、多晶硅隔离介质层及多个存储氧氮介质层，其中，所述多晶硅隔离介质层形成于所述多晶硅的内部，所述多个存储氧氮介质层位于所述多晶硅的两侧；
对源极沟槽中暴露出的衬底进行离子注入，形成公共源极；
在所述存储区域形成存储单元的栅极，并在所述过渡区域形成源极选择管的栅极。
进一步地，所述第一PMD包括高密度等离子体氧化层或正硅酸乙酯氧化层。
进一步地，第一PMD的厚度为
本发明实施例提供的3D NAND***器件的集成方法，在所述***器件上形成第一PMD，并在所述存储区域、所述过渡区域和所述第一PMD上形成底部氧氮介质层和多个存储氧氮介质层，对过渡区域上的多个存储氧氮介质层依次进行光刻及刻蚀处理，形成楼梯形沟槽，且仅通过一次光刻和刻蚀工艺同时去除过渡区域上的底部氧氮介质层和第一PMD上的氧氮介质层，即，该方法无需通过增加额外的光刻和刻蚀工艺就能够去除第一PMD上的氧氮介质层。综上，该方法在***器件的集成过程中减少了一次光刻和刻蚀工艺，不仅降低了闪存器件的生产成本，还减少了集成过程引入的缺陷，提高了闪存器件的产品良率。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：
图1a-图1g是现有技术中的3D NAND***器件的集成方法的示意图；
图2为本发明实施例中提供的3D NAND***器件的集成方法的流程示意图；
图3a-图3f是本发明实施例一中提供的一种3D NAND***器件的集成方法的示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部内容。
图1a-图1g是现有技术中的3D NAND***器件的集成方法的示意图。
如图1a所示，现有的3D NAND***器件的集成方法，提供衬底100，所述衬底100包括存储区域101、过渡区域102和***器件区域103，且所述***器件区域103上形成有***器件120。
如图1b所示，在所述***器件120上形成第一金属沉积前介电质保护膜(Pre-Metal Dielectric，PMD)130，以用所述第一PMD130保护***器件120。该步骤在存储区域101和过渡区域102上也形成有第一PMD130。
如图1c所示，采用光刻和刻蚀工艺去除存储区域101和过渡区域102上的第一PMD130，以露出存储区域101和过渡区域102的表面，便于后续在所述存储区域101和所述过渡区域102上形成O-N(氧化硅-氮化硅)介质层。需要注意的是，该步骤是现有的3D NAND***器件集成方法中额外增加的第一次光刻和刻蚀工艺。
如图1d所示，采用化学气相沉积(Chemical vapor Deposition，CVD)工艺形成存储区域101和过渡区域102的底部氧氮介质层和多个存储氧氮介质层。底部氧氮介质层和多个存储氧氮介质层可以被统称为氧氮介质层140。该步骤在所述第一PMD130上也形成有底部氧氮介质层和多个存储氧氮介质层，即在所述第一PMD130上形成有氧氮介质层140。
需要说明的是，本发明中对存储氧氮介质层的层数不作具体限定，可以根据对存储单元容量的需要设计成2、4、8、16、24层等，本实施例中以4层为例。
如图1e所示，采用光刻和刻蚀工艺去除所述第一PMD130上的氧氮介质层140，刻蚀停在所述第一PMD130上。需要注意的是，该步骤是现有的3D NAND***器件集成方法中增加的第二次光刻和刻蚀工艺。
如图1f所示，采用光刻和刻蚀工艺依次去除过渡区域102上的各存储氧氮介质层和底部氧氮介质层。由于上述步骤中形成了4层存储氧氮介质层和1层底部氧氮介质层，该步骤中共需5次光刻和刻蚀。需要注意的是，最后一次光刻和刻蚀时，即在去除底部氧氮介质层时，光刻以及刻蚀的区域E1仅在过渡区域102的内部，并不包括外圈器件区域103。
需要说明的是，对于包括4层氧氮介质层的3D NAND闪存器，这5次光刻和刻蚀工艺均属于3D NAND闪存结构的必备制作工艺，并不属于3D NAND***器件的集成方法增加的额外光刻和刻蚀工艺。
如图1g所示，形成第二PMD150。
因此，现有的3D NAND***器件的集成方法中，需要通过第一次额外的光刻和刻蚀工艺去除存储区域上的第一PMD，还需要通过第二次额外的光刻和刻蚀工艺去除第一PMD上的底部氧氮介质层和多个存储氧氮介质层，即现有的3D NAND***器件的集成方法中需要两次额外的光刻和刻蚀工艺，使***器件的集成成本较高，导致闪存器件的生产成本较高。另外，这两次额外的光刻和刻蚀工艺，还不可避免的引入生产缺陷，导致闪存器件的产品良率较低。
针对上述问题，本发明提供了一种3D NAND***器件的集成方法，该方法只需一次额外的光刻和刻蚀工艺就能够集成3D NAND闪存与***器件，相比于现有的3D NAND***器件的集成方法减少了一次光刻和刻蚀工艺，不仅降低了闪存器件的生产成本，还减少了集成过程引入的缺陷，提高了闪存器件的产品良率。
实施例一
基于以上描述，本发明实施例一提供了如下的解决方案。
图2为本发明实施例中提供的3D NAND***器件的集成方法的流程示意图，如图2所示，该方法可以包括以下步骤：
步骤21、提供衬底，所述衬底包括存储区域、过渡区域和***器件区域，且所述***器件区域上形成有***器件；
步骤22、在所述***器件上形成第一PMD，并在所述存储区域、所述过渡区域和所述第一PMD上形成底部氧氮介质层和多个存储氧氮介质层；
步骤23、对过渡区域上的多个存储氧氮介质层依次进行光刻及刻蚀处理，形成楼梯形沟槽；
步骤24、对过渡区域上的底部氧氮介质层和第一PMD上的氧氮介质层进行光刻和刻蚀处理，形成第一凹槽；
步骤25、形成第二PMD，以填充所述楼梯形沟槽和所述第一凹槽。
本实施例通过步骤24中的一次光刻和刻蚀工艺就能够同时去除过渡区域上的底部氧氮介质层和第一PMD上的氧氮介质层，即，该方法只需一次额外的光刻和刻蚀工艺就能够集成3D NAND闪存与***器件，不仅降低了闪存器件的生产成本，还减少了集成过程引入的缺陷，提高了闪存器件的产品良率
以下具体介绍本发明中提供的3D NAND***器件的集成方法。
参考图3a所示，提供衬底300，所述衬底300包括存储区域301、过渡区域302和***器件区域303，且所述***器件区域303上形成有***器件320。其中，所述***器件320可以包括电源芯片、电阻、电容、晶振和二极管等。
参考图3b所示，在所述***器件320上形成第一PMD330，以用所述第一PMD330保护***器件320。该步骤在存储区域301和过渡区域302上也形成有第一PMD330。具体的，所述第一PMD330可以包括高密度等离子体(High Density Plasma，HDP)氧化层或正硅酸乙酯TEOS氧化层等其它类型的氧化层的组合。第一PMD330的厚度可以为
参考图3c所示，采用光刻和刻蚀工艺去除存储区域301和过渡区域302上的第一PMD330，以露出存储区域301和过渡区域302的表面，便于后续在所述存储区域301和过渡区域302上形成O-N(氧化硅-氮化硅)介质层。需要注意的是，该步骤是本发明提供的3D NAND***器件集成方法在集成***器件和3D NAND的过程中额外增加的第一次光刻和刻蚀工艺，也是额外增加的唯一一次光刻和刻蚀工艺。
参考图3d所示，采用CVD工艺形成存储区域301和过渡区域302的底部氧氮介质层341和多个存储氧氮介质层342。该步骤在第一PMD330上也形成有底部氧氮介质层341和多个存储氧氮介质层342。
其中，所述底部氧氮介质层341可以包括栅极氧化层和形成于所述栅极氧化层上的源极选择管氮化硅层。所述多个存储氧氮介质层342可以包括多个堆叠的氧化介质层和牺牲介质层，其中所述牺牲介质层形成于相邻的氧化介质层之间。
需要说明的是，本发明中对存储氧氮介质层的层数不作具体限定，可以根据对存储单元容量的需要设计成2、4、8、16、24层等，本实施例中以4层为例。
参考图3e所示，对过渡区域302上的多个存储氧氮介质层342依次进行光刻及刻蚀处理，形成楼梯形沟槽350；还对过渡区域302上的底部氧氮介质层341和第一PMD330上的氧氮介质层进行光刻和刻蚀处理，形成第一凹槽360。需要注意的是，在对底部氧氮介质层341和第一PMD330上的氧氮介质层进行光刻和刻蚀处理时，光刻以及刻蚀的区域E2不仅包括部分过渡区域302，还包括外圈器件区域303，使得无需通过增加额外的光刻和刻蚀工艺就能够去除第一PMD330上的氧氮介质层。
参考图3f所示，形成第二PMD370，以填充所述楼梯形沟槽350和所述第一凹槽360。具体的，可以采用CVD形成第二PMD370，通过所述第二PMD370填满楼梯形沟槽350和第一凹槽360，还采用化学机械研磨(Chemical Mechanical Polishing，CMP)工艺使所述第二PMD370具有平坦表面。
另外，在形成第二PMD，以填充所述楼梯形沟槽和所述第一凹槽之后，还可以包括：在所述存储区域和所述过渡区域形成多个阵列串单元，所述阵列串单元之间设有暴露出所述衬底的源极沟槽，所述阵列串单元包括多晶硅、多晶硅隔离介质层及多个存储氧氮介质层，其中，所述多晶硅隔离介质层形成于所述多晶硅的内部，所述多个存储氧氮介质层位于所述多晶硅的两侧；对源极沟槽中暴露出的衬底进行离子注入，形成公共源极；在所述存储区域形成存储单元的栅极，并在所述过渡区域形成源极选择管的栅极。
综上，该方法在所述***器件上形成第一PMD，并在所述存储区域、所述过渡区域和所述第一PMD上形成底部氧氮介质层和多个存储氧氮介质层，对过渡区域上的多个存储氧氮介质层依次进行光刻及刻蚀处理，形成楼梯形沟槽，且仅通过一次光刻和刻蚀工艺同时去除过渡区域上的底部氧氮介质层和第一PMD上的氧氮介质层，即，该方法无需通过增加额外的光刻和刻蚀工艺就能够去除第一PMD上的氧氮介质层。综上，该方法在3D NAND***器件的集成过程中减少了一次光刻和刻蚀工艺，不仅降低了闪存器件的生产成本，还减少了集成过程引入的缺陷，提高了闪存器件的产品良率。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (7)

1.一种3D NAND***器件的集成方法，其特征在于，包括：
提供衬底，所述衬底包括存储区域、过渡区域和***器件区域，且所述***器件区域上形成有***器件；
在所述***器件上形成第一PMD，并在所述存储区域、所述过渡区域和所述第一PMD上形成底部氧氮介质层和多个存储氧氮介质层；
对过渡区域上的多个存储氧氮介质层依次进行光刻及刻蚀处理，形成楼梯形沟槽；
对过渡区域上的底部氧氮介质层和所述第一PMD上的氧氮介质层进行光刻和刻蚀处理，形成第一凹槽；
形成第二PMD，以填充所述楼梯形沟槽和所述第一凹槽；
在所述***器件上形成第一PMD，并在所述存储区域、所述过渡区域和所述第一PMD上形成底部氧氮介质层和多个存储氧氮介质层，包括：
在所述***器件，所述存储区域和所述过渡区域上形成所述第一PMD；
采用光刻和刻蚀工艺去除在存储区域和过渡区域上形成的所述第一PMD；
采用化学气相沉积工艺在所述存储区域、所述过渡区域和所述第一PMD上形成底部氧氮介质层和多个存储氧氮介质层。
2.根据权利要求1所述的方法，其特征在于，对过渡区域上的底部氧氮介质层和所述第一PMD上的氧氮介质层进行光刻和刻蚀处理，形成第一凹槽，包括：
对过渡区域上的底部氧氮介质层和所述第一PMD上的氧氮介质层进行光刻和刻蚀处理，且刻蚀停留在所述第一PMD上。
3.根据权利要求1所述的方法，其特征在于，所述底部氧氮介质层包括栅极氧化层和形成于所述栅极氧化层上的源极选择管氮化硅层。
4.根据权利要求1所述的方法，其特征在于，所述多个存储氧氮介质层包括多个堆叠的氧化介质层和牺牲介质层，其中所述牺牲介质层形成于相邻的氧化介质层之间。
5.根据权利要求1所述的方法，其特征在于，形成第二PMD，以填充所述楼梯形沟槽和所述第一凹槽之后，还包括：
在所述存储区域和所述过渡区域形成多个阵列串单元，所述阵列串单元之间设有暴露出所述衬底的源极沟槽，所述阵列串单元包括多晶硅、多晶硅隔离介质层及多个存储氧氮介质层，其中，所述多晶硅隔离介质层形成于所述多晶硅的内部，所述多个存储氧氮介质层位于所述多晶硅的两侧；
对源极沟槽中暴露出的衬底进行离子注入，形成公共源极；
在所述存储区域形成存储单元的栅极，并在所述过渡区域形成源极选择管的栅极。
6.根据权利要求1所述的方法，其特征在于，所述第一PMD包括高密度等离子体氧化层或正硅酸乙酯氧化层。
7.根据权利要求1所述的方法，其特征在于，所述第一PMD的厚度为
CN201410854263.9A 2014-12-31 2014-12-31 一种3d nand***器件的集成方法 Active CN105810637B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410854263.9A CN105810637B (zh) 2014-12-31 2014-12-31 一种3d nand***器件的集成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410854263.9A CN105810637B (zh) 2014-12-31 2014-12-31 一种3d nand***器件的集成方法

Publications (2)

Publication Number Publication Date
CN105810637A CN105810637A (zh) 2016-07-27
CN105810637B true CN105810637B (zh) 2019-01-08

Family

ID=56464873

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410854263.9A Active CN105810637B (zh) 2014-12-31 2014-12-31 一种3d nand***器件的集成方法

Country Status (1)

Country Link
CN (1) CN105810637B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106098694B (zh) * 2016-08-22 2019-01-18 上海华力微电子有限公司 一种非易失存储器结构及其制作方法
WO2021127980A1 (en) * 2019-12-24 2021-07-01 Yangtze Memory Technologies Co., Ltd. Three-dimensional nand memory device and method of forming the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1841747A (zh) * 2005-03-31 2006-10-04 富士通株式会社 半导体器件及其制造方法
CN101393895A (zh) * 2007-09-14 2009-03-25 奇梦达股份公司 包括第一栅堆叠和第二栅堆叠的集成电路及其制造方法
CN101981689A (zh) * 2008-03-26 2011-02-23 株式会社东芝 半导体存储器及其制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010245160A (ja) * 2009-04-02 2010-10-28 Renesas Electronics Corp 半導体装置の製造方法
KR101738103B1 (ko) * 2010-09-10 2017-05-22 삼성전자주식회사 3차원 반도체 기억 소자
US8921924B2 (en) * 2013-03-20 2014-12-30 Kabushiki Kaisha Toshiba Semiconductor memory device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1841747A (zh) * 2005-03-31 2006-10-04 富士通株式会社 半导体器件及其制造方法
CN101393895A (zh) * 2007-09-14 2009-03-25 奇梦达股份公司 包括第一栅堆叠和第二栅堆叠的集成电路及其制造方法
CN101981689A (zh) * 2008-03-26 2011-02-23 株式会社东芝 半导体存储器及其制造方法

Also Published As

Publication number Publication date
CN105810637A (zh) 2016-07-27

Similar Documents

Publication Publication Date Title
US20150179501A1 (en) Techniques for trench isolation using flowable dielectric materials
US10615071B2 (en) Structure having isolated deep substrate vias with decreased pitch and increased aspect ratio and related method
JP2006261307A (ja) パターン形成方法
CN103400794A (zh) 自对准沟槽的形成方法
CN109244075A (zh) 3d存储器件的制造方法
CN107731844B (zh) 3d存储器的蚀刻方法
CN105161450A (zh) 一种双浅沟槽隔离形成方法
CN108091562B (zh) Sonos存储器的ono刻蚀方法
CN101290903A (zh) 浅沟槽隔离结构的形成方法
JP2015057821A (ja) 基板の活性領域と基板裏面又は基板裏面の一部との分離方法
CN105428309A (zh) Tsv通孔的制作工艺方法及多种孔深的盲孔或tsv通孔的制作工艺方法
CN109244076A (zh) 3d存储器件
CN102637590A (zh) 一种双应力薄膜的制备方法
CN105810637B (zh) 一种3d nand***器件的集成方法
US8778755B2 (en) Method for fabricating a metal-insulator-metal capacitor
CN106098694B (zh) 一种非易失存储器结构及其制作方法
CN105226003B (zh) 无深度负载效应的浅沟槽隔离结构的制备方法
CN102130036B (zh) 浅沟槽隔离结构制作方法
CN102956535A (zh) 半导体器件及其制造方法
US7235458B2 (en) Method of forming an element isolation film of a semiconductor device
CN102201360A (zh) 沟槽隔离结构及其形成方法
CN103441075A (zh) 浮栅mos晶体管的制造方法
CN104465489B (zh) 半导体器件及其形成方法
CN104851835A (zh) 金属互连结构及其形成方法
CN107994028B (zh) 三维存储器及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: 502 / 15, building 1, 498 GuoShouJing Road, Zhangjiang High Tech Park, Pudong New Area, Shanghai 201203

Patentee after: SHANGHAI GEYI ELECTRONIC Co.,Ltd.

Patentee after: Zhaoyi Innovation Technology Group Co.,Ltd.

Address before: 502 / 15, building 1, 498 GuoShouJing Road, Zhangjiang High Tech Park, Pudong New Area, Shanghai 201203

Patentee before: SHANGHAI GEYI ELECTRONIC Co.,Ltd.

Patentee before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc.

CP01 Change in the name or title of a patent holder