CN107706182A - 一种三维存储器的制备方法及其结构 - Google Patents

一种三维存储器的制备方法及其结构 Download PDF

Info

Publication number
CN107706182A
CN107706182A CN201710725410.6A CN201710725410A CN107706182A CN 107706182 A CN107706182 A CN 107706182A CN 201710725410 A CN201710725410 A CN 201710725410A CN 107706182 A CN107706182 A CN 107706182A
Authority
CN
China
Prior art keywords
peripheral circuit
memory block
preparation
dimensional storage
circuit region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710725410.6A
Other languages
English (en)
Inventor
宋豪杰
徐强
李广济
邵明
夏志良
霍宗亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201710725410.6A priority Critical patent/CN107706182A/zh
Publication of CN107706182A publication Critical patent/CN107706182A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND

Landscapes

  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供的一种三维存储器的制备方法及其结构，通过将***电路区的接触孔工艺提前到阵列存储区金属栅工艺之前，实现接触孔的刻蚀对***电路区二氧化硅薄膜应力的释放，改善晶圆宏观应力分布，并有效减小弯曲，另外由于***电路区接触孔置于阵列存储区金属栅工艺之前，阵列存储区金属栅工艺的局部应力不均匀性不会造成***电路的接触失效。本发明的目的是通过以下技术方案实现的。

Description

一种三维存储器的制备方法及其结构
技术领域
本发明涉及半导体器件及其制造领域，尤其涉及一种三维存储器的制备方法及其结构。
背景技术
随着市场需求对存储器容量的不断提高，传统的基于平面或二维结构的存储器在单位面积内可提供的存储单元数量已经接近极限，无法进一步满足市场对更大容量存储器的需求。就如同在一块有限的平面上建立的数间平房，这些平房整齐排列，但是随着需求量的不断增加，平房的数量不断井喷，可最终这块面积有限的平面只能容纳一定数量的平房而无法继续增加。平面结构的存储器已接近其实际扩展极限，给半导体存储器行业带来严峻挑战。
为了解决上述困难，业界提出了三维存储器(3D NAND)的概念，其是一种新兴的闪存类型，通过把内存颗粒堆叠在一起来解决2D或者平面NAND闪存带来的限制。不同于将存储芯片放置在单面，新的3D NAND技术，垂直堆叠了多层数据存储单元，具备卓越的精度。基于该技术，可打造出存储容量比同类NAND技术高达数倍的存储设备。该技术可支持在更小的空间内容纳更高存储容量，进而带来很大的成本节约、能耗降低，以及大幅的性能提升以全面满足众多消费类移动设备和要求最严苛的企业部署的需求。利用新的技术使得颗粒能够进行立体式的堆叠，从而解决了由于晶圆物理极限而无法进一步扩大单晶片可用容量的限制，在同样体积大小的情况下，极大的提升了存储器颗粒单晶片的容量体积，进一步推动了存储颗粒总体容量的飙升。
三维存储器结构通常包括：(1)阵列存储区，即存储单元阵列，阵列存储区作为存储电荷所在的区域，形成纵向堆叠的结构，阵列存储区的MOS管导电沟道的方向通常沿着纵向分布，因此不同于传统二维存储器中存储单元是水平分布的结构；(2)***电路区，为了使得阵列存储区实现功能化，需要***电路的辅助作用，***电路区不仅可以为阵列存储区供电，还具备逻辑运算以及静电防护的作用。在三维存储器结构中，***电路区通常是采用传统的二维制备工艺制备的，另外，为了使存储器能够正常工作，***电路区在整个存储器结构中所占的面积甚至达到一半以上。根据在垂直方向堆叠的颗粒层数不同，3D NAND颗粒又可以分为32层、48层甚至64层颗粒的不同产品。虽然，3D NAND技术能够在同等体积下，提供更多的存储空间，但是这项堆叠技术有着相当的操作难度，目前还面临诸多技术问题有待解决。
如图1所示，现有的三维存储器的制备工艺流程是先做二维的***电路区11以及阵列存储区12的氮化硅层13和氧化硅层14的堆叠；然后再制备三维阵列存储区12，具体为，如图2和3所示，分别形成阵列存储区12的沟道区15以及金属栅16；如图4所示，紧接着通过图形化，刻蚀和钨塞(Wplug)形成接触孔(CT)17，然后通过重复的双镶嵌技术实现多层金属互联。基于现有的三维存储器的制备工艺流程，当存储单元堆叠层数增多时，所需要的***电路的介质层厚度就要增厚，在随后工艺制程中，热处理使得晶圆的应力变得不可控，晶圆在较厚的二氧化硅的应力作用下变得弯曲，当晶圆弯曲到一定程度时，不仅带来光罩套刻精度的问题，甚至会影响到机械手抓取晶圆的能力；三维存储器芯片被分为阵列存储区12与***电路区11，阵列存储区12的制备过程中由于局部应力的不均匀性，使得***电路区11发生挤压，这样在形成接触孔17时，接触孔17并不能完全按照设计意图生长在器件接触窗范围内，造成接触失效。
发明内容
本发明的目的就是为了解决以上问题，通过将***电路区的接触孔工艺提前到阵列存储区金属栅工艺之前，实现接触孔的刻蚀对***电路区二氧化硅薄膜应力的释放，改善晶圆宏观应力分布，并有效减小弯曲，另外由于***电路区接触孔置于阵列存储区金属栅工艺之前，阵列存储区金属栅工艺的局部应力不均匀性不会造成***电路的接触失效。本发明的目的是通过以下技术方案实现的。
一种三维存储器的制备方法，其特征在于，包括如下步骤：
提供一基板，在所述基板上形成三维存储器的***电路区和阵列存储区；
在所述基板上形成表面平坦的绝缘层以覆盖上述***电路区和阵列存储区；
在所述阵列存储区中形成存储单元的沟道区；
对所述***电路区上的绝缘层进行图形化，刻蚀以及金属填充以形成与所述***电路区电连接的多个第一接触孔；
在所述阵列存储区形成存储单元的金属栅；
对所述阵列存储区上的绝缘层进行图形化，刻蚀以及金属填充以形成与所述阵列存储区的每一个金属栅电连接的多个第二接触孔。
优选地，形成所述阵列存储区包括在所述基板上交替形成氮化硅层和氧化硅层的多层堆叠结构；利用光刻工艺在所述多层堆叠结构的至少一侧形成台阶区以使每一氮化硅层的一部分上表面被暴露于台阶区。
优选地，所述对所述***电路区上的绝缘层进行图形化，刻蚀以及金属填充以形成与所述***电路区电连接的多个第一接触孔之后，还包括对所述基板表面进行化学机械掩膜的步骤。
优选地，所述对所述基板表面进行化学机械掩膜的步骤之后，还包括在所述基板上沉积二氧化硅帽层的步骤，以保护所述第一接触孔中的金属填充不被后续工艺破坏。
优选地，所述二氧化硅帽层的厚度大于2000埃。
优选地，所述在所述阵列存储区形成存储单元的金属栅之后，还包括在所述二氧化硅帽层上沉积二氧化硅填充层的步骤。
优选地，所述金属填充所使用的金属材料为钨。
优选地，所述金属栅的材料为钨。
优选地，所述阵列存储区的第二接触孔的顶部与所述***电路区的第一接触孔的顶部不在一个水平面。
优选地，所述阵列存储区的第二接触孔的顶部高于所述***电路区的第一接触孔的顶部。
本发明还提供一种三维存储器结构，其特征在于，所述三维存储器结构是由如上述任意一项所述的方法制备得到的。
本发明的优点在于：可以实现接触孔的刻蚀对***电路区二氧化硅薄膜应力的释放，改善晶圆宏观应力分布，并有效减小晶圆弯曲；由于***电路区接触孔置于阵列存储区金属栅工艺之前，阵列存储区金属栅工艺的局部应力不均匀性不会造成***电路的接触失效。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1-4示出了根据本发明背景技术中三维存储器的工艺流程结构示意图。
图5-10示出了根据本发明实施例的三维存储器的工艺流程结构示意图。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
实施例一
参考图5-10所示，本发明的实施例一提出一种三维存储器的制备方法，其特征在于，包括以下步骤：
如图5所示，提供一基板20，在所述基板20上形成三维存储器的***电路区21和阵列存储区22；优选地，形成所述阵列存储区22包括在所述基板20上交替形成氮化硅层23和氧化硅层24的多层堆叠结构；利用光刻工艺在所述多层堆叠结构的至少一侧形成台阶区25以使每一氮化硅层23的一部分上表面被暴露于台阶区25。
在所述基板20上形成表面平坦的绝缘层26以覆盖上述***电路区21和阵列存储区22；
如图6所示，在所述阵列存储区22中形成存储单元的沟道区27；
如图7所示，对所述***电路区21上的绝缘层26进行图形化，刻蚀以及金属填充以形成与所述***电路区21电连接的多个第一接触孔28，所述金属填充所使用的金属材料为钨；
如图9所示，在所述阵列存储区22形成存储单元的金属栅29，所述金属栅29的材料为钨；
如图10所示，对所述阵列存储区22上的绝缘层26进行图形化，刻蚀以及金属填充以形成与所述阵列存储区22的每一个金属栅29电连接的多个第二接触孔30，所述金属填充所使用的金属材料为钨。
实施例二
本发明的实施例二提出一种三维存储器的制备方法，其特征在于，包括以下步骤：
如图7所示，优选地，所述对所述***电路区21上的绝缘层26进行图形化，刻蚀以及金属填充以形成与所述***电路区21电连接的多个第一接触孔28之后，还包括对所述基板20表面进行化学机械抛光的步骤。
如图8所示，优选地，所述对所述基板20表面进行化学机械抛光的步骤之后，还包括在所述基板20上沉积二氧化硅帽层31的步骤，以保护所述第一接触孔28中的金属填充不被后续工艺破坏。
优选地，所述二氧化硅帽层31的厚度大于2000埃。
实施例三
本发明的实施例三提出一种三维存储器的制备方法，在该实施例中，将描述与以上实施例不同的部分，相同部分将不再赘述。
优选地，所述在所述阵列存储区22形成存储单元的金属栅29之后，还包括在所述二氧化硅帽层31上沉积二氧化硅填充层的步骤。
实施例四
本发明的实施例四提出一种三维存储器的制备方法，在该实施例中，将描述与以上实施例不同的部分，相同部分将不再赘述。
如图10所示，优选地，所述阵列存储区22的第二接触孔30的顶部与所述***电路区21的第一接触孔28的顶部不在一个水平面。
优选地，所述阵列存储区22的第二接触孔30的顶部高于所述***电路区21的第一接触孔28的顶部。
实施例五
本发明的实施例五提出一种三维存储器结构，所述三维存储器结构是由如上述实施例一至四任意一项所述的方法制备得到的。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (11)

1.一种三维存储器的制备方法，其特征在于，包括如下步骤：
提供一基板，在所述基板上形成三维存储器的***电路区和阵列存储区；
在所述基板上形成表面平坦的绝缘层以覆盖上述***电路区和阵列存储区；
在所述阵列存储区中形成存储单元的沟道区；
对所述***电路区上的绝缘层进行图形化，刻蚀以及金属填充以形成与所述***电路区电连接的多个第一接触孔；
在所述阵列存储区形成存储单元的金属栅；
对所述阵列存储区上的绝缘层进行图形化，刻蚀以及金属填充以形成与所述阵列存储区的每一个金属栅电连接的多个第二接触孔。
2.如权利要求1所述的一种三维存储器的制备方法，其特征在于：形成所述阵列存储区包括在所述基板上交替形成氮化硅层和氧化硅层的多层堆叠结构；利用光刻工艺在所述多层堆叠结构的至少一侧形成台阶区以使每一氮化硅层的一部分上表面被暴露于台阶区。
3.如权利要求1所述的一种三维存储器的制备方法，其特征在于：所述对所述***电路区上的绝缘层进行图形化，刻蚀以及金属填充以形成与所述***电路区电连接的多个第一接触孔之后，还包括对所述基板表面进行化学机械掩膜的步骤。
4.如权利要求3所述的一种三维存储器的制备方法，其特征在于：所述对所述基板表面进行化学机械掩膜的步骤之后，还包括在所述基板上沉积二氧化硅帽层的步骤，以保护所述第一接触孔中的金属填充不被后续工艺破坏。
5.如权利要求4所述的一种三维存储器的制备方法，其特征在于：所述二氧化硅帽层的厚度大于2000埃。
6.如权利要求4所述的一种三维存储器的制备方法，其特征在于：所述在所述阵列存储区形成存储单元的金属栅之后，还包括在所述二氧化硅帽层上沉积二氧化硅填充层的步骤。
7.如权利要求1所述的一种三维存储器的制备方法，其特征在于：所述金属填充所使用的金属材料为钨。
8.如权利要求1所述的一种三维存储器的制备方法，其特征在于：所述金属栅的材料为钨。
9.如权利要求1所述的一种三维存储器的制备方法，其特征在于：所述阵列存储区的第二接触孔的顶部与所述***电路区的第一接触孔的顶部不在一个水平面。
10.如权利要求9所述的一种三维存储器的制备方法，其特征在于：所述阵列存储区的第二接触孔的顶部高于所述***电路区的第一接触孔的顶部。
11.一种三维存储器结构，其特征在于，所述三维存储器结构是由如权利要求1-10任意一项所述的方法制备得到的。
CN201710725410.6A 2017-08-22 2017-08-22 一种三维存储器的制备方法及其结构 Pending CN107706182A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710725410.6A CN107706182A (zh) 2017-08-22 2017-08-22 一种三维存储器的制备方法及其结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710725410.6A CN107706182A (zh) 2017-08-22 2017-08-22 一种三维存储器的制备方法及其结构

Publications (1)

Publication Number Publication Date
CN107706182A true CN107706182A (zh) 2018-02-16

Family

ID=61169687

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710725410.6A Pending CN107706182A (zh) 2017-08-22 2017-08-22 一种三维存储器的制备方法及其结构

Country Status (1)

Country Link
CN (1) CN107706182A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107482015A (zh) * 2017-08-22 2017-12-15 长江存储科技有限责任公司 一种三维存储器的制备方法及其结构
CN109417075A (zh) * 2018-09-20 2019-03-01 长江存储科技有限责任公司 多堆叠层三维存储器件
US10453860B1 (en) 2018-06-28 2019-10-22 Yangtze Memory Technologies Co., Ltd. Method of forming staircase structures for three-dimensional memory device double-sided routing
TWI681551B (zh) * 2019-02-11 2020-01-01 大陸商長江存儲科技有限責任公司 用於處理晶片、製造儲存結構以及處理3d-nand結構的方法
WO2020000289A1 (en) * 2018-06-28 2020-01-02 Yangtze Memory Technologies Co., Ltd. Staircase structures for three-dimensional memory device double-sided routing

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105845687A (zh) * 2015-01-30 2016-08-10 三星电子株式会社 半导体存储器装置及其制造方法
US20170125538A1 (en) * 2015-10-29 2017-05-04 Sandisk Technologies Inc. Robust nucleation layers for enhanced fluorine protection and stress reduction in 3d nand word lines
US20170148677A1 (en) * 2015-11-25 2017-05-25 JoongShik SHIN Semiconductor memory device and method of fabricating the same
CN107482015A (zh) * 2017-08-22 2017-12-15 长江存储科技有限责任公司 一种三维存储器的制备方法及其结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105845687A (zh) * 2015-01-30 2016-08-10 三星电子株式会社 半导体存储器装置及其制造方法
US20170125538A1 (en) * 2015-10-29 2017-05-04 Sandisk Technologies Inc. Robust nucleation layers for enhanced fluorine protection and stress reduction in 3d nand word lines
US20170148677A1 (en) * 2015-11-25 2017-05-25 JoongShik SHIN Semiconductor memory device and method of fabricating the same
CN107482015A (zh) * 2017-08-22 2017-12-15 长江存储科技有限责任公司 一种三维存储器的制备方法及其结构

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107482015A (zh) * 2017-08-22 2017-12-15 长江存储科技有限责任公司 一种三维存储器的制备方法及其结构
CN107482015B (zh) * 2017-08-22 2019-01-29 长江存储科技有限责任公司 一种三维存储器的制备方法及其结构
US10847534B2 (en) 2018-06-28 2020-11-24 Yangtze Memory Technologies Co., Ltd. Staircase structures for three-dimensional memory device double-sided routing
US10453860B1 (en) 2018-06-28 2019-10-22 Yangtze Memory Technologies Co., Ltd. Method of forming staircase structures for three-dimensional memory device double-sided routing
WO2020000289A1 (en) * 2018-06-28 2020-01-02 Yangtze Memory Technologies Co., Ltd. Staircase structures for three-dimensional memory device double-sided routing
US10600781B1 (en) 2018-09-20 2020-03-24 Yangtze Memory Technologies, Co., Ltd. Multi-stack three-dimensional memory devices
TWI691057B (zh) * 2018-09-20 2020-04-11 大陸商長江存儲科技有限責任公司 多堆疊層三維記憶體件
CN111415941A (zh) * 2018-09-20 2020-07-14 长江存储科技有限责任公司 多堆叠层三维存储器件
CN109417075A (zh) * 2018-09-20 2019-03-01 长江存储科技有限责任公司 多堆叠层三维存储器件
CN111415941B (zh) * 2018-09-20 2021-07-30 长江存储科技有限责任公司 多堆叠层三维存储器件
US11145645B2 (en) 2018-09-20 2021-10-12 Yangtze Memory Technologies Co., Ltd. Multi-stack three-dimensional memory devices
TWI681551B (zh) * 2019-02-11 2020-01-01 大陸商長江存儲科技有限責任公司 用於處理晶片、製造儲存結構以及處理3d-nand結構的方法
US11062913B2 (en) 2019-02-11 2021-07-13 Yangtze Memory Technologies Co., Ltd. Etching process with in-situ formation of protective layer
US11631592B2 (en) 2019-02-11 2023-04-18 Yangtze Memory Technologies Co., Ltd. Etching process with in-situ formation of protective layer

Similar Documents

Publication Publication Date Title
CN107482015B (zh) 一种三维存储器的制备方法及其结构
CN107706182A (zh) 一种三维存储器的制备方法及其结构
CN105637622B (zh) 半导体构造及形成导电触点的方法
CN103165619B (zh) 半导体器件的电容器和寄存器、存储***及制造方法
US20230422528A1 (en) Three-dimensional memory devices and manufacturing methods thereof and three-dimensional memories
CN109891582A (zh) 使用虚设键合触点和虚设互连的混合键合
CN107706184A (zh) 一种三维存储器的制备方法及其结构
CN109314114A (zh) 用于三维存储器件双侧布线的阶梯结构
CN109314112B (zh) 形成用于三维存储器件双侧布线的阶梯结构的方法
CN102386190A (zh) 半导体器件及用于形成半导体器件的图案的方法
CN109923668A (zh) 使用虚设键合触点的混合键合
CN103633041B (zh) 半导体器件和制造该半导体器件的方法
TW202025463A (zh) 一種三維有接面半導體記憶體元件及其製造方法
TW201931527A (zh) 三維半導體元件及其製造方法
CN104733398A (zh) 一种晶圆三维集成引线工艺
US11735473B2 (en) Methods for forming memory devices, and associated devices and systems
CN107579073B (zh) 一种三维存储器的制备方法及其结构
CN108615732B (zh) 半导体元件及其制作方法
CN108695239A (zh) 具有接触插塞的半导体结构及其制作方法
CN110473875A (zh) 一种三维存储器及其制备方法
CN107731821B (zh) 一种三维存储器件的制造方法及其器件结构
CN110010619B (zh) 三维半导体元件及其制造方法
CN104269381B (zh) Nand型闪存单元结构的制备方法
CN107611137B (zh) 一种三维存储器件的制造方法及其器件结构
US11889772B2 (en) Methods for forming memory devices, and associated devices and systems

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180216