JP2019016748A - シリコンウェーハの製造方法 - Google Patents

シリコンウェーハの製造方法 Download PDF

Info

Publication number
JP2019016748A
JP2019016748A JP2017134916A JP2017134916A JP2019016748A JP 2019016748 A JP2019016748 A JP 2019016748A JP 2017134916 A JP2017134916 A JP 2017134916A JP 2017134916 A JP2017134916 A JP 2017134916A JP 2019016748 A JP2019016748 A JP 2019016748A
Authority
JP
Japan
Prior art keywords
silicon wafer
warpage
thickness
amount
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017134916A
Other languages
English (en)
Other versions
JP6717267B2 (ja
Inventor
奉均 高
Bong-Gyun Ko
奉均 高
小野　敏昭
Toshiaki Ono
敏昭 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2017134916A priority Critical patent/JP6717267B2/ja
Priority to PCT/JP2018/021720 priority patent/WO2019012866A1/ja
Priority to US16/618,899 priority patent/US10910328B2/en
Priority to CN201880046189.4A priority patent/CN111133559B/zh
Priority to KR1020197035026A priority patent/KR102289163B1/ko
Priority to TW107120957A priority patent/TWI682526B/zh
Publication of JP2019016748A publication Critical patent/JP2019016748A/ja
Application granted granted Critical
Publication of JP6717267B2 publication Critical patent/JP6717267B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H01L23/4924—Bases or plates or solder therefor characterised by the materials
    • H01L23/4926—Bases or plates or solder therefor characterised by the materials the materials containing semiconductor material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】デバイス工程中に生じるウェーハの反りを低減し、ウェーハが大きく反ることによって不具合が有った後続工程を問題なく実施することが可能なシリコンウェーハの製造方法を提供する。
【解決手段】本発明によるシリコンウェーハの製造方法は、互いに厚みが異なる複数のシリコンウェーハに同一の膜応力を付与することにより生じる前記シリコンウェーハの反り量と厚みとの関係から、デバイス工程中に反るシリコンウェーハの反り改善量を確保するために必要な前記シリコンウェーハの目標厚みを求め（ステップＳ３）、シリコン単結晶インゴットを加工して前記目標厚みを有するシリコンウェーハを製造する（ステップＳ４）。
【選択図】図１

Description

本発明は、半導体デバイスの基板材料となるシリコンウェーハの製造方法に関し、特に、３次元ＮＡＮＤフラッシュメモリ（以下、「３ＤＮＡＮＤ」という）等の高積層型半導体デバイスの基板材料として好適なシリコンウェーハの製造方法に関するものである。
最近３ＤＮＡＮＤが注目されている。３ＤＮＡＮＤはメモリセルアレイを縦方向に積層化したＮＡＮＤメモリであり、積層数（ワード線の層数）を例えば64層とすることでシングルダイ当たり512Gbit（64GB）という非常に大きな記憶容量を実現可能である。また従来のプレーナ型のＮＡＮＤメモリのように平面方向の密度を上げるのではなく、高さ方向の密度を上げることによって大容量化のみならず書き込み速度の向上や省電力化にも優れた高性能なフラッシュメモリを提供することができる。
半導体デバイスの製造ではデバイス構造を形成するために酸化膜、窒化膜、金属膜等の様々な材料の膜がシリコンウェーハ上に積層される。このような積層膜は、膜の性質と工程条件によって異なる膜応力を有することになり、積層膜の膜応力によってシリコンウェーハには反りが発生する。特に、３ＤＮＡＮＤでは個々のメモリ素子を垂直に数十個以上重ねて作るため、それに伴い積層膜の数も幾何学的に増えてくることで、それに比例して膜応力も膨大に増加してシリコンウェーハの反りも大きく増加する。デバイス工程中にシリコンウェーハが大きく反ることで、成膜、加工、検査などの後続工程での処理が出来ない等の不具合が生じてしまう。
３層以上の配線層を有する半導体装置の製造に関して、例えば特許文献１には、製造装置に依存せずかつ特殊層間膜の工程を用いることなく、シリコン基板の反りを所定値以下に抑えることが可能な半導体装置の製造方法が記載されている。この製造方法では、シリコン基板の厚さをT（μｍ）、直径をD（インチ）とし、配線層数をｎとして、
T≧62.4×D×[1.6(n-1)+1.0]1/2
を満足する厚さを満足するシリコン基板を用いて半導体装置を製造する。
また特許文献２、３には、中央部が凹んだお椀状の反りが付与されたエピタキシャル成長用シリコンウェーハの表面にエピタキシャル層を形成することにより、平坦度の高いエピタキシャルシリコンウェーハを製造する方法が記載されている。
特開平９−２６６２０６号公報 特開２００８−１４０８５６号公報 特開２０１０−３４４６１号公報
しかしながら、特許文献１に記載の半導体装置の製造方法は、配線層の膜応力が変わらないことを前提にしておりその工程依存性を無視している。実際には工程条件によって膜応力が変動しているので、単純に配線層数だけで反り量を評価することはできず、適用が難しい。また12インチシリコンウェーハにおいて配線層数を500層とする場合、上記計算式によればシリコンウェーハの厚さT≧777.1μｍを満足すればよいことになるが、これは12インチウェーハの標準の厚さである775μｍと殆ど変わらず、反りを抑える効果が見込めないことは明らかである。
シリコンウェーハの厚さ等の仕様は、事前に反り量や反り形状とは関係なく規定されている。そのため、デバイス工程中にシリコンウェーハの反りが発生してもシリコンウェーハの仕様変更の基準がなく、ウェーハの反りに対応することはできなかった。
シリコンウェーハを厚くすればするほど反りにくくなることから、いかなる条件でも反りが殆ど発生しない非常に分厚いシリコンウェーハを用いることも考えられる。しかし、シリコンウェーハを厚くすればするほど一本のシリコン単結晶インゴットからのウェーハ取得枚数が減少して製造歩留まりが悪くなるだけでなく、ウェーハの重量の増加によるハンドリングの問題など、後続工程で様々な問題が発生する。したがって、反り量をある程度低減しつつできるだけ薄いシリコンウェーハの提供が望まれている。
したがって、本発明の目的は、３ＤＮＡＮＤ等の半導体デバイスの製造工程中に生じるウェーハの反りを低減し、ウェーハが大きく反ることによって不具合が有った後続工程を問題なく実施することが可能なシリコンウェーハ及びその製造方法を提供することにある。
上記課題を解決するため、本発明によるシリコンウェーハの製造方法は、互いに厚みが異なる複数のシリコンウェーハに同一の膜応力を付与することにより生じるシリコンウェーハの反り量と厚みとの関係から、デバイス工程中に反るシリコンウェーハの反り改善量を確保するために必要な前記シリコンウェーハの目標厚みを求め、シリコン単結晶インゴットを加工して前記目標厚みを有するシリコンウェーハを製造することを特徴とする。
本発明によれば、同一の膜応力が付与されたシリコンウェーハの厚みがどのくらいときにどのくらい反るのかということを知ることができ、これによりウェーハの厚みがどのくらい増えたときに反り量がどのくらい改善されるかを知ることができる。したがって、デバイス工程中に生じるウェーハの反りを考慮して予め設定したウェーハの反り改善量を実際に確保することができ、ウェーハが大きく反ることによってこれまで実施することができなかった後続工程を問題なく実施することが可能となる。
ウェーハの反り量は、膜応力の種類（引張応力又は圧縮応力）や実際のプロセス条件によって異なるため、配線層数から単純に計算できるものではない。ウェーハの反り量をどれくらい改善したいかは、デバイス工程中に生じるウェーハの実際の反り量や各プロセスにおけるウェーハ反り量の許容範囲によって異なる。またウェーハの反りを抑えるために非常に厚いウェーハを用いることは現実的ではなく、ウェーハの厚み制御だけでウェーハの反りを完全に抑え込むことは不可能である。ウェーハの反りを十分に低減するためには様々な反り対策が必要であり、ウェーハの厚み制御はそれらの反り対策の一つに過ぎない。よって、ウェーハの厚み制御によってその反りを例えば１０％でも緩和できればよく、本発明はデバイス工程中に生じるウェーハの反りの問題を解決する方法として有効である。
本発明によるシリコンウェーハの製造方法は、前記シリコンウェーハの反り量と厚みとの関係から、デバイス工程中に反るシリコンウェーハの反り改善量と前記シリコンウェーハの目標厚みとの関係式を求め、前記関係式に前記反り改善量を代入することにより前記シリコンウェーハの目標厚みを求めることが好ましい。これにより、シリコンウェーハの反り改善量を確保するために必要なウェーハの目標厚みを容易に求めることができる。
本発明によるシリコンウェーハの製造方法は、前記シリコンウェーハの反り改善量y、前記シリコンウェーハの目標厚みx、前記シリコンウェーハの標準厚みt、定数Aとするとき、前記関係式はy=A(x/t-1)を満たすことが好ましい。この場合において、前記シリコンウェーハの反り量と前記シリコンウェーハの厚みとの関係は、前記標準厚みtを有するシリコンウェーハの反り量と前記標準厚みtとの関係を含むことが好ましい。これにより、シリコンウェーハの標準厚みに対するシリコンウェーハの反り改善量yを確保するために必要なウェーハの目標厚みを簡単に求めることができる。
本発明において、前記定数Aは、デバイス工程により生じる前記シリコンウェーハの反り量に応じた値であることが好ましい。これにより、シリコンウェーハの反り改善量yを確保するために必要なウェーハの目標厚みを正確に求めることができる。
本発明によるシリコンウェーハの製造方法は、デバイス形成時に積層される膜の応力成分の違いにより生じる前記シリコンウェーハの反り形状がお椀型である場合に、前記定数Aが900以下であることが好ましい。これによれば、ウェーハのお椀型の反りの低減に適したウェーハの目標厚みを求めることができる。
本発明によるシリコンウェーハの製造方法は、デバイス形成時に積層される膜の応力成分の違いにより生じる前記シリコンウェーハの反り形状が鞍型である場合に、前記定数Aが1500以下であることが好ましい。これによれば、ウェーハの鞍型の反りの低減に適したウェーハの目標厚みを求めることができる。
本発明において、前記デバイスは３ＤＮＡＮＤフラッシュメモリであることが好ましい。上記のように、３ＤＮＡＮＤフラッシュメモリはメモリセルアレイの積層数が非常に多いためウェーハの反りの問題が顕著である。すなわち、デバイス工程が進んで積層数が増加するとウェーハの反りも徐々に増加し、最上層に到達する前にウェーハの反り量が許容範囲を超えてこれ以上デバイス工程を進めることができなくなる事態が生じる。しかし本発明によれば、デバイスを形成する前のウェーハの段階からウェーハの反りを押さえ込む対策を講じることで反りの問題を改善することができ、デバイス工程を進めることが出来なくなる事態を回避することができる。
本発明によれば、デバイス工程中に生じるウェーハの反りを低減することができ、ウェーハが大きく反ることによって不具合が有った後続工程を問題なく実施することが可能なシリコンウェーハの製造方法を提供することができる。
図１は、本発明の実施の形態によるシリコンウェーハの製造方法を説明するためのフローチャートである。 図２は、シリコンウェーハに付与される膜応力によるウェーハの反り方の違いを説明するための模式図である。 図３は、鞍型に反るシリコンウェーハ上の膜のパターンについて説明するための模式図である。 図４は、お椀型に反るシリコンウェーハの厚みと反り量との関係を示すグラフである。 図５は、図４のグラフを換算することにより求められるシリコンウェーハの厚みと反り改善量との関係を示すグラフである。 図６は、図５と同様にウェーハの厚みと反り改善量との関係を示すグラフである。 図７は、定数Aと基準反り量WARPiとの関係を示すグラフである。 図８は、シリコンウェーハ上の成膜パターンを示す略斜視図である。 図９は、鞍型に反るシリコンウェーハの厚みと反り量との関係を示すグラフである。 図１０は、図９のグラフを換算することにより求められるシリコンウェーハの厚みと反り改善量との関係を示すグラフである。 図１１は、図１０と同様にウェーハの厚みと反り改善量との関係を示すグラフである。 図１２は、定数Aを基準反り量WARPiとの関係を示すグラフである。
以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。
図１は、本発明の実施の形態によるシリコンウェーハの製造方法を説明するためのフローチャートである。
図１に示すように、本実施形態によるシリコンウェーハの製造方法は、互いに厚みが異なる複数のシリコンウェーハに同一の膜応力を付与したときに生じるシリコンウェーハの反り量と厚みとの関係を求める第１ステップＳ１と、シリコンウェーハの反り量と厚みとの関係から、デバイス工程中に反るシリコンウェーハの反り改善量(y)とシリコンウェーハの目標厚み(x)との関係式を求める第２ステップＳ２と、関係式に所望の反り改善量(y)を代入することにより、シリコンウェーハの反り改善量(y)を確保するために必要なシリコンウェーハの目標厚み(x)を求める第３ステップＳ３と、シリコン単結晶インゴットを加工して目標厚みを有するシリコンウェーハを製造する第４ステップＳ４とを有している。
本実施形態におけるシリコンウェーハは、デバイス加工が施される前のシリコンウェーハのことであり、通常のシリコンウェーハ（ポリッシュドウェーハ）のみならず、エピタキシャルウェーハ、アニールウェーハ、ＳＯＩウェーハなどを含む広い概念である。シリコンウェーハの反り量（Warp）は、測定面から基準面を引いた値の最大値と最小値の差として定義することができる。
本実施形態において、シリコンウェーハの反り量と厚みとの関係を示すデータテーブルは、標準厚みを有するシリコンウェーハの反り量と標準厚みとの関係を示すデータを含む。シリコンウェーハの標準厚みとは、シリコンウェーハの直径に基づいて定められた厚みのことを言い、例えば直径300ｍｍのシリコンウェーハの標準厚みは775μｍである。このように、シリコンウェーハの反り量と厚みとの関係を示すデータがシリコンウェーハの標準厚みに対応する反り量を含むことにより、反り改善量とシリコンウェーハの目標厚みとの関係式の信頼性を高めることができ、シリコンウェーハの反り改善量を確保するために必要なウェーハの目標厚みを正確かつ簡単に求めることができる。
シリコンウェーハの反り改善量(y)とシリコンウェーハの目標厚み(x)との関係式は、シリコンウェーハの反り量とシリコンウェーハの厚みとの関係から求めることができる。シリコンウェーハの反り量とシリコンウェーハの厚みとの関係は一次関数で表され、ウェーハの厚みが大きくなるほど反り量は小さくなる。ウェーハの厚みに対する反り量の変化率（傾き）は、シリコンウェーハに付与される膜応力の大きさによって多少変化するがそれほど大きくは変化しない。本発明はこのような点に着目してなされたものであり、シリコンウェーハの反り量を低減するための指標として非常に有効である。
こうしてシリコンウェーハの目標厚みを求めた後、当該目標厚みを有するシリコンウェーハを製造する。通常、シリコンウェーハは、ＣＺ法により育成されたシリコン単結晶インゴットに外周研削、スライス、ラッピング、エッチング、両面研磨、片面研磨、洗浄等の工程を順次行うことにより製造され、このときウェーハの最終的な厚みが目標厚みとなるようにスライス条件やラッピング条件が制御される。こうして製造されたシリコンウェーハは、３ＤＮＡＮＤ等の半導体デバイスの製造工程に送られて半導体デバイスの基板材料となる。
上記のように半導体デバイスの製造工程ではシリコンウェーハ上にデバイス構造を形成するために酸化膜、窒化膜、金属膜を含む様々な材料の膜がシリコンウェーハ上に積層される。このように積まれた膜は膜の性質と工程条件によって異なる膜応力を有することになり、積層膜の応力によってはシリコンウェーハに反りが発生する。特に３ＤＮＡＮＤでは個々のメモリ素子を垂直に数十個以上重ねて作るため、それに伴い積層される膜の数も幾何学的に増え、それに比例して膜応力も膨大に増加してシリコンウェーハの反りも大きく増加する。
しかし、本発明ではシリコンウェーハの初期形状を論理的に制御することでデバイス工程中に生じる反りを低減することができ、後続工程を問題なく実施することが可能となる。すなわち、半導体デバイス工程で実際に生じる反り量を元に適切な厚みを持つシリコンウェーハを提供することで反り量を低減することができる。また、シリコンウェーハの反りによって発生する転位などの欠陥の発生を低減又は防止することができる。
図２は、シリコンウェーハに付与される膜応力によるウェーハの反り方の違いを説明するための模式図である。
図２に示すように、シリコンウェーハの表面に半導体デバイスを構成する配線層等の積層膜を成膜すると、当該シリコンウェーハに膜応力が生じ、これにより（ａ）に示すようなお椀型の反り、或いは（ｂ）に示すような鞍型の反りが発生する。このようなウェーハの反りが大きくなると後続工程で様々な問題が生じる。
一方、膜応力を有する薄膜が表面に形成されたシリコンウェーハの反り量は、シリコンウェーハの厚みに応じて変化し、特に同じ膜応力に対しては、ウェーハが厚くなるほど反り量は減ることになる。これは一般的に知られる膜応力とウェーハの反りとの関係式であるストーニー式（Stoney Equation）σfｔf=Ｅsｈ２／６Ｒでも分かる。ここで、σfは膜応力、ｔfは膜厚、Ｅsは基板のヤング率、ｈは基板の厚み、そしてＲは反り半径を示す。
デバイス工程中にシリコンウェーハが図２（ｂ）に示すように鞍型に反る理由は、シリコンウェーハ上に形成される膜の膜応力の符号が違うことで膜応力の異方性が生じるからである。例えば、図３に示すように、Ｘ方向の圧縮応力が支配的な配線層に加えて、Ｘ方向と直交するＹ方向に引張応力を有する配線層を成膜すると、Ｘ方向の圧縮応力が強調され、シリコンウェーハは鞍型に反ることになる。
シリコン結晶のヤング率は結晶方位によって異なり、方位依存性を持っている。[100]方向では130MPa、[110]方向では170MPa、[111]方向では189MPaである。ヤング率が小さい方が変形しやすくなる。鞍型に反る場合、ウェーハが反る方向が結晶方位のヤング率が小さい方向と一致すればさらに反りやすくなり反り量は増加することになる。反対に、ウェーハが反る方向が結晶方位のヤング率が大きい方向と一致すればさらに反りにくくなり、反り量は減少することになる。
膜応力を持つ薄膜をシリコンウェーハ上に形成した時に生じるウェーハの反りはシミュレーションにより再現することが可能である。同じ膜応力に対してシリコンウェーハの厚み依存性を有限要素法のシミュレーションで求めることで、シリコンウェーハの厚みとウェーハの反り量との関係式を求めることができる。
こうして膜の積層を伴うデバイス形成によって生じるシリコンウェーハの反り量とシリコンウェーハの厚みとの関係を求め、シリコンウェーハの厚みxと反り改善量yをy=A(x/t-1)の関係式で数式化する。ここでtはシリコンウェーハの標準厚み（μｍ）であり、例えば直径300ｍｍのシリコンウェーハの標準厚みは775μｍである。デバイス形成時に積層される膜の応力成分の違いにより生じる反り形状の違い（図２参照）であるお椀型と鞍型反りの両方で数式を立てる。そしてシリコンウェーハの厚みと反り改善量との関係式から、デバイス工程で改善したい反り量に応じたウェーハの厚みを導き出す。こうして導き出したウェーハの厚みに基づいて、当該厚みを有するシリコンウェーハを製造する。シリコン単結晶インゴットを加工してシリコンウェーハを製造する。
上記したシリコンウェーハの厚みと反り改善量との関係式における定数Aは、デバイス工程により生じるウェーハの反り量に応じた値に設定されることが好ましい。この場合において、シリコンウェーハがお椀型の反りを有する場合、上記Aの範囲は900以下であることが好ましい。また、シリコンウェーハが鞍型の反りを有する場合、上記Aの範囲は1500以下であることが好ましい。
以上説明したように、本実施形態によるシリコンウェーハの製造方法によれば、表面に半導体デバイスが形成されるシリコンウェーハにおいて、シリコンウェーハ上に形成された配線層等の積層膜の膜応力により生じるシリコンウェーハの反り量を所定値以下に低減できることができる。
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
例えば、上記実施形態においては、３ＤＮＡＮＤの製造に好適なシリコンウェーハの製造方法について説明したが、本発明はこのような例に限定されるものではなく、膜応力によってウェーハが反ることとなる種々の半導体デバイス用のシリコンウェーハを対象とすることができる。
（実施例１）
直径が300ｍｍで厚みが775μｍのシリコンウェーハ上に、厚みが2μｍのシリコン酸化膜をＣＶＤ（Chemical Vapor Deposition）工程で成膜したところ、ウェーハの成膜面に向かって凸状のお椀型の反りが発生した。ウェーハの反り量（Warp）をウェーハ平坦度・形状測定装置で測定したところ、反り量（基準反り量）は610μｍであった。
厚みが800μｍ、825μｍ、850μｍのシリコンウェーハに対しても同様の成膜を行った後、それぞれのウェーハの反り量を測定したところ、585μｍ、560μｍ、535μｍであった。
図４は、シリコンウェーハの厚みと反り量との関係を示すグラフであり、横軸はシリコンウェーハの厚み、縦軸はシリコンウェーハの反り量をそれぞれ示している。図４から明らかなように、膜応力が一定である場合、シリコンウェーハの厚みが大きいほど反り量は小さくなる。
図５は、図４のグラフを換算することにより求められるシリコンウェーハの厚みと反り改善量との関係を示すグラフであって、横軸はシリコンウェーハの厚み、縦軸は反り改善量をそれぞれ示している。図５のグラフは、標準厚み（775μｍ）のシリコンウェーハの反り量を基準（ゼロ）にして、ウェーハの厚みをさらにどのくらい増やしたときに反り量がどのくらい低減するかを示すものである。図５のグラフをシリコンウェーハの目標厚みxと反り改善量yとの関係式：y=A(x/775-1)で表すと、次のようになる。
y=760.5(x/775-1) ・・・（式１）
この関係式の意味は、改善したい反り量をyに代入すると、反り量を改善するために必要なウェーハの厚みｘが求められることである。
次にこの関係式を利用して確認実験を行った。目標とする反り改善量y＝35μｍを関係式：y=760.5(x/775-1)に代入すると、シリコンウェーハの目標厚みx＝810.67μｍが得られる。そこで、直径が300ｍｍで厚みが810.2μｍのシリコンウェーハを用意し、その上に厚みが2μｍのシリコン酸化膜をＣＶＤ工程で成膜したところ、ウェーハに凸状のお椀型の反りが発生し、572.2μｍの反り量をもたらした。目標とする反り改善量y＝35μｍに対して、実際の反り改善量は610-572.2＝37.8μｍであり、ほぼ目標通りの結果となった。
（実施例２）
次に、実施例１で行った実験に追加して、直径が300ｍｍで厚みが775μｍのシリコンウェーハを２枚用意し、一方のシリコンウェーハ上に厚みが0.8μｍのシリコン酸化膜をＣＶＤ工程で成膜したところ、凸状のお椀型の反りが発生し、その反り量は233μｍであった。また他方のシリコンウェーハ上に厚みが3.5μｍのシリコン酸化膜を同様に成膜したところ、凸状のお椀型の反りが発生し、その反り量は1042μｍであった。
厚みが800μｍ、825μｍ、850μｍのシリコンウェーハに対しても同様の成膜をそれぞれ行った後、各ウェーハの反り量を測定して、シリコンウェーハの厚みと反り量との関係を求めた。そして標準厚み（775μｍ）のシリコンウェーハの反り量と比べたときの相対値に換算してウェーハの反り改善量を求めた。その結果を図６のグラフを示す。
図６は、図５と同様にウェーハの厚みと反り改善量との関係を示すグラフであって、横軸はウェーハの厚み、縦軸はウェーハの反り改善量をそれぞれ示している。図６に示すように、各グラフの傾きは少しずつ異なっており、ウェーハに付与する膜応力が大きいほどグラフの傾きも大きくなることが分かる。
図６の各グラフを、シリコンウェーハの目標厚み(x)と反り改善量(y)との関係式：y=A(x/775-1)で表し、図７に示すように定数Aを基準反り量WARPiの関数にすると、次のようになる。
A=-0.001×WARPi 2+1.8472×WARPi ・・・（式２）
なお基準反り量WARPiは、ウェーハが標準厚み（775μｍ）のときの反り量のことを言い、シリコン酸化膜の厚みが0.8μｍ、2μｍ、3.5μｍのときの基準反り量WARPiはそれぞれ、233μｍ、610μｍ、1042μｍである。図７からも明らかなように、定数Aは基準反り量WARPiの増加に比例せず飽和状態となり、シリコンウェーハの反り形状がお椀型である場合に、定数Aは900以下である。
この定数Aと基準反り量WARPiとの関係式から、基準反り量WARPiが233μｍの場合の定数Aは380.59になる。これにより、シリコンウェーハの厚みxと反り改善量yとの関係式はy=380.59(x/775-1)になる。
次にこの関係式を利用して確認実験を行った。目標とする反り改善量y＝20μｍを関係式：y=380.59(x/775-1)に代入すると、シリコンウェーハの目標厚みx＝815.73μｍが得られる。そこで、直径が300ｍｍで厚みが815.5μｍのシリコンウェーハを用意し、その上に厚みが0.8μｍのシリコン酸化膜をＣＶＤ工程で成膜したところ、ウェーハに凸状のお椀型の反りが発生し、210.2μｍの反り量をもたらした。目標とする反り改善量y＝20μｍに対して、実際の反り改善量は233-210.2＝22.8μｍであり、ほぼ目標通りの結果となった。
（実施例３）
直径が300ｍｍで厚みが775μｍの（100）シリコンウェーハの上に、厚みが1μｍのシリコン酸化膜をＣＶＤ工程で成膜した後にマスクを利用して一部をエッチングし、次いで厚みが0.7μｍのシリコン窒化膜を同様に成膜した後にマスクを利用して一部をエッチングして、図８のような成膜パターンを形成した。その結果、ウェーハに鞍型の反りが発生した。ウェーハの反り量（Warp）を測定したところ、反り量（基準反り量）は608μｍあった。
厚みが800μｍ、825μｍ、850μｍのシリコンウェーハに対しても同様の成膜を行った後、それぞれのウェーハの反り量を測定したところ、575μｍ、545μｍ、515μｍであった。
図９は、シリコンウェーハの厚みと反り量との関係を示すグラフであり、横軸はシリコンウェーハの厚み、縦軸はシリコンウェーハの反り量をそれぞれ示している。図９から明らかなように、膜応力が一定である場合、反り形状が鞍型であってもシリコンウェーハの厚みが大きいほど反り量は小さくなる。
図１０は、図９のグラフを換算することにより求められるシリコンウェーハの厚みと反り改善量との関係を示すグラフであって、横軸はシリコンウェーハの厚み、縦軸はシリコンウェーハの反り改善量をそれぞれ示している。図１０のグラフは、標準厚み（775μｍ）のシリコンウェーハの反り量を基準（ゼロ）にして、ウェーハの厚みをさらにどのくらい増やしたときに反り量がどのくらい低減するかを示すものである。図１０のグラフをシリコンウェーハの目標厚みxと反り改善量yとの関係式：y=A(x/775-1)で表すと、次のようになる。
y=925.95(x/775-1) ・・・（式３）
次にこの関係式を利用して確認実験を行った。目標とする反り改善量y＝45μｍを関係式：y=925.95(x/775-1)に代入すると、シリコンウェーハの目標厚みx＝812.7μｍが得られる。そこで、直径が300ｍｍで厚みが812.1μｍのシリコンウェーハを用意し、その上に厚みが2μｍのシリコン酸化膜をＣＶＤ工程で成膜したところ、ウェーハに凸状のお椀型の反りが発生し、565.0μｍの反り量をもたらした。目標とする反り改善量y＝45μｍに対して、実際の反り改善量は608-565.0＝43μｍであり、ほぼ目標通りの結果となった。
（実施例４）
次に、実施例３で行った実験に追加して、直径が300ｍｍで厚みが775μｍのウェーハ状の（100）シリコンウェーハ２枚を用意し、その上に、厚みが0.5μｍと2.0μｍのシリコン酸化膜をＣＶＤ工程でそれぞれ成膜した後にマスクを利用して一部をエッチングし、次いで厚みが0.24μｍと1.4μｍのシリコン窒化膜をＣＶＤ工程でそれぞれ成膜した後にマスクを利用して一部をエッチングして、図８のような成膜パターンを形成した。その結果、ウェーハに鞍型の反りが発生し、反り量はそれぞれ213μｍと1217μｍであった。
厚みが800μｍ、825μｍ、850μｍのシリコンウェーハに対しても同様の成膜をそれぞれ行った後、各ウェーハの反り量を測定して、シリコンウェーハの厚みと反り量との関係を求めた。そして標準厚み（775μｍ）のシリコンウェーハの反り量と比べたときの相対値に換算してウェーハの反り改善量を求めた。その結果を図１１に示す。
図１１は、図１０と同様にウェーハの厚みと反り改善量との関係を示すグラフであって、横軸はウェーハの厚み、縦軸はウェーハの反り改善量をそれぞれ示している。図１１に示すように、各グラフの傾きは少しずつ異なっており、ウェーハに付与する膜応力が大きいほどグラフの傾きも大きくなることが分かる。
図１１のグラフを、シリコンウェーハの厚み(x)と反り改善量(y)との関係式：y=A(x/775-1)で表し、図１２に示すように定数Aを基準反り量WARPiの関数にすると、次のようになる。
A=-0.0006×WARPi 2+1.8891×WARPi ・・・（式４）
なお基準反り量WARPiは、ウェーハが標準厚み（775μｍ）のときの反り量のことを言い、膜応力を付与するためのシリコン酸化膜の厚みが0.5μｍ、1μｍ、2.0μｍ（シリコン窒化膜の厚みが0.24μｍ、0.7μｍ、1.4μｍ）のときの基準反り量WARPiはそれぞれ、213μｍ、608μｍ、1217μｍである。図１２からも明らかなように、定数Aは基準反り量WARPiの増加に比例せず飽和状態となり、シリコンウェーハの反り形状が鞍型である場合に、定数Aは1500以下である。
この定数Aと基準反り量WARPiとの関係式から、基準反り量WARPiが213μｍの場合の定数Aは362.54になる。これにより、シリコンウェーハの厚みxと反り改善量yとの関係式はy=362.54(x/775-1)になる。
次にこの関係式を利用して確認実験を行った。目標とする反り改善量y＝20μｍを関係式：y=362.54(x/775-1)に代入すると、シリコンウェーハの目標厚みx＝817.75μｍが得られる。そこで、直径が300ｍｍで厚みが817.6μｍのシリコンウェーハを用意し、その上に厚みが0.5μｍのシリコン酸化膜をＣＶＤ工程で成膜したところ、ウェーハに凸状のお椀型反りが発生し、191.8μｍの反り量をもたらした。目標とする反り改善量y＝20μｍに対して、実際の反り改善量は213-191.8＝21.2μｍであり、ほぼ目標通りの結果となった。
Ｓ１ シリコンウェーハの反り量と厚みとの関係を求めるステップ（第１ステップ）
Ｓ２ シリコンウェーハの反り改善量と目標厚み(x)との関係式を求めるステップ（第２ステップ）
Ｓ３ 関係式に所望の反り改善量を代入してシリコンウェーハの目標厚みを求めるステップ（第３ステップ）
Ｓ４ 目標厚みを有するシリコンウェーハを製造するステップ（第４ステップ）

Claims (8)

  1. 互いに厚みが異なる複数のシリコンウェーハに同一の膜応力を付与することにより生じる前記シリコンウェーハの反り量と厚みとの関係から、デバイス工程中に反るシリコンウェーハの反り改善量を確保するために必要な前記シリコンウェーハの目標厚みを求め、
    シリコン単結晶インゴットを加工して前記目標厚みを有するシリコンウェーハを製造することを特徴とするシリコンウェーハの製造方法。
  2. 前記シリコンウェーハの反り量と厚みとの関係から、デバイス工程中に反るシリコンウェーハの反り改善量と前記シリコンウェーハの目標厚みとの関係式を求め、前記関係式に前記反り改善量を代入することにより前記シリコンウェーハの目標厚みを求める、請求項１に記載のシリコンウェーハの製造方法。
  3. 前記シリコンウェーハの反り改善量y、前記シリコンウェーハの目標厚みx、前記シリコンウェーハの標準厚みt、定数Aとするとき、前記関係式はy=A(x/t-1)を満たす、請求項２に記載のシリコンウェーハの製造方法。
  4. 前記シリコンウェーハの反り量と厚みとの関係は、前記標準厚みtを有するシリコンウェーハの反り量と前記標準厚みtとの関係を含む、請求項３に記載のシリコンウェーハの製造方法。
  5. 前記定数Aは、デバイス工程により生じる前記シリコンウェーハの反り量に応じた値である、請求項３又は４に記載のシリコンウェーハの製造方法。
  6. デバイス形成時に積層される膜の応力成分の違いにより生じる前記シリコンウェーハの反り形状がお椀型である場合に、前記定数Aは900以下である、請求項３乃至５のいずれか一項に記載のシリコンウェーハの製造方法。
  7. デバイス形成時に積層される膜の応力成分の違いにより生じる前記シリコンウェーハの反り形状が鞍型である場合に、前記定数Aは1500以下である、請求項３乃至５のいずれか一項に記載のシリコンウェーハの製造方法。
  8. 前記デバイスは３ＤＮＡＮＤフラッシュメモリである、請求項１乃至７のいずれか一項に記載のシリコンウェーハの製造方法。
JP2017134916A 2017-07-10 2017-07-10 シリコンウェーハの製造方法 Active JP6717267B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2017134916A JP6717267B2 (ja) 2017-07-10 2017-07-10 シリコンウェーハの製造方法
PCT/JP2018/021720 WO2019012866A1 (ja) 2017-07-10 2018-06-06 シリコンウェーハの製造方法
US16/618,899 US10910328B2 (en) 2017-07-10 2018-06-06 Silicon wafer manufacturing method
CN201880046189.4A CN111133559B (zh) 2017-07-10 2018-06-06 硅晶片的制造方法
KR1020197035026A KR102289163B1 (ko) 2017-07-10 2018-06-06 실리콘 웨이퍼의 제조 방법
TW107120957A TWI682526B (zh) 2017-07-10 2018-06-19 矽晶圓的製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017134916A JP6717267B2 (ja) 2017-07-10 2017-07-10 シリコンウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2019016748A true JP2019016748A (ja) 2019-01-31
JP6717267B2 JP6717267B2 (ja) 2020-07-01

Family

ID=65001284

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017134916A Active JP6717267B2 (ja) 2017-07-10 2017-07-10 シリコンウェーハの製造方法

Country Status (6)

Country Link
US (1) US10910328B2 (ja)
JP (1) JP6717267B2 (ja)
KR (1) KR102289163B1 (ja)
CN (1) CN111133559B (ja)
TW (1) TWI682526B (ja)
WO (1) WO2019012866A1 (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020093042A (ja) * 2018-12-12 2020-06-18 株式会社三洋物産 遊技機
JP2020093036A (ja) * 2018-12-12 2020-06-18 株式会社三洋物産 遊技機
JP2020093037A (ja) * 2018-12-12 2020-06-18 株式会社三洋物産 遊技機
JP2020093058A (ja) * 2018-12-12 2020-06-18 株式会社三洋物産 遊技機
JP2020093047A (ja) * 2018-12-12 2020-06-18 株式会社三洋物産 遊技機
JP2020093043A (ja) * 2018-12-12 2020-06-18 株式会社三洋物産 遊技機
JP2020093057A (ja) * 2018-12-12 2020-06-18 株式会社三洋物産 遊技機
JP2020093060A (ja) * 2018-12-12 2020-06-18 株式会社三洋物産 遊技機
JP2020093046A (ja) * 2018-12-12 2020-06-18 株式会社三洋物産 遊技機
JP2020093055A (ja) * 2018-12-12 2020-06-18 株式会社三洋物産 遊技機
JP2020093041A (ja) * 2018-12-12 2020-06-18 株式会社三洋物産 遊技機
JP2020093056A (ja) * 2018-12-12 2020-06-18 株式会社三洋物産 遊技機
JP2020093044A (ja) * 2018-12-12 2020-06-18 株式会社三洋物産 遊技機
JP2020093054A (ja) * 2018-12-12 2020-06-18 株式会社三洋物産 遊技機
WO2023196060A1 (en) * 2022-04-08 2023-10-12 Tokyo Electron Limited Wafer shape control for w2w bonding

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11804410B2 (en) * 2019-08-29 2023-10-31 Taiwan Semiconductor Manufacturing Co., Ltd. Thin-film non-uniform stress evaluation
TWI799798B (zh) * 2021-02-26 2023-04-21 環球晶圓股份有限公司 晶棒的切片方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0355822A (ja) * 1989-07-25 1991-03-11 Shin Etsu Handotai Co Ltd 半導体素子形成用基板の製造方法
JPH0529325A (ja) * 1991-07-22 1993-02-05 Mitsubishi Materials Corp 半導体基板の製造方法
JPH098124A (ja) * 1995-06-15 1997-01-10 Nippondenso Co Ltd 絶縁分離基板及びその製造方法
JPH09213691A (ja) * 1996-02-06 1997-08-15 Sony Corp 半導体装置
JP2010010705A (ja) * 2008-02-27 2010-01-14 Sumitomo Electric Ind Ltd 窒化物半導体ウエハー及び窒化物半導体デバイスの製造方法並びに窒化物半導体デバイス
JP2013077652A (ja) * 2011-09-29 2013-04-25 Shin Etsu Handotai Co Ltd 貼り合わせｓｏｉウェーハの反りを算出する方法、及び貼り合わせｓｏｉウェーハの製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69516035T2 (de) * 1994-05-23 2000-08-31 Sumitomo Electric Industries, Ltd. Verfharen zum Herstellen eines mit hartem Material bedeckten Halbleiters
JPH09266206A (ja) 1996-03-28 1997-10-07 Nec Corp 半導体装置の製造方法およびシリコン基板
US6678055B2 (en) * 2001-11-26 2004-01-13 Tevet Process Control Technologies Ltd. Method and apparatus for measuring stress in semiconductor wafers
JP2003229392A (ja) * 2001-11-28 2003-08-15 Shin Etsu Handotai Co Ltd シリコンウエーハの製造方法及びシリコンウエーハ並びにｓｏｉウエーハ
US7418353B2 (en) * 2004-10-12 2008-08-26 Wisconsin Alumni Research Foundation Determining film stress from substrate shape using finite element procedures
JP5250968B2 (ja) 2006-11-30 2013-07-31 株式会社Ｓｕｍｃｏ エピタキシャルシリコンウェーハ及びその製造方法並びにエピタキシャル成長用シリコンウェーハ。
WO2008136500A1 (ja) * 2007-05-02 2008-11-13 Siltronic Ag シリコンウエハ及びその製造方法
US8225683B2 (en) * 2007-09-28 2012-07-24 Lam Research Corporation Wafer bow metrology arrangements and methods thereof
JP5625229B2 (ja) 2008-07-31 2014-11-19 株式会社Sumco エピタキシャルシリコンウェーハおよびその製造方法
JP5537802B2 (ja) * 2008-12-26 2014-07-02 ジルトロニック アクチエンゲゼルシャフト シリコンウエハの製造方法
EP2412849B1 (en) * 2009-03-25 2016-03-23 SUMCO Corporation Silicon wafer and method for manufacturing same
DE102009022224B4 (de) * 2009-05-20 2012-09-13 Siltronic Ag Verfahren zur Herstellung von epitaxierten Siliciumscheiben
US8932901B2 (en) * 2011-10-31 2015-01-13 Macronix International Co., Ltd. Stressed phase change materials
US8853054B2 (en) * 2012-03-06 2014-10-07 Sunedison Semiconductor Limited Method of manufacturing silicon-on-insulator wafers
JP6035982B2 (ja) * 2012-08-09 2016-11-30 株式会社Sumco エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ
WO2014095373A1 (en) * 2012-12-18 2014-06-26 Element Six Limited Substrates for semiconductor devices
JP6281312B2 (ja) * 2014-02-20 2018-02-21 株式会社Sumco シリコンウェーハの製造方法
JP2015192006A (ja) * 2014-03-28 2015-11-02 セイコーエプソン株式会社 半導体ウェハー、受光センサー製造方法及び受光センサー
KR102416870B1 (ko) * 2014-11-07 2022-07-05 스미또모 가가꾸 가부시키가이샤 반도체 기판 및 반도체 기판의 검사 방법
US10957861B2 (en) * 2015-12-29 2021-03-23 Universal Display Corporation Organic electroluminescent materials and devices

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0355822A (ja) * 1989-07-25 1991-03-11 Shin Etsu Handotai Co Ltd 半導体素子形成用基板の製造方法
JPH0529325A (ja) * 1991-07-22 1993-02-05 Mitsubishi Materials Corp 半導体基板の製造方法
JPH098124A (ja) * 1995-06-15 1997-01-10 Nippondenso Co Ltd 絶縁分離基板及びその製造方法
JPH09213691A (ja) * 1996-02-06 1997-08-15 Sony Corp 半導体装置
JP2010010705A (ja) * 2008-02-27 2010-01-14 Sumitomo Electric Ind Ltd 窒化物半導体ウエハー及び窒化物半導体デバイスの製造方法並びに窒化物半導体デバイス
JP2013077652A (ja) * 2011-09-29 2013-04-25 Shin Etsu Handotai Co Ltd 貼り合わせｓｏｉウェーハの反りを算出する方法、及び貼り合わせｓｏｉウェーハの製造方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020093042A (ja) * 2018-12-12 2020-06-18 株式会社三洋物産 遊技機
JP2020093036A (ja) * 2018-12-12 2020-06-18 株式会社三洋物産 遊技機
JP2020093037A (ja) * 2018-12-12 2020-06-18 株式会社三洋物産 遊技機
JP2020093058A (ja) * 2018-12-12 2020-06-18 株式会社三洋物産 遊技機
JP2020093047A (ja) * 2018-12-12 2020-06-18 株式会社三洋物産 遊技機
JP2020093043A (ja) * 2018-12-12 2020-06-18 株式会社三洋物産 遊技機
JP2020093057A (ja) * 2018-12-12 2020-06-18 株式会社三洋物産 遊技機
JP2020093060A (ja) * 2018-12-12 2020-06-18 株式会社三洋物産 遊技機
JP2020093046A (ja) * 2018-12-12 2020-06-18 株式会社三洋物産 遊技機
JP2020093055A (ja) * 2018-12-12 2020-06-18 株式会社三洋物産 遊技機
JP2020093041A (ja) * 2018-12-12 2020-06-18 株式会社三洋物産 遊技機
JP2020093056A (ja) * 2018-12-12 2020-06-18 株式会社三洋物産 遊技機
JP2020093044A (ja) * 2018-12-12 2020-06-18 株式会社三洋物産 遊技機
JP2020093054A (ja) * 2018-12-12 2020-06-18 株式会社三洋物産 遊技機
WO2023196060A1 (en) * 2022-04-08 2023-10-12 Tokyo Electron Limited Wafer shape control for w2w bonding

Also Published As

Publication number Publication date
KR20190142383A (ko) 2019-12-26
KR102289163B1 (ko) 2021-08-11
WO2019012866A1 (ja) 2019-01-17
CN111133559B (zh) 2023-03-24
JP6717267B2 (ja) 2020-07-01
TWI682526B (zh) 2020-01-11
CN111133559A (zh) 2020-05-08
US20200091089A1 (en) 2020-03-19
US10910328B2 (en) 2021-02-02
TW201909393A (zh) 2019-03-01

Similar Documents

Publication Publication Date Title
JP6717267B2 (ja) シリコンウェーハの製造方法
JP6777029B2 (ja) シリコンウェーハ及びその製造方法
US9978582B2 (en) Methods for improving wafer planarity and bonded wafer assemblies made from the methods
JP5604629B2 (ja) 半導体バッファ構造体内の歪み層
KR102515211B1 (ko) 본딩 웨이퍼의 응력 보상 및 완화
US8455983B2 (en) Microelectronic device wafers and methods of manufacturing
KR102352511B1 (ko) 실리콘에피택셜 웨이퍼의 제조방법 및 반도체 디바이스의 제조방법
JP6424974B1 (ja) 半導体基板の製造方法
JP6485393B2 (ja) シリコンウェーハの評価方法及びシリコンウェーハの製造方法
JP6834816B2 (ja) シリコンウェーハの加工方法
CN104167392A (zh) 三维nand存储器的制造方法
US20210111060A1 (en) Wafer supporting structure
JP4983313B2 (ja) 転写マスクおよびその製造方法
JP5332776B2 (ja) 転写マスクの製造方法
CN115377288A (zh) 深沟槽结构及其形成方法
KR20110080551A (ko) 웨이퍼휨을 방지하는 반도체장치 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190816

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200512

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200525

R150 Certificate of patent or registration of utility model

Ref document number: 6717267

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250