CN106783570B - 一种高电子迁移率晶体管t型栅的制作方法 - Google Patents

一种高电子迁移率晶体管t型栅的制作方法 Download PDF

Info

Publication number
CN106783570B
CN106783570B CN201611237056.4A CN201611237056A CN106783570B CN 106783570 B CN106783570 B CN 106783570B CN 201611237056 A CN201611237056 A CN 201611237056A CN 106783570 B CN106783570 B CN 106783570B
Authority
CN
China
Prior art keywords
grid
production method
electron mobility
passivation layer
toasted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611237056.4A
Other languages
English (en)
Other versions
CN106783570A (zh
Inventor
孔欣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Hiwafer Technology Co Ltd
Original Assignee
Chengdu Hiwafer Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Hiwafer Technology Co Ltd filed Critical Chengdu Hiwafer Technology Co Ltd
Priority to CN201611237056.4A priority Critical patent/CN106783570B/zh
Publication of CN106783570A publication Critical patent/CN106783570A/zh
Application granted granted Critical
Publication of CN106783570B publication Critical patent/CN106783570B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明提供一种高电子迁移率晶体管T型栅的制作方法,包括以下步骤:S1、在晶体管表面生长Si3N4介质钝化层;S2、在介质钝化层上均匀涂抹高光感正胶并进行烘烤;S3、采用步进式曝光方式对高光感正胶进行曝光显影形成栅槽刻蚀窗口,并进行烘烤;S4、刻蚀介质钝化层形成栅槽,并去除高光感正胶;S5、在晶体管表面均匀涂抹负胶,对负胶进行光刻形成栅帽线条;S6、蒸发栅金属并剥离形成栅极。本发明采用步进式曝光、缩胶工艺及ICP‑RIE刻蚀来调节目标线条的特征尺寸,可以灵活制作特征尺寸为0.1‑0.5μm的栅线条,与电子束曝光方式相比,生产效率大大提升,适用于批量生产。

Description

一种高电子迁移率晶体管T型栅的制作方法
技术领域
本发明属于半导体制造技术领域,具体涉及一种高电子迁移率晶体管T型栅的制作方法。
背景技术
GaN高电子迁移率晶体管(HEMT)特有的高电子迁移率、高二维电子气面密度、高击穿电场,使得其具备更高的功率输出密度,被视为下一代射频/微波功率放大器的首选技术。
随着场效应晶体管(FET)高频应用需求的急剧增长,提升器件截止频率fT就显得越发重要。
作为表征晶体管高速性能的重要参数,器件截止频率fT的近似公式为:
其中vs为载流子的饱和迁移速率,Lg为器件栅长。可以看出,栅长对器件的截止频率有着决定性的影响。
缩小器件的栅长是提升其频率性能的最直接的方法,但该方法同时会导致栅电阻的增大,栅电阻增大会恶化器件噪声性能、降低器件最大振荡频率和可靠性等,T型栅的结构由于可以减小栅电阻而被研究人员广泛采用。通常,当目标栅长小于0.5μm时会考虑采取T型栅结构,而此种特征尺寸通常已经超过普通光刻机的工艺极限,一般都是采用电子束曝光的方式来实现。
采用电子束曝光的方式来制作细线条不需要制作光刻版,可以省却一套光刻版中等级最高的栅线条版,可以省去一部分制版费用。但是电子束曝光方式除了设备造价高昂以外,最大的缺陷在于生产效率低下,其产能往往只有步进式光刻机的10%左右,很难满足大批量生产之需求。
发明内容
本发明的目的在于提供一种高电子迁移率晶体管T型栅的制作方法,该方法很好地解决了采用电子束曝光方式生产效率低下的问题。
为达到上述要求,本发明采用步进式曝光方式刻写栅线条,继而通过缩胶工艺将栅线条尺寸调整至目标值,随后采用ICP-RIE的方式刻蚀栅下介质钝化层,如有需要可进一步刻蚀外延层来加强栅控能力,在这之后去除光刻胶掩膜再制作栅帽,便可完成整套T型栅的制备。
该方法具体包括以下步骤:
S1、在晶体管表面生长Si3N4介质钝化层;
S2、在介质钝化层上均匀涂抹高光感正胶并进行烘烤;
S3、采用步进式曝光方式对高光感正胶进行曝光显影形成栅槽刻蚀窗口,并进行烘烤;
S4、刻蚀介质钝化层形成栅槽,并去除高光感正胶;
S5、在晶体管表面均匀涂抹负胶,对负胶进行光刻形成栅帽线条;
S6、蒸发栅金属并剥离形成栅极。
与现有技术相比,本发明具有的优点是:
(1)采用步进式曝光、缩胶工艺及ICP-RIE刻蚀来调节目标线条的特征尺寸,可以灵活制作特征尺寸为0.1-0.5μm的栅线条,与电子束曝光方式相比,生产效率大大提升,适用于批量生产;
(2)本发明方法工艺具备良好的可植入性和可操作性,无需增加额外的工艺成本,具备很强的实用性。
附图说明
此处所说明的附图用来提供对本申请的进一步理解,构成本申请的一部分,在这些附图中使用相同的参考标号来表示相同或相似的部分,本申请的示意性实施例及其说明用于解释本申请,并不构成对本申请的不当限定。在附图中:
图1-6为本发明各步骤形成的器件结构示意图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚,以下结合附图及具体实施例,对本申请作进一步地详细说明。为简单起见,以下描述中省略了本领域技术人员公知的某些技术特征。
本实施例以氮化镓高电子迁移率晶体管为例,介绍其T型栅的制作方法。该氮化镓高电子迁移率晶体管包括SiC衬底和位于SiC衬底上方AlGaN/GaN外延层,且该器件已完成源漏电极和隔离工艺。其T型栅的制作方法包括以下步骤:
S1、在晶体管表面生长Si3N4介质钝化层1,介质钝化层1的厚度为
S2、在介质钝化层1上均匀涂抹高光感正胶2,厚度为0.4-0.7μm;采用100℃真空热板对涂抹了高光感正胶2的晶体管进行烘烤,烘烤时间为70-100s;
S3、采用步进式曝光方式对高光感正胶2进行曝光、显影形成栅槽刻蚀窗口,最低可获得特征尺寸为0.4μm的细线条,并进行烘烤,烘烤温度为110-130℃,烘烤时间为60-120s;本步骤后得到的器件结构如图1所示;
A、在高光感正胶2上均匀涂抹缩胶,并进行两次烘烤,使缩胶与光刻胶表面发生反应生成聚合物3;第一次烘烤的温度为80-90℃,时间为60-90s;第二次烘烤的温度为100-120℃,时间为60-90s;缩胶,可在一定温度下与光刻胶表面发生反应生成聚合物3,未发生反应的部分则可水洗去除,采用本步骤可以缩小栅线条的特征尺寸;是否需要采用缩胶工艺取决于步进式光刻机所能达到的光刻精度,以光刻精度为0.4μm为例,如果需要制作栅长在0.4μm以上的线条则不再需要引入缩胶工艺;
B、清洗去除多余缩胶,并进行烘烤,烘烤的温度为110-120℃,时间为30-60s;本步骤后得到的器件结构如图2所示;
S4、从栅槽刻蚀窗口刻蚀介质钝化层1形成栅槽4,并去除高光感正胶2;
S41、打底胶,速率20-30s;
S42、ICP-RIE中使用CF4刻蚀介质钝化层1形成栅槽4,刻蚀速率为20-30nm/min,刻蚀时间5-8min;本步骤后得到的器件结构如图3所示;
S43、ICP-RIE中采用Cl2和BCl3刻蚀介质钝化层1下方的AlGaN/GaN外延层形成加强槽5,刻蚀速率控制在5nm/min以下,刻蚀深度为5-10nm,须确保外延层厚度不得低于10nm;本步骤的加强槽5可以加强栅控能力,是否需要刻蚀外延层取决于目标栅长和栅到沟道距离之比,如果上述比例大于10,无需刻蚀外延层;本步骤后得到的器件结构如图4所示;
S44、采用浓度为10%的盐酸溶液清洗1-2min,去除底部氧化物。
S5、在晶体管表面上均匀涂抹负胶6,厚度2.0-2.5μm,对负胶6进行光刻形成栅帽线条,栅帽的宽度为0.8-1.5μm;本步骤后得到的器件结构如图5所示;
S6、蒸发栅金属并剥离形成栅极7,栅金属为Ni/Au,且Ni/Au=40-60/400-600nm;采用NMP或丙酮溶液进行栅金属剥离,剥离时间为30-60min,本步骤后得到的器件结构如图6所示。
上述方案中,可以调整T型栅特征和尺寸的因素包括:高光感正胶2曝光显影之后的特征和尺寸、缩胶在缩胶之后的特征和尺寸、Si3N4介质刻蚀后的特征和尺寸。其中,制作0.3-0.5μm线条,只需调整高光感正胶2的特征和尺寸即可;制作0.2-0.3μm线条,需要调整高光感正胶2曝光显影之后的特征和尺寸,并且控制缩胶在缩胶之后的特征和尺寸;而制作0.1-0.2μm线条,需要综合调控上述所有要素。
以上所述实施例仅表示本发明的几种实施方式,其描述较为具体和详细,但并不能理解为对本发明范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明保护范围。因此本发明的保护范围应该以所述权利要求为准。

Claims (8)

1.一种高电子迁移率晶体管T型栅的制作方法,其特征在于,包括以下步骤:
S1、在晶体管表面生长Si3N4介质钝化层;
S2、在介质钝化层上均匀涂抹高光感正胶并进行烘烤;
S3、采用步进式曝光方式对高光感正胶进行曝光显影形成栅槽刻蚀窗口,并进行烘烤;
S4、刻蚀介质钝化层形成栅槽,并去除高光感正胶;
S5、在晶体管表面均匀涂抹负胶,对负胶进行光刻形成栅帽线条;
S6、蒸发栅金属并剥离形成栅极;
步骤S4具体包括:
S41、打底胶;
S42、使用CF4刻蚀介质钝化层形成栅槽;
S43、采用Cl2和BCl3刻蚀介质钝化层下方的外延层形成加强槽;
S44、采用浓度为10%的盐酸溶液清洗去除底部氧化物残留。
2.根据权利要求1所述的高电子迁移率晶体管T型栅的制作方法,其特征在于,所述步骤S4之前包括以下步骤:
A、在高光感正胶上均匀涂抹缩胶,并进行两次烘烤,使缩胶与光刻胶表面发生反应生成聚合物;
B、清洗去除多余缩胶,并进行烘烤。
3.根据权利要求1所述的高电子迁移率晶体管T型栅的制作方法,其特征在于,所述步骤S6中剥离时间为30-60min。
4.根据权利要求2所述的高电子迁移率晶体管T型栅的制作方法,其特征在于,所述步骤A中第一次烘烤的温度为80-90℃,时间为60-90s;第二次烘烤的温度为100-120℃,时间为60-90s;步骤B中烘烤的温度为110-120℃,时间为30-60s。
5.根据权利要求1-4任一权项所述的高电子迁移率晶体管T型栅的制作方法,其特征在于,所述介质钝化层的厚度为
6.根据权利要求1-4任一权项所述的高电子迁移率晶体管T型栅的制作方法,其特征在于,所述步骤S2中高光感正胶的厚度为0.4-0.7μm。
7.根据权利要求1-4任一权项所述的高电子迁移率晶体管T型栅的制作方法,其特征在于,所述步骤S2中采用100℃真空热板对晶体管进行烘烤,烘烤时间为70-100s。
8.根据权利要求1-4任一权项所述的高电子迁移率晶体管T型栅的制作方法,其特征在于,所述步骤S3中的烘烤温度为110-130℃,烘烤时间为60-120s。
CN201611237056.4A 2016-12-28 2016-12-28 一种高电子迁移率晶体管t型栅的制作方法 Active CN106783570B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611237056.4A CN106783570B (zh) 2016-12-28 2016-12-28 一种高电子迁移率晶体管t型栅的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611237056.4A CN106783570B (zh) 2016-12-28 2016-12-28 一种高电子迁移率晶体管t型栅的制作方法

Publications (2)

Publication Number Publication Date
CN106783570A CN106783570A (zh) 2017-05-31
CN106783570B true CN106783570B (zh) 2019-10-11

Family

ID=58925137

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611237056.4A Active CN106783570B (zh) 2016-12-28 2016-12-28 一种高电子迁移率晶体管t型栅的制作方法

Country Status (1)

Country Link
CN (1) CN106783570B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107293482B (zh) * 2017-06-14 2021-03-23 成都海威华芯科技有限公司 一种氮化镓高电子迁移率晶体管栅电极的制作方法
CN107331608B (zh) * 2017-08-23 2020-11-24 成都海威华芯科技有限公司 一种双台阶t型栅的制作方法
CN108172512A (zh) * 2017-12-27 2018-06-15 成都海威华芯科技有限公司 一种增大氮化硅介质槽倾斜角度的t型栅制作方法
CN113078063B (zh) * 2021-02-08 2022-08-05 厦门市三安集成电路有限公司 一种降低异质结双极晶体管b-c结电容的结构及制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101330010A (zh) * 2007-06-20 2008-12-24 中国科学院微电子研究所 一种制作t型hbt发射极/hemt栅的方法
CN101431020A (zh) * 2007-11-09 2009-05-13 上海华虹Nec电子有限公司 T型多晶硅栅电极的制备方法
CN106229261A (zh) * 2016-09-12 2016-12-14 中山德华芯片技术有限公司 一种采用外延牺牲层工艺制作GaAs‑HEMT器件T型栅的方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6962840B2 (en) * 2002-09-11 2005-11-08 Samsung Electronics Co., Ltd. Method of forming MOS transistor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101330010A (zh) * 2007-06-20 2008-12-24 中国科学院微电子研究所 一种制作t型hbt发射极/hemt栅的方法
CN101431020A (zh) * 2007-11-09 2009-05-13 上海华虹Nec电子有限公司 T型多晶硅栅电极的制备方法
CN106229261A (zh) * 2016-09-12 2016-12-14 中山德华芯片技术有限公司 一种采用外延牺牲层工艺制作GaAs‑HEMT器件T型栅的方法

Also Published As

Publication number Publication date
CN106783570A (zh) 2017-05-31

Similar Documents

Publication Publication Date Title
CN106783570B (zh) 一种高电子迁移率晶体管t型栅的制作方法
WO2016050058A1 (zh) 功率半导体器件及其制造方法
CN106298887B (zh) 一种高阈值电压高迁移率凹槽栅mosfet的制备方法
CN107331608A (zh) 一种双台阶t型栅的制作方法
CN110085518A (zh) 一种选择性电化学方法剥离的可转移GaN薄膜及其器件的制备方法
CN106158923A (zh) 基于多二维沟道的增强型GaN FinFET
CN109103245A (zh) 一种双t型栅及制作方法和应用
WO2019114116A1 (zh) 适用于35GHz交流频率下工作的GaN整流器及其制备方法
WO2021217875A1 (zh) 一种硅衬底上 GaN / 二维 AlN 异质结整流器及其制备方法
CN103715255B (zh) 一种自对准栅GaN HEMT器件及其制备方法
JP2005183551A (ja) 半導体装置、電界効果トランジスタおよび電界効果トランジスタの製造方法
CN110707150B (zh) 一种双t型纳米栅及其制备方法
CN107293482B (zh) 一种氮化镓高电子迁移率晶体管栅电极的制作方法
KR20120066362A (ko) 반도체 소자 및 이의 제조방법
CN110808207A (zh) 一种t型纳米栅及其制备方法
JP5158470B2 (ja) 窒化物半導体デバイスの作製方法
CN110808208B (zh) 一种t型纳米栅的制备方法
CN111668303A (zh) 一种高线性hemt器件及其制备方法
JPS63311768A (ja) 相補型半導体装置の製造方法
CN113257896B (zh) 多场板射频hemt器件及其制备方法
CN112542384B (zh) 一种氮化镓增强型器件的制造方法
CN108172512A (zh) 一种增大氮化硅介质槽倾斜角度的t型栅制作方法
WO2017190511A1 (zh) 场发射器件及其制作方法
CN101017781A (zh) 异质结双极晶体管t型发射极金属图形制作方法的改进
CN102306626B (zh) 半导体异质结场效应晶体管栅结构的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant