CN113257896B - 多场板射频hemt器件及其制备方法 - Google Patents

多场板射频hemt器件及其制备方法 Download PDF

Info

Publication number
CN113257896B
CN113257896B CN202110510963.6A CN202110510963A CN113257896B CN 113257896 B CN113257896 B CN 113257896B CN 202110510963 A CN202110510963 A CN 202110510963A CN 113257896 B CN113257896 B CN 113257896B
Authority
CN
China
Prior art keywords
layer
field plate
type doped
doped gan
gan layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110510963.6A
Other languages
English (en)
Other versions
CN113257896A (zh
Inventor
郭志友
张淼
李渊
马建铖
谭秀洋
夏晓宇
夏凡
黄志辉
丁霄
王鹏霖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
South China Normal University
Original Assignee
South China Normal University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by South China Normal University filed Critical South China Normal University
Priority to CN202110510963.6A priority Critical patent/CN113257896B/zh
Publication of CN113257896A publication Critical patent/CN113257896A/zh
Application granted granted Critical
Publication of CN113257896B publication Critical patent/CN113257896B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402Field plates
    • H01L29/404Multiple field plate structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明涉及一种多场板射频HEMT器件及其制备方法,该射频HEMT器件通过在AlGaN势垒层两侧端设置第一N型掺杂GaN层和第二N型掺杂GaN层,进而在第一、第二N型掺杂GaN层上设置源极和漏极形成N型源极和漏极提高2DEG浓度增加电子迁移率,从而使导通电阻减小并改善截止频率的线性度,使得器件能够在高频下保持较好的工作状态;另一方面,栅极的两侧分别设置连接至栅极的第一栅极场板和第二栅极场板,第一、第二栅极场板与势垒层之间设置P型掺杂的GaN层,N型源极上设置延伸至栅极和栅极场板的源极场板,进一步调节了电场的分布,提高了器件的击穿电压和截止频率ft

Description

多场板射频HEMT器件及其制备方法
技术领域
本发明涉及射频HEMT器件领域,具体涉及一种多场板射频HEMT器件及其制备方法。
背景技术
随着无线技术的发展,GaN射频HEMT器件更能有效满足5G的高功率、高通信频段和高效率等要求。根据目前的研究,有效利用场板结构可以调节电场的分布,在保证高击穿电压的前提下,可以改善截止频率(fT)和功率附加效率(PAE)。如何结合射频器件的结构合理设置场板,进一步改善射频器件的性能,以扩大GaN HEMT在射频领域的应用,是亟待解决的问题之一。
发明内容
本发明的首要目的是提供一种多场板射频HEMT器件及其制备方法。该射频HEMT器件通过在AlGaN势垒层两侧端设置第一N型掺杂GaN层和第二N型掺杂GaN层,进而在第一、第二N型掺杂GaN层上设置源极和漏极形成N型源极和漏极提高2DEG浓度增加电子迁移率,从而使导通电阻减小并改善截止频率的线性度,使得器件能够在高频下保持较好的工作状态。另一方面,栅极的两侧分别设置连接至栅极的第一栅极场板和第二栅极场板,第一、第二栅极场板与势垒层之间设置P型掺杂的GaN层,N型源极上设置延伸至栅极和栅极场板的源极场板,进一步调节了电场的分布,提高了器件的击穿电压和截止频率ft。基于上述目的,本发明至少提供如下技术方案:
多场板射频HEMT器件,包括:衬底;AlGaN缓冲层,位于衬底上;GaN沟道层,位于AlGaN缓冲层上;第一N型掺杂GaN层、AlGaN势垒层和第二N型掺杂GaN层,位于GaN沟道层上;源极及连接至源极的源极场板,位于第一N型掺杂GaN层上;漏极,位于第二N型掺杂GaN层上;栅极及连接至栅极的栅极场板,位于AlGaN势垒层上;
其中,栅极与AlGaN势垒层之间设置有第一钝化层,栅极场板与AlGaN势垒层之间设置有P型掺杂GaN层;源极场板的一端连接至源极,另一端横跨栅极延伸至栅极场板靠近漏极一侧。
所述栅极场板包含第一栅极场板和第二栅极场板;所述第一栅极场板的一端连接至栅极,另一端延伸靠近所述源极;所述第二栅极场板的一端连接至栅极,另一端延伸靠近所述漏极。
第一N型掺杂GaN层、AlGaN势垒层和第二N型掺杂GaN层同层布置于GaN沟道层上,AlGaN势垒层位于第一N型掺杂GaN层和第二N型掺杂GaN层之间。
所述第一栅极场板与AlGaN势垒层之间布置第一P型掺杂GaN层,所述第二栅极场板与AlGaN势垒层之间布置第二P型掺杂GaN层。
优选地,所述第一P型掺杂GaN层的厚度等于第二P型掺杂GaN层的厚度。
所述P型掺杂GaN层的厚度为40nm~50nm;所述第一钝化层的厚度为20nm~30nm。
优选地,所述N型掺杂GaN层的厚度等于所述AlGaN势垒层的厚度,其厚度为20nm~30nm。
源极及源极场板、栅极及栅极场板、和漏极之间布置有第二钝化层。
AlGaN势垒层的Al组分优选20%~30%;AlGaN缓冲层的Al组分优选5%~10%。
多场板射频HEMT器件的制备方法,包括以下步骤:
在衬底上依次外延生长AlGaN缓冲层和GaN沟道层;
在所述GaN沟道层上沉积第一掩膜层,形成第一掩膜图案;
在GaN沟道层上外延生长AlGaN势垒层;
沉积第二掩膜层,形成第二掩膜图案,刻蚀去除所述第一掩膜图案;
外延生长N型掺杂GaN层,刻蚀去除所述第二掩膜图案;
沉积第三掩膜层,形成P型掺杂GaN层生长窗口;
外延生长P型掺杂GaN层,刻蚀去除第三掩膜层;
沉积第四掩膜层,形成栅极生长窗口,刻蚀该栅极生长窗口处的第四掩膜层至目标厚度,形成第一钝化层;
沉积栅极金属;
形成栅极场板窗口,沉积栅极场板金属;
沉积第二钝化层,形成源极和漏极窗口;
沉积源极和漏极金属;
形成源极场板窗口,沉积源极场板金属;
加厚第二钝化层。
附图说明
图1是本发明一实施例的多场板射频HEMT器件的剖面结构示意图。
具体实施方式
接下来将结合本发明的附图对本发明实施例中的技术方案进行清楚、完整地描述,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动的前提下所获得的其它实施例,均属于本发明保护的范围。下述实施例中所述实验方法,如无特殊说明,均为常规方法;所述试剂和材料,如无特殊说明,均可从公开商业途径获得。下面来对本发明做进一步详细的说明。
本说明书中使用例如“之下”、“下方”、“下”、“之上”、“上方”、“上”等空间相对性术语,以解释一个元件相对于第二元件的定位。除了与图中所示那些不同的取向以外,这些术语意在涵盖器件的不同取向。
另外,使用诸如“第一”、“第二”等术语描述各个元件、层、区域、区段等,并非意在进行限制。使用的“具有”、“含有”、“包含”、“包括”等是开放式术语,表示存在所陈述的元件或特征,但不排除额外的元件或特征。除非上下文明确做出不同表述。
本发明一实施例提供一种多场板射频HEMT器件,参见图1,该器件包括衬底1,层叠于衬底1上的AlGaN缓冲层2和GaN沟道层3,第一N型掺杂GaN层52、AlGaN势垒层4和第二N型掺杂GaN层51同层布置于GaN沟道层3上,AlGaN势垒层4位于第一N型掺杂GaN层52和第二N型掺杂GaN层51之间。
衬底1优选硅衬底。AlGaN缓冲层2的Al组分优选5%~10%,其厚度为1.5μm~2.5μm。GaN沟道层的厚度为0.6μm~1.0μm。AlGaN势垒层4的Al组分优选20%~30%,其厚度为20nm~30nm。优选地,第一N型掺杂GaN层52和第二N型掺杂GaN层51的厚度等于AlGaN势垒层4的厚度。
还包括源极及连接至源极的源极场板、漏极和栅极及连接至栅极的栅极场板,源极和源极场板7位于第一N型掺杂GaN层52上,漏极6位于第二N型掺杂GaN层51上,栅极和栅极场板10位于AlGaN势垒层4上。具体的,栅极与AlGaN势垒层4之间设置有第一钝化层91,栅极场板与AlGaN势垒层4之间设置有P型掺杂GaN层。源极场板的一端连接至源极,另一端横跨栅极延伸至栅极场板靠近漏极6的一侧。
优选地,栅极和栅极场板10的截面呈T型,如图1所示,栅极场板包含第一栅极场板和第二栅极场板,第一栅极场板和第二栅极场板位于栅极两侧。第一栅极场板的一端连接至栅极,另一端延伸靠近源极;第二栅极场板的一端连接至栅极,另一端延伸靠近漏极。第一栅极场板与AlGaN势垒层之间布置第一P型掺杂GaN层82,第二栅极场板与AlGaN势垒层之间布置第二P型掺杂GaN层81。优选地,第一P型掺杂GaN层82的厚度等于第二P型掺杂GaN层81的厚度,其厚度为40nm~50nm。第一钝化层91的厚度为20nm~30nm。
在另一实施例中,第一P型掺杂GaN层82的厚度不等于第二P型掺杂GaN层81的厚度,相应的,位于其上的栅极场板的位置随P型掺杂GaN层的厚度变化而移动。
栅极及栅极场板10、第一P型掺杂GaN层82、第二P型掺杂GaN层81和第一钝化层91组成的结构与源极及源极场板7、漏极8、和AlGaN势垒层4之间布置有第二钝化层92。第一钝化层91和第二钝化层92优选Si3N4
该射频HEMT器件采用多场板的结构,源极场板以及栅极场板的布置调节了电场的分布,提高了击穿电压和截止频率ft。另外N型源极和漏极的设置可以提高2DEG浓度增加电子迁移率,从而使导通电阻减小并改善截止频率的线性度,使器件能够在高频下保持较好的工作状态。
基于上述多场板射频HEMT器件,本发明一实施例还提供了该器件的制备方法,包括以下步骤:
首先,选用Si衬底,将Si衬底依次置于丙酮、异丙酮、氢氟酸溶液中超声清洗,再将其放入双氧水和硫酸的混合溶液浸泡,最后放入氢氟酸浸泡后,用去离子水冲洗,氮气吹干。
接着,选用金属有机化学气相沉积工艺在Si衬底上生长AlGaN缓冲层。具体地,通入H2、NH3、镓源、铝源,AlGaN缓冲层的生长厚度为2μm,Al元素摩尔含量为7%。
继续在AlGaN缓冲层上生长GaN沟道层。通入H2、NH3、镓源,设置生长温度为920℃,压力为40Torr,H2流量为500sccm,NH3的流量为5000sccm,镓源流量为220sccm,生长厚度为8μm。
接着在GaN沟道层上沉积第一掩膜层,具体地,第一掩膜层选用氧化硅。刻蚀第一掩膜层形成势垒层生长窗口。
继续生长AlGaN势垒层。具体地,通入H2、NH3、镓源、铝源,生长温度设置为920℃,生长厚度为25nm,Al元素摩尔含量优选为25%。
刻蚀去除第一掩膜层,优选干法刻蚀工艺去除第一掩膜层。在AlGaN势垒层上沉积第二掩膜层,第二掩膜层优选氧化硅。刻蚀第二掩膜层形成N型掺杂GaN层生长窗口。
继续生长N型掺杂GaN层。具体地,通入H2、NH3、镓源,生长温度设置为920℃,压力为40Torr,H2流量为500sccm,NH3的流量为5000sccm,镓源流量为220sccm,生长厚度为25nm。此时,N型掺杂GaN层与AlGaN势垒层同层设置,位于AlGaN势垒层两侧。
刻蚀去除第二掩膜层,优选干法刻蚀工艺去除第一掩膜层。
沉积第三掩膜层,形成P型掺杂GaN层生长窗口。第三掩膜层优选氧化硅。
外延生长P型掺杂GaN层,具体地,通入H2、NH3、镓源,生长温度设置为920℃,生长厚度为45nm。
刻蚀去除第三掩膜层。沉积第四掩膜层,第四掩膜层优选氮化硅。旋涂光刻胶层,光刻形成栅极窗口,刻蚀栅极窗口处的第四掩膜层至目标厚度,该目标厚度优选25nm。
沉积Ti/Ni/Au金属组合,优选电子束蒸发工艺沉积法,设置真空度小于1.8×10- 3Pa,功率范围为200~1000W,蒸发速率为将沉积结束后的金属外延片置于丙酮溶液中浸泡20min,然后进行超声清洗,再用超纯水冲洗和氮气吹干,形成金属栅极。
继续旋涂光刻胶层,光刻形成栅极场板窗口。选用电子束蒸发工艺沉积法沉积Ti/Ni/Au金属组合。随后去除光刻胶层,形成连接至栅极的栅极场板结构。
沉积钝化层,该钝化层优选氮化硅。旋涂光刻胶层,通过软烘、曝光以及显影,形成源极和漏极窗口,随后利用电子束蒸发工艺淀积Ti/Ni/Au金属组合。设置真空度小于1.8×10-3Pa,功率范围为200~1000W,蒸发速率为之后将沉积有金属的外延片在丙酮溶液中浸泡去除光刻胶层,最后用超纯水冲洗和氮气吹干。
继续旋涂光刻胶层,通过软烘、曝光以及显影,形成源极场板窗口。继续选用电子束蒸发工艺淀积Ti/Ni/Au金属组合,将蒸发完源极场板金属的外延片在丙酮溶液中浸泡20min,然后进行超声清洗,再用超纯水冲洗和氮气吹干,最终获得连接至源极的源极场板。
接着通过PECVD工艺在300℃下沉积100nm~150nm的SiN作为钝化层。
最后对已形成源、漏、栅极的外延片表面进行光刻,获得加厚的电极图形,并采用电子束蒸发对电极进行加厚,完成如图1所示的器件制造。
上述实施例为本发明较佳的实施方式,但本发明的实施方式并不受上述实施例的限制,其他的任何未背离本发明的精神实质与原理下所作的改变、修饰、替代、组合、简化,均应为等效的置换方式,都包含在本发明的保护范围之内。

Claims (6)

1.多场板射频HEMT器件,其特征在于,包括:
衬底;
AlGaN缓冲层,位于衬底上;
GaN沟道层,位于AlGaN缓冲层上;
第一N型掺杂GaN层、AlGaN势垒层和第二N型掺杂GaN层同层依次排列设置于GaN沟道层上,N型掺杂GaN层的厚度等于AlGaN势垒层的厚度,所述AlGaN势垒层的Al组分选用20%~30%;
源极及连接至源极的源极场板,位于第一N型掺杂GaN层上;
漏极,位于第二N型掺杂GaN层上;
位于AlGaN势垒层上的栅极及分别连接至栅极两侧的第一栅极场板和第二栅极场板,所述第一栅极场板的一端连接至栅极一侧,其另一端延伸靠近所述源极;所述第二栅极场板的一端连接至栅极的另一侧,其另一端延伸靠近所述漏极;
其中,AlGaN势垒层的上表面并排设置有第一P型掺杂GaN层、第一钝化层以及第二P型掺杂GaN层,栅极位于第一钝化层上,第一栅极场板位于第一P型掺杂GaN层的上表面,第二栅极场板位于第二P型掺杂GaN层的上表面;源极场板的一端连接至源极,其另一端横跨栅极延伸至栅极场板靠近漏极一侧;所述第一P型掺杂GaN层及第二P型掺杂GaN层的厚度大于所述第一钝化层的厚度,所述第一钝化层的厚度为20nm~30nm;
源极及连接源极的源极场板与栅极及栅极场板之间,以及与所述第一P型掺杂GaN层朝向源极的侧壁之间设置有第二钝化层,漏极与所述第二栅极场板之间,以及与所述第二P型掺杂GaN层朝向漏极的侧壁之间设置有第二钝化层。
2.根据权利要求1的所述多场板射频HEMT器件,其特征在于,所述第一P型掺杂GaN层的厚度等于第二P型掺杂GaN层的厚度。
3.根据权利要求1或2的所述多场板射频HEMT器件,其特征在于,所述P型掺杂GaN层的厚度为40nm~50nm。
4.根据权利要求1或2的所述多场板射频HEMT器件,其特征在于,所述AlGaN势垒层的厚度为20nm~30nm。
5.根据权利要求1或2的所述多场板射频HEMT器件,其特征在于, AlGaN缓冲层的Al组分为5%~10%。
6.多场板射频HEMT器件的制备方法,其特征在于,包括以下步骤:
在衬底上依次外延生长AlGaN缓冲层和GaN沟道层;
在所述GaN沟道层上沉积第一掩膜层,形成第一掩膜图案;
在GaN沟道层上的第一掩膜图案中外延生长AlGaN势垒层,所述AlGaN势垒层的Al组分选用20%~30%;
沉积第二掩膜层,形成位于所述AlGaN势垒层两端的第二掩膜图案,刻蚀去除所述第一掩膜图案;
在第二掩膜图案中外延生长第一N型掺杂GaN层和第二N型掺杂GaN层,刻蚀去除所述第二掩膜图案,N型掺杂GaN层的厚度等于AlGaN势垒层的厚度;
在所述AlGaN势垒层上沉积第三掩膜层,形成间隔布置的第一P型掺杂GaN层生长窗口和第二P型掺杂GaN层生长窗口;
在所述P型掺杂GaN层生长窗口外延生长第一P型掺杂GaN层和第二P型掺杂GaN层,刻蚀去除第三掩膜层;
沉积第四掩膜层,形成位于第一P型掺杂GaN层和第二P型掺杂GaN层之间的栅极生长窗口,刻蚀该栅极生长窗口处的第四掩膜层至目标厚度,形成第一钝化层,第一P型掺杂GaN层、第一钝化层以及第二P型掺杂GaN层并排设置于AlGaN势垒层的上表面;
沉积栅极金属;
形成栅极场板窗口,沉积栅极场板金属,所述栅极场板金属包括连接至栅极的第一栅极场板和第二栅极场板;
沉积第二钝化层,形成源极和漏极窗口;
沉积源极和漏极金属;
形成源极场板窗口,沉积源极场板金属,所述源极场板金属的一端连接至源极,其另一端横跨栅极延伸至栅极场板靠近漏极一侧;其中,所述第一栅极场板的一端连接至栅极,其另一端延伸靠近所述源极;所述第二栅极场板的一端连接至栅极,另一端延伸靠近所述漏极;
加厚第二钝化层;
其中,第一N型掺杂GaN层、AlGaN势垒层和第二N型掺杂GaN层同层依次排列设置于GaN沟道层上;源极及连接至源极的源极场板,位于第一N型掺杂GaN层上;漏极位于第二N型掺杂GaN层上;源极及连接至源极的源极场板,位于第一N型掺杂GaN层上;漏极位于第二N型掺杂GaN层上;
栅极及连接至栅极的第一栅极场板和第二栅极场板位于AlGaN势垒层上;
栅极位于第一钝化层上,第一栅极场板位于第一P型掺杂GaN层的上表面,第二栅极场板位于第二P型掺杂GaN层的上表面;所述第一P型掺杂GaN层及第二P型掺杂GaN层的厚度大于所述第一钝化层的厚度,所述第一钝化层的厚度为20nm~30nm;
源极及连接源极的源极场板与栅极及栅极场板之间,以及与所述第一P型掺杂GaN层朝向源极的侧壁之间设置有第二钝化层;漏极与所述第二栅极场板之间,以及与所述第二P型掺杂GaN层朝向漏极的侧壁之间设置有第二钝化层。
CN202110510963.6A 2021-05-11 2021-05-11 多场板射频hemt器件及其制备方法 Active CN113257896B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110510963.6A CN113257896B (zh) 2021-05-11 2021-05-11 多场板射频hemt器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110510963.6A CN113257896B (zh) 2021-05-11 2021-05-11 多场板射频hemt器件及其制备方法

Publications (2)

Publication Number Publication Date
CN113257896A CN113257896A (zh) 2021-08-13
CN113257896B true CN113257896B (zh) 2024-06-18

Family

ID=77222815

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110510963.6A Active CN113257896B (zh) 2021-05-11 2021-05-11 多场板射频hemt器件及其制备方法

Country Status (1)

Country Link
CN (1) CN113257896B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117059660B (zh) * 2023-08-07 2024-05-28 湖北九峰山实验室 一种GaN基HEMT器件及其制备方法和应用

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104934476A (zh) * 2014-03-19 2015-09-23 株式会社东芝 半导体装置及其制造方法
CN107068748A (zh) * 2015-10-28 2017-08-18 晶元光电股份有限公司 半导体功率元件
CN107680999A (zh) * 2016-08-01 2018-02-09 晶元光电股份有限公司 高功率半导体元件
CN111403480A (zh) * 2020-03-21 2020-07-10 中山市华南理工大学现代产业技术研究院 一种高压AlGaN/GaN HEMT器件及其制备方法
CN111952177A (zh) * 2020-08-20 2020-11-17 中国科学院半导体研究所 Hemt器件及其制作方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009073866A1 (en) * 2007-12-07 2009-06-11 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Gate after diamond transistor
JP5367429B2 (ja) * 2009-03-25 2013-12-11 古河電気工業株式会社 GaN系電界効果トランジスタ
JP5530682B2 (ja) * 2009-09-03 2014-06-25 パナソニック株式会社 窒化物半導体装置
JP5825018B2 (ja) * 2011-09-29 2015-12-02 富士通株式会社 化合物半導体装置及びその製造方法
US9647075B2 (en) * 2015-09-16 2017-05-09 Nxp Usa, Inc. Segmented field plate structure
JP6977449B2 (ja) * 2017-09-27 2021-12-08 住友電気工業株式会社 電界効果トランジスタの製造方法及び電界効果トランジスタ
US20200219871A1 (en) * 2019-01-07 2020-07-09 Semiconductor Components Industries, Llc Electronic Device Including a HEMT Including a Buried Region
CN112670341B (zh) * 2020-12-23 2023-08-15 广东省科学院半导体研究所 增强型功率半导体器件结构及其制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104934476A (zh) * 2014-03-19 2015-09-23 株式会社东芝 半导体装置及其制造方法
CN107068748A (zh) * 2015-10-28 2017-08-18 晶元光电股份有限公司 半导体功率元件
CN107680999A (zh) * 2016-08-01 2018-02-09 晶元光电股份有限公司 高功率半导体元件
CN111403480A (zh) * 2020-03-21 2020-07-10 中山市华南理工大学现代产业技术研究院 一种高压AlGaN/GaN HEMT器件及其制备方法
CN111952177A (zh) * 2020-08-20 2020-11-17 中国科学院半导体研究所 Hemt器件及其制作方法

Also Published As

Publication number Publication date
CN113257896A (zh) 2021-08-13

Similar Documents

Publication Publication Date Title
CN106783558B (zh) 一种低导通电阻氢终端金刚石场效应晶体管及其制备方法
CN105762078A (zh) GaN基纳米沟道高电子迁移率晶体管及制作方法
CN107393959A (zh) 基于自对准栅的GaN超高频器件及制作方法
CN112635544B (zh) 具有偶极子层的增强型AlGaN-GaN垂直型超结HEMT及其制备方法
CN110429127B (zh) 一种氮化镓晶体管结构及其制备方法
CN113178480B (zh) 具有栅漏复合阶梯场板结构的增强型hemt射频器件及其制备方法
CN113257896B (zh) 多场板射频hemt器件及其制备方法
CN111682064B (zh) 高性能MIS栅增强型GaN基高电子迁移率晶体管及其制备方法
WO2022165884A1 (zh) 一种新型增强型GaN HEMT器件结构
CN114883407B (zh) 基于Fin-FET栅结构HEMT及其制作方法
WO2021012340A1 (zh) 一种具有分割子器件的GaN高电子迁移率晶体管及其制造方法
CN111509042A (zh) 一种MIS结构GaN高电子迁移率晶体管及其制备方法
CN106449737A (zh) 低接触电阻型GaN基器件及其制作方法
CN111613668B (zh) 增强型GaN基MIS-HEMT器件及其制备方法
CN113257901A (zh) 栅极空气腔结构射频hemt器件及其制备方法
CN114447113A (zh) 基于栅下图形化的新型Fin结构GaN HEMT器件及其制备方法
CN113823557A (zh) 一种hemt器件及其制备方法
CN112885899A (zh) 一种自对准低欧姆接触电阻GaN HEMT器件及其制造方法
CN111463273A (zh) 一种基于氮化镓异质结外延的长关型hemt器件及其制备方法
CN111739800A (zh) 一种SOI基凹栅增强型GaN功率开关器件的制备方法
CN112825330A (zh) 一种高线性度复合栅结构的GaN晶体管器件及其制备方法
CN113270494B (zh) 双渐变沟道氮化镓基垂直结构射频器件及其制备方法
CN114883396B (zh) 一种凹陷式Fin-JFET栅结构HEMT及制作方法
CN113257911B (zh) 含Sc掺杂的源空气桥结构GaN射频HEMT及其制备方法
CN112768508B (zh) 背栅全控型AlGaN/GaN异质结增强型功率HEMT器件及制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant