CN113078063B - 一种降低异质结双极晶体管b-c结电容的结构及制作方法 - Google Patents
一种降低异质结双极晶体管b-c结电容的结构及制作方法 Download PDFInfo
- Publication number
- CN113078063B CN113078063B CN202110240235.8A CN202110240235A CN113078063B CN 113078063 B CN113078063 B CN 113078063B CN 202110240235 A CN202110240235 A CN 202110240235A CN 113078063 B CN113078063 B CN 113078063B
- Authority
- CN
- China
- Prior art keywords
- line width
- photoresist
- window
- opening
- passivation layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 46
- 239000010953 base metal Substances 0.000 claims abstract description 28
- 238000002161 passivation Methods 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 claims abstract description 18
- 239000011248 coating agent Substances 0.000 claims abstract description 12
- 238000000576 coating method Methods 0.000 claims abstract description 12
- 238000000151 deposition Methods 0.000 claims abstract description 4
- 238000005530 etching Methods 0.000 claims abstract description 4
- 239000002184 metal Substances 0.000 claims description 18
- 238000011161 development Methods 0.000 claims description 6
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 5
- 238000001816 cooling Methods 0.000 claims description 3
- 239000008367 deionised water Substances 0.000 claims description 3
- 229910021641 deionized water Inorganic materials 0.000 claims description 3
- 238000001704 evaporation Methods 0.000 claims description 3
- 230000008020 evaporation Effects 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 3
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 2
- 238000004140 cleaning Methods 0.000 claims description 2
- 238000002360 preparation method Methods 0.000 claims 1
- 230000010355 oscillation Effects 0.000 abstract description 6
- 230000000694 effects Effects 0.000 abstract description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract 1
- 239000010931 gold Substances 0.000 abstract 1
- 229910052737 gold Inorganic materials 0.000 abstract 1
- 230000000052 comparative effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 4
- 238000013461 design Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66242—Heterojunction transistors [HBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42304—Base electrodes for bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
本发明公开了一种降低异质结双极晶体管b‑c结电容的结构及制作方法，是在制作基极金属时，首先在芯片结构上涂覆第一光阻并曝光、显影形成第一窗口，然后涂覆第二光阻，通过微缩、回流工艺缩小第一窗口的线宽后蚀刻第一窗口内的钝化层形成第一开口，去除光阻后涂覆第三光阻并曝光、显影形成位于第一开口上的第二窗口，且使得第二窗口的线宽比第一开口大，然后沉积金属于第二窗口和第一开口内形成基极金属，去除光阻。本发明形成了底部线宽小于顶部线宽的基极金属结构，在不增加基极电阻的情况下，减小b‑c结面积，达到减小b‑c结电容的效果，从而提高最高振荡频率。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种降低异质结双极晶体管b-c结电容的结构及制作方法。
背景技术
随着HBT技术的发展，对高频参数提出更高的需求。高频参数主要有两个，一是电流增益截止频率(ft)；二是最高振荡频率(fmax)。最高振荡频率(fmax)与基极电阻(Rb)和b-c结电容(Cbc)的乘积成反比，因此为了提高最高振荡频率(fmax)，必须减小b-c结电容(Cbc)和基极电阻(Rb)。减小b-c结电容(Cbc)传统方法是直接通过光刻的方法减小基极金属宽度(WB)，以减小BC结面积(Abc)，达到减小b-c结电容(Cbc)的效果；但基极金属宽度(WB)的减小会导致基极电阻Rb增大，这对于器件的电流增益截止频率(ft)和最高振荡频率(fmax)都有不利的影响。
发明内容
本发明的目的在于克服现有技术存在的不足，提供一种降低异质结双极晶体管b-c结电容的结构及制作方法。
为了实现以上目的，本发明的技术方案为：
一种降低异质结双极晶体管b-c结电容的制作方法，是于已完成部分制程的芯片结构上制作基极金属，所述已完成部分制程的芯片结构包括外延层和设于外延层上的钝化层，所述基极金属的制作包括以下步骤：
1)于芯片结构上涂覆厚度为0.5～1.0μm的第一光阻，通过曝光和显影形成具有第一线宽的第一窗口；
2)涂覆厚度为0.3～0.5μm的第二光阻，于85～105℃下加热1～3min；
3)采用温度为90～120℃的去离子水清洗后，所述第一窗口的线宽缩小至第二线宽；
4)于120～150℃下烘烤30～60min后自然冷却，所述第一窗口的线宽缩小至第三线宽；
5)蚀刻去除所述第一窗口内的钝化层得到具有第三线宽的第一开口，去除光阻；
6)涂覆第三光阻，通过曝光和显影形成位于第一开口上的第二窗口，且第二窗口的线宽比第一开口的线宽大；
7)沉积金属于第二窗口和第一开口内形成基极金属，去除光阻。
可选的，所述已完成部分制程的芯片结构还包括设于外延层上的发射极结构，所述发射极结构包括发射极平台和发射极金属，所述钝化层沉积于所述发射极金属之后。
可选的，所述钝化层的材料是SiN或SiO2，厚度为20～80nm。
可选的，第一光阻是正性光阻AR80，所述第二光阻是R200光阻。
可选的，所述第二窗口的线宽比所述第一开口的线宽大0.4μm以上。
可选的，所述基极金属是采用蒸镀工艺依次沉积Pt/Ti/Pt/Au/Ti，各个金属组分的厚度为10～500nm。
可选的，所述第一线宽为0.4～0.5μm，所述第二线宽为0.3～0.35μm，所述第三线宽为0.22～0.28μm。
可选的，步骤1)中，所述第一光阻采用I-line光刻机进行曝光，然后采用浓度为2％～2.5％的TMAH显影液进行显影。
一种由上述制作方法制作的降低异质结双极晶体管b-c结电容的结构，其特征在于：包括外延层、钝化层、发射极结构和基极金属，发射极结构设于外延层上，钝化层覆盖外延层和发射极结构；钝化层于外延层上设有第一开口，第一开口的线宽为0.22～0.28μm，基极金属设于第一开口内并延伸至覆盖第一开口两侧的钝化层表面。
本发明的有益效果为：
1)通过双线宽基极金属的设置，在不增加基极电阻Rb的情况下，减小b-c结面积(Abc)，达到减小b-c结电容(Cbc)的效果，从而提高最高振荡频率(fmax)；
2)通过第二光阻的微缩+回流的工艺缩小了现有工艺所能形成的光阻窗口线宽，从而可以得到小尺寸的基极金属底部线宽，而不改变基极金属顶部线宽，尺寸可控性强，适于实际生产应用。
附图说明
图1为实施例1的工艺流程图；
图2为实施例1得到的异质结双极晶体管结构的示意图；
图3为对比例得到的异质结双极晶体管结构的示意图。
具体实施方式
以下结合附图和具体实施例对本发明做进一步解释。本发明的各附图仅为示意以更容易了解本发明，其具体比例可依照设计需求进行调整。文中所描述的图形中相对元件的上下关系以及正面/背面的定义，在本领域技术人员应能理解是指构件的相对位置而言，因此皆可以翻转而呈现相同的构件，此皆应同属本说明书所揭露的范围。
实施例1
参考图1的工艺流程图，以形成0.25μm左右底部线宽的基极金属为例，具体说明一种降低异质结双极晶体管b-c结电容的制作方法：
首先，提供已完成部分制程的芯片结构，包括外延层1、发射极结构(发射极平台2和发射极金属3)和钝化层4。上述结构的工艺参考已知工艺，其中在制作完成发射极金属3之后，使用PVCVD沉积1层20～80nm的SiN或者SO2作为钝化层4，得到的结构如图1a所示；
然后，于芯片结构上涂覆厚度为0.5～1.0μm的第一光阻5，第一光阻5为正性光阻AR80(来自东京应化)，采用I-line光刻机进行曝光，采用TMAH(浓度2.38％)显影液进行显影得到具有0.45±0.05μm的第一线宽a的第一窗口51，得到的结构如图1b；
采用旋涂方式涂上一层0.3～0.5μm的第二光阻6，第二光阻6为R200光阻(来自安智)；然后使用热板进行加热反应(温度在85～105℃，时间在1min～3min)，采用热板进行烘烤后，R200与下方的第一光阻5产生反应，形成一层0.05～0.075μm的不溶于水的反应层附着于第一光阻5表面，未与第一光阻5接触的R200不产生反应；采用温度在90～120℃的去离子水，经过水洗后R200溶于水，开口区域显开，而第一窗口51区域四周的第二光阻6由于形成不溶于水物质，使第一窗口51缩小至0.3～0.35μm的第二线宽；采用烤箱进行烘烤(温度在120～150℃，时间30～60min)，回流动作使原先呈梯形的光阻产生轻微的流动，使得表面的尖角形成圆角，同时底部光阻轻微向侧边流动约0.025μm，从而自然冷却后将第一窗口51缩小至0.25μm±0.03μm的第三线宽b，得到的结构如图1c；
采用湿法或干法蚀刻方式将第一窗口51内的钝化层4去除，蚀刻停止方式不限于抓取结束点或控制时间等方式，得到同样具有第三线宽b的第一开口41，然后采用例如NMP等有机溶剂去除第一光阻5和附着于第一光阻5上的第二光阻6，得到的结构如图1d；
涂覆第三光阻7，第三光阻可以是正性光阻或负性光阻，通过曝光和显影形成位于第一开口41上的第二窗口71，第二窗口71具有第四线宽c，第四线宽c比第三线宽b大，最优的，第一开口41位于第二窗口71的正中间，且第四线宽c比第三线宽b大0.4μm以上，可根据实际对基极金属宽度的需求进行调整，得到的结构如图1e；
进行基极金属8蒸镀，使用金属组分为Pt/Ti/Pt/Au/Ti，各个金属组分的厚度在10～500nm，具体厚度根据设计需求调节，然后去除第三光阻7，得到于第一开口41与外延层1接触的基极金属8，结构如图1f。
参考图2，得到的异质结双极晶体管结构，包括外延层1、发射极结构(发射极平台2和发射极金属3)、钝化层4和基极金属8。发射极平台2和发射极金属3设于外延层1上，钝化层4覆盖外延层1和发射极结构；钝化层4于外延层1上设有第一开口41，基极金属8设于第一开口41内并延伸至覆盖第一开口41两侧的钝化层4表面，即得到的基极金属8具有底部线宽b(同第三线宽)以及顶部线宽c(同第四线宽)。本实施例中，是基极-发射极-基极结构(2B1E)，以基极金属8的底部边缘与顶部边缘的距离为x(即x＝(c-b)/2)，发射极平台2的线宽为d，基极顶部金属到基极平台边缘的距离为e，基极底部金属到发射极平台的距离为f，则b-c结宽度为2(e+c+f-x)+d。
此外，还有其他习知的后续工艺不加以赘述。
对比例
参考图3，直接通过一步光阻于钝化层4上形成线宽为c的第二开口42，然后沉积基极金属8’得到的结构。图中，基极金属8’的底部线宽和顶部线宽相同，均与实施例1的顶部线宽c相同(不影响基极电阻Rb)；同样的，发射极平台2的线宽为d，基极顶部金属到基极平台边缘的距离为e，基极底部金属到发射极平台的距离为f(这个距离会影响产品可靠度，因此对比例和实施例1相同)，则b-c结宽度为2(e+c+f)+d。
可见相对于对比例，实施例1在不对基极电阻Rb造成影响的前提下，b-c结宽度减小了2x，从而减小了b-c结面积，达到减小b-c结电容(Cbc)的效果。
此外，可以预见的，对于发射极-基极-发射极结构具有同样的效果。
上述实施例仅用来进一步说明本发明的一种降低异质结双极晶体管b-c结电容的结构及制作方法，但本发明并不局限于实施例，凡是依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均落入本发明技术方案的保护范围内。
Claims (8)
1.一种降低异质结双极晶体管b-c结电容的制作方法，其特征在于：于已完成部分制程的芯片结构上制作基极金属；所述已完成部分制程的芯片结构包括外延层，以及设于外延层上的钝化层和发射极结构，所述发射极结构包括发射极平台和发射极金属，所述钝化层沉积于所述发射极金属之后；所述基极金属的制作包括以下步骤：
1)于芯片结构上涂覆厚度为0.5～1.0μm的第一光阻，通过曝光和显影形成具有第一线宽的第一窗口；
2)涂覆厚度为0.3～0.5μm的第二光阻，于85～105℃下加热1～3min；
3)采用温度为90～120℃的去离子水清洗后，所述第一窗口的线宽缩小至第二线宽；
4)于120～150℃下烘烤30～60min后自然冷却，所述第一窗口的线宽缩小至第三线宽；
5)蚀刻去除所述第一窗口内的钝化层得到具有第三线宽的第一开口，去除光阻；
6)涂覆第三光阻，通过曝光和显影形成位于第一开口上的第二窗口，且第二窗口的线宽比第一开口的线宽大；
7)沉积金属于第二窗口和第一开口内形成基极金属，去除光阻。
2.根据权利要求1所述的制作方法，其特征在于：根据权利要求1所述的制作方法，其特征在于：所述钝化层的材料是SiN或SiO2，厚度为20～80nm。
3.根据权利要求1所述的制作方法，其特征在于：第一光阻是正性光阻AR80，所述第二光阻是R200光阻。
4.根据权利要求1所述的制作方法，其特征在于：所述第二窗口的线宽比所述第一开口的线宽大0.4μm以上。
5.根据权利要求1所述的制作方法，其特征在于：所述基极金属是采用蒸镀工艺依次沉积Pt/Ti/Pt/Au/Ti，各个金属组分的厚度为10～500nm。
6.根据权利要求1所述的制作方法，其特征在于：所述第一线宽为0.4～0.5μm，所述第二线宽为0.3～0.35μm，所述第三线宽为0.22～0.28μm。
7.根据权利要求6所述的制作方法，其特征在于：步骤1)中，所述第一光阻采用I-line光刻机进行曝光，然后采用浓度为2％～2.5％的TMAH显影液进行显影。
8.一种由权利要求1～7任一项所述制作方法制作的降低异质结双极晶体管b-c结电容的结构，其特征在于：包括外延层、钝化层、发射极结构和基极金属，发射极结构设于外延层上，钝化层覆盖外延层和发射极结构；钝化层于外延层上设有第一开口，第一开口的线宽为0.22～0.28μm，基极金属设于第一开口内并延伸至覆盖第一开口两侧的钝化层表面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110240235.8A CN113078063B (zh) | 2021-02-08 | 2021-02-08 | 一种降低异质结双极晶体管b-c结电容的结构及制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110240235.8A CN113078063B (zh) | 2021-02-08 | 2021-02-08 | 一种降低异质结双极晶体管b-c结电容的结构及制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113078063A CN113078063A (zh) | 2021-07-06 |
| CN113078063B true CN113078063B (zh) | 2022-08-05 |
Family
ID=76609911
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110240235.8A Active CN113078063B (zh) | 2021-02-08 | 2021-02-08 | 一种降低异质结双极晶体管b-c结电容的结构及制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113078063B (zh) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5716859A (en) * | 1995-12-22 | 1998-02-10 | The Whitaker Corporation | Method of fabricating a silicon BJT |
| US6444535B1 (en) * | 2001-05-09 | 2002-09-03 | Newport Fab, Llc | Method to reduce emitter to base capacitance and related structure |
| JP2006294700A (ja) * | 2005-04-06 | 2006-10-26 | Toshiba Corp | ヘテロ接合バイポーラトランジスタ |
| CN104900503B (zh) * | 2015-04-28 | 2018-05-01 | 厦门市三安集成电路有限公司 | 一种高离子迁移率晶体管的t型栅的制作方法 |
| CN106783570B (zh) * | 2016-12-28 | 2019-10-11 | 成都海威华芯科技有限公司 | 一种高电子迁移率晶体管t型栅的制作方法 |
-
2021
- 2021-02-08 CN CN202110240235.8A patent/CN113078063B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN113078063A (zh) | 2021-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6368929B1 (en) | Method of manufacturing a semiconductor component and semiconductor component thereof | |
| CN115714137A (zh) | 异质结双极晶体管结构及其形成方法 | |
| CN113078063B (zh) | 一种降低异质结双极晶体管b-c结电容的结构及制作方法 | |
| CN106298513B (zh) | 一种hbt制造方法 | |
| CN115621125A (zh) | 异质结双极晶体管结构的形成方法 | |
| JP5519340B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| CN105977146A (zh) | 一种利用常规光刻技术实现深亚微米t型栅的制备方法 | |
| TW506020B (en) | Hetero-bipolar transistor with T-formed emitter-terminal-contact and its production | |
| US6492664B2 (en) | Heterojunction bipolar transistor with reduced offset voltage | |
| CN209785942U (zh) | 异质接面双极性晶体管 | |
| JP5491233B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| US11791404B2 (en) | Bipolar transistor and method for forming the same | |
| CN107910363B (zh) | 一种异质结双极晶体管基极基座使用单层光罩蚀刻方法 | |
| JP2001230261A (ja) | 半導体装置及びその製造方法 | |
| JP3279269B2 (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JPS647509B2 (zh) | ||
| JP3321229B2 (ja) | 半導体装置 | |
| JPH047099B2 (zh) | ||
| KR20210058620A (ko) | 이종접합 바이폴라 트랜지스터 | |
| JPH0653249A (ja) | 半導体装置の製造方法 | |
| JPH0661246A (ja) | 半導体装置の製造方法 | |
| JPH03205831A (ja) | バイポーラトランジスタ | |
| WO2018121369A1 (zh) | 一种化合物半导体晶体管及具有该晶体管的功率放大器 | |
| JPH06132297A (ja) | 半導体装置の製造方法 | |
| JPS6346583B2 (zh) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |