CN110707150B - 一种双t型纳米栅及其制备方法 - Google Patents
一种双t型纳米栅及其制备方法 Download PDFInfo
- Publication number
- CN110707150B CN110707150B CN201911107664.7A CN201911107664A CN110707150B CN 110707150 B CN110707150 B CN 110707150B CN 201911107664 A CN201911107664 A CN 201911107664A CN 110707150 B CN110707150 B CN 110707150B
- Authority
- CN
- China
- Prior art keywords
- gate
- layer
- double
- grid
- silicon nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 9
- 238000002161 passivation Methods 0.000 claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 71
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 50
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 49
- 229920002120 photoresistant polymer Polymers 0.000 claims description 43
- 238000010894 electron beam technology Methods 0.000 claims description 42
- 235000012239 silicon dioxide Nutrition 0.000 claims description 34
- 239000000377 silicon dioxide Substances 0.000 claims description 34
- 238000005530 etching Methods 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 14
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 238000001259 photo etching Methods 0.000 claims description 9
- 150000003377 silicon compounds Chemical class 0.000 claims description 9
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 6
- 238000000576 coating method Methods 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 238000001704 evaporation Methods 0.000 claims description 4
- 239000007788 liquid Substances 0.000 claims description 4
- 230000009977 dual effect Effects 0.000 claims 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims 3
- GNFTZDOKVXKIBK-UHFFFAOYSA-N 3-(2-methoxyethoxy)benzohydrazide Chemical compound COCCOC1=CC=CC(C(=O)NN)=C1 GNFTZDOKVXKIBK-UHFFFAOYSA-N 0.000 claims 1
- 230000003071 parasitic effect Effects 0.000 abstract description 11
- 238000004377 microelectronic Methods 0.000 abstract description 2
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 12
- 239000004926 polymethyl methacrylate Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 11
- PGMYKACGEOXYJE-UHFFFAOYSA-N pentyl acetate Chemical compound CCCCCOC(C)=O PGMYKACGEOXYJE-UHFFFAOYSA-N 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 230000007797 corrosion Effects 0.000 description 7
- 238000005260 corrosion Methods 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- 238000001035 drying Methods 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- NTIZESTWPVYFNL-UHFFFAOYSA-N Methyl isobutyl ketone Chemical compound CC(C)CC(C)=O NTIZESTWPVYFNL-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 229910003460 diamond Inorganic materials 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 229910021389 graphene Inorganic materials 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- FRIKWZARTBPWBN-UHFFFAOYSA-N [Si].O=[Si]=O Chemical compound [Si].O=[Si]=O FRIKWZARTBPWBN-UHFFFAOYSA-N 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28537—Deposition of Schottky electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
- H01L21/28581—Deposition of Schottky electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
- H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明涉及微电子器件技术领域，具体公开一种双T型纳米栅及其制备方法。所述双T型纳米栅生长在具有介质钝化层的基片上，所述介质钝化层包括底层介质钝化层和顶层介质钝化层；所述双T型纳米栅自下而上依次包括栅根、栅腰和栅帽；其中，所述栅根穿过介质钝化层生长于基片上，且栅根与底层介质钝化层不接触，所述栅腰的下表面与顶层介质钝化层的上表面接触。本发明提供的双T型纳米栅栅根和栅帽悬空，不与介质钝化层接触，栅腰覆盖在顶层介质钝化层上，增加了双T型栅的稳定性，而且，双T型结构增加了栅帽与介质钝化层之间的距离，有利于进一步减小寄生电容，同时避免了没有介质承托造成的栅剥离时的倒栅，达到了提升器件的频率特性的目的。
Description
技术领域
本发明涉及微电子器件技术领域，尤其涉及一种双T型纳米栅及其制备方法。
背景技术
高电子迁移率晶体管(HEMT)器件的性能与器件的加工工艺紧密相关，尤其栅线条的制作对器件起决定性作用。栅长越小，器件的电流截止频率(fT)越高，器件的噪声系数也越小，人们通过不断减小HEMT器件的栅长来得到更好特性的器件。目前国内外先进GaAs、InP、GaN器件的栅长已经缩小到100nm以内的水平，但是，随着栅长缩短，栅电阻增加，栅电阻的增加成为制约小尺寸器件性能提升的重要因素之一。为了解决栅电阻增加的问题，通常在栅金属的顶部制作一个尺寸大一些的金属截面，从而形成T型栅。T型栅可以有效地降低栅长和栅电阻，是提高晶体管工作频率和工作电压的核心工艺。
由于T型栅为顶部宽底部窄的结构，因此，随着T型栅栅长的进一步减少，栅根的承重能力逐渐降低，T型栅容易出现倾倒。为了保证T型栅的稳定性，一般多采用介质做掩膜，即在基片上沉积一层氮化硅，然后经刻蚀、蒸发栅金属，得到T型栅。这种有介质辅助支撑的T型栅机械稳定，T型栅不容易倒塌。但是，介质的引入增大了栅源间的寄生电容，同时也削弱了高频性能。
发明内容
针对现有工艺制备的介质辅助T型纳米栅寄生电容较高的问题，本发明提供一种双T型纳米栅及其制备方法。
针对上述技术问题，本发明提供一种双T型纳米栅；
以及，一种双T型纳米栅的制备方法。
本发明实施例的第一方面提供一种双T型纳米栅，生长在具有双层介质钝化层的基片上，所述双层介质钝化层包括直接生长于基片上表面的底层介质钝化层，以及生长于底层介质钝化层上的顶层介质钝化层。所述双T型纳米栅自下而上依次包括栅根、栅腰和栅帽；述栅帽的宽度大于所述栅腰的宽度，所述栅腰的宽度大于所述栅根的宽度；其中，栅腰和栅根形成第一级T型栅，栅腰和栅帽形成第二级T型栅，所述栅根穿过介质钝化层生长于基片上，且栅足与底层介质钝化层不接触，所述栅腰的下表面与顶层介质钝化层的上表面接触。
可选的，所述底层介质钝化层为二氧化硅层，所述顶层介质钝化层为氮化硅层。
采用上述技术方案所产生的有益效果在于：本发明提供的双T型栅，生长于具有双层介质钝化层的基片上，栅根和栅帽悬空，不与介质钝化层接触，可有效减少栅极电阻和寄生电容；栅腰覆盖在顶层介质钝化层上，增加了双T型栅的稳定性，而且，双T型结构增加了栅帽与介质钝化层之间的距离，有利于进一步减小寄生电容。因此本发明提供的双T型栅，既避免了没有介质承托造成的栅剥离时的倒栅，还可以显著减小栅寄生电容，达到了提升器件的频率特性的目的。
本发明实施例的第二方面提供一种双T型纳米栅的制备方法，包括以下步骤：
步骤a，在基片的上表面自下而上依次生长二氧化硅层和氮化硅层；
步骤b，在所述氮化硅层上涂布电子束光刻胶层，曝光，显影，得到光刻图形；
步骤c，刻蚀光刻图形的窗口下方的氮化硅层，直至露出二氧化硅层，形成条形栅槽；
步骤d，利用硅化合物的腐蚀液对形成了条形栅槽的二氧化硅层和氮化硅层进行腐蚀，得到栅根窗口；其中，所述硅化合物的腐蚀液对二氧化硅和氮化硅的腐蚀速率的比值大于预设值；
步骤e，去除电子束光刻胶层，露出氮化硅层；
步骤f，在露出氮化硅层的基片涂布2-3层电子束光刻胶，曝光，显影，得到栅电极窗口；其中，所述栅电极窗口中上层光刻胶的窗口宽度大于下层光刻胶的窗口宽度
步骤g，蒸发栅金属并剥离，得到双T型纳米栅。
可选的，所述二氧化硅层的厚度为20-200nm。
可选的，所述氮化硅层的厚度为20-100nm。
可选的，步骤b中，所述电子束光刻胶层的厚度为50-300nm。
可选的，所述二氧化硅层和氮化硅层的总厚度等于预设的双T型纳米栅的栅根高度。
可选的，所述氮化硅层的厚度不大于预设的双T型纳米栅的栅根高度的1/2。
可选的，步骤f中，所述电子束光刻胶的总厚度不小于预设的双T型纳米栅总高度的1.5倍。
可选的，步骤f中，与所述氮化硅层直接接触的底层电子束光刻胶的厚度等于预设的双T型纳米栅的栅腰高度。
可选的，步骤d中，所述预设值为3:1。
可选的，步骤c中，在刻蚀停止后，所述二氧化硅层的剩余厚度为10-15nm。
可选的，步骤b中，所述电子束光刻胶为PMMA或ZEP520。
可选的，步骤b中，当电子束光刻胶为ZEP520时，曝光剂量为100-400μc/cm2。
可选的，步骤b中，当电子束光刻胶为PMMA时，曝光剂量为400-1000μc/cm2。
可选的，当所述基片为外延片时，所述外延片的材料为掺杂Si、掺杂SiC、金刚石、金刚石、Ga2O3、GaAs、InP、GaN、AlN、石墨烯、MOS2、AlGaN/GaN、InAlN/GaN、AlN/GaN、AlGaN/GaAs或InGaAs/InP。
可选的，所述栅金属为能与半导体形成肖特基接触的金属组合物。
可选的，所述栅金属为Ni/Au、Ti/Pt/Au或Ti/Au。
可选的，所述二氧化硅层和氮化硅层通过PECVD、LPCVD或ALD技术制备得到。
可选的，步骤e中，所述电子束光刻胶为PMMA/PMMA-MAA或者ZEP/PMGI等双层胶，或者PMMA/PMMA-MAA/PMMA或者ZEP/PMGI/ZEP等三层胶。
采用上述技术方案所产生的有益效果在于：本发明提供的双T型纳米栅的制备方法，在基片上生长二氧化硅-氮化硅双层介质结构，利用湿法腐蚀过程中SiN的腐蚀速率远低于SiO2，通过控制湿法腐蚀的条件，形成合适的侧蚀深度和高度，以便后续得到较小尺寸的栅根和较大尺寸的介质空洞；然后经过电子束曝光工艺制备得到栅腰和栅帽窗口，经过栅蒸发剥离后，形成栅帽和栅根悬空，栅腰覆盖于氮化硅介质钝化层上的双T型栅结构，不但解决了T型栅剥离时容易出现的倒栅问题，同时也有效减小了栅寄生电容，显著改善了器件的频率特性。
本发明提供的制备方法采用电子束曝光、湿法腐蚀、干法刻蚀等工艺相结合的方法，通过控制介质层的结构，并合理设置光刻图形的曝光剂量和湿法腐蚀时间，制备得到栅帽、栅根悬空的双T型栅，显著降低了器件的寄生电容，且工艺简单易行，提高了双T型栅的机械强度和器件成品率，降低了生产成本。
附图说明
图1为本发明实施例中制备的器件的结构示意图；
图2为本发明实施例中经过步骤1处理后的器件的结构示意图；
图3为本发明实施例中经过步骤2处理后的器件的结构示意图；
图4为本发明实施例中经过步骤3处理后的器件的结构示意图；
图5为本发明实施例中经过步骤4处理后的器件的结构示意图；
图6为本发明实施例中经过步骤5处理后的器件的结构示意图；
图7为本发明实施例中经过步骤6处理后的器件的结构示意图；
图8为本发明实施例中经过步骤7处理后的器件的结构示意图；
图9为本发明实施例中经过步骤8处理后的器件的结构示意图；
图10为本发明实施例中经过步骤9处理后的器件的结构示意图；
图11为本发明实施例中经过步骤10处理后的器件的结构示意图；
其中，101、半导体晶圆；102、二氧硅层；103、氮化硅层；104、电子束光刻胶；105、光刻图形窗口；106、条形栅槽；107、栅根窗口；108、底层电子束光刻胶；109、顶层电子束光刻胶；110、栅电极窗口；111、金属样品；112、双T型纳米栅；11121、栅帽；1122、栅腰；1123栅根。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
下面结合附图和具体实施方式对本发明作进一步详细的说明。
一个实施例中，参见图1，本发明实施例提供一种双T型纳米栅112，包括栅帽1121、栅腰1122和栅根1123，栅帽1121的宽度大于所述栅腰1122的宽度，所述栅腰1122的宽度大于所述栅根1123的宽度。所述双T型纳米栅112生长于基片101上，基片101的上表面自下而上依次生长有底层介质钝化层102和顶层介质钝化层103。其中，所述栅根1123穿过顶层介质钝化层103生长于基片101上，且栅根1123悬空，即不与底层介质钝化层102接触，所述栅腰1122覆盖在顶层介质钝化层103的上表面上。顶层介质钝化层103起到支撑栅腰1122的作用，从而增加了双T型栅112的稳定性，防止出现倒栅。栅根1123悬空，显著降低了器件的寄生电容。
可选的，所述底层介质钝化层102为二氧化硅层，所述顶层介质钝化层103为二氧化硅层。
请参阅图2至图10所示，本发明实施例提供一种双T型纳米栅的制备方法，包括以下步骤：
步骤1，参见图2，在生长结构完好的半导体晶圆101的上表面自下而上依次生长二氧硅层102和氮化硅层103；
步骤2，参见图3，在所述氮化硅层103上涂布电子束光刻胶104；
步骤3，参见图4，按照设计的栅根宽度和曝光剂量对所述电子束光刻104进行曝光，对曝光后的光刻胶进行显影，得到光刻图形窗口105；
步骤4，参见图5，刻蚀光刻图形窗口105下方的氮化硅层103，直至露出二氧化硅层102，形成条形栅槽106；
步骤5，参见图6，利用硅化合物腐蚀液对形成了条形栅槽106的二氧化硅层102和氮化硅层103进行腐蚀，得到栅根窗口107；其中，所述硅化合物的腐蚀液对二氧化硅和氮化硅的腐蚀速率的比值大于预设值；
步骤6，参见图7，去除氮化硅层103表面的电子束光刻胶，露出氮化硅层103；
步骤7，参见图8，在露出氮化硅层103的基片上自上而下依次涂布底层电子束光刻胶108和顶层电子束光刻胶109；
步骤8，参见图9，对上述底层电子束光刻胶108和顶层电子束光刻胶109进行曝光，显影，得到栅电极窗口110；其中，所述栅电极窗口顶层光刻胶109的窗口宽度大于底层光刻胶108的窗口宽度；
步骤9，参见图10，采用电子束蒸发工艺将栅电极材料蒸发到栅电极窗110，得到蒸发好的金属样品111；
步骤10，参见图11，采用通用的剥离技术对蒸发好的金属样品111进行剥离，并去掉残余的电子束光刻胶，得到双T型纳米栅112。
本实施例中半导体圆晶101的材料可为掺杂Si、掺杂SiC、金刚石、Ga2O3、GaAs、InP、GaN、AlN、石墨烯或MOS2等常见的半导体材料，也可以是AlGaN/GaN、InAlN/GaN、AlN/GaN、AlGaN/GaAs或InGaAs/InP等HEMT结构材料，对此不予限制。
本实施例中，步骤2中，电子束光刻胶可以是本领域常规的抗刻蚀的电子束光刻胶，如PMMA系列或ZEP520系列，对此不予限制。
本实施例中，步骤9中，栅金属为能与半导体形成肖特基接触的金属组合物，如Ni/Au、Ti/Pt/Au、Ti/Au等，对此不予限制。
一个实施例中，步骤2中，电子束光刻胶104的厚度为50-300nm。电子束光刻胶104的厚度选择可根据实际栅根的预设厚度进行确定。
一个实施例中，电子束光刻胶采用旋涂方法，旋涂转速为3000-5000rpm，旋涂后用160-190℃热板烘胶2-5min。
一个实施例中，电子束光刻胶104为ZEP-520，曝光剂量为100-400μc/cm2，束流小于等于2nA。曝光后采用乙酸正戊酯显影2-5min，然后采用IPA定影1-2min，氮气吹干，得到光刻图形。
另外一个实施中，电子束光刻胶104为PMMA系列的C4或A4，曝光剂量为400-1000μc/cm2，束流小于等于2nA。曝光后采用显影液(MIBK:IPA＝1:3)显影2-5min，然后采用IPA定影1-2min，氮气吹干，得到光刻图形。
一个实施例中，二氧化硅层102的厚度为20-200nm。
一个实施例中，氮化硅层103的厚度为20-100nm。
一个实施例中，二氧化硅102和氮化硅层103的总厚度选择应等于预设的双T型纳米栅的栅根厚度。
一个实施例中，氮化硅层103的厚度不大于预设的双T型纳米栅的栅根高度的1/2。
将氮化硅层103的厚度设置为不大于预设的双T型纳米栅的栅根高度的1/2，可在栅根位置形成尺寸较大的真空介质空洞，显著减少栅寄生电容。
一个实施例中，所述硅化合物的腐蚀液对二氧化硅和氮化硅的腐蚀速率的比值大于3:1。
所述硅化合物的腐蚀液对二氧化硅和氮化硅的腐蚀速率的比值大于3:1，便于形成栅根底部具有介质空洞的双T型栅。
一个实施例中，所述硅化合物腐蚀液为BOE腐蚀液。
步骤5中腐蚀时间的选择依据BOE对氮化硅和二氧化硅的腐蚀速率的比值，以及预设的真空介质孔洞的宽度进行确定。根据SiN的腐蚀速率远低于SiO2，更容易得到较小的栅根，并得到尺寸较大的真空孔洞。制备的双T型栅的栅腰直接覆盖在SiN层上，对T型栅起到固定作用，防止出现倒栅问题，双T型栅栅根悬空，不直接和钝化介质接触，降低栅极电阻的同时，减少介质钝化层与双T型栅金属接触面积，从而有效抑制了的寄生电容。
试验数据表明，对于按照常规工艺生长的氮化硅和二氧化硅，BOE对二氧化硅的腐蚀速率为500-600nm/min，对氮化硅的腐蚀速率为50-60nm/min，因此，对二氧化硅和氮化硅的腐蚀速率的比值约为10:1。选择腐蚀速率预设值为10，可缩短腐蚀时间，并且有利于获得更小尺寸的双T型栅。
一个实施例中，步骤4中，利用RIE干法刻蚀工艺刻蚀光刻图形窗口105下方氮化硅层103，直至漏出二氧化硅层102。
一个实施例中，步骤4中，在刻蚀停止后，所述二氧化硅层102的剩余厚度为10-15nm。
RIE刻蚀结束后保留部分二氧化硅层102，可避免对基片的损伤。
一个实施例中，二氧化硅层102和氮化硅层103可通过PECVD、LPCVD以及ALD技术获得。
一个实施例中，步骤7中，底层电子束光刻胶108和顶层电子束光刻胶109的总厚度不小于预设的双T型纳米栅总高度的1.5倍。
将步骤7中电子束光刻胶的总厚度设置为双T型纳米栅总高度的1.5倍，便于后期剥离去除电子束光刻胶。
一个实施例中，步骤7中，底层电子束光刻胶108的厚度等于预设的双T型纳米栅的栅腰高度。
一个实施例中，步骤7中，底层电子束光刻胶108可为PMMA或ZEP，顶层电子束光刻胶109可为PMMA-MAA或者PMGI。
另一个实施例中，步骤7中，电子束光刻胶还可以为三层胶，例如PMMA/PMMA-MAA/PMMA或者ZEP/PMGI/ZEP。
涂布时，PMMA和ZEP的厚度为50-300nm，PMMA-MAA和PMGI的厚度为200-800nm，最终三层胶和双层胶的总厚度不小于预设的双T型栅总高度的1.5倍。
一个实施例中，步骤7中，涂布三层胶时，要求中上层光刻胶的窗口宽度大于下层光刻胶的窗口宽度，具体为，底层电子束光刻胶的窗口宽度最小，其次是顶层电子束光刻胶，中间层电子束光刻胶的窗口宽度最大，此种设置有利于形成双T型结构，并有利于电子胶的剥离去除。
步骤7中，电子束曝光显影时，曝光剂量根据选择的光刻胶的组合，以及预设的双T型栅的栅腰、栅帽的宽度进行确定。
PMMA/PMMA-MAA和PMMA/PMMA-MAA/PMMA的曝光剂量为400-1000μc/cm2，束流小于等于2nA，曝光后采用显影液(MIBK:IPA＝1:3)显影2-5min，然后采用IPA定影1-2min，氮气吹干，得到光刻图形。ZEP/PMGI和ZEP/PMGI/ZEP的曝光剂量为150-600μc/cm2，束流小于等于2nA。曝光后，ZEP/PMGI需要两次显影，PMGI需要TMAH显影，ZEP需要乙酸正戊酯显影。ZEP/PMGI/ZEP需要三次显影，先用乙酸正戊酯显影ZEP，再用TMAH显影PMGI，最终再采用乙酸正戊酯显影ZEP。
一个实施例中，采用丙酮或NMP等剥离液对圆晶进行剥离去胶。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换或改进等，均应包含在本发明的保护范围之内。
Claims (6)
1.一种双T型纳米栅的制备方法，其特征在于，包括如下步骤：
步骤a，在基片的上表面自下而上依次生长二氧化硅层和氮化硅层；所述氮化硅层的厚度不大于预设的双T型纳米栅的栅根高度的1/2；
步骤b，在所述氮化硅层上涂布电子束光刻胶层，曝光，显影，得到光刻图形；
步骤c，刻蚀光刻图形的窗口下方的氮化硅层，直至露出二氧化硅层，形成条形栅槽；
步骤d，利用硅化合物的腐蚀液对形成了条形栅槽的二氧化硅层和氮化硅层进行腐蚀，得到栅根窗口；其中，所述硅化合物的腐蚀液对二氧化硅和氮化硅的腐蚀速率的比值大于3:1；
步骤e，去除电子束光刻胶层，露出氮化硅层；
步骤f，在露出氮化硅层的基片上涂布2-3层电子束光刻胶，曝光，显影，得到栅电极窗口，其中，所述栅电极窗口中上层光刻胶的窗口宽度大于下层光刻胶的窗口宽度；
步骤g，蒸发栅金属并剥离，得到双T型纳米栅；
所述双T型纳米栅，生长在具有介质钝化层的基片上，所述介质钝化层包括底层二氧化硅层和顶层氮化硅层；所述双T型纳米栅自下而上依次包括栅根、栅腰和栅帽，所述栅帽的宽度大于所述栅腰的宽度，所述栅腰的宽度大于所述栅根的宽度；其中，所述栅根穿过介质钝化层生长于基片上，且栅根与底层二氧化硅层不接触，所述栅腰的下表面与顶层氮化硅层的上表面接触。
2.如权利要求1所述的双T型纳米栅的制备方法，其特征在于，所述二氧化硅层的厚度为20-200nm；或所述氮化硅层的厚度为20-100nm；或步骤b中，所述电子束光刻胶层的厚度为50-300nm。
3.如权利要求1所述的双T型纳米栅的制备方法，其特征在于，所述二氧化硅层和氮化硅层的总厚度等于预设的双T型纳米栅的栅根高度。
4.如权利要求1所述的双T型纳米栅的制备方法，其特征在于，步骤f中，所述电子束光刻胶的总厚度不小于预设的双T型纳米栅总高度的1.5倍。
5.如权利要求4所述的双T型纳米栅的制备方法，其特征在于，步骤f中，与所述氮化硅层直接接触的底层电子束光刻胶的厚度等于预设的双T型纳米栅的栅腰高度。
6.如权利要求1所述的双T型纳米栅的制备方法，其特征在于，步骤c中，在刻蚀停止后，所述二氧化硅层的剩余厚度为10-15nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911107664.7A CN110707150B (zh) | 2019-11-13 | 2019-11-13 | 一种双t型纳米栅及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911107664.7A CN110707150B (zh) | 2019-11-13 | 2019-11-13 | 一种双t型纳米栅及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110707150A CN110707150A (zh) | 2020-01-17 |
| CN110707150B true CN110707150B (zh) | 2023-06-27 |
Family
ID=69205942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911107664.7A Active CN110707150B (zh) | 2019-11-13 | 2019-11-13 | 一种双t型纳米栅及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110707150B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112713185B (zh) * | 2020-12-21 | 2022-07-22 | 西安电子科技大学 | 具有支撑结构的t型栅及其制备方法和半导体功率器件 |
| CN114813851A (zh) * | 2021-01-22 | 2022-07-29 | 西湖大学 | 一种挥发性有机污染物探测器及其制备方法 |
| CN113690132B (zh) * | 2021-07-30 | 2024-04-19 | 华南理工大学 | 一种基于双层钝化精准刻蚀的双t型栅的制备方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05175243A (ja) * | 1991-12-26 | 1993-07-13 | Toshiba Corp | 半導体装置の製造方法 |
| WO2010151736A1 (en) * | 2009-06-25 | 2010-12-29 | The University Of North Carolina At Chapel Hill | Chimeric factor vii molecules |
| CN102437182A (zh) * | 2011-12-01 | 2012-05-02 | 中国科学院半导体研究所 | SiO2/SiN双层钝化层T型栅AlGaN/GaN HEMT及制作方法 |
| CN105118774A (zh) * | 2015-07-22 | 2015-12-02 | 中国电子科技集团公司第十三研究所 | 纳米t型栅的制作方法 |
| CN105789037A (zh) * | 2016-03-18 | 2016-07-20 | 中国电子科技集团公司第五十五研究所 | 微波毫米波芯片的小尺寸栅制备方法 |
| CN109461655A (zh) * | 2018-09-21 | 2019-03-12 | 中国电子科技集团公司第五十五研究所 | 具有多栅结构的氮化物高电子迁移率晶体管制造方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1374687A (zh) * | 2001-03-13 | 2002-10-16 | 中国科学院微电子中心 | 可获得纳米栅的高电子迁移率晶体管制作方法 |
| JP2003188189A (ja) * | 2001-12-20 | 2003-07-04 | Nec Compound Semiconductor Devices Ltd | 半導体装置の製造方法 |
| KR100620393B1 (ko) * | 2005-11-03 | 2006-09-06 | 한국전자통신연구원 | 전계효과 트랜지스터 및 그의 제조 방법 |
| KR100647459B1 (ko) * | 2005-11-29 | 2006-11-23 | 한국전자통신연구원 | 티형 또는 감마형 게이트 전극의 제조방법 |
| KR100922575B1 (ko) * | 2007-12-05 | 2009-10-21 | 한국전자통신연구원 | 티형 게이트 전극을 구비한 반도체 소자 및 그의 제조 방법 |
| CN102280476B (zh) * | 2011-08-08 | 2012-12-19 | 中国电子科技集团公司第五十五研究所 | 一种赝配高电子迁移率晶体管及其制作方法 |
| JP5486632B2 (ja) * | 2012-04-12 | 2014-05-07 | 日本電信電話株式会社 | 電極形成方法 |
| US8946776B2 (en) * | 2012-06-26 | 2015-02-03 | Freescale Semiconductor, Inc. | Semiconductor device with selectively etched surface passivation |
| KR101903509B1 (ko) * | 2012-07-11 | 2018-10-05 | 한국전자통신연구원 | 전계효과형 화합물반도체소자의 제조방법 |
| CN103295912B (zh) * | 2013-05-21 | 2015-12-02 | 中国电子科技集团公司第十三研究所 | 一种基于自对准技术的石墨烯晶体管制造方法 |
| CN105448713B (zh) * | 2015-12-04 | 2018-02-27 | 中国电子科技集团公司第五十五研究所 | 一种真空空洞栅结构赝配高电子迁移率晶体管制作方法 |
| CN105977147B (zh) * | 2016-07-29 | 2020-03-31 | 中国电子科技集团公司第十三研究所 | 一种用于纳米栅制备的无损伤自终止刻蚀方法 |
| CN109103245A (zh) * | 2018-07-26 | 2018-12-28 | 厦门市三安集成电路有限公司 | 一种双t型栅及制作方法和应用 |
-
2019
- 2019-11-13 CN CN201911107664.7A patent/CN110707150B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05175243A (ja) * | 1991-12-26 | 1993-07-13 | Toshiba Corp | 半導体装置の製造方法 |
| WO2010151736A1 (en) * | 2009-06-25 | 2010-12-29 | The University Of North Carolina At Chapel Hill | Chimeric factor vii molecules |
| CN102437182A (zh) * | 2011-12-01 | 2012-05-02 | 中国科学院半导体研究所 | SiO2/SiN双层钝化层T型栅AlGaN/GaN HEMT及制作方法 |
| CN105118774A (zh) * | 2015-07-22 | 2015-12-02 | 中国电子科技集团公司第十三研究所 | 纳米t型栅的制作方法 |
| CN105789037A (zh) * | 2016-03-18 | 2016-07-20 | 中国电子科技集团公司第五十五研究所 | 微波毫米波芯片的小尺寸栅制备方法 |
| CN109461655A (zh) * | 2018-09-21 | 2019-03-12 | 中国电子科技集团公司第五十五研究所 | 具有多栅结构的氮化物高电子迁移率晶体管制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110707150A (zh) | 2020-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110707150B (zh) | 一种双t型纳米栅及其制备方法 | |
| CN110808207B (zh) | 一种t型纳米栅及其制备方法 | |
| US9257535B2 (en) | Gate-all-around metal-oxide-semiconductor transistors with gate oxides | |
| US7902572B2 (en) | Field effect transistor and method for manufacturing the same | |
| US7419862B2 (en) | Method of fabricating pseudomorphic high electron mobility transistor | |
| KR100647459B1 (ko) | 티형 또는 감마형 게이트 전극의 제조방법 | |
| KR100922575B1 (ko) | 티형 게이트 전극을 구비한 반도체 소자 및 그의 제조 방법 | |
| CN109103245A (zh) | 一种双t型栅及制作方法和应用 | |
| JP2005191022A (ja) | 電界効果トランジスタ及びその製造方法 | |
| CN113690132B (zh) | 一种基于双层钝化精准刻蚀的双t型栅的制备方法 | |
| US20150194494A1 (en) | Field-effect transistor for high voltage driving and manufacturing method thereof | |
| US20130069127A1 (en) | Field effect transistor and fabrication method thereof | |
| US8609474B2 (en) | Method of manufacturing semiconductor device | |
| CN110808208B (zh) | 一种t型纳米栅的制备方法 | |
| JP2002502557A (ja) | 埋込チャネルｆｅｔを含む半導体デバイスを製造する方法 | |
| KR20130031771A (ko) | 전계효과 트랜지스터 및 그 제조 방법 | |
| JP5486632B2 (ja) | 電極形成方法 | |
| JPH03248439A (ja) | 化合物半導体装置の製造方法 | |
| JP3631506B2 (ja) | 電界効果トランジスタの製造方法 | |
| JP3640272B2 (ja) | 半導体装置の製造方法 | |
| US9419083B2 (en) | Semiconductor structures having a gate field plate and methods for forming such structure | |
| JPH08274118A (ja) | 電界効果型半導体装置及びその製造方法 | |
| JPS6340323A (ja) | 微細パタ−ンの形成方法 | |
| JPS63137481A (ja) | 半導体装置の製造方法 | |
| JP2776053B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |