CN110808207A - 一种t型纳米栅及其制备方法 - Google Patents
一种t型纳米栅及其制备方法 Download PDFInfo
- Publication number
- CN110808207A CN110808207A CN201911106728.1A CN201911106728A CN110808207A CN 110808207 A CN110808207 A CN 110808207A CN 201911106728 A CN201911106728 A CN 201911106728A CN 110808207 A CN110808207 A CN 110808207A
- Authority
- CN
- China
- Prior art keywords
- gate
- layer
- silicon dioxide
- dioxide layer
- shaped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title abstract description 7
- 238000002161 passivation Methods 0.000 claims abstract description 47
- 239000000758 substrate Substances 0.000 claims abstract description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 138
- 239000000377 silicon dioxide Substances 0.000 claims description 69
- 235000012239 silicon dioxide Nutrition 0.000 claims description 66
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 39
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 39
- 238000000034 method Methods 0.000 claims description 27
- 238000005530 etching Methods 0.000 claims description 24
- 238000010894 electron beam technology Methods 0.000 claims description 18
- 230000007797 corrosion Effects 0.000 claims description 14
- 238000005260 corrosion Methods 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 14
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 229920002120 photoresistant polymer Polymers 0.000 claims description 12
- 238000001259 photo etching Methods 0.000 claims description 10
- 150000003377 silicon compounds Chemical class 0.000 claims description 9
- 239000007788 liquid Substances 0.000 claims description 7
- 238000001704 evaporation Methods 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 230000003071 parasitic effect Effects 0.000 abstract description 9
- 238000004377 microelectronic Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 102
- 230000008569 process Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 229910002601 GaN Inorganic materials 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 6
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- 229910002704 AlGaN Inorganic materials 0.000 description 4
- 229910017083 AlN Inorganic materials 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 239000003292 glue Substances 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 229910003460 diamond Inorganic materials 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- QZQVBEXLDFYHSR-UHFFFAOYSA-N gallium(III) oxide Inorganic materials O=[Ga]O[Ga]=O QZQVBEXLDFYHSR-UHFFFAOYSA-N 0.000 description 2
- 229910021389 graphene Inorganic materials 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910003465 moissanite Inorganic materials 0.000 description 2
- 229910052982 molybdenum disulfide Inorganic materials 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- PGMYKACGEOXYJE-UHFFFAOYSA-N pentyl acetate Chemical compound CCCCCOC(C)=O PGMYKACGEOXYJE-UHFFFAOYSA-N 0.000 description 2
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 2
- 239000004926 polymethyl methacrylate Substances 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- NTIZESTWPVYFNL-UHFFFAOYSA-N Methyl isobutyl ketone Chemical compound CC(C)CC(C)=O NTIZESTWPVYFNL-UHFFFAOYSA-N 0.000 description 1
- FRIKWZARTBPWBN-UHFFFAOYSA-N [Si].O=[Si]=O Chemical compound [Si].O=[Si]=O FRIKWZARTBPWBN-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28537—Deposition of Schottky electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
- H01L21/28581—Deposition of Schottky electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
- H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/413—Nanosized electrodes, e.g. nanowire electrodes comprising one or a plurality of nanowires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Nanotechnology (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明涉及微电子器件技术领域，具体公开一种T型纳米栅及其制备方法。所述T型纳米栅生长于具有三层介质钝化层的基片上，所述三层介质钝化层包括底层介质钝化层、中间介质钝化层和顶层介质钝化层；所述栅根穿过中间介质钝化层生长于基片上，且栅根与底层介质钝化层不接触，所述栅帽的下表面与中间介质钝化层的上表面接触。本发明提供的T型纳米栅的栅根悬空，不与钝化介质接触，栅帽覆盖于中间介质钝化层上，不但避免了没有介质承托造成的栅剥离时的倒栅，同时也可以减小栅寄生电容，达到了提升器件的频率特性的目的。
Description
技术领域
本发明涉及微电子器件技术领域，尤其涉及一种T型纳米栅及其制备方法。
背景技术
高电子迁移率晶体管(HEMT)器件的性能与器件的加工工艺紧密相关，尤其栅线条的制作对器件起决定性作用。栅长越小，器件的电流截止频率(fT)越高，器件的噪声系数也越小，人们通过不断减小HEMT器件的栅长来得到更好特性的器件。目前国内外先进GaAs、InP、GaN器件的栅长已经缩小到100nm以内的水平，但是，随着栅长缩短，栅电阻增加，栅电阻的增加成为制约小尺寸器件性能提升的重要因素之一。为了解决栅电阻增加的问题，通常在栅金属的顶部制作一个尺寸大一些的金属截面，从而形成T型栅。T型栅可以有效地降低栅长和栅电阻，是提高晶体管工作频率和工作电压的核心工艺。
由于T型栅为顶部宽底部窄的结构，因此，随着T型栅栅长的进一步减少，栅根的承重能力逐渐降低。为了保证T型栅的稳定性，一般多采用介质做掩膜，即在基片上沉积一层氮化硅，然后经刻蚀、蒸发栅金属，得到T型栅。这种有介质辅助支撑的T型栅机械稳定，T型栅不容易倒塌。但是，介质的引入增大了栅源间的寄生电容，同时也削弱了高频性能。介质辅助支撑的T型栅的常规方法有双层胶工艺和三层胶工艺。但是双层胶或者三层胶工艺制作过程一般需要两次以上的电子束曝光，条件复杂。
发明内容
针对现有制备介质辅助T型纳米栅工艺复杂，且寄生电容较高的问题，本发明提供一种T型纳米栅及其制备方法。
针对上述技术问题，本发明提供一种T型纳米栅；
以及，一种T型纳米栅的制备方法。
本发明实施例的第一方面提供一种T型纳米栅，包括栅根和栅帽，所述T型纳米栅生长于具有三层介质钝化层的基片上，所述三层介质钝化层包括直接生长于所述基片上表面的底层介质钝化层、生长于所述底层介质钝化层上表面的中间介质钝化层和生长于所述中间钝化层上表面的顶层介质钝化层；所述栅根穿过中间介质钝化层生长于基片上，且栅根与底层介质钝化层不接触，所述栅帽的下表面与中间介质钝化层的上表面接触。
可选的，所述底层介质钝化层为二氧化硅层，所述中间介质钝化层为氮化硅层，所述顶层介质钝化层为二氧化硅层。
采用上述技术方案所产生的有益效果在于：本发明提供的T型栅，生长于具有三层介质钝化层的基片上，中间介质层起到支撑栅帽和保证栅根部介质空洞完整性的作用，栅根悬空生长于介质空洞内，避免了没有介质承托造成的栅剥离时的倒栅，同时也可以减小栅寄生电容，达到了提升器件的频率特性的目的。
本发明实施例的第二方面提供一种T型纳米栅的制备方法，包括以下步骤：
步骤a，在基片的上表面自下而上依次生长底层二氧化硅层、氮化硅层和顶层二氧化硅层；
步骤b，在所述顶层二氧化硅层上涂布电子束光刻胶，曝光，显影，得到光刻图形；
步骤c，刻蚀光刻图形的窗口下方的顶层二氧化硅层、氮化硅层和底层二氧化硅层，形成条形栅槽；
步骤d，利用硅化合物的腐蚀液对形成了条形栅槽的底层二氧化硅层、氮化硅层和顶层二氧化硅层进行腐蚀，得到栅电极窗口；其中，所述硅化合物的腐蚀液对二氧化硅和氮化硅的腐蚀速率的比值大于预设值；
步骤e，蒸发栅金属并剥离，得到T型纳米栅。
可选的，所述底层二氧化硅层的厚度为20-200nm。
可选的，所述氮化硅层的厚度为20-100nm。
可选的，所述顶层二氧化硅层的厚度为50-200nm。
可选的，所述底层二氧化硅层和氮化硅层的总厚度大于预设的T型纳米栅的栅根高度。
可选的，所述氮化硅层的厚度不大于预设的T型纳米栅的栅根高度的1/2。
可选的，所述顶层二氧化硅层的厚度大于预设的T型纳米栅的栅帽高度。
可选的，所述顶层二氧化硅层的厚度为预设的T型纳米栅的栅帽高度的1.2-1.5倍。
可选的，步骤d中，所述预设值为3:1。
可选的，步骤c中，在刻蚀停止后，所述底层二氧化硅层的剩余厚度为10-15nm。
可选的，所述电子束光刻胶的厚度为50-300nm。
可选的，所述电子束光刻胶为PMMA或ZEP520。
可选的，当电子束光刻胶为ZEP520时，曝光剂量为100-400μc/cm2。
可选的，当电子束光刻胶为PMMA时，曝光剂量为400-1000μc/cm2。
可选的，当所述基片为外延片时，所述外延片的材料为掺杂Si、掺杂SiC、金刚石、金刚石、Ga2O3、GaAs、InP、GaN、AlN、石墨烯、MOS2、AlGaN/GaN、InAlN/GaN、AlN/GaN、AlGaN/GaAs或InGaAs/InP。
可选的，所述栅金属为能与半导体形成肖特基接触的金属组合物。
可选的，所述栅金属为Ni/Au、Ti/Pt/Au或Ti/Au。
可选的，所述底层二氧化硅层和顶层二氧化硅层通过PECVD、LPCVD或ALD技术制备得到。
可选的，所述氮化硅层通过PECVD、LPCVD或ALD技术制备得到。
采用上述技术方案所产生的有益效果在于：本发明提供的T型纳米栅的制备方法，采用单层电子束曝光工艺，显著提高了光刻图形的分辨率，更容易制作更小尺寸的栅线条；在基片上生长二氧化硅-氮化硅-二氧化硅三层介质结构，由于湿法腐蚀过程中SiN的腐蚀速率远低于SiO2，因此，通过控制湿法腐蚀的条件，形成合适的侧蚀深度和高度，经过栅蒸发剥离后，形成栅根悬空的T型栅结构，不但解决了小栅长T型栅剥离时容易出现的倒栅问题，同时也有效减小了栅寄生电容，显著改善了器件的频率特性。
本发明提供的制备方法采用单层电子束曝光和湿法腐蚀、干法刻蚀等工艺相结合的方法，通过控制介质层的结构，并合理设置光刻图形的曝光剂量和湿法腐蚀时间，制备得到栅根悬空的T型栅，显著降低了器件的寄生电容，且工艺简单易行，提高了T纳米型栅的机械强度和器件成品率，降低了生产成本。
附图说明
图1为本发明实施例中制备的器件的结构示意图；
图2为本发明实施例中经过步骤1处理后的器件的结构示意图；
图3为本发明实施例中经过步骤2处理后的器件的结构示意图；
图4为本发明实施例中经过步骤3处理后的器件的结构示意图；
图5为本发明实施例中经过步骤4处理后的器件的结构示意图；
图6为本发明实施例中经过步骤5处理后的器件的结构示意图；
图7为本发明实施例中经过步骤6处理后的器件的结构示意图；
图8为本发明实施例中经过步骤7处理后的器件的结构示意图；
图9为本发明实施例中经过步骤8处理后的器件的结构示意图；
图10为本发明实施例中经过步骤9处理后的器件的结构示意图；
其中，101、半导体晶圆；102、底层二氧硅层；103、氮化硅层；104、二氧化硅层；105、电子束光刻胶；106、光刻图形窗口；107、条形栅槽；108、栅电极窗口；109、金属样品；110、T型纳米栅；1101、栅帽；1102、栅根。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
下面结合附图和具体实施方式对本发明作进一步详细的说明。
一个实施例中，参见图1，本发明实施例提供一种T型纳米栅110，包括栅根1102和栅帽1101。所述T型纳米栅110生长于基片101上，基片101的上表面自下而上依次生长有底层介质钝化层102、中间介质钝化层103和顶层介质钝化层104。其中，所述栅根1102穿过中间介质钝化层103生长于基片101上，且栅根1102悬空，即不与底层介质钝化层102接触，所述栅帽1101覆盖在中间介质钝化层103的上表面上。中间介质钝化层103起到支撑栅帽1101的作用，从而增加了T型栅110的稳定性，防止出现倒栅。栅根1102悬空，显著降低了器件的寄生电容。
可选的，所述底层介质钝化层102为二氧化硅层，所述中间介质钝化层103为氮化硅层，所述顶层介质钝化层104为二氧化硅层。
请参阅图2至图10所示，本发明实施例提供一种T型纳米栅的制备方法，包括以下步骤：
步骤1，参见图2，在生长结构完好的半导体晶圆101的上表面生长底层二氧硅层102；
步骤2，参见图3，在底层二氧硅层102上表面生长氮化硅层103；
步骤3，参见图4，在氮化硅层103上表面生长顶层二氧化硅层104；
步骤4，参见图5，在所述顶层二氧化硅层104上涂布电子束光刻胶105；
步骤5，参见图6，按照设计的栅根宽度和曝光剂量对所述电子束光刻105进行曝光，对曝光后的光刻胶进行显影，得到光刻图形窗口106；
步骤6，参见图7，刻蚀光刻图形窗口106下方的顶层二氧化硅层104、氮化硅层103和底层二氧化硅层102，形成条形栅槽107；
步骤7，参见图8，利用硅化合物腐蚀液对形成了条形栅槽107的二氧化硅层104、氮化硅层103和底层二氧化硅层102进行腐蚀，得到栅电极窗口108；其中，所述硅化合物的腐蚀液对二氧化硅和氮化硅的腐蚀速率的比值大于预设值；
步骤8，参见图9，采用电子束蒸发工艺将栅电极材料蒸发到栅电极窗108，得到蒸发好的金属样品109；
步骤9，参见图10，采用通用的剥离技术对蒸发好的金属样品109进行剥离，并去掉残余的电子束光刻胶，得到T型纳米栅110。
本实施例中半导体圆晶101的材料可为掺杂Si、掺杂SiC、金刚石、Ga2O3、GaAs、InP、GaN、AlN、石墨烯或MOS2等常见的半导体材料，也可以是AlGaN/GaN、InAlN/GaN、AlN/GaN、AlGaN/GaAs或InGaAs/InP等HEMT结构材料，对此不予限制。
本实施例中，光刻胶可以是本领域常规的抗刻蚀的电子束光刻胶，如PMMA系列或ZEP520系列，对此不予限制。
本实施例中，栅金属为能与半导体形成肖特基接触的金属组合物，如Ni/Au、Ti/Pt/Au、Ti/Au等，对此不予限制。
一个实施例中，底层二氧化硅层102的厚度为20-200nm。
一个实施例中，氮化硅层103的厚度为20-100nm。
一个实施例中，底层二氧化硅102和氮化硅层103的总厚度选择应大于预设的T型纳米栅的栅根厚度，BOE腐蚀时，顶层二氧化硅层104腐蚀速率较快，因此会露出氮化层103，因此，BOE会对氮化硅层进行横向腐蚀，将底层二氧化硅102和氮化硅层103的总厚度设置为略大于预设的T型纳米栅的栅根厚度可为BOE腐蚀提供腐蚀余量。
一个实施例中，氮化硅层103的厚度不大于预设的T型纳米栅的栅根高度的1/2。
将氮化硅层103的厚度设置为不大于预设的T型纳米栅的栅根高度的1/2，可在栅根位置形成尺寸较大的真空介质空洞，显著减少栅寄生电容。
一个实施例中，顶层二氧化硅104的厚度为50-200nm。
一个实施例中，顶层二氧化硅层104厚度选择应大于预设的T型纳米栅的栅帽高度。
一个实施例中，顶层二氧化硅层104的厚度为预设的T型纳米栅的栅帽高度的1.2-1.5倍，其作用是提供栅帽所需空间。
一个实施例中，所述硅化合物的腐蚀液对二氧化硅和氮化硅的腐蚀速率的比值大于3:1。
一个实施例中，所述硅化合物腐蚀液为BOE腐蚀液。
所述硅化合物的腐蚀液对二氧化硅和氮化硅的腐蚀速率的比值大于3:1，可提供栅根和栅帽所需的空间，便于形成理想形貌的T型栅。
步骤7中腐蚀时间的选择依据BOE对氮化硅和二氧化硅的腐蚀速率的比值，以及预设的真空介质孔洞的宽度进行确定。根据SiN的腐蚀速率远低于SiO2，更容易得到较小的栅根，并得到尺寸较大的真空孔洞。制备的T型栅的栅帽直接覆盖在SiN层上，对T型栅起到固定作用，防止出现倒栅问题，T型栅栅根悬空，不直接和钝化介质接触，降低栅极电阻的同时，减少介质钝化层与T型栅金属接触面积，从而有效抑制了的寄生电容。
试验数据表明，对于按照常规工艺生长的氮化硅和二氧化硅，BOE对二氧化硅的腐蚀速率为500-600nm/min，对氮化硅的腐蚀速率为50-60nm/min，因此，对二氧化硅和氮化硅的腐蚀速率的比值约为10:1。选择腐蚀速率预设值为10，可缩短腐蚀时间，并且有利于获得更小尺寸的T型栅。
一个实施例中，先湿法腐蚀部分顶层二氧化硅层104，然后利用RIE干法刻蚀工艺刻蚀光刻图形窗口106下方的顶层二氧化硅层104、氮化硅层103和底层二氧化硅层102。
先湿法腐蚀部分二氧化硅层，再利用RIE干法刻蚀剩余的二氧化硅层103，可尽量减少光刻胶被刻蚀。
一个实施例中，在刻蚀停止后，所述底层二氧化硅层102的剩余厚度为10-15nm。
RIE刻蚀结束后保留部分底层二氧化硅层，可避免对基片的损伤。
一个实施例中，氮化硅层103可通过PECVD、LPCVD以及ALD技术获得。
一个实施例中，底层二氧化硅层102和顶层二氧化硅层104可通过PECVD、LPCVD以及ALD技术获得。
一个实施例中，电子束光刻胶105的厚度为50-300nm。电子束光刻胶105的厚度选择可根据实际栅根的预设厚度进行确定。
一个实施例中，电子束光刻胶采用旋涂方法，旋涂转速为3000-5000rpm，旋涂后用160-190℃热板烘胶2-5min。
一个实施例中，电子束光刻胶105为ZEP-520，曝光剂量为100-400μc/cm2，束流小于等于2nA。曝光后采用乙酸正戊酯显影2-5min，然后采用IPA定影1-2min，氮气吹干，得到光刻图形。
另外一个实施中，电子束光刻胶105为PMMA系列的C4或A4，曝光剂量为400-1000μc/cm2，束流小于等于2nA。曝光后采用显影液(MIBK:IPA＝1:3)显影2-5min，然后采用IPA定影1-2min，氮气吹干，得到光刻图形。
一个实施例中，采用丙酮或NMP等剥离液对圆晶进行剥离去胶。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换或改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种T型纳米栅，包括栅根和栅帽，其特征在于，所述T型纳米栅生长于具有三层介质钝化层的基片上，所述三层介质钝化层包括底层介质钝化层、中间介质钝化层和顶层介质钝化层；所述栅根穿过中间介质钝化层生长于基片上，且栅根与底层介质钝化层不接触，所述栅帽的下表面与中间介质钝化层的上表面接触。
2.如权利要求1所述的T型纳米栅，其特征在于，所述底层介质钝化层为二氧化硅层，所述中间介质钝化层为氮化硅层，所述顶层介质钝化层为二氧化硅层。
3.权利要求1或2所述的T型纳米栅的制备方法，其特征在于，包括如下步骤：
步骤a，在基片的上表面自下而上依次生长底层二氧化硅层、氮化硅层和顶层二氧化硅层；
步骤b，在所述顶层二氧化硅层上涂布电子束光刻胶，曝光，显影，得到光刻图形；
步骤c，刻蚀光刻图形的窗口下方的顶层二氧化硅层、氮化硅层和底层二氧化硅层，形成条形栅槽；
步骤d，利用硅化合物的腐蚀液对形成了条形栅槽的底层二氧化硅层、氮化硅层和顶层二氧化硅层进行腐蚀，得到栅电极窗口；其中，所述硅化合物的腐蚀液对二氧化硅和氮化硅的腐蚀速率的比值大于预设值；
步骤e，蒸发栅金属并剥离，得到T型纳米栅。
4.如权利要求3所述的T型纳米栅的制备方法，其特征在于，所述底层二氧化硅层的厚度为20-200nm；或所述氮化硅层的厚度为20-100nm；或所述顶层二氧化硅层的厚度为50-200nm；或所述电子束光刻胶的厚度为50-300nm。
5.如权利要求3所述的T型纳米栅的制备方法，其特征在于，所述底层二氧化硅层和氮化硅层的总厚度大于预设的T型纳米栅的栅根高度。
6.如权利要求3所述的T型纳米栅的制备方法，其特征在于，所述氮化硅层的厚度不大于预设的T型纳米栅的栅根高度的1/2。
7.如权利要求3所述的T型纳米栅的制备方法，其特征在于，所述顶层二氧化硅层的厚度大于预设的T型纳米栅的栅帽高度。
8.如权利要求7所述的T型纳米栅的制备方法，其特征在于，所述顶层二氧化硅层的厚度为预设的T型纳米栅的栅帽高度的1.2-1.5倍。
9.如权利要求3所述的T型纳米栅的制备方法，其特征在于，步骤d中，所述预设值为3:1。
10.如权利要求3所述的T型纳米栅的制备方法，其特征在于，步骤c中，在刻蚀停止后，所述底层二氧化硅层的剩余厚度为10-15nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911106728.1A CN110808207B (zh) | 2019-11-13 | 2019-11-13 | 一种t型纳米栅及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911106728.1A CN110808207B (zh) | 2019-11-13 | 2019-11-13 | 一种t型纳米栅及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110808207A true CN110808207A (zh) | 2020-02-18 |
| CN110808207B CN110808207B (zh) | 2023-09-26 |
Family
ID=69502367
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911106728.1A Active CN110808207B (zh) | 2019-11-13 | 2019-11-13 | 一种t型纳米栅及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110808207B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113517177A (zh) * | 2021-04-27 | 2021-10-19 | 厦门市三安集成电路有限公司 | 一种电子束光刻辅助工艺制造方法 |
| CN113809171A (zh) * | 2021-08-25 | 2021-12-17 | 西安电子科技大学 | 一种GaN低寄生钝化器件及其制备方法 |
| CN117038461A (zh) * | 2023-08-15 | 2023-11-10 | 上海新微半导体有限公司 | GaN射频器件及其制备方法 |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09326476A (ja) * | 1996-05-29 | 1997-12-16 | Taiwan Moshii Denshi Kofun Yugenkoshi | 波形酸化層スペーサ利用のメモリセル形成方法 |
| US6204102B1 (en) * | 1998-05-29 | 2001-03-20 | Electronics And Telecommunications Research Institute | Method of fabricating compound semiconductor devices using lift-off of insulating film |
| US20020048858A1 (en) * | 1999-04-26 | 2002-04-25 | Toshiharu Furukawa | Methods of t-gate fabrication using a hybrid resist |
| US6501141B1 (en) * | 2001-08-13 | 2002-12-31 | Taiwan Semiconductor Manufacturing Company, Ltd | Self-aligned contact with improved isolation and method for forming |
| US20060121658A1 (en) * | 2004-12-02 | 2006-06-08 | Electronics And Telecommunications Research Institute | Method of manufacturing field effect transistor |
| US20070099368A1 (en) * | 2005-11-03 | 2007-05-03 | Ahn Ho K | Field effect transistor and method for manufacturing the same |
| US20080124852A1 (en) * | 2005-11-29 | 2008-05-29 | Electronics And Telecommunications Research Institute | Method of forming T- or gamma-shaped electrode |
| CN105448713A (zh) * | 2015-12-04 | 2016-03-30 | 中国电子科技集团公司第五十五研究所 | 一种真空空洞栅结构赝配高电子迁移率晶体管制作方法 |
| CN105789037A (zh) * | 2016-03-18 | 2016-07-20 | 中国电子科技集团公司第五十五研究所 | 微波毫米波芯片的小尺寸栅制备方法 |
| CN108172511A (zh) * | 2017-12-27 | 2018-06-15 | 成都海威华芯科技有限公司 | 一种具备空气沟结构的t型栅制作方法 |
| CN109103245A (zh) * | 2018-07-26 | 2018-12-28 | 厦门市三安集成电路有限公司 | 一种双t型栅及制作方法和应用 |
-
2019
- 2019-11-13 CN CN201911106728.1A patent/CN110808207B/zh active Active
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09326476A (ja) * | 1996-05-29 | 1997-12-16 | Taiwan Moshii Denshi Kofun Yugenkoshi | 波形酸化層スペーサ利用のメモリセル形成方法 |
| US6204102B1 (en) * | 1998-05-29 | 2001-03-20 | Electronics And Telecommunications Research Institute | Method of fabricating compound semiconductor devices using lift-off of insulating film |
| US20020048858A1 (en) * | 1999-04-26 | 2002-04-25 | Toshiharu Furukawa | Methods of t-gate fabrication using a hybrid resist |
| US6501141B1 (en) * | 2001-08-13 | 2002-12-31 | Taiwan Semiconductor Manufacturing Company, Ltd | Self-aligned contact with improved isolation and method for forming |
| US20060121658A1 (en) * | 2004-12-02 | 2006-06-08 | Electronics And Telecommunications Research Institute | Method of manufacturing field effect transistor |
| US20070099368A1 (en) * | 2005-11-03 | 2007-05-03 | Ahn Ho K | Field effect transistor and method for manufacturing the same |
| US20080124852A1 (en) * | 2005-11-29 | 2008-05-29 | Electronics And Telecommunications Research Institute | Method of forming T- or gamma-shaped electrode |
| CN105448713A (zh) * | 2015-12-04 | 2016-03-30 | 中国电子科技集团公司第五十五研究所 | 一种真空空洞栅结构赝配高电子迁移率晶体管制作方法 |
| CN105789037A (zh) * | 2016-03-18 | 2016-07-20 | 中国电子科技集团公司第五十五研究所 | 微波毫米波芯片的小尺寸栅制备方法 |
| CN108172511A (zh) * | 2017-12-27 | 2018-06-15 | 成都海威华芯科技有限公司 | 一种具备空气沟结构的t型栅制作方法 |
| CN109103245A (zh) * | 2018-07-26 | 2018-12-28 | 厦门市三安集成电路有限公司 | 一种双t型栅及制作方法和应用 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113517177A (zh) * | 2021-04-27 | 2021-10-19 | 厦门市三安集成电路有限公司 | 一种电子束光刻辅助工艺制造方法 |
| CN113809171A (zh) * | 2021-08-25 | 2021-12-17 | 西安电子科技大学 | 一种GaN低寄生钝化器件及其制备方法 |
| CN113809171B (zh) * | 2021-08-25 | 2022-12-23 | 西安电子科技大学 | 一种GaN低寄生钝化器件及其制备方法 |
| CN117038461A (zh) * | 2023-08-15 | 2023-11-10 | 上海新微半导体有限公司 | GaN射频器件及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110808207B (zh) | 2023-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110808207A (zh) | 一种t型纳米栅及其制备方法 | |
| US7419862B2 (en) | Method of fabricating pseudomorphic high electron mobility transistor | |
| CN110707150B (zh) | 一种双t型纳米栅及其制备方法 | |
| JP2010515279A (ja) | Ｉｉｉ族窒化物素子のための活性領域成形およびその製造方法 | |
| CN109103245A (zh) | 一种双t型栅及制作方法和应用 | |
| CN105789037B (zh) | 微波毫米波芯片的小尺寸栅制备方法 | |
| US9837268B2 (en) | Raised fin structures and methods of fabrication | |
| CN113690132B (zh) | 一种基于双层钝化精准刻蚀的双t型栅的制备方法 | |
| CN103531635A (zh) | 一种基于纳米线的立式环栅晶体管及其制备方法 | |
| CN113394282B (zh) | 基于预通孔刻蚀的GaN基HEMT器件的制备方法 | |
| US20170170313A1 (en) | Method of Producing a Pre-Patterned Structure for Growing Vertical Nanostructures | |
| KR20090058730A (ko) | 티형 게이트 전극을 구비한 반도체 소자 및 그의 제조 방법 | |
| CN103887335B (zh) | 一种提升频率特性的赝配高电子迁移率晶体管的制作方法 | |
| CN110808208B (zh) | 一种t型纳米栅的制备方法 | |
| JPWO2007058265A1 (ja) | バイポーラトランジスタ及びその製造方法 | |
| KR20120066362A (ko) | 반도체 소자 및 이의 제조방법 | |
| JPS6246073B2 (zh) | ||
| US7273789B2 (en) | Method of fabricating heterojunction bipolar transistor | |
| JPH03248439A (ja) | 化合物半導体装置の製造方法 | |
| CN115083902A (zh) | 一种t型栅及其制备方法、hemt器件 | |
| CN114447113A (zh) | 基于栅下图形化的新型Fin结构GaN HEMT器件及其制备方法 | |
| US20100230821A1 (en) | Method of manufacturing a semiconductor device and semiconductor device obtained with such a method | |
| CN102683400B (zh) | 自对准抬升外基区锗硅异质结双极晶体管及其制备方法 | |
| US20230163193A1 (en) | Heterojunction Bipolar Transistor and Method of Manufacturing the Same | |
| JPH09219399A (ja) | エッチング液，エッチング方法，半導体装置の製造方法，および半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |