CN106298935B - Ldmos器件及其制造方法 - Google Patents

Ldmos器件及其制造方法 Download PDF

Info

Publication number
CN106298935B
CN106298935B CN201610674970.9A CN201610674970A CN106298935B CN 106298935 B CN106298935 B CN 106298935B CN 201610674970 A CN201610674970 A CN 201610674970A CN 106298935 B CN106298935 B CN 106298935B
Authority
CN
China
Prior art keywords
type
layer
drift region
type drift
ldmos device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610674970.9A
Other languages
English (en)
Other versions
CN106298935A (zh
Inventor
石晶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201610674970.9A priority Critical patent/CN106298935B/zh
Publication of CN106298935A publication Critical patent/CN106298935A/zh
Application granted granted Critical
Publication of CN106298935B publication Critical patent/CN106298935B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种LDMOS器件，其包括P型外延层、N阱、P阱、第一N型漂移区、第一P型层、第二N型漂移区、第二P型层、栅氧化层、栅极多晶硅；P阱、第二N型漂移区、第一N型漂移区、N阱从左到右依次邻接形成在P型外延层的上部；第二N型漂移区较第一N型漂移区深度浅；第二P型层邻接于第二N型漂移区下面；第一P型层邻接于第一N型漂移区下面；第二P型层较第一P型层深度浅；第二P型层较第一P型层掺杂浓度高。本发明还公开了该种LDMOS器件的制造方法。本发明能使LDMOS器件不仅有较低的导通电阻，而且能同时满足关态击穿电压和开态击穿电压。

Description

LDMOS器件及其制造方法
技术领域
本发明涉及半导体技术，特别涉及一种LDMOS器件及其制造方法。
背景技术
LDMOS(Lateral Diffused Medal 0xide Semiconductor，横向扩散金属氧化物半导体)晶体管，其由于更容易与CM0S工艺兼容而被广泛用作功率M0S管。
在LDMOS器件中，导通电阻(Rdson)，关态击穿电压(OFFBV)和开态击穿电压(ONBV)是重要的指标。
为了制作高性能的LDMOS，通常需要在器件的漂移区增加一道额外的N型注入，使器件有较低的导通电阻，为了获得有竞争力的导通电阻，N型注入剂量应尽可能大，而采用这种方法会降低器件的关态击穿电压(OFFBV)。
为改善器件的关态击穿电压(OFFBV)，通常在N型漂移区下方引入P型层，其剂量与N型漂移区剂量相匹配，但会影响到器件的开态击穿电压(ONBV)。由于器件开态击穿和关态击穿状态下，碰撞电离最强点发生的位置不同，均匀掺杂注入的P型层很难同时满足ONBV和OFFBV的要求。
发明内容
本发明要解决的技术问题是使LDMOS器件不仅有较低的导通电阻(Rdson)，而且能同时满足关态击穿电压(OFFBV)和开态击穿电压(ONBV)。
为解决上述技问题，本发明提供的LDMOS器件，其包括P型外延层、N阱、P阱、第一N型漂移区、第一P型层、第二N型漂移区、第二P型层、栅氧化层、栅极多晶硅；
所述P阱、第二N型漂移区、第一N型漂移区、N阱从左到右依次邻接形成在所述P型外延层的上部；
所述栅氧化层形成在所述P阱右部、所述第一N型漂移区左部及所述第二N型漂移区上方；
所述栅极多晶硅形成在所述栅氧化层上方；
所述第二N型漂移区较第一N型漂移区深度浅；
所述第二P型层、第一P型层形成在所述P型外延层内；
所述第二P型层邻接于所述第二N型漂移区下面；
所述第一P型层邻接于所述第一N型漂移区下面；
所述第二P型层较所述第一P型层深度浅；
所述第二P型层较所述第一P型层的P型掺杂浓度高。
较佳的，在所述P阱上分别形成有N型重掺杂区和P型重掺杂区，在所述N阱上形成N型重掺杂区，所述N型重掺杂区分别作为LDMOS的源极和漏极，所述P型重掺杂区作为P阱的引出端。
较佳的，所述栅极多晶硅侧边形成有隔离侧墙。
较佳的，所述第一N型漂移区及第二N型漂移区的N型掺杂浓度小于所述N阱的N型掺杂浓度。
较佳的，所述第一N型漂移区及第二N型漂移区的N型掺杂浓度在1e16/cm3到5e16/cm3之间。
较佳的，所述第一N型漂移区上方形成有场氧区场氧化物；
所述栅氧化层形成在所述P阱右部、所述场氧区场氧化物左部及所述第二N型漂移区上方；
所述P阱上形成的N型重掺杂区同P型重掺杂区之间有沟槽隔离区隔离氧化物；
所述沟槽隔离区隔离氧化物较所述场氧区场氧化物深。
较佳的，所述P型外延层下方形成有N型埋层；
所述N型埋层下方为P型硅衬底。
较佳的，所述P型硅衬底为电阻率范围0.007～0.013Ω·CM的低阻衬底。
为解决上述技术问题，本发明提供的LDMOS器件制造方法，其包括以下步骤：
一.利用有源区光刻，在硅片的P型外延层打开场氧区，刻蚀形成超浅沟槽；
二.利用超浅槽刻蚀的掩模版对超浅沟槽底部下方的P型外延层进行离子注入形成第一N型漂移区和第一P型层，第一P型层邻接于第一N型漂移区；
三.光刻打开沟槽隔离区，刻蚀形成隔离沟槽，隔离沟槽较超浅沟槽深；
四.在硅片上淀积氧化物并研磨之后在超浅沟槽形成场氧区场氧化物，在隔离沟槽形成沟槽隔离区隔离氧化物；
五.光刻打开阱注入区域，在P型外延层分别注入N型离子和P型离子形成N阱和P阱；N阱位于第一N型漂移区右侧，P阱位于第一N型漂移区左侧并且同第一N型漂移区有间隔；
六.通过光刻和离子注入，在P阱同第一N型漂移区之间的P型外延层形成第二N型漂移区和第二P型层，第二P型层邻接于第二N型漂移区下方；第二P型层较第一P型层的深度浅，第二P型层较第一P型层的P型掺杂浓度高；
七.在硅片上生长栅氧化层，淀积多晶硅，然后进行多晶硅栅刻蚀，形成栅极多晶硅，栅极多晶硅位于第一N型漂移区左部、P阱右部及第二N型漂移区上方；
八.进行后续工艺，完成LDMOS的制作。
较佳的，超浅沟槽的深度为1500埃到3000埃，隔离沟槽的深度为3000埃到5000埃。
较佳的，步骤一中，首先在P型衬底上部通过N型离子注入形成N+埋层，再在P型衬底上淀积一层P型外延层，然后利用有源区光刻，在硅片的P型外延层打开场氧区，刻蚀形成超浅沟槽。
较佳的，步骤二中，第一N型漂移区的N型离子注入能量为200kev到500kev，注入剂量为1e12/cm2到5e12/cm2；第一P型层的P型离子注入能量为800kev到1500kev，注入剂量1e12/cm2到3e12/cm2；
步骤六中，第二N型漂移区的N型离子注入能量为50kev到350kev，注入剂量为1e12/cm2到5e12/cm2，第二P型层的P型离子注入能量为500kev到800kev，注入剂量3e12/cm2到5e12/cm2。
较佳的，步骤八中，在硅片上淀积一层二氧化硅，干法刻蚀之后在栅极多晶硅侧边形成隔离侧墙；
在隔离侧墙形成后，选择性的进行源漏离子注入，在所述P阱上分别形成N型重掺杂区和P型重掺杂区，在所述N阱形成N型重掺杂区，所述N型重掺杂区分别作为LDMOS的源极和漏极，P型重掺杂区作为P阱108的引出端；然后通过接触孔工艺形成接触孔连接，通过接触孔和金属线引出电极，完成LDMOS的制作。
较佳的，所述衬底为电阻率范围0.007～0.013Ω·CM的低阻衬底。
较佳的，步骤七中，通过热氧化方法生长栅氧化层。
较佳的，步骤八中，在硅片上淀积一层2500埃到3500埃的二氧化硅，干法刻蚀之后在栅极多晶硅侧边形成隔离侧墙。
本发明的LDMOS器件及其制造方法，采用P阱作为沟道区，第一N型漂移区及第二N型漂移区共同作为N漂移区；邻接于第二N型漂移区下面的第二P型层深度较浅掺杂浓度较高，能够有效降低场氧区超浅沟槽左侧的电场强度，提高关态击穿电压(OFFBV)；邻接于第一N型漂移区下面的第一P型层深度较深掺杂浓度较低，能降低该处电场峰值，以减少器件开态时的碰撞电离，提高开态击穿电压(ONBV)。本发明的LDMOS器件，不仅有较低的导通电阻(Rdson)，而且能同时满足关态击穿电压(OFFBV)和开态击穿电压(ONBV)。
附图说明
为了更清楚地说明本发明的技术方案，下面对本发明所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明的LDMOS器件一实施例结构示意图；
图2是本发明的LDMOS器件制造方法一实施例形成N+埋层示意图；
图3是本发明的LDMOS器件制造方法一实施例淀积P型外延层示意图；
图4是本发明的LDMOS器件制造方法一实施例刻蚀形成多个超浅沟槽示意图；
图5是本发明的LDMOS器件制造方法一实施例刻蚀离子注入形成第一N型漂移区和第一P型层示意图；
图6是本发明的LDMOS器件制造方法一实施例进一步刻蚀形成隔离沟槽示意图；
图7是本发明的LDMOS器件制造方法一实施例形成场氧区场氧化物及沟槽区隔离氧化物示意图；
图8是本发明的LDMOS器件制造方法一实施例离子注入形成N阱和P阱示意图；
图9是本发明的LDMOS器件制造方法一实施例离子注入形成第二N型漂移区和第二P型层示意图；
图10是本发明的LDMOS器件制造方法一实施例形成栅极多晶硅示意图；
图11是本发明的LDMOS器件制造方法一实施例形成隔离侧墙示意图；
图12是本发明的LDMOS器件制造方法一实施例形成源极、漏极及P阱引出端示意图。
具体实施方式
下面将结合附图，对本发明中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。
实施例一
如图1所示，LDMOS器件包括P型外延层103、N阱107、P阱108、第一N型漂移区104、第一P型层105、第二N型漂移区109、第二P型层110、栅氧化层111、栅极多晶硅112；
所述P阱108、第二N型漂移区109、第一N型漂移区104、N阱107从左到右依次邻接形成在所述P型外延层103的上部；
所述栅氧化层111形成在所述P阱108右部、所述第一N型漂移区104左部及所述第二N型漂移区109上方；
所述栅极多晶硅112形成在所述栅氧化层111上方；
所述第二N型漂移区109较第一N型漂移区104深度浅；
所述第二P型层110、第一P型层105形成在所述P型外延层103内；
所述第二P型层110邻接于所述第二N型漂移区109下面；
所述第一P型层105邻接于所述第一N型漂移区104下面；
所述第二P型层110较所述第一P型层105深度浅；
所述第二P型层110较所述第一P型层105的P型掺杂浓度高。
较佳的，在所述P阱上108分别形成有N型重掺杂区114和P型重掺杂区115，在所述N阱107上形成N型重掺杂区114，所述N型重掺杂区114分别作为LDMOS的源极和漏极，所述P型重掺杂区115作为P阱108的引出端。
较佳的，所述栅极多晶硅112侧边形成有隔离侧墙113。
实施例一的LDMOS器件，采用P阱108作为沟道区，第一N型漂移区104及第二N型漂移区109共同作为N漂移区；邻接于第二N型漂移区109下面的第二P型层110深度较浅掺杂浓度较高，能够有效降低场氧区超浅沟槽左侧的电场强度，提高关态击穿电压(OFFBV)；邻接于第一N型漂移区104下面的第一P型层105深度较深掺杂浓度较低，能降低该处电场峰值，以减少器件开态时的碰撞电离，提高开态击穿电压(ONBV)。实施例一的LDMOS器件，不仅有较低的导通电阻(Rdson)，而且能同时满足关态击穿电压(OFFBV)和开态击穿电压(ONBV)。
实施例二
基于实施例一的LDMOS器件，所述第一N型漂移区104及第二N型漂移区109的N型掺杂浓度小于所述N阱107的N型掺杂浓度。
较佳的，所述第一N型漂移区104及第二N型漂移区109的N型掺杂浓度在1e16/cm3到5e16/cm3之间。
实施例二的LDMOS器件，N型漂移区采用轻掺杂，能提高N阱107和P阱108之间的PN结击穿电压。
实施例三
基于实施例一的LDMOS器件，所述第一N型漂移区104上方形成有场氧区场氧化物1062；
所述栅氧化层111形成在所述P阱108右部、所述场氧区场氧化物1062左部及所述第二N型漂移区109上方；
所述P阱108上形成的N型重掺杂区114同P型重掺杂区115之间有沟槽隔离区隔离氧化物1061；
所述沟槽隔离区隔离氧化物1061较所述场氧区场氧化物1062深。
实施例三的LDMOS器件，可以集成在BCD工艺中，利用超浅沟槽刻蚀的掩模版对场氧区超浅沟槽底部进行N型漂移区和P型层的注入，然后再形成常规隔离沟槽，因为超浅沟槽隔离与BCD工艺平台中常规隔离沟槽分开进行，因此不会影响其他器件，利用原来的N型漂移区版对超浅沟槽与沟道之间区域进行N型漂移区和P型层的注入即可以得到非均匀掺杂的P型层。
实施例四
基于实施例一的LDMOS器件，所述P型外延层103下方形成有N型埋层102，所述N型埋层102下方为P型硅衬底101。
较佳的，所述P型硅衬底101为电阻率范围0.007～0.013Ω·CM的低阻衬底。
实施例五
LDMOS器件制造方法，包括以下步骤：
一.在P型衬底101上部通过N型离子注入形成N+埋层102，如图2所示；
在P型衬底上101淀积一层P型外延层103，如图3所示；
利用有源区光刻，在硅片的P型外延层103打开场氧区，刻蚀形成超浅沟槽21，如图4所示；
二.利用超浅槽刻蚀的掩模版对超浅沟槽底部21下方的P型外延层103进行离子注入形成第一N型漂移区104和第一P型层105，第一P型层105邻接于第一N型漂移区104下方，如图5所示；
三.光刻打开沟槽隔离区，刻蚀形成隔离沟槽22，隔离沟槽22较超浅沟槽21深，如图6所示；
四.在硅片上淀积氧化物并研磨之后在超浅沟槽21形成场氧区场氧化物1062，在隔离沟槽22形成沟槽隔离区隔离氧化物1061，如图7所示；
五.光刻打开阱注入区域，在P型外延层103分别注入N型杂质离子和P型杂质离子形成N阱107和P阱108；N阱107位于第一N型漂移区104右侧，P阱108位于第一N型漂移区104左侧并且同第一N型漂移区104有间隔，如图8所示；
六.通过光刻和离子注入，在P阱108同第一N型漂移区104之间的P型外延层形成第二N型漂移区109和第二P型层110，第二P型层110邻接于第二N型漂移区109下方；第二P型层110较第一P型层105的深度浅，第二P型层110较第一P型层105的P型掺杂浓度高，如图9所示；
七.在硅片上生长栅氧化层111，淀积多晶硅，然后进行多晶硅栅刻蚀，形成栅极多晶硅112，栅极多晶硅112位于第一N型漂移区104左部、P阱108右部及第二N型漂移区109上方，如图10所示；
八.进行后续工艺，完成LDMOS的制作。
较佳的，超浅沟槽21的深度为1500埃到3000埃，隔离沟槽22的深度为3000埃到5000埃。
实施例五的LDMOS器件制造方法，采用P阱作为沟道区，N型注入作为N漂移区(N-Drift)，利用超浅沟槽刻蚀的掩模版对场氧区超浅沟槽底部进行第一N型漂移区和第一P型层的离子注入，利用原来的N型漂移区版对场氧区超浅沟槽与沟道之间区域进行第二N型漂移区和第二P型层的离子注入，这样可以得到非均匀掺杂的P型层。实施例五的LDMOS器件制造方法，因为场氧区超浅沟槽与BCD工艺平台中常规隔离沟槽分开进行，因此不会影响其他器件。该方法制造的LDMOS器件，由于能得到非均匀掺杂的P型层，不仅有较低的导通电阻(Rdson)，而且能同时满足关态击穿电压(OFFBV)和开态击穿电压(ONBV)。
实施例六
基于实施例五的LDMOS器件制造方法，步骤二中，第一N型漂移区104的N型离子注入能量为200kev到500kev，注入剂量为1e12/cm2到5e12/cm2；第一P型层105的P型离子注入能量为800kev到1500kev，注入剂量1e12/cm2到3e12/cm2；
步骤六中，第二N型漂移区109的N型离子注入能量为50kev到350kev，注入剂量为1e12/cm2到5e12/cm2，第二P型层110的P型离子注入能量为500kev到800kev，注入剂量3e12/cm2到5e12/cm2。
实施例六的LDMOS器件制造方法，场氧区超浅沟槽与沟道之间区域的P型层(第二P型层)具有较低的注入能量和较大的注入剂量，能够有效降低场氧区超浅沟槽左侧的电场强度，提高OFFBV；场氧区超浅沟槽底部的P型层(第一P型层)具有较高的注入能量和较小的注入剂量，可以改变场氧区超浅沟槽底部的电场分布，降低电场峰值，以减少器件开态时的碰撞电离，提高ONBV。
实施例七
基于实施例五的LDMOS器件制造方法，步骤八中，在硅片上淀积一层二氧化硅，干法刻蚀之后在栅极多晶硅112侧边形成隔离侧墙113，如图11所示；
在隔离侧墙113形成后，选择性的进行源漏离子注入，在所述P阱108上分别形成N型重掺杂区114和P型重掺杂区115，在所述N阱107形成N型重掺杂区114，所述N型重掺杂区114分别作为LDMOS的源极和漏极，P型重掺杂区115作为P阱108的引出端，如图12所示；然后通过接触孔工艺形成接触孔连接，通过接触孔116和金属线117引出电极，完成LDMOS的制作，如图1所示。
较佳的，所述衬底101为电阻率范围0.007～0.013Ω·CM的低阻衬底。
较佳的，步骤七中，通过热氧化方法生长栅氧化层111。
较佳的，步骤八中，在硅片上淀积一层2500埃到3500埃的二氧化硅，干法刻蚀之后在栅极多晶硅112侧边形成隔离侧墙113。
实施例七的LDMOS器件制造方法，P型沟道区由CMOS工艺中的P阱构成，P型衬底引出端和N型源区及漏区的注入掺杂与常规LDMOS一致，可与BCD平台中CMOS工艺共用，可以集成在BCD工艺中。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims (8)

1.一种LDMOS器件制造方法，其特征在于，包括以下步骤：
一.利用有源区光刻，在硅片的P型外延层打开场氧区，刻蚀形成超浅沟槽；
二.利用超浅槽刻蚀的掩模版对超浅沟槽底部下方的P型外延层进行离子注入形成第一N型漂移区和第一P型层，第一P型层邻接于第一N型漂移区；
三.光刻打开沟槽隔离区，刻蚀形成隔离沟槽，隔离沟槽较超浅沟槽深；
四.在硅片上淀积氧化物并研磨之后在超浅沟槽形成场氧区场氧化物，在隔离沟槽形成沟槽隔离区隔离氧化物；
五.光刻打开阱注入区域，在P型外延层分别注入N型离子和P型离子形成N阱和P阱；N阱位于第一N型漂移区右侧，P阱位于第一N型漂移区左侧并且同第一N型漂移区有间隔；
六.通过光刻和离子注入，在P阱同第一N型漂移区之间的P型外延层形成第二N型漂移区和第二P型层，第二P型层邻接于第二N型漂移区下方；第二P型层较第一P型层的深度浅，第二P型层较第一P型层的P型掺杂浓度高；
七.在硅片上生长栅氧化层，淀积多晶硅，然后进行多晶硅栅刻蚀，形成栅极多晶硅，栅极多晶硅位于第一N型漂移区左部、P阱右部及第二N型漂移区上方；
八.进行后续工艺，完成LDMOS的制作。
2.根据权利要求1所述的LDMOS器件制造方法，其特征在于，
超浅沟槽的深度为1500埃到3000埃，隔离沟槽的深度为3000埃到5000埃。
3.根据权利要求1所述的LDMOS器件制造方法，其特征在于，
步骤一中，首先在P型衬底上部通过N型离子注入形成N+埋层，再在P型衬底上淀积一层P型外延层，然后利用有源区光刻，在硅片的P型外延层打开场氧区，刻蚀形成超浅沟槽。
4.根据权利要求1所述的LDMOS器件制造方法，其特征在于，
步骤二中，第一N型漂移区的N型离子注入能量为200kev到500kev，注入剂量为1e12/cm2到5e12/cm2；第一P型层的P型离子注入能量为800kev到1500kev，注入剂量1e12/cm2到3e12/cm2；
步骤六中，第二N型漂移区的N型离子注入能量为50kev到350kev，注入剂量为1e12/cm2到5e12/cm2，第二P型层的P型离子注入能量为500kev到800kev，注入剂量3e12/cm2到5e12/cm2。
5.根据权利要求1所述的LDMOS器件制造方法，其特征在于，
步骤八中，在硅片上淀积一层二氧化硅，干法刻蚀之后在栅极多晶硅侧边形成隔离侧墙；
在隔离侧墙形成后，选择性的进行源漏离子注入，在所述P阱上分别形成N型重掺杂区和P型重掺杂区，在所述N阱形成N型重掺杂区，所述N型重掺杂区分别作为LDMOS的源极和漏极，P型重掺杂区作为P阱的引出端；然后通过接触孔工艺形成接触孔连接，通过接触孔和金属线引出电极，完成LDMOS的制作。
6.根据权利要求3所述的LDMOS器件制造方法，其特征在于，
所述衬底为电阻率范围0.007～0.013Ω·CM的低阻衬底。
7.根据权利要求1所述的LDMOS器件制造方法，其特征在于，
步骤七中，通过热氧化方法生长栅氧化层。
8.根据权利要求5所述的LDMOS器件制造方法，其特征在于，
步骤八中，在硅片上淀积一层2500埃到3500埃的二氧化硅，干法刻蚀之后在栅极多晶硅侧边形成隔离侧墙。
CN201610674970.9A 2016-08-16 2016-08-16 Ldmos器件及其制造方法 Active CN106298935B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610674970.9A CN106298935B (zh) 2016-08-16 2016-08-16 Ldmos器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610674970.9A CN106298935B (zh) 2016-08-16 2016-08-16 Ldmos器件及其制造方法

Publications (2)

Publication Number Publication Date
CN106298935A CN106298935A (zh) 2017-01-04
CN106298935B true CN106298935B (zh) 2019-08-13

Family

ID=57678110

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610674970.9A Active CN106298935B (zh) 2016-08-16 2016-08-16 Ldmos器件及其制造方法

Country Status (1)

Country Link
CN (1) CN106298935B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7195167B2 (ja) * 2019-02-08 2022-12-23 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
CN109860276B (zh) * 2019-02-14 2022-08-09 长江存储科技有限责任公司 半导体器件及其形成方法
CN110010690B (zh) * 2019-03-29 2021-06-08 上海华虹宏力半导体制造有限公司 Nldmos的制造方法
CN111354644A (zh) * 2020-04-10 2020-06-30 上海华虹宏力半导体制造有限公司 Ldmos器件及其制造方法
CN113594254B (zh) * 2021-07-29 2024-01-23 上海华虹宏力半导体制造有限公司 改善跨导的ldmos器件结构
CN115332324A (zh) * 2022-10-18 2022-11-11 广州粤芯半导体技术有限公司 半导体器件及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103208519A (zh) * 2012-01-12 2013-07-17 上海华虹Nec电子有限公司 与5伏cmos工艺兼容的nldmos结构及其制法
CN104659090A (zh) * 2013-11-18 2015-05-27 上海华虹宏力半导体制造有限公司 Ldmos器件及制造方法
CN104821334A (zh) * 2015-03-11 2015-08-05 上海华虹宏力半导体制造有限公司 N型ldmos器件及工艺方法
CN105140289A (zh) * 2015-09-22 2015-12-09 上海华虹宏力半导体制造有限公司 N型ldmos器件及工艺方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103208519A (zh) * 2012-01-12 2013-07-17 上海华虹Nec电子有限公司 与5伏cmos工艺兼容的nldmos结构及其制法
CN104659090A (zh) * 2013-11-18 2015-05-27 上海华虹宏力半导体制造有限公司 Ldmos器件及制造方法
CN104821334A (zh) * 2015-03-11 2015-08-05 上海华虹宏力半导体制造有限公司 N型ldmos器件及工艺方法
CN105140289A (zh) * 2015-09-22 2015-12-09 上海华虹宏力半导体制造有限公司 N型ldmos器件及工艺方法

Also Published As

Publication number Publication date
CN106298935A (zh) 2017-01-04

Similar Documents

Publication Publication Date Title
CN106298935B (zh) Ldmos器件及其制造方法
CN104992977B (zh) Nldmos器件及其制造方法
TWI475614B (zh) 溝渠裝置結構及製造
CN100568466C (zh) 具有带易于浮岛形成的台阶式沟槽的电压维持层的功率半导体器件的制造方法
CN105789311B (zh) 横向扩散场效应晶体管及其制造方法
CN101969050B (zh) 一种绝缘体上硅可集成大电流n型组合半导体器件
CN103178093B (zh) 高压结型场效应晶体管的结构及制备方法
CN105720098B (zh) Nldmos及其制作方法
CN101840934A (zh) 底部漏极ldmos功率mosfet的结构及制备方法
CN102376762B (zh) 超级结ldmos器件及制造方法
CN101889327A (zh) 具有带易于浮岛形成的台阶式沟槽的电压维持层的功率半导体器件的制造方法
CN106876453A (zh) 沟槽栅igbt及制作方法
CN104659090B (zh) Ldmos器件及制造方法
CN105914231B (zh) 电荷存储型igbt及其制造方法
CN102412126A (zh) 超高压ldmos的工艺制作方法
CN101989602B (zh) 一种沟槽mosfet
CN102709190B (zh) Ldmos场效应晶体管及其制作方法
CN208028069U (zh) 具有埋层结构的新型双面阶梯埋氧型soi ldmos
CN109698239A (zh) Nldmos器件及其制造方法
CN104282762B (zh) 射频横向双扩散场效应晶体管及其制作方法
CN104282763B (zh) 射频横向双扩散场效应晶体管制作方法
CN105140289A (zh) N型ldmos器件及工艺方法
CN109888015A (zh) Ldmos器件及其制备方法
CN104538441B (zh) 射频ldmos器件及其制造方法
CN113921401B (zh) 一种超结和sgt新型复合mosfet及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant