CN103208519A - 与5伏cmos工艺兼容的nldmos结构及其制法 - Google Patents
与5伏cmos工艺兼容的nldmos结构及其制法 Download PDFInfo
- Publication number
- CN103208519A CN103208519A CN2012100081476A CN201210008147A CN103208519A CN 103208519 A CN103208519 A CN 103208519A CN 2012100081476 A CN2012100081476 A CN 2012100081476A CN 201210008147 A CN201210008147 A CN 201210008147A CN 103208519 A CN103208519 A CN 103208519A
- Authority
- CN
- China
- Prior art keywords
- trap
- type
- nldmos
- cmos
- drift region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 7
- 229910044991 metal oxide Inorganic materials 0.000 title abstract description 8
- 150000004706 metal oxides Chemical class 0.000 title abstract description 8
- 239000004065 semiconductor Substances 0.000 title abstract description 8
- 230000000295 complement effect Effects 0.000 title abstract description 3
- 238000003672 processing method Methods 0.000 title 1
- 238000000034 method Methods 0.000 claims abstract description 42
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 36
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 35
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 35
- 239000001301 oxygen Substances 0.000 claims abstract description 35
- 238000002955 isolation Methods 0.000 claims abstract description 21
- 238000009825 accumulation Methods 0.000 claims abstract description 12
- 229920005591 polysilicon Polymers 0.000 claims description 33
- 239000000758 substrate Substances 0.000 claims description 19
- 238000005516 engineering process Methods 0.000 claims description 18
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 8
- 238000002347 injection Methods 0.000 claims description 7
- 239000007924 injection Substances 0.000 claims description 7
- 230000003647 oxidation Effects 0.000 claims description 7
- 238000007254 oxidation reaction Methods 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 238000001259 photo etching Methods 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 3
- 239000012535 impurity Substances 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 abstract description 3
- 230000001590 oxidative effect Effects 0.000 abstract 3
- 238000004904 shortening Methods 0.000 abstract 1
- 238000004088 simulation Methods 0.000 abstract 1
- 210000003323 beak Anatomy 0.000 description 3
- 230000035755 proliferation Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
- H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种与5伏CMOS工艺兼容的NLDMOS结构及其制法，该结构包括：5伏CMOS工艺兼容形成的场氧区、多晶硅栅极、栅氧化层、隔离侧墙和源漏，其中，还包括：由CMOS工艺中的P阱构成的P型本底区，由CMOS工艺中的N阱构成的N型漂移区；其制法包括：1)P阱作为P型本底区，N阱作为N漂移区；2)控制P型本底区和N漂移区的距离；3)缩小积累区长度至-0.2～0.1μm之间；4)按5伏CMOS工艺，完成场氧区、多晶硅栅、栅氧化层、隔离侧墙、源漏和电极连接的制作。本发明使击穿电压达到25伏以上，并且可满足开关器件和模拟器件的使用特性。
Description
技术领域
本发明涉及一种NLDMOS(N型横向双扩散金属氧化物半导体)结构及其制法，特别是涉及一种与5伏CMOS(互补金属氧化物半导体)工艺兼容的NLDMOS结构及其制法。
背景技术
DMOS(双扩散金属氧化物半导体)由于具有耐高压，大电流驱动能力和极低功耗等特点，目前在电源管理电路中被广泛采用。在BCD(Bipolar-CMOS-DMOS)工艺中，DMOS虽然与CMOS集成在同一块芯片中，但由于高耐压和低导通电阻的要求，DMOS的本底区和漂移区的条件往往无法与CMOS现有的工艺条件共享。其主要原因是，DMOS在高耐压的情况下，需要漂移区的掺杂要淡，从而实现在漏端有高压偏置时，漂移区全部耗尽来增加漏端到本底之间的耗尽区宽度来分压，并产生平坦的电场分布，一次击穿电压得以提高。CMOS的要求则是P阱【相对于N型金属氧化物半导体(NMOS)】或N阱【相对于P型金属氧化物半导体(PMOS)】的浓度要高，这样可以提高器件与器件之间的隔离耐压和抑制Latch-up效应。
因此，需要开发一种能与CMOS工艺兼容的DMOS，使制备方便。
发明内容
本发明要解决的技术问题是提供一种与5伏CMOS工艺兼容的NLDMOS结构及其制法。在不改变任何工艺条件的情况下，本发明的NLDMOS结构可使得击穿电压(BV)达到25伏以上，使器件有较大的安全工作区。
为解决上述技术问题，本发明的与5伏CMOS工艺兼容的NLDMOS结构，包括：5伏CMOS工艺兼容形成的场氧区、多晶硅栅极、栅氧化层、隔离侧墙和源漏，其中，还包括：由CMOS工艺中的P阱构成的P型本底区，由CMOS工艺中的N阱构成的N型漂移区；所述P型本底区和N型漂移区，位于P型衬底内；源漏位于P型本底区和N型漂移区内；栅氧化层位于P型衬底的上表面；多晶硅栅极位于栅氧化层之上；隔离侧墙与多晶硅栅极相邻；场氧区位于N型漂移区之上，且场氧区与多晶硅栅极有重叠。
所述场氧区与多晶硅栅极的重叠部分的长度范围为0.1～3μm。
所述P型本底区和N型漂移区之间的距离为0.5～2μm。
所述NLDMOS结构中，其积累区长度(LA)为-0.2～0.1μm。
另外，本发明还公开了一种与5伏CMOS工艺兼容的NLDMOS结构的制作方法，包括：
(1)采用P阱作为P型本底区(P-Body)，N阱作为N漂移区(N-Drift)；
(2)控制NLDMOS中的P型本底区(由P阱构成)和N漂移区(由N阱构成)的距离，实现对N阱和P阱之间的PN结耐压的调整；
(3)缩小积累区长度(LA)的尺寸，LA大小在-0.2～0.1μm之间(比常规LDMOS小)，利用N阱向P阱方向的横向扩散，维持器件良好特性的同时提高栅氧下方LOCOS鸟嘴处的耐压水平；
(4)按5伏CMOS工艺，完成多晶硅栅、栅氧化层、隔离侧墙、源漏和电极连接的制作。
对于上述方法，其具体步骤，包括：
1)利用有源区光刻，打开场氧区域，并在P型衬底(P-Sub)上刻蚀场氧区；
2)在P型衬底上进行局部氧化(LOCOS)，形成场氧区；
3)光刻打开阱注入区域，向P型衬底分别注入P型杂质离子和N型杂质离子形成P阱和N阱，其中，N阱位于场氧区下方，且P阱作为NLDMOS的本底区，N阱作为NLDMOS的漂移区，N阱和P阱在NLDMOS区域间隔为0.5～2μm，积累区长度LA大小为-0.2～0.1μm；
4)在P型衬底上，通过热氧化方法，生长115～160埃的栅氧化层，并淀积1000～3000埃的多晶硅，然后进行多晶硅栅刻蚀，形成NLDMOS的多晶硅栅极；
5)淀积一层2500～3500埃的二氧化硅，干法刻蚀之后形成与多晶硅栅极相邻的隔离侧墙；
6)在隔离侧墙形成后，P型本底区和N型漂移区内选择性的进行常规的源漏离子注入，分别形成N型源漏；
7)采用与5伏CMOS工艺一致的工艺，进行电极连接后，完成NLDMOS的制作。
本发明的NLDMOS结构，可以集成在5伏CMOS工艺中，利用平台中原有的工艺条件，在不额外增加光刻版并且不改变注入条件的情况下，仅通过调整器件P型本底区(由P阱构成)和N漂移区(由N阱构成)的距离以及缩小积累区长度(LA)的尺寸，使得器件保持较好特性的前提下，击穿电压能达到25伏以上，使器件有较大的安全工作区，并且其特性可以满足开关器件和模拟器件的使用特性。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是本发明中耐压优化的NLDMOS结构示意图；
图2是本发明的刻蚀场氧区之后的NLDMOS结构器件截面图；
图3是本发明的局部氧化(LOCOS)之后的器件剖面图；
图4是本发明的P阱和N阱注入之后的器件剖面图；
图5是本发明的多晶硅栅极刻蚀之后的器件剖面图；
图6是本发明的隔离侧墙形成之后的器件剖面图；
图7是N阱和P阱之间的PN结击穿电压与阱间距的关系图，其中，A为N阱和P阱之间的距离为0时的击穿电压图，B为N阱和P阱之间的距离为1μm时的击穿电压图；
图8是一种与5V CMOS工艺兼容的NLDMOS击穿电压图；
图9是本发明的优化设计后NLDMOS结构器件的击穿电压。
图中附图标记说明如下：
101为P型衬底 102为场氧区 103为P阱
104为N阱 105为栅氧化层 106为多晶硅栅极
107为隔离侧墙 108为N型源漏
Space为P型本底区和N型漂移区之间的距离(也即P阱与N阱的距离)
LA为积累区长度
具体实施方式
本发明的与5伏CMOS工艺兼容的NLDMOS结构，如图1所示，包括：5伏CMOS工艺兼容形成的场氧区102、多晶硅栅极106、栅氧化层105、隔离侧墙107和源漏108，以及由CMOS工艺中的P阱103构成的P型本底区，由CMOS工艺中的N阱104构成的N型漂移区；其中，P型本底区和N型漂移区，位于P型衬底101内，且P型本底区和N型漂移区之间的距离(Space)为0.5～2μm；源漏108位于P型本底区和N型漂移区内；栅氧化层105位于P型衬底101的上表面；多晶硅栅极106位于栅氧化层105之上；隔离侧墙107与多晶硅栅极106相邻；场氧区102位于N型漂移区之上，且场氧区102与多晶硅栅极106有重叠，其重叠部分的长度范围为0.1～3μm。
上述NLDMOS结构中，其积累区长度(LA)为-0.2～0.1μm。
对于上述NLDMOS结构，其制作方法，包括步骤：
1)利用有源区光刻，打开场氧区域，并在P型衬底(P-Sub)101上刻蚀场氧区102(如图2所示)；
2)在P型衬底101上进行局部氧化(LOCOS)，形成场氧区102(如图3所示)；其中，场氧区102的形成与5伏CMOS工艺兼容；
3)光刻打开阱注入区域，向P型衬底101分别注入P型杂质离子和N型杂质离子形成P阱103和N阱104，其中，N阱位于场氧区102下方，且P阱103作为NLDMOS的本底区，N阱104作为NLDMOS的漂移区，N阱104和P阱103在NLDMOS区域间隔为0.5～2μm，积累区长度(LA)大小为-0.2～0.1μm(如图4所示)；
4)在P型衬底101上，通过热氧化方法，生长115～160埃的栅氧化层105，并淀积1000～3000埃(如可以为2000埃)的多晶硅，然后进行多晶硅栅刻蚀，形成NLDMOS的多晶硅栅极106(如图5所示)；其中，多晶硅栅极106、栅氧化层105的形成与5伏CMOS工艺兼容；
5)淀积一层2500～3500埃的二氧化硅，干法刻蚀之后，形成与多晶硅栅极相邻的隔离侧墙107(如图6所示)；其中，隔离侧墙107的形成与5伏CMOS工艺兼容；
6)在隔离侧墙107形成后，P型本底区和N型漂移区内选择性的进行常规的源漏离子注入，分别在P阱103和N阱104形成N型源漏108(如图1所示)；其中，源漏108的形成与5伏CMOS工艺兼容；
7)采用与5伏CMOS工艺一致的工艺，进行电极连接后，完成NLDMOS的制作。
其中，对于NLDMOS设计中，如果通过将N阱和P阱之间的距离从0增加到1μm(如图7所示)，N阱和P阱之间的PN结击穿电压可以从19V增加到37V。但是从图8中可以看到，器件发生击穿的位置，并不位于N阱和P阱之间的PN结，而是在栅氧与场氧鸟嘴交界处发生击穿，同时，由于与5伏CMOS工艺兼容，N阱的掺杂浓度较高，场氧下方不能完全耗尽，因此，增加PA(有源区上多晶硅)和PF(场氧区上多晶硅)尺寸对提高击穿电压帮助不大。这种NLDMOS设计最高耐压只能达到20伏特。
本发明的与5伏CMOS工艺兼容的NLDMOS结构，在不改变任何工艺条件和增加光罩的情况下，通过调整NLDMOS中的P型本底区(由P阱构成)和N漂移区(由N阱构成)的距离，提高N阱104和P阱103之间的PN结击穿电压，缩小积累区长度(LA)的尺寸，利用N阱104向P阱103方向的横向扩散，增加有效LA的距离，保持器件良好特性的同时，提高栅氧化层105下方LOCOS鸟嘴处的耐压水平，成功地使得整个器件的击穿电压达到25伏特以上，如图9所示。本发明中的NLDMOS结构器件，其特性可以满足开关器件和模拟器件的使用特性。
Claims (6)
1.一种与5伏CMOS工艺兼容的NLDMOS结构，包括：5伏CMOS工艺兼容形成的场氧区、多晶硅栅极、栅氧化层、隔离侧墙和源漏，其特征在于，还包括：由CMOS工艺中的P阱构成的P型本底区，由CMOS工艺中的N阱构成的N型漂移区；
其中，所述P型本底区和N型漂移区，位于P型衬底内；源漏位于P型本底区和N型漂移区内；栅氧化层位于P型衬底的上表面；多晶硅栅极位于栅氧化层之上；隔离侧墙与多晶硅栅极相邻；场氧区位于N型漂移区之上，且场氧区与多晶硅栅极有重叠。
2.如权利要求1所述的结构，其特征在于，所述场氧区与多晶硅栅极的重叠部分的长度范围为0.1～3μm。
3.如权利要求1所述的结构，其特征在于，所述P型本底区和N型漂移区之间的距离为0.5～2μm。
4.如权利要求1所述的结构，其特征在于，所述NLDMOS结构中，其积累区长度为-0.2～0.1μm。
5.如权利要求1所述的与5伏CMOS工艺兼容的NLDMOS结构的制作方法，其特征在于，包括：
(1)采用P阱作为P型本底区，N阱作为N漂移区；
(2)控制NLDMOS中的P型本底区和N漂移区的距离为0.5～2μm；
(3)缩小积累区长度至-0.2～0.1μm之间；
(4)按5伏CMOS工艺，完成场氧区、多晶硅栅、栅氧化层、隔离侧墙、源漏和电极连接的制作。
6.如权利要求5所述的方法，其特征在于，所述方法的步骤，包括：
1)利用有源区光刻，打开场氧区域，并在P型衬底上刻蚀场氧区；
2)在P型衬底上进行局部氧化，形成场氧区；
3)光刻打开阱注入区域，向P型衬底分别注入P型杂质离子和N型杂质离子形成P阱和N阱，其中，N阱位于场氧区下方，且P阱作为NLDMOS的本底区，N阱作为NLDMOS的漂移区，N阱和P阱在NLDMOS区域间隔为0.5～2μm，积累区长度大小为-0.2～0.1μm；
4)在P型衬底上，通过热氧化方法，生长115～160埃的栅氧化层，并淀积1000～3000埃的多晶硅，然后进行多晶硅栅刻蚀，形成NLDMOS的多晶硅栅极；
5)淀积一层2500～3500埃的二氧化硅，干法刻蚀之后，形成与多晶硅栅极相邻的隔离侧墙；
6)在隔离侧墙形成后，P型本底区和N型漂移区内进行源漏离子注入，分别形成N型源漏；
7)采用与5伏CMOS工艺一致的工艺，进行电极连接后，完成NLDMOS的制作。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210008147.6A CN103208519B (zh) | 2012-01-12 | 2012-01-12 | 与5伏cmos工艺兼容的nldmos结构及其制法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210008147.6A CN103208519B (zh) | 2012-01-12 | 2012-01-12 | 与5伏cmos工艺兼容的nldmos结构及其制法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103208519A true CN103208519A (zh) | 2013-07-17 |
| CN103208519B CN103208519B (zh) | 2015-12-09 |
Family
ID=48755687
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210008147.6A Active CN103208519B (zh) | 2012-01-12 | 2012-01-12 | 与5伏cmos工艺兼容的nldmos结构及其制法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103208519B (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104319289A (zh) * | 2014-09-30 | 2015-01-28 | 上海华虹宏力半导体制造有限公司 | Nldmos器件及其制造方法 |
| CN104599974A (zh) * | 2015-02-13 | 2015-05-06 | 杰华特微电子（杭州）有限公司 | 半导体结构及其形成方法 |
| CN106298935A (zh) * | 2016-08-16 | 2017-01-04 | 上海华虹宏力半导体制造有限公司 | Ldmos器件及其制造方法 |
| CN111883484A (zh) * | 2020-08-14 | 2020-11-03 | 上海华虹宏力半导体制造有限公司 | 开关ldmos器件的制造方法 |
| CN112018187A (zh) * | 2020-09-28 | 2020-12-01 | 上海华虹宏力半导体制造有限公司 | Ldmos器件及其制造方法 |
| CN114512407A (zh) * | 2022-04-20 | 2022-05-17 | 北京芯可鉴科技有限公司 | Ldmosfet的制作方法及结构 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060006462A1 (en) * | 2004-07-12 | 2006-01-12 | Chi-Hsuen Chang | Method and apparatus for a semiconductor device having low and high voltage transistors |
| CN102054864A (zh) * | 2009-11-05 | 2011-05-11 | 上海华虹Nec电子有限公司 | Ldmos及其制造方法 |
| CN102088022A (zh) * | 2009-12-03 | 2011-06-08 | 上海华虹Nec电子有限公司 | Ldmos及其制造方法 |
| CN102122668A (zh) * | 2010-01-11 | 2011-07-13 | 世界先进积体电路股份有限公司 | 半导体结构及其制造方法 |
| CN103199109A (zh) * | 2012-01-09 | 2013-07-10 | 上海华虹Nec电子有限公司 | 一种nldmos器件及其制造方法 |
-
2012
- 2012-01-12 CN CN201210008147.6A patent/CN103208519B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060006462A1 (en) * | 2004-07-12 | 2006-01-12 | Chi-Hsuen Chang | Method and apparatus for a semiconductor device having low and high voltage transistors |
| CN102054864A (zh) * | 2009-11-05 | 2011-05-11 | 上海华虹Nec电子有限公司 | Ldmos及其制造方法 |
| CN102088022A (zh) * | 2009-12-03 | 2011-06-08 | 上海华虹Nec电子有限公司 | Ldmos及其制造方法 |
| CN102122668A (zh) * | 2010-01-11 | 2011-07-13 | 世界先进积体电路股份有限公司 | 半导体结构及其制造方法 |
| CN103199109A (zh) * | 2012-01-09 | 2013-07-10 | 上海华虹Nec电子有限公司 | 一种nldmos器件及其制造方法 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104319289A (zh) * | 2014-09-30 | 2015-01-28 | 上海华虹宏力半导体制造有限公司 | Nldmos器件及其制造方法 |
| CN104599974A (zh) * | 2015-02-13 | 2015-05-06 | 杰华特微电子（杭州）有限公司 | 半导体结构及其形成方法 |
| CN104599974B (zh) * | 2015-02-13 | 2019-05-03 | 杰华特微电子（杭州）有限公司 | 半导体结构及其形成方法 |
| CN106298935A (zh) * | 2016-08-16 | 2017-01-04 | 上海华虹宏力半导体制造有限公司 | Ldmos器件及其制造方法 |
| CN106298935B (zh) * | 2016-08-16 | 2019-08-13 | 上海华虹宏力半导体制造有限公司 | Ldmos器件及其制造方法 |
| CN111883484A (zh) * | 2020-08-14 | 2020-11-03 | 上海华虹宏力半导体制造有限公司 | 开关ldmos器件的制造方法 |
| CN111883484B (zh) * | 2020-08-14 | 2023-10-20 | 上海华虹宏力半导体制造有限公司 | 开关ldmos器件的制造方法 |
| CN112018187A (zh) * | 2020-09-28 | 2020-12-01 | 上海华虹宏力半导体制造有限公司 | Ldmos器件及其制造方法 |
| CN114512407A (zh) * | 2022-04-20 | 2022-05-17 | 北京芯可鉴科技有限公司 | Ldmosfet的制作方法及结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103208519B (zh) | 2015-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10910472B2 (en) | Integrated circuit, LDMOS with bottom gate and ballast drift | |
| CN102130168B (zh) | 隔离型ldnmos器件及其制造方法 | |
| US20180190816A1 (en) | High-voltage semiconductor device | |
| CN101359664B (zh) | Bcd工艺中的n型ldmos器件及其版图制作方法和制造方法 | |
| CN103489912B (zh) | 一种高压结型场效应晶体管 | |
| CN103208519B (zh) | 与5伏cmos工艺兼容的nldmos结构及其制法 | |
| CN102054774B (zh) | Vdmos晶体管兼容ldmos晶体管及其制作方法 | |
| CN101002330A (zh) | 包括掩埋源电极的沟槽金属氧化物硅场效应晶体管及其制造方法 | |
| CN102136493B (zh) | 高压隔离型ldnmos器件及其制造方法 | |
| CN103178087B (zh) | 超高压ldmos器件结构及制备方法 | |
| CN104377244A (zh) | 一种降低ldmos导通电阻的器件结构 | |
| JP2018530922A (ja) | 横方向拡散金属酸化物半導体電界効果トランジスタ | |
| KR20110078621A (ko) | 반도체 소자 및 그 제조 방법 | |
| CN103199109A (zh) | 一种nldmos器件及其制造方法 | |
| KR101019406B1 (ko) | Ｌｄｍｏｓ 소자 제조 방법 | |
| KR20110078861A (ko) | 수평형 디모스 트랜지스터 | |
| CN103199110B (zh) | 一种nldmos器件及其制造方法 | |
| CN103107191A (zh) | 高压p型ldmos结构及其制造方法 | |
| CN102637736B (zh) | 高压ldmos器件 | |
| KR101015529B1 (ko) | Ｌｄｍｏｓ 트랜지스터 및 그 제조방법 | |
| CN104332501A (zh) | Nldmos器件及其制造方法 | |
| KR20110037030A (ko) | 반도체 소자 및 그 제조 방법 | |
| KR101262853B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| CN103094337A (zh) | Ldnmos结构及其制造方法 | |
| KR20110037031A (ko) | 반도체 소자 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI Effective date: 20140110 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI |
|
| TA01 | Transfer of patent application right |
Effective date of registration: 20140110 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge Applicant before: Shanghai Huahong NEC Electronics Co., Ltd. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |