CN106876453A - 沟槽栅igbt及制作方法 - Google Patents
沟槽栅igbt及制作方法 Download PDFInfo
- Publication number
- CN106876453A CN106876453A CN201710003958.XA CN201710003958A CN106876453A CN 106876453 A CN106876453 A CN 106876453A CN 201710003958 A CN201710003958 A CN 201710003958A CN 106876453 A CN106876453 A CN 106876453A
- Authority
- CN
- China
- Prior art keywords
- gate
- trench
- source region
- polysilicon
- pxing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 71
- 229920005591 polysilicon Polymers 0.000 claims abstract description 68
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 67
- 239000010703 silicon Substances 0.000 claims abstract description 67
- 238000007670 refining Methods 0.000 claims abstract description 54
- 238000004857 zone melting Methods 0.000 claims abstract description 54
- 238000000034 method Methods 0.000 claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 claims abstract description 14
- 230000036039 immunity Effects 0.000 claims abstract description 11
- 239000010410 layer Substances 0.000 claims description 66
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 65
- 239000002184 metal Substances 0.000 claims description 31
- 239000000758 substrate Substances 0.000 claims description 29
- 239000004065 semiconductor Substances 0.000 claims description 23
- 239000011229 interlayer Substances 0.000 claims description 15
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 239000000203 mixture Substances 0.000 claims description 9
- 238000005516 engineering process Methods 0.000 claims description 7
- 239000007943 implant Substances 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 238000002513 implantation Methods 0.000 claims description 6
- 238000002347 injection Methods 0.000 claims description 5
- 239000007924 injection Substances 0.000 claims description 5
- 239000013078 crystal Substances 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 1
- 229910052760 oxygen Inorganic materials 0.000 claims 1
- 239000001301 oxygen Substances 0.000 claims 1
- 230000006872 improvement Effects 0.000 description 13
- 230000003071 parasitic effect Effects 0.000 description 11
- 101100204059 Caenorhabditis elegans trap-2 gene Proteins 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 230000005611 electricity Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- VMXJCRHCUWKQCB-UHFFFAOYSA-N NPNP Chemical group NPNP VMXJCRHCUWKQCB-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种沟槽栅IGBT，包括：漂移区，集电区，P型体区；栅极沟槽以及形成于栅极沟槽底部表面和侧面的栅介质层和填充于栅极沟槽中多晶硅栅。多晶硅栅的顶部表面低于区熔硅的顶部表面，源区通过带倾角的自对准离子注入形成于多晶硅栅顶部的栅极沟槽两侧的区熔硅中；P+接触区形成于P型体区的表面，P+接触区和源区都通过接触孔连接到发射极。本发明还公开了一种沟槽栅IGBT的制造方法。本发明通过自对准离子注入能减少源区的宽度，从而能减少P型体区的寄生电阻，提高器件的抗闩锁能力。
Description
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种沟槽栅绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，IGBT)，本发明还涉及一种沟槽栅IGBT的制作方法。
背景技术
IGBT是由双极型三极管(BJT)和绝缘栅型场效应管(MOSFET)组成的复合全控型电压驱动式功率半导体器件,兼有MOSFET的高输入阻抗和电力双极型三极管(GTR)的低导通压降两方面的优点。
IGBT器件在工业领域有重要应用，对可靠性的要求非常高，其中抗闩锁能力直接影响器件可靠性的表现。
如图1所示，是现有平面栅IGBT的结构示意图；图1主要是为了说明IGBT的基本结构和闩锁机理，现有平面栅IGBT包括：
漂移区(Drift)101，通常由N型轻掺杂即N-掺杂的区熔硅组成。
在漂移区101的表面选定区域形成有由P型阱组成的P型体区102。栅氧化层103和多晶硅栅104形成于区熔硅的表面。多晶硅栅104呈平面结构并覆盖在P型体区102的表面，被多晶硅栅104所覆盖的P型体区102表面用于形成沟道；相邻两个P型体区102表面选定多晶硅栅104连接在一起。由N+区组成的源区106形成于P型体区102的表面并和对应的多晶硅栅104的侧面自对准,IGBT中源区106也称N-base。
层间膜105覆盖在器件的表面，在层间膜105中形成有穿过层间膜105的接触孔。由P+区组成的P+接触区107形成于源区106对应的接触孔的底部。P+接触区107和底部的P型体区102相接触且P+接触去107侧面和源区106相接触。P+接触去107和源区106同时通过接触孔连接到由正面金属层108组成的发射极。正面金属层108还会形成栅极，底部的多晶硅栅104通过接触孔连接到栅极。
由P+区组成的集电区109形成于漂移区101的背面。通常，漂移区101对应的区熔硅一般形成于半导体衬底如硅衬底表面，集电区109通过对硅衬底进行背面减薄后形成。集电区109的背面形成有背面金属层110，背面金属层110作为器件的集电极，也称为漏极。源区106也称发射区。
由图1所示可知，源区106、P型体区102、漂移区101和集电区109会组成NPNP的叠层结构，该叠层结构即为寄生NPNP晶闸管。图1中标记111所圈出的区域表示了由源区106、P型体区102和漂移区101组成的寄生NPN管的等效图。寄生NPN管的基区为P型体区102，基区通过P+接触区107连接到发射极并作为寄生NPN管的基极，电阻RB为寄生NPN管的寄生基区电阻。寄生PNP管由P+接触区107、P型体区102、漂移区101和集电区109组成。图1中的由下而上的箭头线表示寄生NPNP晶闸管的漏电流方向。当电阻RB上的压降达到能够使寄生NPN管导通，并对寄生PNP管形成偏置，寄生NPNP晶闸管开启，栅极失去控制功能，IGBT处于闩锁失控状态。
降低寄生电阻RB是常用的提高抗闩锁能力的方法。电阻RB的大小和源区106的宽度及源区106下部的P型体区102的杂质浓度相关，现有方法中，源区106的一侧和多晶硅栅104自对准，源区106的另一侧需要通过光刻定义，这样会使得源区106的宽度不能得到很好的减小，使得电阻RB的降低受到源区106的宽度的限制。而提高P型体区102的杂质浓度则会对器件的性能产生影响。
如图2所示，是现有沟槽栅IGBT的结构示意图；现有沟槽栅IGBT包括：
漂移区201，通常由N型轻掺杂即N-掺杂的区熔硅组成。
在漂移区201的表面选定区域形成有由P型阱组成的P型体区202。
栅极沟槽形成于区熔硅顶部区域中，栅氧化层203形成于栅极沟槽的底部表面和侧面，多晶硅栅204填充于栅极沟槽中。多晶硅栅204侧面覆盖在P型体区202的表面，被多晶硅栅204侧面覆盖的P型体区202表面用于形成沟道，该沟道为垂直沟道。由N+区组成的源区205形成于P型体区202的表面并和对应的多晶硅栅204的侧面自对准。
层间膜(未示出)覆盖在器件的表面，在层间膜中形成有穿过层间膜的接触孔。由P+区组成的P+接触区206形成于源区205对应的接触孔的底部。P+接触区206和底部的P型体区202相接触且P+接触去207侧面和源区205相接触。P+接触去207和源区205同时通过接触孔连接到由正面金属层207组成的发射极。正面金属层207还会形成栅极，底部的多晶硅栅204通过接触孔连接到栅极。
由P+区组成的集电区208形成于漂移区201的背面。通常，漂移区201对应的区熔硅一般形成于半导体衬底如硅衬底表面，集电区208通过对硅衬底进行背面减薄后形成。集电区208的背面形成有背面金属层209，背面金属层209作为器件的集电极，也称为漏极。
和图1所示结构相似，图2中，源区205的一侧和多晶硅栅204自对准，源区205的另一侧需要通过光刻定义，源区205的宽度会受限于光刻机线宽及对准精度，这样会使得源区205的宽度不能得到很好的减小且减少的成本较高，使得电阻RB的降低受到源区205的宽度的限制。而提高P型体区202的杂质浓度则会对器件的性能产生影响。
发明内容
本发明所要解决的技术问题是提供一种沟槽栅IGBT，能降低P型体区的寄生电阻，从而提高器件的抗闩锁能力。为此，本发明还提供一种沟槽栅IGBT的制作方法。
为解决上述技术问题，本发明提供的沟槽栅IGBT包括：
漂移区，由N型轻掺杂的区熔硅组成。
集电区，由形成于所述漂移区的背面且和所述漂移区相接触的P+区组成。
P型体区，由形成于所述漂移区顶部且和所述漂移区相接触的P型阱组成。
栅极沟槽，形成于所述区熔硅的顶部且所述栅极沟槽穿过所述P型阱；在所述栅极沟槽的底部表面和侧面形成有栅介质层；在所述栅极沟槽中填充有由多晶硅组成的多晶硅栅。
所述多晶硅栅的顶部表面低于所述区熔硅的顶部表面从而使所述多晶硅栅顶部的所述栅极沟槽两侧的侧面露出，N型重掺杂的源区通过带倾角的自对准离子注入形成于所述多晶硅栅顶部的所述栅极沟槽两侧的所述区熔硅中，所述自对准离子注入的掩模由所述多晶硅栅和所述栅极沟槽形成时的硬掩模层组成；所述源区和所述P型体区相接触。
P+接触区，形成于所述P型体区的表面，所述P+接触区和所述源区侧面接触，所述P+接触区和所述源区都通过接触孔连接到发射极。
通过所述自对准离子注入减少所述源区的宽度，从而减少所述源区和所述P型体区的接触宽度，从而减少所述P型体区的寄生电阻，提高器件的抗闩锁能力。
进一步的改进是，所述区熔硅形成于半导体衬底表面，所述集电区形成于减薄后的所述半导体衬底背面。
进一步的改进是，所述半导体衬底为硅衬底。
进一步的改进是，在所述集电区背面形成有背面金属层，由所述背面金属层引出集电极。
进一步的改进是，所述栅介质层为栅氧化层。
进一步的改进是，通过调节所述自对准离子注入的注入能量和注入角度调节所述源区的宽度。
为解决上述技术问题，本发明提供的沟槽栅IGBT的制造方法包括如下步骤：
步骤一、提供N型轻掺杂的区熔硅并由所述区熔硅组成漂移区。
步骤二、在所述区熔硅正面进行P型阱注入并进行退火推阱形成由P型阱组成的P型体区，所述P型体区位于所述漂移区顶部且和所述漂移区相接触。
步骤三、在所述区熔硅表面形成硬掩模层，对所述硬掩模层进行光刻刻蚀将栅极沟槽形成区域打开；在所述硬掩模层的定义下对所述区熔硅进行刻蚀形成栅极沟槽。
步骤四、在所述栅极沟槽的的底部表面和侧面形成有栅介质层。
步骤五、进行多晶硅生长，所述多晶硅将所述栅极沟槽完全填充并延伸到所述栅极沟槽外的所述区熔硅表面。
步骤六、进行多晶硅回刻，由回刻后填充于所述栅极沟槽中的多晶硅组成多晶硅栅，回刻工艺将所述多晶硅栅顶部以及所述栅极沟槽外延的多晶硅都去除，所述多晶硅栅的顶部表面低于所述区熔硅的顶部表面从而使所述多晶硅栅顶部的所述栅极沟槽两侧的侧面露出。
步骤七、进行带倾角的自对准离子注入在所述多晶硅栅顶部的所述栅极沟槽两侧的所述区熔硅中形成N型重掺杂的源区，所述自对准离子注入的掩模由所述多晶硅栅和所述栅极沟槽形成时的硬掩模层组成；所述源区和所述P型体区相接触。
通过所述自对准离子注入减少所述源区的宽度，从而减少所述源区和所述P型体区的接触宽度，从而减少所述P型体区的寄生电阻，提高器件的抗闩锁能力。
步骤八、去除所述硬掩模层，形成层间膜。
步骤九、形成穿过所述层间膜的接触孔，所述接触孔的开口形成后通过P+注入在和所述源区相对应的所述接触孔的底部的所述P型体区的表面形成P+接触区，所述P+接触区和所述源区侧面接触；在所述接触孔中填充金属。
步骤十、形成正面金属层，对所述正面金属层进行图形化形成发射极和栅极，所述P+接触区和所述源区都通过接触孔连接到所述发射极。
步骤十一、在所述漂移区的背面形成集电区，所述集电区由和所述漂移区相接触的P+区组成。
进一步的改进是，所述区熔硅形成于半导体衬底表面，步骤十一中先对所述半导体衬底进行背面减薄，之后再形成所述集电区。
进一步的改进是，所述半导体衬底为硅衬底。
进一步的改进是，步骤十一在形成所述集电区之后还包括：在所述集电区背面形成有背面金属层，由所述背面金属层引出集电极。
进一步的改进是，所述栅介质层为栅氧化层。
进一步的改进是，所述栅氧化层采用热氧化工艺形成。
进一步的改进是，通过调节所述自对准离子注入的注入能量和注入角度调节所述源区的宽度。
进一步的改进是，所述硬掩模层由氧化硅和氮化硅叠加形成。
本发明IGBT采用沟槽栅结构，利用多晶硅栅在填充后需要回刻的特性，将多晶硅栅在现有和区熔硅相平的基础上做进一步的回刻，使多晶硅栅的顶部表面低于区熔硅的顶部表面从而使所述多晶硅栅顶部的栅极沟槽两侧的侧面露出，并结合带倾角的注入能实现源区的自对准离子注入掺杂，自对准离子注入的掩模由多晶硅栅和栅极沟槽形成时的硬掩模层组成，也即最后源区的两侧都不需要采用光刻定义，通过自对准离子注入能够将源区自对准的形成在P型体区的表面上，所以相对于现有需要采用光刻工艺定义的源区的结构，本发明的源区的宽度能够得到最大程度的减少，从而减少源区和P型体区的接触宽度，能降低P型体区的寄生电阻，从而提高器件的抗闩锁能力。
另外，本发明通过调节所述自对准离子注入的注入能量和注入角度就能实现对源区的宽度的精确控制，工艺简单，成本低。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有平面栅IGBT的结构示意图；
图2是现有沟槽栅IGBT的结构示意图；
图3是本发明实施例沟槽栅IGBT的结构示意图；
图4A-图4G是本发明实施例一IGBT的制造方法的各步骤中的器件结构示意图。
具体实施方式
如图3所示，是本发明实施例沟槽栅IGBT的结构示意图；本发明实施例沟槽栅IGBT包括：
漂移区1，由N型轻掺杂的区熔硅组成。
集电区8，由形成于所述漂移区1的背面且和所述漂移区1相接触的P+区组成。本发明实施例中，所述区熔硅形成于半导体衬底表面，所述集电区8形成于减薄后的所述半导体衬底背面。较佳为，所述半导体衬底为硅衬底。
P型体区2，由形成于所述漂移区1顶部且和所述漂移区1相接触的P型阱2组成；
栅极沟槽，形成于所述区熔硅的顶部且所述栅极沟槽穿过所述P型阱2；在所述栅极沟槽的底部表面和侧面形成有栅介质层3；较佳为，所述栅介质层3为栅氧化层。在所述栅极沟槽中填充有由多晶硅组成的多晶硅栅4。
所述多晶硅栅4的顶部表面低于所述区熔硅的顶部表面从而使所述多晶硅栅4顶部的所述栅极沟槽两侧的侧面露出，源区5通过带倾角的N型重掺杂的自对准离子注入形成于所述多晶硅栅4顶部的所述栅极沟槽两侧的所述区熔硅中，所述自对准离子注入的掩模由所述多晶硅栅4和所述栅极沟槽形成时的硬掩模层组成；所述源区5和所述P型体区2相接触。
P+接触区6，形成于所述P型体区2的表面，所述P+接触区6和所述源区5侧面接触，所述P+接触区6和所述源区5都通过接触孔连接到由正面金属层8组成的发射极。接触孔会穿过层间膜7，图3中仅示出了所述多晶硅栅4顶部的所述层间膜7，其他区域的所述层间膜7没有示意出。所述多晶硅栅4也会通过接触孔连接到由正面金属层组成的栅极，图3中没有示出所述多晶硅栅4对应的接触孔的形成区域。
通过所述自对准离子注入减少所述源区5的宽度，从而减少所述源区5和所述P型体区2的接触宽度，从而减少所述P型体区2的寄生电阻，提高器件的抗闩锁能力。本发明实施例中，能通过调节所述自对准离子注入的注入能量和注入角度调节所述源区5的宽度，从而方便对所述源区5的宽度进行精确控制。
在所述集电区8背面形成有背面金属层9，由所述背面金属层9引出集电极。
如图4A至图4G所示，是本发明实施例一IGBT的制造方法的各步骤中的器件结构示意图，本发明实施例沟槽栅IGBT的制造方法包括如下步骤：
步骤一、如图4A所示，提供N型轻掺杂的区熔硅并由所述区熔硅组成漂移区1。所述区熔硅形成于半导体衬底表面；较佳为，所述半导体衬底为硅衬底。
步骤二、如图4A所示，在所述区熔硅正面进行P型阱注入并进行退火推阱形成由P型阱2组成的P型体区2，所述P型体区2位于所述漂移区1顶部且和所述漂移区1相接触。进行所述P型阱注入工艺之前，本发明实施例方法中还在所述区熔硅的表明形成了一层氧化层301，所述P型阱注入会穿过氧化层301进入到区熔硅中，所述P型体区2形成之后取出改氧化层301。
步骤三、如图4B所示，在所述区熔硅表面形成硬掩模层304，对所述硬掩模层304进行光刻刻蚀将栅极沟槽305形成区域打开；在所述硬掩模层304的定义下对所述区熔硅进行刻蚀形成栅极沟槽305。较佳为，所述硬掩模层304由氧化硅302和氮化硅303叠加形成。
步骤四、如图4B所示，在所述栅极沟槽305的的底部表面和侧面形成有栅介质层3。本发明实施例方法中，所述栅介质层3为栅氧化层；较佳为，所述栅氧化层采用热氧化工艺形成。
步骤五、如图4C所示，进行多晶硅生长，所述多晶硅将所述栅极沟槽305完全填充并延伸到所述栅极沟槽305外的所述区熔硅表面。
步骤六、如图4D所示，进行多晶硅回刻，由回刻后填充于所述栅极沟槽305中的多晶硅组成多晶硅栅4，回刻工艺将所述多晶硅栅4顶部以及所述栅极沟槽305外延的多晶硅都去除，所述多晶硅栅4的顶部表面低于所述区熔硅的顶部表面从而使所述多晶硅栅4顶部的所述栅极沟槽305两侧的侧面露出。
步骤七、如图4E所示，进行带倾角的自对准离子注入在所述多晶硅栅4顶部的所述栅极沟槽305两侧的所述区熔硅中形成N型重掺杂的源区5，所述自对准离子注入的掩模由所述多晶硅栅4和所述栅极沟槽305形成时的硬掩模层304组成；所述源区5和所述P型体区2相接触。
通过所述自对准离子注入减少所述源区5的宽度，从而减少所述源区5和所述P型体区2的接触宽度，从而减少所述P型体区2的寄生电阻，提高器件的抗闩锁能力。本发明实施例方法中，通过调节所述自对准离子注入的注入能量和注入角度调节所述源区5的宽度。
步骤八、如图4F所示，去除所述硬掩模层304，形成层间膜7。
步骤九、如图4G所示，形成穿过所述层间膜7的接触孔，所述接触孔的开口形成后通过P+注入在和所述源区5相对应的所述接触孔的底部的所述P型体区2的表面形成P+接触区6，所述P+接触区6和所述源区5侧面接触；在所述接触孔中填充金属。
步骤十、如图4G所示，形成正面金属层8，对所述正面金属层8进行图形化形成发射极和栅极，所述P+接触区6和所述源区5都通过接触孔连接到所述发射极。
步骤十一、如图3所示先对所述半导体衬底进行背面减薄，之后再形成所述集电区8，所述集电区8由和所述漂移区1相接触的P+区组成。所述集电区8的P+区能直接由P+掺杂的减薄后的所述半导体衬底组成，或者通过对减薄后的所述半导体衬底进行P+注入形成。
形成所述集电区8之后还包括：在所述集电区8背面形成有背面金属层9，由所述背面金属层9引出集电极。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (14)
1.一种沟槽栅IGBT，其特征在于，包括：
漂移区，由N型轻掺杂的区熔硅组成；
集电区，由形成于所述漂移区的背面且和所述漂移区相接触的P+区组成；
P型体区，由形成于所述漂移区顶部且和所述漂移区相接触的P型阱组成；
栅极沟槽，形成于所述区熔硅的顶部且所述栅极沟槽穿过所述P型阱；在所述栅极沟槽的底部表面和侧面形成有栅介质层；在所述栅极沟槽中填充有由多晶硅组成的多晶硅栅；
所述多晶硅栅的顶部表面低于所述区熔硅的顶部表面从而使所述多晶硅栅顶部的所述栅极沟槽两侧的侧面露出，N型重掺杂的源区通过带倾角的自对准离子注入形成于所述多晶硅栅顶部的所述栅极沟槽两侧的所述区熔硅中，所述自对准离子注入的掩模由所述多晶硅栅和所述栅极沟槽形成时的硬掩模层组成；所述源区和所述P型体区相接触；
P+接触区，形成于所述P型体区的表面，所述P+接触区和所述源区侧面接触，所述P+接触区和所述源区都通过接触孔连接到发射极；
通过所述自对准离子注入减少所述源区的宽度，从而减少所述源区和所述P型体区的接触宽度，从而减少所述P型体区的寄生电阻，提高器件的抗闩锁能力。
2.如权利要求1所述的沟槽栅IGBT，其特征在于：所述区熔硅形成于半导体衬底表面，所述集电区形成于减薄后的所述半导体衬底背面。
3.如权利要求2所述的沟槽栅IGBT，其特征在于：所述半导体衬底为硅衬底。
4.如权利要求1所述的沟槽栅IGBT，其特征在于：在所述集电区背面形成有背面金属层，由所述背面金属层引出集电极。
5.如权利要求1所述的沟槽栅IGBT，其特征在于：所述栅介质层为栅氧化层。
6.如权利要求1所述的沟槽栅IGBT，其特征在于：通过调节所述自对准离子注入的注入能量和注入角度调节所述源区的宽度。
7.一种沟槽栅IGBT的制造方法，其特征在于，包括如下步骤：
步骤一、提供N型轻掺杂的区熔硅并由所述区熔硅组成漂移区；
步骤二、在所述区熔硅正面进行P型阱注入并进行退火推阱形成由P型阱组成的P型体区，所述P型体区位于所述漂移区顶部且和所述漂移区相接触；
步骤三、在所述区熔硅表面形成硬掩模层，对所述硬掩模层进行光刻刻蚀将栅极沟槽形成区域打开；在所述硬掩模层的定义下对所述区熔硅进行刻蚀形成栅极沟槽；
步骤四、在所述栅极沟槽的的底部表面和侧面形成有栅介质层；
步骤五、进行多晶硅生长，所述多晶硅将所述栅极沟槽完全填充并延伸到所述栅极沟槽外的所述区熔硅表面；
步骤六、进行多晶硅回刻，由回刻后填充于所述栅极沟槽中的多晶硅组成多晶硅栅，回刻工艺将所述多晶硅栅顶部以及所述栅极沟槽外延的多晶硅都去除，所述多晶硅栅的顶部表面低于所述区熔硅的顶部表面从而使所述多晶硅栅顶部的所述栅极沟槽两侧的侧面露出；
步骤七、进行带倾角的自对准离子注入在所述多晶硅栅顶部的所述栅极沟槽两侧的所述区熔硅中形成N型重掺杂的源区，所述自对准离子注入的掩模由所述多晶硅栅和所述栅极沟槽形成时的硬掩模层组成；所述源区和所述P型体区相接触；
通过所述自对准离子注入减少所述源区的宽度，从而减少所述源区和所述P型体区的接触宽度，从而减少所述P型体区的寄生电阻，提高器件的抗闩锁能力；
步骤八、去除所述硬掩模层，形成层间膜；
步骤九、形成穿过所述层间膜的接触孔，所述接触孔的开口形成后通过P+注入在和所述源区相对应的所述接触孔的底部的所述P型体区的表面形成P+接触区，所述P+接触区和所述源区侧面接触；在所述接触孔中填充金属；
步骤十、形成正面金属层，对所述正面金属层进行图形化形成发射极和栅极，所述P+接触区和所述源区都通过接触孔连接到所述发射极；
步骤十一、在所述漂移区的背面形成集电区，所述集电区由和所述漂移区相接触的P+区组成。
8.如权利要求7所述的沟槽栅IGBT的制造方法，其特征在于：所述区熔硅形成于半导体衬底表面，步骤十一中先对所述半导体衬底进行背面减薄，之后再形成所述集电区。
9.如权利要求8所述的沟槽栅IGBT的制造方法，其特征在于：所述半导体衬底为硅衬底。
10.如权利要求7所述的沟槽栅IGBT的制造方法，其特征在于：步骤十一在形成所述集电区之后还包括：在所述集电区背面形成有背面金属层，由所述背面金属层引出集电极。
11.如权利要求7所述的沟槽栅IGBT的制造方法，其特征在于：所述栅介质层为栅氧化层。
12.如权利要求1所述的沟槽栅IGBT的制造方法，其特征在于：所述栅氧化层采用热氧化工艺形成。
13.如权利要求7所述的沟槽栅IGBT的制造方法，其特征在于：通过调节所述自对准离子注入的注入能量和注入角度调节所述源区的宽度。
14.如权利要求7所述的沟槽栅IGBT的制造方法，其特征在于：所述硬掩模层由氧化硅和氮化硅叠加形成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710003958.XA CN106876453A (zh) | 2017-01-04 | 2017-01-04 | 沟槽栅igbt及制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710003958.XA CN106876453A (zh) | 2017-01-04 | 2017-01-04 | 沟槽栅igbt及制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106876453A true CN106876453A (zh) | 2017-06-20 |
Family
ID=59164563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710003958.XA Pending CN106876453A (zh) | 2017-01-04 | 2017-01-04 | 沟槽栅igbt及制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106876453A (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107527944A (zh) * | 2017-07-28 | 2017-12-29 | 上海华虹宏力半导体制造有限公司 | 沟槽栅功率mosfet及其制造方法 |
| CN110752149A (zh) * | 2019-09-18 | 2020-02-04 | 珠海格力电器股份有限公司 | 一种功率器件加工方法 |
| CN111785628A (zh) * | 2020-06-28 | 2020-10-16 | 上海华虹宏力半导体制造有限公司 | Igbt器件的制造方法 |
| CN112185893A (zh) * | 2020-09-29 | 2021-01-05 | 深圳市芯电元科技有限公司 | 一种沟槽mosfet的制造方法 |
| CN113013234A (zh) * | 2021-03-08 | 2021-06-22 | 电子科技大学 | 一种源区自对准垂直沟道mos集成电路单元及其实现方法 |
| CN117476758A (zh) * | 2023-12-28 | 2024-01-30 | 深圳天狼芯半导体有限公司 | 一种基于n+区和n-区提高抗闩锁能力的igbt及制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101794813A (zh) * | 2009-02-02 | 2010-08-04 | 三菱电机株式会社 | 半导体装置 |
| US20110272761A1 (en) * | 2008-09-30 | 2011-11-10 | Infineon Technologies Austria Ag | Semiconductor device and manufacturing method thereof |
| CN102832134A (zh) * | 2012-08-31 | 2012-12-19 | 电子科技大学 | 具有超薄源区的槽栅vdmos器件的制备方法 |
| CN103094324A (zh) * | 2011-11-08 | 2013-05-08 | 无锡华润上华半导体有限公司 | 沟槽型绝缘栅双极型晶体管及其制备方法 |
| US20140077256A1 (en) * | 2012-08-21 | 2014-03-20 | Rohm Co., Ltd. | Semiconductor device |
-
2017
- 2017-01-04 CN CN201710003958.XA patent/CN106876453A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110272761A1 (en) * | 2008-09-30 | 2011-11-10 | Infineon Technologies Austria Ag | Semiconductor device and manufacturing method thereof |
| CN101794813A (zh) * | 2009-02-02 | 2010-08-04 | 三菱电机株式会社 | 半导体装置 |
| CN103094324A (zh) * | 2011-11-08 | 2013-05-08 | 无锡华润上华半导体有限公司 | 沟槽型绝缘栅双极型晶体管及其制备方法 |
| US20140077256A1 (en) * | 2012-08-21 | 2014-03-20 | Rohm Co., Ltd. | Semiconductor device |
| CN102832134A (zh) * | 2012-08-31 | 2012-12-19 | 电子科技大学 | 具有超薄源区的槽栅vdmos器件的制备方法 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107527944A (zh) * | 2017-07-28 | 2017-12-29 | 上海华虹宏力半导体制造有限公司 | 沟槽栅功率mosfet及其制造方法 |
| US10529567B2 (en) | 2017-07-28 | 2020-01-07 | Shanghai Huahong Grace Semiconductor Manufacturing Corporation | Trench gate power MOSFET and manufacturing method thereof |
| CN107527944B (zh) * | 2017-07-28 | 2020-04-14 | 上海华虹宏力半导体制造有限公司 | 沟槽栅功率mosfet及其制造方法 |
| CN110752149A (zh) * | 2019-09-18 | 2020-02-04 | 珠海格力电器股份有限公司 | 一种功率器件加工方法 |
| CN111785628A (zh) * | 2020-06-28 | 2020-10-16 | 上海华虹宏力半导体制造有限公司 | Igbt器件的制造方法 |
| CN112185893A (zh) * | 2020-09-29 | 2021-01-05 | 深圳市芯电元科技有限公司 | 一种沟槽mosfet的制造方法 |
| CN113013234A (zh) * | 2021-03-08 | 2021-06-22 | 电子科技大学 | 一种源区自对准垂直沟道mos集成电路单元及其实现方法 |
| CN117476758A (zh) * | 2023-12-28 | 2024-01-30 | 深圳天狼芯半导体有限公司 | 一种基于n+区和n-区提高抗闩锁能力的igbt及制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106876453A (zh) | 沟槽栅igbt及制作方法 | |
| CN103137697B (zh) | 功率mosfet及其形成方法 | |
| CN101964355B (zh) | 具有自对准硅化物接触的功率器件及其制造方法 | |
| CN103840000B (zh) | 具有低密勒电容的金氧半场效应晶体管器件及其制作方法 | |
| CN101043053B (zh) | 具有改善性能的功率半导体器件和方法 | |
| JP2009515332A (ja) | 半導体デバイスの製造方法 | |
| CN102184871B (zh) | 基于标准cmos工艺的高压横向双扩散nmos的制作方法 | |
| CN102396071B (zh) | 具有自对准垂直ldd和背面漏极的ldmos | |
| CN110137249A (zh) | Igbt功率器件及其制造方法 | |
| CN106298935B (zh) | Ldmos器件及其制造方法 | |
| CN104659090B (zh) | Ldmos器件及制造方法 | |
| CN104377244A (zh) | 一种降低ldmos导通电阻的器件结构 | |
| CN106057905A (zh) | 沟槽栅场效应晶体管及制造方法 | |
| CN102412126A (zh) | 超高压ldmos的工艺制作方法 | |
| CN104332495A (zh) | 一种绝缘栅双极晶体管及其制造方法 | |
| CN102184945A (zh) | 一种槽栅型mosfet器件 | |
| CN105932064B (zh) | 沟槽栅功率mosfet及制造方法 | |
| CN102376776B (zh) | BiCMOS工艺中的寄生PIN二极管及制造方法 | |
| CN103117309A (zh) | 一种横向功率器件结构及其制备方法 | |
| CN104282689B (zh) | 嵌入frd的igbt器件及制造方法 | |
| CN105679831B (zh) | 横向扩散场效应晶体管及其制造方法 | |
| CN104576732A (zh) | 一种寄生FinFET的横向双扩散半导体器件 | |
| CN104282763B (zh) | 射频横向双扩散场效应晶体管制作方法 | |
| CN104617139B (zh) | Ldmos器件及制造方法 | |
| CN104347403B (zh) | 一种绝缘栅双极性晶体管的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170620 |