CN113921401B - 一种超结和sgt新型复合mosfet及其制造方法 - Google Patents
一种超结和sgt新型复合mosfet及其制造方法 Download PDFInfo
- Publication number
- CN113921401B CN113921401B CN202111496386.6A CN202111496386A CN113921401B CN 113921401 B CN113921401 B CN 113921401B CN 202111496386 A CN202111496386 A CN 202111496386A CN 113921401 B CN113921401 B CN 113921401B
- Authority
- CN
- China
- Prior art keywords
- epitaxial layer
- layer
- upper side
- etching
- oxide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 239000002131 composite material Substances 0.000 title claims abstract description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 45
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 45
- 239000010703 silicon Substances 0.000 claims abstract description 45
- 238000005530 etching Methods 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 claims abstract description 16
- 229910052751 metal Inorganic materials 0.000 claims description 41
- 239000002184 metal Substances 0.000 claims description 41
- 238000000137 annealing Methods 0.000 claims description 36
- 238000002347 injection Methods 0.000 claims description 32
- 239000007924 injection Substances 0.000 claims description 32
- 210000000746 body region Anatomy 0.000 claims description 29
- 238000002513 implantation Methods 0.000 claims description 29
- 238000002955 isolation Methods 0.000 claims description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 16
- 229920005591 polysilicon Polymers 0.000 claims description 16
- 238000000151 deposition Methods 0.000 claims description 14
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 6
- 238000011049 filling Methods 0.000 claims description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 6
- 229910052721 tungsten Inorganic materials 0.000 claims description 6
- 239000010937 tungsten Substances 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 238000001259 photo etching Methods 0.000 claims description 3
- 238000002161 passivation Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 10
- 230000005684 electric field Effects 0.000 description 8
- 238000009826 distribution Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000005234 chemical deposition Methods 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 208000032750 Device leakage Diseases 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- QQMBHAVGDGCSGY-UHFFFAOYSA-N [Ti].[Ni].[Ag] Chemical compound [Ti].[Ni].[Ag] QQMBHAVGDGCSGY-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910004028 SiCU Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种超结和SGT新型复合MOSFET及其制造方法。该方法包括在所述衬底的上侧制作外延层，所述外延层包括依次设置在衬底上侧的第一外延层和第二外延层，所述第一外延层的掺杂浓度大于第二外延层的掺杂浓度；在所述外延层上刻蚀形成若干第一沟槽，所述第一沟槽的下端设置在第一外延层内；在所述第二外延层的上侧及第一沟槽内生长第一氧化层；在所述第一沟槽下侧的第一外延层上刻蚀形成第二沟槽；在所述第一沟槽和第二沟槽内制作第二导电类型的硅柱。本发明可以通过调节硅柱的掺杂浓度实现电荷平衡，降低外延层的电阻率，使导通电阻减小，并减小晶圆的应力，增大了器件Coss，使器件抗EMI的能力增强。
Description
技术领域
本发明涉及半导体器件技术领域，具体涉及一种超结和SGT新型复合MOSFET及其制造方法。
背景技术
传统的上下型SGT MOS结构的Poly-S是在沟槽中淀积多晶硅形成，该区域与源极相接，在器件反向偏置时，在漂移区形成横向电场，通过沟槽侧壁氧化层场板来分担耐压，从而形成一种电荷平衡结果。但是此结构也具有一定的局限性，由于沟槽侧壁氧化层厚度无法持续增加，当器件方向耐压需要做到200V及以上时，沟槽侧氧的分压作用逐渐减弱，只能通过调节外延层的掺杂浓度和厚度，来承担更高的电压。
发明内容
本发明的目的是针对现有技术存在的不足，提供一种超结和SGT新型复合MOSFET及其制造方法。
为实现上述目的，在第一方面，本发明提供了一种超结和SGT新型复合MOSFET的制造方法，包括：
提供第一导电类型的衬底，在所述衬底的上侧制作外延层，所述外延层包括依次设置在衬底上侧的第一外延层和第二外延层，所述第一外延层的掺杂浓度大于第二外延层的掺杂浓度；
在所述外延层上刻蚀形成若干第一沟槽，所述第一沟槽的下端设置在第一外延层内；
在所述第二外延层的上侧及第一沟槽内生长第一氧化层；
在所述第一沟槽下侧的第一外延层上刻蚀形成第二沟槽；
在所述第一沟槽和第二沟槽内制作第二导电类型的硅柱，并将所述第一沟槽上端内的硅柱及其四周的第一氧化层和第二外延层上侧的第一氧化层刻蚀掉；
在所述硅柱上侧的第一沟槽内制作隔离氧化层；
在所述隔离氧化层上侧的第一沟槽内侧生长栅氧化层；
在所述隔离氧化层上侧的第一沟槽内制作第一导电类型的多晶硅栅，在所述多晶硅栅的上侧生长第二氧化层；
在所述栅氧化层四周的第二外延层内执行体区注入操作和体区退火操作，以制作形成第二导电类型的体区；
并在所述体区的上端执行源区光刻操作、源区注入操作和源区退火操作，以制作形成第一导电类型的源区；
在所述第二外延层的上侧淀积介质层，并在所述介质层和第二外延层上刻蚀形成连接孔；
在所述介质层的上侧及连接孔内沉积金属层，所述金属层经刻蚀形成源极金属和栅极金属，所述源极金属与源区、体区和硅柱分别连接。
进一步的，所述第一外延层的掺杂浓度为4E16-7E16，所述第二外延层的掺杂浓度为1E16-2E16。
进一步的，在刻蚀形成第一沟槽后，对所述第一沟槽下侧的第一外延层注入第二导电类型的元素，注入能量为20keV-30keV，注入计量为1E12-3E12。
进一步的，还包括：
在制作形成连接孔后，对连接孔下侧的第二外延层执行连接孔注入操作和连接孔退火操作，所述连接孔注入操作包括两次元素注入，两次注入的元素分别为BF2和B，注入的剂量为2E14-5E14，注入的能量为30-40KeV，连接孔退火操作的退火条件为950℃/30s；
在连接孔下侧的第二外延层上依次进行Ti、TiN层淀积，最后再进行钨金属填充并回刻，以形成欧姆接触孔。
进一步的，所述第一沟槽的深度为0.6-5um，且其宽度为0.2-1.2um。
在第二方面，本发明提供了一种超结和SGT新型复合MOSFET，包括第一导电类型的衬底和设置在所述衬底上侧的外延层，所述外延层包括依次设置在衬底上侧的第一外延层和第二外延层，所述第一外延层的掺杂浓度大于第二外延层的掺杂浓度，所述外延层上刻蚀形成有若干第一沟槽和第二沟槽，所述第一沟槽的下端设置在第一外延层内，每一第一沟槽的下端与一个第二沟槽的上端连接，所述第一沟槽的下端及所述第二沟槽内第二导电类型的硅柱，所述硅柱与外延层之间设有第一氧化层，所述硅柱上侧的第一沟槽内设有隔离氧化层，所述隔离氧化层的上侧制作形成有多晶硅栅，所述多晶硅栅与第二外延层之间设有栅氧化层，且其上侧设有第二氧化层，所述栅氧化层四周的第二外延层内制作形成有第二导电类型的体区，所述体区的上端制作形成有第一导电类型的源区，所述第二外延层的上侧淀积有介质层，所述介质层和第二外延层上刻蚀形成有连接孔，所述介质层的上侧及连接孔内沉积金属层，所述金属层经刻蚀形成源极金属和栅极金属，所述源极金属与源区、体区和硅柱分别连接。
进一步的，所述第一外延层的掺杂浓度为4E16-7E16，所述第二外延层的掺杂浓度为1E16-2E16。
进一步的，在刻蚀形成第一沟槽后，对所述第一沟槽下侧的第一外延层注入第二导电类型的元素，注入能量为20keV-30keV，注入计量为1E12-3E12。
进一步的，还包括：
在制作形成连接孔后，对连接孔下侧的第二外延层执行连接孔注入操作和连接孔退火操作，所述连接孔注入操作包括两次元素注入，两次注入的元素分别为BF2和B，注入的剂量为2E14-5E14，注入的能量为30-40KeV，连接孔退火操作的退火条件为950℃/30s；
在连接孔下侧的第二外延层上依次进行Ti、TiN层淀积，最后再进行钨金属填充并回刻，以形成欧姆接触孔。
进一步的，所述第一沟槽的深度为0.6-5um，且其宽度为0.2-1.2um。
有益效果：1、可以通过调节硅柱的掺杂浓度实现电荷平衡，降低外延层的电阻率，使导通电阻减小；
2、相比通过深沟槽+厚氧化层工艺，本发明通过制作硅柱形成超结结构，可以减小晶圆的应力；
3、本发明增大了器件Coss，使器件抗EMI的能力增强。
附图说明
图1是在衬底上制作出外延层后的结构示意图；
图2是在外延层上制作出第一沟槽后的结构示意图；
图3是制作出第一氧化层后的结构示意图；
图4是在第一外延层内制作出第二沟槽后的结构示意图；
图5是在第一沟槽和第二沟槽内制作出硅柱后的结构示意图；
图6是在硅柱上侧制作出隔离氧化层后的结构示意图；
图7是在第一沟槽内制作出栅氧化层后的结构示意图；
图8是在隔离氧化层的上侧制作出多晶硅栅和第二氧化层后的结构示意图；
图9是在第二外延层内制作出体区和源区后的结构示意图；
图10是在介质层上刻蚀出连接孔后的结构示意图；
图11是刻蚀形成源极金属后的结构示意图；
图12是超结和SGT新型复合MOSFET的仿真结构示意图；
图13是本发明实施例的MOSFET与传统的MOSFET仿真电场分布对比图；
图14是超结和SGT新型复合MOSFET的仿真掺杂浓度分布曲线图；
图15是超结和SGT新型复合MOSFET的仿真电势线分布图。
具体实施方式
下面结合附图和具体实施例，进一步阐明本发明，本实施例在以本发明技术方案为前提下进行实施，应理解这些实施例仅用于说明本发明而不用于限制本发明的范围。
如图1至11所示，本发明实施例提供了一种超结和SGT新型复合MOSFET的制造方法，包括：
参见图1，提供第一导电类型的衬底1，在衬底的上侧制作外延层。以下以第一导电类型为N型、第二导电类型为P型为例来描述本发明的具有的技术方案。衬底1一般采用砷元素或磷元素掺杂，外延层的厚度由不同的器件耐压决定，一般为3-15um。外延层优选包括第一外延层2和第二外延层3，第一外延层2设置在衬底1的上侧，第二外延层3设置在第一外延层2的上侧。第一外延层2的掺杂浓度大于第二外延层3的掺杂浓度，第一外延层2的掺杂浓度优选为4E16-7E16，第二外延层3的掺杂浓度优选为1E16-2E16。
参见图2，在外延层上刻蚀形成若干第一沟槽4，第一沟槽4的下端设置在第一外延层2内。具体的，先在外延层的表面淀积一层二氧化硅层，二氧化硅层的厚度为4000埃左右，其厚度可根据第一沟槽4的刻蚀形貌做微调。然后进行沟槽光刻、刻蚀形成第一沟槽4，第一沟槽4的深度优选为0.6-5um，第一沟槽4的宽度优选为0.2-1.2um，第一沟槽4的侧壁倾斜角度优选为89度。
参见图3，在第二外延层3的上侧及第一沟槽4内生长第一氧化层5。第一氧化层5可通过干-湿-干法的氧化和CVD（化学淀积）方法形成，第一氧化层5的厚度为3500-5000埃左右。
参见图4，在第一沟槽4下侧的第一外延层2上刻蚀形成第二沟槽6。第二沟槽6的深度一般在1 um以上，其深度具体取决于需要实现的耐压，实现的耐压越高，第二沟槽6的深度需越深。
参见图5，在第一沟槽4和第二沟槽6内制作第二导电类型的硅柱7，并将第一沟槽4上端内的硅柱7及其四周的第一氧化层5和第二外延层3上侧的第一氧化层5刻蚀掉。具体的，硅柱7优选通过CVD工艺制作形成。可参见图12，仿真结果中硅柱7呈上宽下窄分布，可通过调节该位置的外延层的浓度和硅柱7的掺杂浓度来调整形貌。
参见图6，在硅柱7上侧的第一沟槽4内制作隔离氧化层8。具体的，可通过淀积的方法在第一沟槽4形成隔离氧化层8，然后对隔离氧化层进行刻蚀，保留5000-10000埃的厚度，隔离氧化层8用于使硅柱7与第一沟槽4的上端部分隔离。
参见图7，在隔离氧化层8上侧的第一沟槽4内侧生长栅氧化层9。栅氧化层9的厚度优选为500-1000埃，生长温度为950℃-1050℃，栅氧化层9的厚度越厚，需要更高的温度生长。在生长栅氧化层9之前，可在第一沟槽4的侧壁通过干法氧化形成一层厚度500-2000埃的牺牲氧化层，氧化温度1000-1100℃，然后湿法漂洗去除所有牺牲氧化层。
参见图8，在隔离氧化层8上侧的第一沟槽4内制作第一导电类型的多晶硅栅10，并在多晶硅栅10的上侧生长第二氧化层11。多晶硅栅10的厚度优选为0.8-1.2um，其掺杂浓度为1E19-6E19，掺杂元素优选为磷。
参见图9，在栅氧化层9四周的第二外延层3内执行体区注入操作和体区退火操作，以制作形成第二导电类型的体区12。具体的，体区注入操作注入的元素优选为硼，注入的能量为60KEV-120Kev，注入的剂量根据VTH参数的需求调整，通常在5E12-1.8E13左右，体区退火操作的退火条件为：1100℃/60min，在退火过程中需要通入一定量的氧气，在第二外延层3的表面形成一层氧化层，也可以采用双注入提高P阱掺杂浓度的均匀性。
参见图9，并在体区12的上端执行源区光刻操作、源区注入操作和源区退火操作，以制作形成第一导电类型的源区13。源区注入操作注入的元素优选为砷，注入的能量优选为60KeV，源区退火操作的退火条件为950℃/60min。
参见图10，在第二外延层3的上侧淀积介质层14，并在介质层14和第二外延层3上刻蚀形成连接孔15。在制作形成连接孔15后，还优选对连接孔15下侧的第二外延层3执行连接孔注入操作和连接孔退火操作，连接孔注入操作包括两次元素注入，两次注入的元素分别为BF2和B，注入的剂量为2E14-5E14，注入的能量为30-40KeV，连接孔退火操作的退火条件为950℃/30s。然后在连接孔15下侧的第二外延层3上依次进行Ti、TiN层淀积，最后再进行钨金属填充并回刻，形成欧姆接触孔。
参见图11，在介质层14的上侧及连接孔15内沉积金属层，金属层经刻蚀形成源极金属16和栅极金属（图中未示出），源极金属16与源区13、体区12和硅柱7分别连接。具体的，硅柱7可通过横向设置在第一外延层2内的引线孔从器件的边缘引出，然后从外侧实现与源极金属16连接。器件的金属层优选为铝层，铝中可掺杂一定比例的SiCu，防止铝硅互溶，金属层的厚度优选为4um。
还可以在器件的上侧沉积钝化层，并在钝化层上刻蚀形成Gate和Source的开口区。钝化层优选为氮化硅钝化层，其厚度优选为7000-12000埃，钝化层可降低芯片表面可动离子引起的器件漏电。还可以从衬底1的下侧减薄至剩余厚度为150um左右，然后在衬底1的下侧蒸发形成背金层17，背金层17优选为Ti-Ni-Ag（钛-镍-银）层。
参见图15，本发明可有效改善电场的分布，除了硅柱7与第一氧化层5的底部交界处为电势密集区域（击穿薄弱点），可通过增加第一沟槽4底部注入调整该位置的浓度分布来实现更优的电势分布。具体的，在刻蚀形成第一沟槽4后，对第一沟槽4下侧的第一外延层2注入第二导电类型的元素，优选注入硼元素，注入能量为20keV-30keV，注入计量为1E12-3E12。
结合图1至11，基于以上实施例，本领域技术人员可以理解，本发明还提供了一种超结和SGT新型复合MOSFET，包括第一导电类型的衬底1和设置在衬底1上侧的外延层2，以下以第一导电类型为N型、第二导电类型为P型为例来描述本发明的具有的技术方案。衬底1一般采用砷元素或磷元素掺杂，外延层的厚度由不同的器件耐压决定，一般为3-15um。外延层优选包括第一外延层2和第二外延层3，第一外延层2设置在衬底1的上侧，第二外延层3设置在第一外延层2的上侧。第一外延层2的掺杂浓度大于第二外延层3的掺杂浓度，第一外延层2的掺杂浓度优选为4E16-7E16，第二外延层3的掺杂浓度优选为1E16-2E16。
在外延层上刻蚀形成有若干第一沟槽4和第二沟槽6，其中，第一沟槽4的下端设置在第一外延层2内，每一第一沟槽4的下端与一个第二沟槽6的上端连接，在第一沟槽4的下端及第二沟槽6内第二导电类型的硅柱7，硅柱7与外延层之间设有第一氧化层5，第一氧化层5可通过干-湿-干法的氧化和CVD（化学淀积）方法形成，第一氧化层5的厚度为3500-5000埃左右。在硅柱7上侧的第一沟槽内设有隔离氧化层8，隔离氧化层8的厚度优选为5000-10000埃。在隔离氧化层8的上侧制作形成有多晶硅栅10，多晶硅栅10与第二外延层3之间设有栅氧化层9，栅氧化层9的厚度优选为500-1000埃，生长温度为950℃-1050℃，栅氧化层9的厚度越厚。在多晶硅栅10的上侧设有第二氧化层11，在栅氧化层9四周的第二外延层3内制作形成有第二导电类型的体区12，具体的，体区12通过体区注入操作和体区退火操作制作形成，体区注入操作注入的元素优选为硼，注入的能量为60KEV-120Kev，注入的剂量根据VTH参数的需求调整，通常在5E12-1.8E13左右，体区退火操作的退火条件为：1100℃/60min，在退火过程中需要通入一定量的氧气，在第二外延层3的表面形成一层氧化层，也可以采用双注入提高P阱掺杂浓度的均匀性。
在体区12的上端制作形成有第一导电类型的源区13，具体的，源区13通过源区注入操作和源区退火操作制作形成，源区注入操作注入的元素优选为砷，注入的能量优选为60KeV，源区退火操作的退火条件为950℃/60min。在第二外延层3的上侧淀积有介质层14，在介质层14和第二外延层3上刻蚀形成有连接孔15，在制作形成连接孔15后，还优选对连接孔15下侧的第二外延层3执行连接孔注入操作和连接孔退火操作，连接孔注入操作包括两次元素注入，两次注入的元素分别为BF2和B，注入的剂量为2E14-5E14，注入的能量为30-40KeV，连接孔退火操作的退火条件为950℃/30s。然后在连接孔15下侧的第二外延层3上依次进行Ti、TiN层淀积，最后再进行钨金属填充并回刻，形成欧姆接触孔。在介质层14的上侧及连接孔15内沉积金属层，金属层经刻蚀形成源极金属16和栅极金属。源极金属16与源区13、体区12和硅柱7分别连接。
还可以在器件的上侧沉积钝化层，并在钝化层上刻蚀形成Gate和Source的开口区。钝化层优选为氮化硅钝化层，其厚度优选为7000-12000埃，钝化层可降低芯片表面可动离子引起的器件漏电。还可以从衬底1的下侧减薄至剩余厚度为150um左右，然后在衬底1的下侧蒸发形成背金层17，背金层17优选为Ti-Ni-Ag（钛-镍-银）层。
本发明通过刻蚀形成第一沟槽4和第二沟槽6构成一个深沟槽，在沟槽内制作P型的硅柱7。P型的硅柱7引出与源极金属16相接。P型的硅柱7与N型外延层形成超结结构，同时与第一沟槽4内的第一氧化层5有形成场板结构。参见图13，在工作时，当器件处于反向偏置时，除了第一沟槽4侧壁上的第一氧化层5的拉平电场作用，同时，由于硅柱7连接源极为低电位，与外延层形成PN结处于反向偏置状态，增加了器件横向电场，使器件从三角形电场拉平为梯形电场，起到了电荷平衡的效果，提高了器件的耐压能力。参见图14，本发明使用了两层外延的技术，可以更好的实现外延层和硅柱7的电荷平衡，减小器件的导通电阻。参见图15，本发明可有效改善电场的分布，除了硅柱7与第一氧化层5的底部交界处为电势密集区域（击穿薄弱点），可通过增加第一沟槽4底部注入调整该位置的浓度分布来实现更优的电势分布。具体的，在刻蚀形成第一沟槽4后，对第一沟槽4下侧的第一外延层2注入第二导电类型的元素，优选注入硼元素，注入能量为20keV-30keV，注入计量为1E12-3E12。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，其它未具体描述的部分，属于现有技术或公知常识。在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (10)
1.一种超结和SGT新型复合MOSFET的制造方法，其特征在于，包括：
提供第一导电类型的衬底，在所述衬底的上侧制作外延层，所述外延层包括依次设置在衬底上侧的第一外延层和第二外延层，所述第一外延层的掺杂浓度大于第二外延层的掺杂浓度；
在所述外延层上刻蚀形成若干第一沟槽，所述第一沟槽的下端设置在第一外延层内；
在所述第二外延层的上侧及第一沟槽内生长第一氧化层；
在所述第一沟槽下侧的第一外延层上刻蚀形成第二沟槽；
在所述第一沟槽和第二沟槽内制作第二导电类型的硅柱，并将所述第一沟槽上端内的硅柱及其四周的第一氧化层和第二外延层上侧的第一氧化层刻蚀掉；
在所述硅柱上侧的第一沟槽内制作隔离氧化层；
在所述隔离氧化层上侧的第一沟槽内侧生长栅氧化层；
在所述隔离氧化层上侧的第一沟槽内制作第一导电类型的多晶硅栅，在所述多晶硅栅的上侧生长第二氧化层；
在所述栅氧化层四周的第二外延层内执行体区注入操作和体区退火操作，以制作形成第二导电类型的体区；
并在所述体区的上端执行源区光刻操作、源区注入操作和源区退火操作，以制作形成第一导电类型的源区；
在所述第二外延层的上侧淀积介质层，并在所述介质层和第二外延层上刻蚀形成连接孔；
在所述介质层的上侧及连接孔内沉积金属层，所述金属层经刻蚀形成源极金属和栅极金属，所述源极金属与源区、体区和硅柱分别连接。
2.根据权利要求1所述的超结和SGT新型复合MOSFET的制造方法，其特征在于，所述第一外延层的掺杂浓度为4E16-7E16，所述第二外延层的掺杂浓度为1E16-2E16。
3.根据权利要求1所述的超结和SGT新型复合MOSFET的制造方法，其特征在于，在刻蚀形成第一沟槽后，对所述第一沟槽下侧的第一外延层注入第二导电类型的元素，注入能量为20keV-30keV，注入计量为1E12-3E12。
4.根据权利要求1所述的超结和SGT新型复合MOSFET的制造方法，其特征在于，还包括：
在制作形成连接孔后，对连接孔下侧的第二外延层执行连接孔注入操作和连接孔退火操作，所述连接孔注入操作包括两次元素注入，两次注入的元素分别为BF2和B，注入的剂量为2E14-5E14，注入的能量为30-40KeV，连接孔退火操作的退火条件为950℃/30s；
在连接孔下侧的第二外延层上依次进行Ti、TiN层淀积，最后再进行钨金属填充并回刻，以形成欧姆接触孔。
5.根据权利要求1所述的超结和SGT新型复合MOSFET的制造方法，其特征在于，所述第一沟槽的深度为0.6-5um，且其宽度为0.2-1.2um。
6.一种超结和SGT新型复合MOSFET，其特征在于，包括第一导电类型的衬底和设置在所述衬底上侧的外延层，所述外延层包括依次设置在衬底上侧的第一外延层和第二外延层，所述第一外延层的掺杂浓度大于第二外延层的掺杂浓度，所述外延层上刻蚀形成有若干第一沟槽和第二沟槽，所述第一沟槽的下端设置在第一外延层内，每一第一沟槽的下端与一个第二沟槽的上端连接，所述第一沟槽的下端及所述第二沟槽内第二导电类型的硅柱，所述硅柱与外延层之间设有第一氧化层，所述硅柱上侧的第一沟槽内设有隔离氧化层，所述隔离氧化层的上侧制作形成有多晶硅栅，所述多晶硅栅与第二外延层之间设有栅氧化层，且其上侧设有第二氧化层，所述栅氧化层四周的第二外延层内制作形成有第二导电类型的体区，所述体区的上端制作形成有第一导电类型的源区，所述第二外延层的上侧淀积有介质层，所述介质层和第二外延层上刻蚀形成有连接孔，所述介质层的上侧及连接孔内沉积金属层，所述金属层经刻蚀形成源极金属和栅极金属，所述源极金属与源区、体区和硅柱分别连接。
7.根据权利要求6所述的超结和SGT新型复合MOSFET，其特征在于，所述第一外延层的掺杂浓度为4E16-7E16，所述第二外延层的掺杂浓度为1E16-2E16。
8.根据权利要求6所述的超结和SGT新型复合MOSFET，其特征在于，在刻蚀形成第一沟槽后，对所述第一沟槽下侧的第一外延层注入第二导电类型的元素，注入能量为20keV-30keV，注入计量为1E12-3E12。
9.根据权利要求6所述的超结和SGT新型复合MOSFET，其特征在于，还包括：
在制作形成连接孔后，对连接孔下侧的第二外延层执行连接孔注入操作和连接孔退火操作，所述连接孔注入操作包括两次元素注入，两次注入的元素分别为BF2和B，注入的剂量为2E14-5E14，注入的能量为30-40KeV，连接孔退火操作的退火条件为950℃/30s；
在连接孔下侧的第二外延层上依次进行Ti、TiN层淀积，最后再进行钨金属填充并回刻，以形成欧姆接触孔。
10.根据权利要求6所述的超结和SGT新型复合MOSFET，其特征在于，所述第一沟槽的深度为0.6-5um，且其宽度为0.2-1.2um。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111496386.6A CN113921401B (zh) | 2021-12-09 | 2021-12-09 | 一种超结和sgt新型复合mosfet及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111496386.6A CN113921401B (zh) | 2021-12-09 | 2021-12-09 | 一种超结和sgt新型复合mosfet及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113921401A CN113921401A (zh) | 2022-01-11 |
| CN113921401B true CN113921401B (zh) | 2022-03-22 |
Family
ID=79248835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111496386.6A Active CN113921401B (zh) | 2021-12-09 | 2021-12-09 | 一种超结和sgt新型复合mosfet及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113921401B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN118173449A (zh) * | 2024-05-15 | 2024-06-11 | 南京华瑞微集成电路有限公司 | 一种ono结构的sgt mosfet器件及其制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107331706A (zh) * | 2017-05-27 | 2017-11-07 | 上海华虹宏力半导体制造有限公司 | 沟槽栅超结器件及其制造方法 |
| CN107919399A (zh) * | 2017-12-13 | 2018-04-17 | 深圳市晶特智造科技有限公司 | 半超结器件及其制造方法 |
| CN107994069A (zh) * | 2017-12-29 | 2018-05-04 | 安徽赛腾微电子有限公司 | 一种igbt器件及其制造方法 |
-
2021
- 2021-12-09 CN CN202111496386.6A patent/CN113921401B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107331706A (zh) * | 2017-05-27 | 2017-11-07 | 上海华虹宏力半导体制造有限公司 | 沟槽栅超结器件及其制造方法 |
| CN107919399A (zh) * | 2017-12-13 | 2018-04-17 | 深圳市晶特智造科技有限公司 | 半超结器件及其制造方法 |
| CN107994069A (zh) * | 2017-12-29 | 2018-05-04 | 安徽赛腾微电子有限公司 | 一种igbt器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113921401A (zh) | 2022-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8324053B2 (en) | High voltage MOSFET diode reverse recovery by minimizing P-body charges | |
| US8373224B2 (en) | Super-junction trench MOSFET with resurf stepped oxides and trenched contacts | |
| TWI548059B (zh) | 高壓場平衡金屬氧化物場效應電晶體 | |
| US8372717B2 (en) | Method for manufacturing a super-junction trench MOSFET with resurf stepped oxides and trenched contacts | |
| JP5089284B2 (ja) | 省スペース型のエッジ構造を有する半導体素子 | |
| US7183610B2 (en) | Super trench MOSFET including buried source electrode and method of fabricating the same | |
| EP1292990B1 (en) | Trench mosfet with double-diffused body profile | |
| US8723317B2 (en) | Trench metal oxide semiconductor field effect transistor with embedded schottky rectifier using reduced masks process | |
| US9166042B2 (en) | High voltage MOSFET diode reverse recovery by minimizing P-body charges | |
| CN113745116B (zh) | 超级结器件及其制造方法 | |
| US20210028305A1 (en) | Trench mosfets with oxide charge balance region in active area and junction charge balance region in termination area | |
| US8445958B2 (en) | Power semiconductor device with trench bottom polysilicon and fabrication method thereof | |
| US20090315103A1 (en) | Trench mosfet with shallow trench for gate charge reduction | |
| CN109935517B (zh) | Sgt器件及其制造方法 | |
| US20100090270A1 (en) | Trench mosfet with short channel formed by pn double epitaxial layers | |
| CN114068331A (zh) | 一种提高bv稳定性的sgt终端结构及其制备方法 | |
| CN113921401B (zh) | 一种超结和sgt新型复合mosfet及其制造方法 | |
| CN113823567A (zh) | 一种优化电场特性的***栅沟槽mos及其制造方法 | |
| CN111900090B (zh) | 超级结器件的制造方法 | |
| CN109755292B (zh) | 超结器件及其制造方法 | |
| CN111900089B (zh) | 超级结器件的制造方法 | |
| KR100902585B1 (ko) | 트렌치 게이트형 모스트랜지스터 및 그 제조방법 | |
| CN107134492B (zh) | 超级结功率器件及其制造方法 | |
| CN113488389B (zh) | 一种沟槽栅双层超结vdmosfet半导体器件及其制备方法 | |
| CN112909075A (zh) | 一种具有电荷平衡结构的沟槽mosfet及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |