CN109698239A - Nldmos器件及其制造方法 - Google Patents
Nldmos器件及其制造方法 Download PDFInfo
- Publication number
- CN109698239A CN109698239A CN201910014757.9A CN201910014757A CN109698239A CN 109698239 A CN109698239 A CN 109698239A CN 201910014757 A CN201910014757 A CN 201910014757A CN 109698239 A CN109698239 A CN 109698239A
- Authority
- CN
- China
- Prior art keywords
- ptop
- region
- field plate
- drift region
- well
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 229910052751 metal Inorganic materials 0.000 claims abstract description 102
- 239000002184 metal Substances 0.000 claims abstract description 102
- 230000005516 deep trap Effects 0.000 claims abstract description 49
- 230000015556 catabolic process Effects 0.000 claims abstract description 28
- 102100035767 Adrenocortical dysplasia protein homolog Human genes 0.000 claims abstract 36
- 101100433963 Homo sapiens ACD gene Proteins 0.000 claims abstract 36
- 239000010410 layer Substances 0.000 claims description 136
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 79
- 229920005591 polysilicon Polymers 0.000 claims description 79
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 64
- 229910052760 oxygen Inorganic materials 0.000 claims description 64
- 239000001301 oxygen Substances 0.000 claims description 64
- 239000000758 substrate Substances 0.000 claims description 55
- 239000011229 interlayer Substances 0.000 claims description 40
- 238000000034 method Methods 0.000 claims description 27
- 239000004065 semiconductor Substances 0.000 claims description 27
- 238000002513 implantation Methods 0.000 claims description 18
- 238000002347 injection Methods 0.000 claims description 16
- 239000007924 injection Substances 0.000 claims description 16
- 230000008569 process Effects 0.000 claims description 14
- 238000001259 photo etching Methods 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 230000005684 electric field Effects 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 239000004411 aluminium Substances 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 238000002955 isolation Methods 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 239000013078 crystal Substances 0.000 claims 1
- 230000003647 oxidation Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
- 230000006872 improvement Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 101100204059 Caenorhabditis elegans trap-2 gene Proteins 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种NLDMOS器件，包括：由第一N型深阱组成的漂移区，形成于和第一N型深阱具有间距的第二N型深阱中的P阱，形成于漂移区表面的第一PTOP层和形成于P阱表面的第二PTOP层；源极的金属的延伸到漂移区的顶部并形成的源端金属场板和栅极在漂移区顶部的走线形成的栅端金属场板都向源侧移动用以拉大和漏极延伸形成的漏端金属场板的间距从而提高器件的击穿电压。本发明还公开了一种NLDMOS器件的制造方法。本发明能提高器件的击穿电压，能使器件的导通电阻保持不变和降低。
Description
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种N型横向扩散金属氧化物半导体(NLDMOS)器件；本发明还涉及一种NLDMOS器件的制造方法。
背景技术
500V横向扩散金属氧化物半导体(LDMOS)既具有分立器件高压大电流特点，又汲取了低压集成电路高密度智能逻辑控制的优点，单芯片实现原来多个芯片才能完成的功能，大大缩小了面积，降低了成本，提高了能效，符合现代电力电子器件小型化，智能化，低能耗的发展方向。
击穿电压作为衡量500V器件的关键参数而显得尤为重要，现有技术通过在漂移区的表面形成P型顶层(PTOP)层能够增加漂移区的耗尽，实现降低表面电场(Resurf) 效果，如图1所示，是现有NLDMOS器件的结构示意图；在硅衬底1上形成由N型深阱2组成，P阱4和漂移区相隔一定距离，P阱4也被一个N型深阱2包围，场氧3 形成于N型深阱2表面，栅极结构由栅氧化层6和多晶硅栅7组成，源区8b形成于P 阱4中并和多晶硅栅7自对准，P阱引出区9形成于P阱4表面并由P+区组成，漏区 8b形成于漂移区表面并和场氧3的一侧自对准；在场氧3的靠近漏区8a侧形成有多晶硅场板7a，多晶硅场板7a和多晶硅栅7都是同一层多晶硅光刻刻蚀形成。层间膜 10将底部的器件区域覆盖，通过接触孔和正面金属层引出器件的源极11a、漏极11b 和栅极11c。在漂移区的表面形成有PTOP层5，在源区8b侧的P阱4的底部也形成有PTOP层5，PTOP层5能够增加漂移区的耗尽，降低表面电场，最终提高器件的击穿电压。其中，源极11、漏极13和栅极12的正面金属层分别会延伸到漂移区的顶部并形成源端金属场板、漏端金属场板和栅极走线，源端金属场板、漏端金属场板和栅极走线能起到提高漂移区表面峰值电场的作用，使击穿电压增加。
发明内容
本发明所要解决的技术问题是提供一种NLDMOS器件，能提高器件的击穿电压。此，本发明还提供一种NLDMOS器件的制造方法。
为解决上述技术问题，本发明提供的NLDMOS器件包括：
形成于P型半导体衬底中的第一N型深阱和第二N型深阱，所述第一N型深阱和所述第二N型深阱工艺条件相同且相隔一定距离，漂移区由所述第一N型深阱组成。
形成于所述第二N型深阱中的P阱。
形成于所述半导体衬底上方的多晶硅栅，所述多晶硅栅和所述半导体衬底表面隔离有栅介质层，在横向上所述多晶硅栅从所述P阱延伸到所述漂移区上方，被所述多晶硅栅覆盖的所述P阱用于形成沟道；所述多晶硅栅的第一侧面位于所述P阱上方、所述多晶硅栅的第二侧面位于所述漂移区上方。
由N+区组成的源区和漏区，所述源区形成于所述P阱中并和所述多晶硅栅的第一侧面自对准，所述漏区形成于所述漂移区中。
由P+区组成的衬底引出区，所述衬底引出区形成于所述P阱中并用于将所述P 阱引出，所述衬底引出区和所述源区横向接触。
场氧，位于所述P阱和所述漏区之间的所述漂移区上方，所述场氧的第二侧和所述漏区横向接触，所述场氧的第一侧延伸到所述第一N型深阱的第一侧和所述第二N 型深阱的第二侧之间；所述多晶硅栅的第二侧面延伸到所述场氧上方。
第一PTOP层，形成于所述漂移区表面且位于所述场氧的底部。
第二PTOP层，形成于所述P阱中。
在所述半导体衬底正面形成有层间膜，在所述层间膜的顶部形成有由正面金属层形成的源极、漏极和栅极，所述源极通过穿过所述层间膜的接触孔和所述源区以及所述衬底引出区接触，所述漏极通过穿过所述层间膜的接触孔和所述漏区接触，所述栅极通过穿过所述层间膜的接触孔和所述多晶硅栅接触。
所述源极的正面金属层的第二侧还向所述漂移区的方向延伸形成源端金属场板。
所述漏极的正面金属层的第一侧还延伸到所述漂移区的顶部并形成漏端金属场板。
所述栅极的正面金属层位于所述漂移区的顶部形成栅端金属场板。
所述第一PTOP层用于加速所述漂移区的表面的耗尽从而提高器件的击穿电压。
所述源端金属场板的第二侧和所述栅端金属场板都向所述源区一侧移动以增加所述栅端金属场板和所述漏端金属场板之间的间距从而提高所述漂移区表面的电场峰值的间距并从而提高器件的击穿电压，所述栅端金属场板的第二侧位于所述多晶硅栅的第二侧的外侧以及所述栅端金属场板的第一侧延伸到所述多晶硅栅的第一侧和第二侧之间。
进一步的改进是，所述半导体衬底为硅衬底。
进一步的改进是，所述栅介质层为栅氧化层。
进一步的改进是，所述场氧为浅沟槽场氧或局部场氧。
进一步的改进是，在所述场氧的顶部的靠近所述漏区一侧形成有多晶硅场板，所述多晶硅场板通过穿过所述层间膜的接触孔连接所述漏极。
进一步的改进是，所述第二PTOP层的工艺条件和所述第一PTOP层的工艺条件相同且同时形成；或者，所述第一PTOP层和所述第二PTOP层分开形成且所述第一PTOP 层的注入能量大于所述第二PTOP层的注入能量，所述第一PTOP层的注入剂量等于所述第二PTOP层的注入剂量。
进一步的改进是，所述正面金属层的材料为铝。
为解决上述技术问题，本发明提供的NLDMOS器件的制造方法包括如下步骤：
步骤一、采用光刻工艺同时打开第一N型深阱和第二N型深阱的形成区域并进行 N型离子注入同时在所述P型半导体衬底中形成所述第一N型深阱和所述第二N型深阱，所述第一N型深阱的第一侧和所述第二N型深阱的第二侧具有间距；由所述第一 N型深阱组成漂移区。
步骤二、在所述漂移区上方形成场氧。
步骤三、光刻打开P阱注入区并进行P阱注入在所述第二N型深阱中形成P阱。
步骤四、形成第一PTOP层和第二PTOP层，所述第一PTOP层形成于所述漂移区表面且位于所述场氧的底部。
所述第二PTOP层形成于所述P阱中。
步骤五、形成栅介质层和多晶硅栅，所述多晶硅栅在横向上从所述P阱延伸到所述漂移区上方，被所述多晶硅栅覆盖的所述P阱用于形成沟道，所述多晶硅栅的第一侧面位于所述P阱上方、第二侧面位于所述漂移区顶部的所述场氧上方。
步骤六、进行N+注入形成源区和漏区，所述源区形成于所述P阱中并和所述多晶硅栅的第一侧面自对准，所述漏区形成于所述漂移区中，所述场氧的第二侧和所述漏区横向接触。
步骤七、进行P+注入形成衬底引出区，所述衬底引出区形成于所述P阱中并用于将所述P阱引出，所述衬底引出区和所述源区横向接触。
步骤八、在所述半导体衬底正面形成层间膜。
步骤九、形成穿过所述层间膜的接触孔，所述接触孔和底部对应的所述源区和所述衬底引出区、所述漏区以及所述多晶硅栅接触。
步骤十、在所述层间膜顶部形成正面金属层并进行光刻刻蚀形成源极、漏极和栅极，所述源极通过穿过所述层间膜的接触孔和所述源区以及所述衬底引出区接触，所述漏极通过穿过所述层间膜的接触孔和所述漏区接触，所述栅极通过穿过所述层间膜的接触孔和所述多晶硅栅接触。
所述源极的正面金属层的第二侧还向所述漂移区的方向延伸形成源端金属场板。
所述漏极的正面金属层的第一侧还延伸到所述漂移区的顶部并形成漏端金属场板。
所述栅极的正面金属层位于所述漂移区的顶部形成栅端金属场板。
所述第一PTOP层用于加速所述漂移区的表面的耗尽从而提高器件的击穿电压。
所述源端金属场板的第二侧和所述栅端金属场板都向所述源区一侧移动以增加所述栅端金属场板和所述漏端金属场板之间的间距从而提高所述漂移区表面的电场峰值的间距并从而提高器件的击穿电压，所述栅端金属场板的第二侧位于所述多晶硅栅的第二侧的外侧以及所述栅端金属场板的第一侧延伸到所述多晶硅栅的第一侧和第二侧之间。
进一步的改进是，所述半导体衬底为硅衬底。
进一步的改进是，所述场氧为采用浅沟槽隔离工艺形成的浅沟槽场氧，或者所述场氧为采用局部场氧工艺形成的局部场氧。
进一步的改进是，步骤五中在形成所述多晶硅栅的同时在所述场氧的顶部的靠近所述漏区一侧形成多晶硅场板，所述多晶硅场板通过穿过所述层间膜的接触孔连接所述漏极。
进一步的改进是，所述栅介质层为栅氧化层。
进一步的改进是，步骤四中，采用光刻工艺定义出所述第一PTOP层和所述第二PTOP层的形成区域，之后进行PTOP注入同时形成所述第一PTOP层和所述第二PTOP 层。
进一步的改进是，步骤四中，所述第一PTOP层的形成区域和所述第二PTOP层的形成区域分开定义并依次进行PTOP注入形成，所述第一PTOP层的PTOP注入的注入能量大于所述第二PTOP层的PTOP注入的注入能量，所述第一PTOP层的PTOP注入会穿过所述场氧，所述第一PTOP层的PTOP注入和所述第二PTOP层的PTOP注入的注入剂量相同。
进一步的改进是，所述正面金属层的材料为铝。
本发明中通过在漂移区中设置第一PTOP层，第一PTOP层能加速顶部的漂移区的耗尽从而能实现降低漂移区表面电场的效果并提高器件的击穿电压。
同时，本发明还对源端金属场板和栅端金属场板进行了向源区一侧的移动，从而能拉大栅端金属场板和漏端金属场板之间的间距从而提高所述漂移区表面的电场峰值的间距，这样能漂移区的耐压，从而进一步提高器件的击穿电压。
在击穿电压提高的条件下，本发明能使器件的导通电阻保持不变和降低。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有NLDMOS器件的结构示意图；
图2A本发明实施例NLDMOS器件的剖面图；
图2B本发明实施例NLDMOS器件的俯视面对应的版图；
图3A-图3F是本发明实施例方法各步骤中的器件结构示意图；
图4A是现有NLDMOS器件的漏极电流和电压曲线；
图4B是本发明实施例NLDMOS器件的漏极电流和电压曲线。
具体实施方式
如图2A所示，本发明实施例NLDMOS器件的剖面图；如图2B所示，本发明实施例NLDMOS器件的俯视面对应的版图，且图2A是沿图2B中的AA线的剖面图；本发明实施例NLDMOS器件包括：
形成于P型半导体衬底101中的第一N型深阱102a和第二N型深阱102b，所述第一N型深阱102a和所述第二N型深阱102b工艺条件相同且相隔一定距离，漂移区由所述第一N型深阱102a组成。
本发明实施例中，所述半导体衬底101为硅衬底。
形成于所述第二N型深阱102b中的P阱104。
形成于所述半导体衬底101上方的多晶硅栅107，所述多晶硅栅107和所述半导体衬底101表面隔离有栅介质层106，在横向上所述多晶硅栅107从所述P阱104延伸到所述漂移区上方，被所述多晶硅栅107覆盖的所述P阱104用于形成沟道；所述多晶硅栅107的第一侧面位于所述P阱104上方、所述多晶硅栅107的第二侧面位于所述漂移区上方。本发明实施例中，所述栅介质层106为栅氧化层。
由N+区组成的源区108a和漏区108b，所述源区108a形成于所述P阱104中并和所述多晶硅栅107的第一侧面自对准，所述漏区108b形成于所述漂移区中。
由P+区组成的衬底引出区109，所述衬底引出区109形成于所述P阱104中并用于将所述P阱104引出，所述衬底引出区109和所述源区108a横向接触。
场氧103，位于所述P阱104和所述漏区108b之间的所述漂移区上方，所述场氧 103的第二侧和所述漏区108b横向接触，所述场氧103的第一侧延伸到所述第一N 型深阱102a的第一侧和所述第二N型深阱102b的第二侧之间；所述多晶硅栅107的第二侧面延伸到所述场氧103上方。
本发明实施例中，所述场氧103为局部场氧。在其他实施例中也能为：所述场氧103为浅沟槽场氧。
第一PTOP层105a，形成于所述漂移区表面且位于所述场氧103的底部。
第二PTOP层105b，形成于所述P阱104中。
在所述半导体衬底101正面形成有层间膜110，在所述层间膜110的顶部形成有由正面金属层形成的源极111、漏极113和栅极112，所述源极111通过穿过所述层间膜110的接触孔和所述源区108a以及所述衬底引出区109接触，所述漏极113通过穿过所述层间膜110的接触孔和所述漏区108b接触，所述栅极112通过穿过所述层间膜110的接触孔和所述多晶硅栅107接触。
所述源极111的正面金属层的第二侧还向所述漂移区的方向延伸形成源端金属场板。
所述漏极113的正面金属层的第一侧还延伸到所述漂移区的顶部并形成漏端金属场板。
所述栅极112的正面金属层位于所述漂移区的顶部形成栅端金属场板。
所述第一PTOP层105a用于加速所述漂移区的表面的耗尽从而提高器件的击穿电压。
所述源端金属场板的第二侧和所述栅端金属场板都向所述源区108a一侧移动以增加所述栅端金属场板和所述漏端金属场板之间的间距从而提高所述漂移区表面的电场峰值的间距并从而提高器件的击穿电压，所述栅端金属场板的第二侧位于所述多晶硅栅107的第二侧的外侧以及所述栅端金属场板的第一侧延伸到所述多晶硅栅107 的第一侧和第二侧之间。
本发明实施例中，在所述场氧103的顶部的靠近所述漏区108b一侧形成有多晶硅场板107a，所述多晶硅场板107a通过穿过所述层间膜110的接触孔连接所述漏极 113。
本发明实施例中，所述第二PTOP层105b的工艺条件和所述第一PTOP层105a的工艺条件相同且同时形成。在其他实施例中也能为，所述第一PTOP层105a和所述第二PTOP层105b分开形成且所述第一PTOP层105a的注入能量大于所述第二PTOP层 105b的注入能量，所述第一PTOP层105a的注入剂量等于所述第二PTOP层105b的注入剂量。
所述正面金属层的材料为铝。
本发明实施例中通过在漂移区中设置第一PTOP层105a，第一PTOP层105a能加速顶部的漂移区的耗尽从而能实现降低漂移区表面电场的效果并提高器件的击穿电压。
同时，本发明实施例还对源端金属场板和栅端金属场板进行了向源区108a一侧的移动，从而能拉大栅端金属场板和漏端金属场板之间的间距从而提高所述漂移区表面的电场峰值的间距，这样能漂移区的耐压，从而进一步提高器件的击穿电压。
在击穿电压提高的条件下，本发明实施例能使器件的导通电阻保持不变和降低。
如图4A所示，是现有NLDMOS器件的漏极电流和电压曲线201；如图4B所示，是本发明实施例NLDMOS器件的漏极电流和电压曲线202；曲线201和202的横坐标都为漏极电压，纵坐标都为漏极电流且纵坐标采用漏极电流的对数表示。可以看出，曲线 201中的击穿电压为480V，曲线202的击穿电压为560V；漏极电压大于击穿电压时漏极电流会突然增加。所以，本发明实施例器件能提高击穿电压。
如图3A至图3F所示，是本发明实施例方法各步骤中的器件结构示意图；本发明实施例NLDMOS器件的制造方法包括如下步骤：
步骤一、如图3A所示，采用光刻工艺同时打开第一N型深阱102a和第二N型深阱102b的形成区域并进行N型离子注入同时在所述P型半导体衬底101中形成所述第一N型深阱102a和所述第二N型深阱102b，所述第一N型深阱102a的第一侧和所述第二N型深阱102b的第二侧具有间距；由所述第一N型深阱102a组成漂移区。
本发明实施例方法中，所述半导体衬底101为硅衬底。
步骤二、如图3B所示，在所述漂移区上方形成场氧103。
本发明实施例方法中，所述场氧103为采用局部场氧工艺形成的局部场氧。在其他实施例方法中也能为：所述场氧103为采用浅沟槽隔离工艺形成的浅沟槽场氧。
步骤三、如图3C所示，光刻打开P阱注入区并进行P阱注入在所述第二N型深阱102b中形成P阱104。
步骤四、如图3D所示，形成第一PTOP层105a和第二PTOP层105b，所述第一 PTOP层105a形成于所述漂移区表面且位于所述场氧103的底部。
所述第二PTOP层105b形成于所述P阱104中。
本发明实施例方法中，所述第一PTOP层105a的形成区域和所述第二PTOP层105b的形成区域分开定义并依次进行PTOP注入形成，所述第一PTOP层105a的PTOP注入的注入能量大于所述第二PTOP层105b的PTOP注入的注入能量，所述第一PTOP层105a 的PTOP注入会穿过所述场氧103，所述第一PTOP层105a的PTOP注入和所述第二PTOP 层105b的PTOP注入的注入剂量相同。
在其他实施例方法中也能为：采用光刻工艺定义出所述第一PTOP层105a和所述第二PTOP层105b的形成区域，之后进行PTOP注入同时形成所述第一PTOP层105a 和所述第二PTOP层105b。
步骤五、如图3E所示，形成栅介质层106和多晶硅栅107，所述多晶硅栅107 在横向上从所述P阱104延伸到所述漂移区上方，被所述多晶硅栅107覆盖的所述P 阱104用于形成沟道，所述多晶硅栅107的第一侧面位于所述P阱104上方、第二侧面位于所述漂移区顶部的所述场氧103上方。
本发明实施例方法中，在形成所述多晶硅栅107的同时在所述场氧103的顶部的靠近所述漏区108b一侧形成多晶硅场板107a，所述多晶硅场板107a通过穿过所述层间膜110的接触孔连接所述漏极113。
所述栅介质层106为栅氧化层。
步骤六、如图3F所示，进行N+注入形成源区108a和漏区108b，所述源区108a 形成于所述P阱104中并和所述多晶硅栅107的第一侧面自对准，所述漏区108b形成于所述漂移区中，所述场氧103的第二侧和所述漏区108b横向接触。
步骤七、如图3F所示，进行P+注入形成衬底引出区109，所述衬底引出区109 形成于所述P阱104中并用于将所述P阱104引出，所述衬底引出区109和所述源区 108a横向接触。
步骤八、如图2A所示，在所述半导体衬底101正面形成层间膜110。
步骤九、如图2A所示，形成穿过所述层间膜110的接触孔，所述接触孔和底部对应的所述源区108a和所述衬底引出区109、所述漏区108b以及所述多晶硅栅107 接触。
步骤十、如图2A所示，在所述层间膜110顶部形成正面金属层并进行光刻刻蚀形成源极111、漏极113和栅极112，所述源极111通过穿过所述层间膜110的接触孔和所述源区108a以及所述衬底引出区109接触，所述漏极113通过穿过所述层间膜110的接触孔和所述漏区108b接触，所述栅极112通过穿过所述层间膜110的接触孔和所述多晶硅栅107接触。所述正面金属层的材料为铝。
所述源极111的正面金属层的第二侧还向所述漂移区的方向延伸形成源端金属场板。
所述漏极113的正面金属层的第一侧还延伸到所述漂移区的顶部并形成漏端金属场板。
所述栅极112的正面金属层位于所述漂移区的顶部形成栅端金属场板。
所述第一PTOP层105a用于加速所述漂移区的表面的耗尽从而提高器件的击穿电压。
所述源端金属场板的第二侧和所述栅端金属场板都向所述源区108a一侧移动以增加所述栅端金属场板和所述漏端金属场板之间的间距从而提高所述漂移区表面的电场峰值的间距并从而提高器件的击穿电压，所述栅端金属场板的第二侧位于所述多晶硅栅107的第二侧的外侧以及所述栅端金属场板的第一侧延伸到所述多晶硅栅107 的第一侧和第二侧之间。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (15)
1.一种NLDMOS器件，其特征在于，包括：
形成于P型半导体衬底中的第一N型深阱和第二N型深阱，所述第一N型深阱和所述第二N型深阱工艺条件相同且相隔一定距离，漂移区由所述第一N型深阱组成；
形成于所述第二N型深阱中的P阱；
形成于所述半导体衬底上方的多晶硅栅，所述多晶硅栅和所述半导体衬底表面隔离有栅介质层，在横向上所述多晶硅栅从所述P阱延伸到所述漂移区上方，被所述多晶硅栅覆盖的所述P阱用于形成沟道；所述多晶硅栅的第一侧面位于所述P阱上方、所述多晶硅栅的第二侧面位于所述漂移区上方；
由N+区组成的源区和漏区，所述源区形成于所述P阱中并和所述多晶硅栅的第一侧面自对准，所述漏区形成于所述漂移区中；
由P+区组成的衬底引出区，所述衬底引出区形成于所述P阱中并用于将所述P阱引出，所述衬底引出区和所述源区横向接触；
场氧，位于所述P阱和所述漏区之间的所述漂移区上方，所述场氧的第二侧和所述漏区横向接触，所述场氧的第一侧延伸到所述第一N型深阱的第一侧和所述第二N型深阱的第二侧之间；所述多晶硅栅的第二侧面延伸到所述场氧上方；
第一PTOP层，形成于所述漂移区表面且位于所述场氧的底部；
第二PTOP层，形成于所述P阱中；
在所述半导体衬底正面形成有层间膜，在所述层间膜的顶部形成有由正面金属层形成的源极、漏极和栅极，所述源极通过穿过所述层间膜的接触孔和所述源区以及所述衬底引出区接触，所述漏极通过穿过所述层间膜的接触孔和所述漏区接触，所述栅极通过穿过所述层间膜的接触孔和所述多晶硅栅接触；
所述源极的正面金属层的第二侧还向所述漂移区的方向延伸形成源端金属场板；
所述漏极的正面金属层的第一侧还延伸到所述漂移区的顶部并形成漏端金属场板；
所述栅极的正面金属层位于所述漂移区的顶部形成栅端金属场板；
所述第一PTOP层用于加速所述漂移区的表面的耗尽从而提高器件的击穿电压；
所述源端金属场板的第二侧和所述栅端金属场板都向所述源区一侧移动以增加所述栅端金属场板和所述漏端金属场板之间的间距从而提高所述漂移区表面的电场峰值的间距并从而提高器件的击穿电压，所述栅端金属场板的第二侧位于所述多晶硅栅的第二侧的外侧以及所述栅端金属场板的第一侧延伸到所述多晶硅栅的第一侧和第二侧之间。
2.如权利要求1所述的NLDMOS器件，其特征在于：所述半导体衬底为硅衬底。
3.如权利要求1所述的NLDMOS器件，其特征在于：所述栅介质层为栅氧化层。
4.如权利要求1所述的NLDMOS器件，其特征在于：所述场氧为浅沟槽场氧或局部场氧。
5.如权利要求1所述的NLDMOS器件，其特征在于：在所述场氧的顶部的靠近所述漏区一侧形成有多晶硅场板，所述多晶硅场板通过穿过所述层间膜的接触孔连接所述漏极。
6.如权利要求1所述的NLDMOS器件，其特征在于：所述第二PTOP层的工艺条件和所述第一PTOP层的工艺条件相同且同时形成；或者，所述第一PTOP层和所述第二PTOP层分开形成且所述第一PTOP层的注入能量大于所述第二PTOP层的注入能量，所述第一PTOP层的注入剂量等于所述第二PTOP层的注入剂量。
7.如权利要求1所述的NLDMOS器件，其特征在于：所述正面金属层的材料为铝。
8.一种NLDMOS器件的制造方法，其特征在于，包括如下步骤：
步骤一、采用光刻工艺同时打开第一N型深阱和第二N型深阱的形成区域并进行N型离子注入同时在所述P型半导体衬底中形成所述第一N型深阱和所述第二N型深阱，所述第一N型深阱的第一侧和所述第二N型深阱的第二侧具有间距；由所述第一N型深阱组成漂移区；
步骤二、在所述漂移区上方形成场氧；
步骤三、光刻打开P阱注入区并进行P阱注入在所述第二N型深阱中形成P阱；
步骤四、形成第一PTOP层和第二PTOP层，所述第一PTOP层形成于所述漂移区表面且位于所述场氧的底部；
所述第二PTOP层形成于所述P阱中；
步骤五、形成栅介质层和多晶硅栅，所述多晶硅栅在横向上从所述P阱延伸到所述漂移区上方，被所述多晶硅栅覆盖的所述P阱用于形成沟道，所述多晶硅栅的第一侧面位于所述P阱上方、第二侧面位于所述漂移区顶部的所述场氧上方；
步骤六、进行N+注入形成源区和漏区，所述源区形成于所述P阱中并和所述多晶硅栅的第一侧面自对准，所述漏区形成于所述漂移区中，所述场氧的第二侧和所述漏区横向接触；
步骤七、进行P+注入形成衬底引出区，所述衬底引出区形成于所述P阱中并用于将所述P阱引出，所述衬底引出区和所述源区横向接触；
步骤八、在所述半导体衬底正面形成层间膜；
步骤九、形成穿过所述层间膜的接触孔，所述接触孔和底部对应的所述源区和所述衬底引出区、所述漏区以及所述多晶硅栅接触；
步骤十、在所述层间膜顶部形成正面金属层并进行光刻刻蚀形成源极、漏极和栅极，所述源极通过穿过所述层间膜的接触孔和所述源区以及所述衬底引出区接触，所述漏极通过穿过所述层间膜的接触孔和所述漏区接触，所述栅极通过穿过所述层间膜的接触孔和所述多晶硅栅接触；
所述源极的正面金属层的第二侧还向所述漂移区的方向延伸形成源端金属场板；
所述漏极的正面金属层的第一侧还延伸到所述漂移区的顶部并形成漏端金属场板；
所述栅极的正面金属层位于所述漂移区的顶部形成栅端金属场板；
所述第一PTOP层用于加速所述漂移区的表面的耗尽从而提高器件的击穿电压；
所述源端金属场板的第二侧和所述栅端金属场板都向所述源区一侧移动以增加所述栅端金属场板和所述漏端金属场板之间的间距从而提高所述漂移区表面的电场峰值的间距并从而提高器件的击穿电压，所述栅端金属场板的第二侧位于所述多晶硅栅的第二侧的外侧以及所述栅端金属场板的第一侧延伸到所述多晶硅栅的第一侧和第二侧之间。
9.如权利要求8所述的NLDMOS器件的制造方法，其特征在于：所述半导体衬底为硅衬底。
10.如权利要求8所述的NLDMOS器件的制造方法，其特征在于：所述场氧为采用浅沟槽隔离工艺形成的浅沟槽场氧，或者所述场氧为采用局部场氧工艺形成的局部场氧。
11.如权利要求8所述的NLDMOS器件的制造方法，其特征在于：步骤五中在形成所述多晶硅栅的同时在所述场氧的顶部的靠近所述漏区一侧形成多晶硅场板，所述多晶硅场板通过穿过所述层间膜的接触孔连接所述漏极。
12.如权利要求8所述的NLDMOS器件的制造方法，其特征在于：所述栅介质层为栅氧化层。
13.如权利要求8所述的NLDMOS器件的制造方法，其特征在于：步骤四中，采用光刻工艺定义出所述第一PTOP层和所述第二PTOP层的形成区域，之后进行PTOP注入同时形成所述第一PTOP层和所述第二PTOP层。
14.如权利要求8所述的NLDMOS器件的制造方法，其特征在于：步骤四中，所述第一PTOP层的形成区域和所述第二PTOP层的形成区域分开定义并依次进行PTOP注入形成，所述第一PTOP层的PTOP注入的注入能量大于所述第二PTOP层的PTOP注入的注入能量，所述第一PTOP层的PTOP注入会穿过所述场氧，所述第一PTOP层的PTOP注入和所述第二PTOP层的PTOP注入的注入剂量相同。
15.如权利要求8所述的NLDMOS器件的制造方法，其特征在于：所述正面金属层的材料为铝。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910014757.9A CN109698239B (zh) | 2019-01-08 | 2019-01-08 | Nldmos器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910014757.9A CN109698239B (zh) | 2019-01-08 | 2019-01-08 | Nldmos器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109698239A true CN109698239A (zh) | 2019-04-30 |
| CN109698239B CN109698239B (zh) | 2021-06-08 |
Family
ID=66232555
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910014757.9A Active CN109698239B (zh) | 2019-01-08 | 2019-01-08 | Nldmos器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109698239B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111261718A (zh) * | 2020-01-21 | 2020-06-09 | 上海华虹宏力半导体制造有限公司 | Nldmos器件及工艺方法 |
| CN115332324A (zh) * | 2022-10-18 | 2022-11-11 | 广州粤芯半导体技术有限公司 | 半导体器件及其制造方法 |
| WO2023071108A1 (zh) * | 2021-11-01 | 2023-05-04 | 无锡华润上华科技有限公司 | 横向扩散金属氧化物半导体器件及其制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020130361A1 (en) * | 2001-03-16 | 2002-09-19 | Semiconductor Components Industries, Llc | Semiconductor device with laterally varying p-top layers |
| US20120299096A1 (en) * | 2011-05-29 | 2012-11-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | High voltage and ultra-high voltage semiconductor devices with increased breakdown voltages |
| CN105070759A (zh) * | 2015-08-31 | 2015-11-18 | 上海华虹宏力半导体制造有限公司 | Nldmos器件及其制造方法 |
-
2019
- 2019-01-08 CN CN201910014757.9A patent/CN109698239B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020130361A1 (en) * | 2001-03-16 | 2002-09-19 | Semiconductor Components Industries, Llc | Semiconductor device with laterally varying p-top layers |
| US20120299096A1 (en) * | 2011-05-29 | 2012-11-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | High voltage and ultra-high voltage semiconductor devices with increased breakdown voltages |
| CN105070759A (zh) * | 2015-08-31 | 2015-11-18 | 上海华虹宏力半导体制造有限公司 | Nldmos器件及其制造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111261718A (zh) * | 2020-01-21 | 2020-06-09 | 上海华虹宏力半导体制造有限公司 | Nldmos器件及工艺方法 |
| WO2023071108A1 (zh) * | 2021-11-01 | 2023-05-04 | 无锡华润上华科技有限公司 | 横向扩散金属氧化物半导体器件及其制造方法 |
| CN115332324A (zh) * | 2022-10-18 | 2022-11-11 | 广州粤芯半导体技术有限公司 | 半导体器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109698239B (zh) | 2021-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104992977B (zh) | Nldmos器件及其制造方法 | |
| CN105789311B (zh) | 横向扩散场效应晶体管及其制造方法 | |
| CN105070759A (zh) | Nldmos器件及其制造方法 | |
| CN106298935B (zh) | Ldmos器件及其制造方法 | |
| CN108682689A (zh) | 横向扩散金属氧化物半导体结构和其形成方法 | |
| CN108962989B (zh) | 一种沟槽型mos器件及其制造方法 | |
| CN109698239A (zh) | Nldmos器件及其制造方法 | |
| CN105914231B (zh) | 电荷存储型igbt及其制造方法 | |
| CN104617149B (zh) | 隔离型nldmos器件及其制造方法 | |
| CN102543738A (zh) | 高压ldmos器件及其制造方法 | |
| CN104659090B (zh) | Ldmos器件及制造方法 | |
| CN112117332A (zh) | Ldmos器件及工艺方法 | |
| CN110518059A (zh) | 具有电荷平衡耐压层的纵向浮空场板器件及其制造方法 | |
| CN104659091A (zh) | Ldmos器件及制造方法 | |
| CN108666364A (zh) | Rfldmos器件及制造方法 | |
| CN102130169B (zh) | 具有屏蔽栅的功率mos器件结构及其制备方法 | |
| CN114023821B (zh) | 超级结器件及其制造方法 | |
| CN107819031A (zh) | 晶体管及其形成方法、半导体器件 | |
| CN105206675A (zh) | Nldmos器件及其制造方法 | |
| CN109888016A (zh) | Nldmos器件及其制造方法 | |
| CN109830538A (zh) | Ldmos器件及其制造方法 | |
| CN109830523A (zh) | Nldmos器件及其制造方法 | |
| CN111200025A (zh) | 超结器件及其制造方法 | |
| CN102136497B (zh) | 集成的共源极功率mosfet器件及其制造方法 | |
| CN109817719A (zh) | Nldmos器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |