JP2003031817A - コンタクト構造の形成方法 - Google Patents

Abstract

(57)【要約】 【課題】 薄膜トランジスタ等の絶縁膜に設けるコンタ
クトホールの形状を改善する。 【解決手段】 ゲート電極２２が配置された透明基板２
１上に、ゲート絶縁膜となる窒化シリコン膜２３及び酸
化シリコン膜２４が積層され、さらに、活性領域となる
半導体膜としての多結晶シリコン膜２５が積層される。
ゲート電極２２に対応する多結晶シリコン膜２５上に、
ストッパ２６が配置され、このストッパ２６を被うよう
に、酸化シリコン膜２７、窒化シリコン膜２８及び酸化
シリコン膜２９が層間絶縁膜として積層される。ソース
領域２５ｓ及びドレイン領域２５ｄに対応して層間絶縁
膜にコンタクトホール３０が形成され、このコンタクト
ホール３０を通してソース電極３１ｓ及びドレイン電極
３１ｄが配置される。

Description

【発明の詳細な説明】 【０００１】 【発明の属する技術分野】本発明は、アクティブマトリ
クス方式の表示パネルの画素表示用スイッチング素子に
適した薄膜トランジスタ等のコンタクト構造の形成方法
に関する。 【０００２】 【従来の技術】図７は、ボトムゲート型の薄膜トランジ
スタの構造を示す断面図である。 【０００３】絶縁性の透明基板１の表面に、タングステ
ンやクロム等の高融点金属からなるゲート電極２が配置
される。このゲート電極２は、両端部が透明基板１側で
広くなるテーパー形状を成す。ゲート電極２が配置され
た透明基板１上には、窒化シリコン膜３を介して酸化シ
リコン膜４が積層される。窒化シリコン膜３は、透明基
板１に含まれる不純物が後述する活性領域に浸入するの
を阻止し、酸化シリコン膜４は、ゲート絶縁膜として働
く。酸化シリコン膜４上には、ゲート電極２を横断して
多結晶シリコン膜５が積層される。この多結晶シリコン
膜５が、薄膜トランジスタの活性領域となる。 【０００４】多結晶シリコン膜５上には、酸化シリコン
等の絶縁材料からなるストッパ６が配置される。このス
トッパ６に被われた多結晶シリコン膜５がチャネル領域
５ｃとなり、その他の多結晶シリコン膜５がソース領域
５ｓ及びドレイン領域５ｄとなる。ストッパ６が形成さ
れた多結晶シリコン膜５上には、酸化シリコン膜７及び
窒化シリコン膜８が積層される。この酸化シリコン膜７
及び窒化シリコン膜８は、ソース領域５ｓ及びドレイン
領域５ｄを含む多結晶シリコン膜５を保護する層間絶縁
膜となる。 【０００５】ソース領域５ｓ及びドレイン領域５ｄ上の
酸化シリコン膜７及び窒化シリコン膜８の所定箇所に
は、コンタクトホール９が形成される。このコンタクト
ホール９部分に、ソース領域５ｓ及びドレイン領域５ｄ
に接続されるソース電極１０ｓ及びドレイン電極１０ｄ
が配置される。ソース電極１０ｓ及びドレイン電極１０
ｄが配置された窒化シリコン膜８上には、可視光に対し
て透明なアクリル樹脂層１１が積層される。このアクリ
ル樹脂層１１は、ゲート電極２やストッパ６により生じ
る凹凸を埋めて表面を平坦化する。 【０００６】ソース電極１０ｓ上のアクリル樹脂層１１
には、コンタクトホール１２が形成される。そして、こ
のコンタクトホール１２を通してソース電極１０ｓに接
続されるＩＴＯ（酸化インジウムすず）等からなる透明
電極１３が、アクリル樹脂層１１上に広がるように配置
される。この透明電極１３が、液晶表示パネルの表示電
極を構成する。 【０００７】以上の薄膜トランジスタは、表示電極と共
に透明基板１上に複数個が行列配置され、ゲート電極２
に印加される走査制御信号に応答して、ドレイン電極１
０ｄに供給される映像情報を表示電極にそれぞれ印加す
る。 【０００８】ところで、多結晶シリコン膜５は、薄膜ト
ランジスタの活性領域として機能するように、結晶粒径
が十分な大きさに形成される。多結晶シリコン膜５の結
晶粒径を大きく形成する方法としては、エキシマレーザ
ーを用いたレーザーアニール法が知られている。このレ
ーザーアニール法は、ゲート絶縁膜となる酸化シリコン
膜４上に非晶質状態のシリコンを積層し、先ず、低温の
熱処理によって非晶質シリコン膜に含まれる水素を膜外
へ排出した後、そのシリコンにエキシマレーザーを照射
してシリコンを一旦融解させることにより、シリコンを
結晶化させるものである。このようなレーザーアニール
法を用いれば、透明基板１上で高温となる部分が局所的
であるため、透明基板１として融点の低いガラス基板を
採用できるようになる。 【０００９】 【発明が解決しようとする課題】レーザーアニール法に
よって結晶化された多結晶シリコン膜５は、結晶欠陥が
多いため、膜内を移動する電子が捕捉され易く、トラン
ジスタの活性領域とするには好ましくない。そこで、一
旦形成した多結晶シリコン膜５上に、水素イオンを多量
に含む絶縁膜を形成し、その絶縁膜と共に熱処理するこ
とによって結晶欠陥を水素イオンで埋めるようにしてい
る。 【００１０】水素イオンを多量に含む絶縁膜としては、
窒化シリコン膜が知られている。プラズマＣＶＤ法によ
り成膜された窒化シリコン膜の水素イオン濃度は、通常
１０^22／ｃｍ^3（^はべき乗を表す）程度であり、同じ
プラズマＣＶＤ法により形成された酸化シリコン膜の水
素イオン濃度（１０^20／ｃｍ^3）と比較して２桁程度
多くなっている。このような窒化シリコン膜は、活性領
域上に直接形成すると、トランジスタ特性を劣化させる
ため、活性領域と窒化シリコン膜との間には、図７に示
すように、酸化シリコン膜が形成される。 【００１１】しかしながら、酸化シリコン膜７上に窒化
シリコン膜８を重ねた層間絶縁膜においては、フッ酸系
のエッチング液を用いたエッチングによるコンタクトホ
ール９の形成の際、エッチングレートの差によってコン
タクトホール９が底面側で広くなるという問題が生じ
る。即ち、フッ酸系のエッチング液に対する酸化シリコ
ン膜７のエッチングレートが、窒化シリコン膜８に比べ
て速いため、コンタクトホール９は、図８に示すよう
に、酸化シリコン膜７部分で窒化シリコン膜８部分より
も広くなる。従って、そのコンタクトホール９部分に形
成されるソース電極１０ｓあるいはドレイン電極１０ｄ
の断線が生じ易くなり、コンタクト不良を招くことにな
る。 【００１２】そこで、本発明は、絶縁膜に形成するコン
タクトホールの形状を改善することを目的とする。 【００１３】 【課題を解決するための手段】本発明のコンタクト構造
の形成方法は、基板上に多結晶シリコン膜を形成する工
程と、この多結晶シリコン膜上に、酸化シリコン膜を介
して窒化シリコン膜を形成する工程と、この窒化シリコ
ン膜上に酸化シリコン膜を積層する工程と、この窒化シ
リコン膜上の酸化シリコン膜の表面から前記多結晶シリ
コン膜に達するまで連続してフッ酸系のエッチング液を
用いてエッチングすることによって上層側に向かって広
がるテーパー形状の孔を形成する工程と、この孔を介し
て前記多結晶シリコン膜とコンタクトする電極を形成す
る工程と、を備えたコンタクト構造の形成方法であっ
て、前記窒化シリコン膜上の酸化シリコン膜は、前記窒
化シリコン膜よりも前記フッ酸系のエッチング液に対す
るエッチングレートの速い酸化シリコン膜であるコンタ
クト構造の形成方法である。 【００１４】本発明によれば、コンタクトホールを形成
するエッチングの際、最上層に窒化シリコン膜に比べて
エッチングレートの速い酸化シリコン膜があるため、上
層側からのエッチングが支配的となる。このため、窒化
シリコン膜自体の形状が上層側に向かって広がるテーパ
ー形状となり、電極形成においてステップカバレージの
良好なコンタクトホールが形成される。 【００１５】 【発明の実施の形態】図１は、本発明のコンタクト構造
の形成方法を薄膜トランジスタに適用した場合の第１の
実施形態を示す断面図である。この図において、透明基
板２１、ゲート電極２２、窒化シリコン膜２３、酸化シ
リコン膜２４及び多結晶シリコン膜２５は、図７に示す
薄膜トランジスタの透明基板１、ゲート電極２、窒化シ
リコン膜３、酸化シリコン膜４及び多結晶シリコン膜５
と同一である。 【００１６】透明基板２１の表面にゲート電極２２が配
置され、このゲート電極２２を被って、ゲート絶縁膜と
しての窒化シリコン膜２３及び酸化シリコン膜２４が積
層される。そして、酸化シリコン膜２４上に、活性領域
となる半導体膜としての多結晶シリコン膜２５が積層さ
れる。 【００１７】多結晶シリコン膜２５上には、酸化シリコ
ンからなるストッパ２６が配置される。このストッパ２
６に被われた多結晶シリコン膜２５がチャネル領域２５
ｃとなり、その他の多結晶シリコン膜２５がソース領域
２５ｓ及びドレイン領域２５ｄとなる。ストッパ２６が
形成された多結晶シリコン膜２５上には、多結晶シリコ
ン膜２５と接しても悪影響の少ない酸化シリコン膜２７
が積層される。そして、その酸化シリコン膜２７上に、
酸化シリコン膜２７よりも多量の水素イオンを含み、水
素イオンの主な供給源となる窒化シリコン膜２８が積層
される。さらに、窒化シリコン膜２８上に、酸化シリコ
ン膜２９が積層される。これらの酸化シリコン膜２７、
窒化シリコン膜２８及び酸化シリコン膜２９により、多
結晶シリコン膜２５を保護する層間絶縁膜が形成され
る。 【００１８】酸化シリコン膜２７、窒化シリコン膜２８
及び酸化シリコン膜２９の３層からなる層間絶縁膜に
は、多結晶シリコン膜２５に達するコンタクトホール３
０が設けられる。そして、このコンタクトホール３０部
分に、ソース領域２５ｓ及びドレイン領域２５ｄに接続
されるソース電極３１ｓ及びドレイン電極３１ｄが配置
される。また、層間絶縁膜上には、ソース電極３１ｓ及
びドレイン電極３１ｄを被って表面を平坦にするアクリ
ル樹脂層３２が積層される。さらに、アクリル樹脂層３
２にソース電極３１ｓに達するコンタクトホール３３が
設けられ、ソース電極３１ｓに接続される透明電極３４
が、アクリル樹脂層３２上に広がるように配置される。
このソース電極３１ｓ、ドレイン電極３１ｄ及び透明電
極３４は、図７に示す薄膜トランジスタのソース電極１
０ｓ、ドレイン電極１０ｄ及び透明電極１３と同一であ
る。 【００１９】以上の薄膜トランジスタにおいては、層間
絶縁膜が、窒化シリコン膜２８と、この窒化シリコン膜
２８よりもフッ酸系のエッチング液に対するエッチング
レートの速い酸化シリコン膜２７、２９により形成され
ている。このため、フッ酸系のエッチング液を用いたエ
ッチングによってコンタクトホール３０を形成した場
合、コンタクトホール３０の広さは、図２に示すよう
に、酸化シリコン膜２７部分と窒化シリコン膜２８部分
とで差が小さくなる。従って、コンタクトホール３０を
通して形成されるソース電極３１ｓあるいはドレイン電
極３１ｄのコンタクト不良を防止できる。 【００２０】図３は、本発明のコンタクトホールの形成
方法を薄膜トランジスタに適用した場合の第２の実施形
態を示す断面図である。この図においては、トップゲー
ト型を示している。 【００２１】絶縁性の透明基板４１の表面に、窒化シリ
コン膜４２及び酸化シリコン膜４３が積層される。窒化
シリコン膜４２は、透明基板４１に含まれるナトリウム
等の不純物イオンの析出を防止し、酸化シリコン膜４３
は、活性領域となる多結晶シリコン膜４４の積層を可能
にする。酸化シリコン膜４３上の所定の領域に、薄膜ト
ランジスタの活性領域となる半導体膜としての多結晶シ
リコン膜４４が積層される。 【００２２】多結晶シリコン膜４４が積層された酸化シ
リコン膜４３上に、ゲート絶縁膜となる酸化シリコン膜
４５が積層される。そして、酸化シリコン膜４５上に、
タングステンやクロム等の高融点金属からなるゲート電
極４６が配置される。このゲート電極４６は、多結晶シ
リコン膜４４の延在する方向に交差して配置される。こ
のゲート電極４６に被われた多結晶シリコン膜４４がチ
ャネル領域４４ｃとなり、その他の多結晶シリコン膜４
４がソース領域４４ｓ及びドレイン領域４４ｄとなる。 【００２３】ゲート電極４６が配置された酸化シリコン
膜４５上に、酸化シリコン膜４７が積層される。そし
て、酸化シリコン膜４７上に窒化シリコン膜４８が積層
され、さらに、窒化シリコン膜４８上に酸化シリコン膜
４９が積層される。この酸化シリコン膜４７、窒化シリ
コン膜４８及び酸化シリコン膜４９により、多結晶シリ
コン膜４４を保護する層間絶縁膜が形成される。 【００２４】層間絶縁膜には、多結晶シリコン膜４４に
達するコンタクトホール５０が設けられ、ソース領域４
５ｓ及びドレイン領域４５ｄに接続されるソース電極５
１ｓ及びドレイン電極５１ｄが配置される。そして、層
間絶縁膜上に、ソース電極５１ｓ及びドレイン電極５１
ｄを被って表面を平坦にするアクリル樹脂層５２が積層
される。さらに、アクリル樹脂層５２にソース電極５１
ｓに達するコンタクトホール５３が設けられ、ソース電
極５１ｓに接続される透明電極５４が、アクリル樹脂層
５２上に広がるように配置される。このソース電極５１
ｓ、ドレイン電極５１ｄ及び透明電極５４は、ボトムゲ
ート型の場合と同一である。 【００２５】以上の薄膜トランジスタにおいても、フッ
酸系のエッチング液を用いたエッチングによってコンタ
クトホール５０を形成した場合、コンタクトホール５０
の広さは、トップゲート型の場合（図２）と同様に、酸
化シリコン膜４７部分と窒化シリコン膜４８部分とで差
が小さくなる。 【００２６】図４（ａ）〜（ｃ）及び図５（ｄ）〜
（ｆ）は、第１の実施形態に係るコンタクト構造の形成
方法に関して薄膜トランジスタの製造方法を説明する工
程別の断面図である。これらの図においては、図１と同
一部分を示している。 （ａ）第１工程 絶縁性の透明基板２１上に、クロムやモリブデン等の高
融点金属をスパッタ法により１０００Åの膜厚に積層
し、高融点金属膜３５を形成する。この高融点金属膜３
５を所定の形状にパターニングし、ゲート電極２２を形
成する。このパターニング処理では、テーパーエッチン
グによって、ゲート電極２２の両端部が透明基板２１側
で広くなるようなテーパー形状に形成される。 （ｂ）第２工程 透明基板２１上に、プラズマＣＶＤ法により窒化シリコ
ンを５００Å以上の膜厚に積層し、連続して、酸化シリ
コンを１３００Å以上の膜厚に積層する。これにより、
透明基板２１からの不純物イオンの析出を阻止する窒化
シリコン膜２３及びゲート絶縁膜となる酸化シリコン膜
２４が形成される。そして、酸化シリコン膜２３上に、
同じくプラズマＣＶＤ法によりシリコンを４００Åの膜
厚に積層し、非晶質のシリコン膜２５'を形成する。そ
して、４３０℃程度で１時間以上熱処理してシリコン膜
２５'中の水素を膜外へ排出し、水素濃度を１％以下に
した後、エキシマレーザーをシリコン膜２５'に照射
し、非晶質状態のシリコンが融解するまで加熱する。こ
れにより、シリコンが結晶化し、多結晶シリコン膜２５
となる。 （ｃ）第３工程 多結晶シリコン膜２５上に酸化シリコンを１０００Åの
膜厚に積層し、酸化シリコン膜３５を形成する。そし
て、この酸化シリコン膜３５をゲート電極２２の形状に
合わせてパターニングし、ゲート電極２２に重なるスト
ッパ２６を形成する。このストッパ２６の形成において
は、酸化シリコン膜３５を被ってレジスト層を形成し、
そのレジスト層を透明基板側からゲート電極２２をマス
クとして露光することにより、マスクずれをなくすこと
ができる。 （ｄ）第４工程 ストッパ２６が形成された多結晶シリコン膜２５に対
し、形成すべきトランジスタのタイプに対応するＰ型あ
るいはＮ型のイオンを注入する。即ち、Ｐチャネル型の
トランジスタを形成する場合には、ボロン等のＰ型イオ
ンを注入し、Ｎチャネル型のトランジスタを形成する場
合には、リン等のＮ型イオンを注入する。この注入によ
り、ストッパ２６で被われた領域を除いて多結晶シリコ
ン膜２５にＰ型あるいはＮ型の導電性を示す領域が形成
される。これらの領域が、ストッパ２６の両側でソース
領域２５ｓ及びドレイン領域２５ｄとなる。 （ｅ）第５工程 ソース領域２５ｓ及びドレイン領域２５ｄが形成された
多結晶シリコン膜２５にエキシマレーザーを照射し、シ
リコンが融解しない程度に加熱する。これにより、ソー
ス領域２５ｓ及びドレイン領域２５ｄ内の不純物イオン
が活性化される。そして、ストッパ２６（ゲート電極２
２）の両側に所定の幅を残して多結晶シリコン膜２５を
島状にパターニングし、トランジスタを分離独立させ
る。 （ｆ）第６工程 多結晶シリコン膜２５上にプラズマＣＶＤ法により酸化
シリコンを１０００Åの膜厚に積層し、連続して、窒化
シリコンを３０００Åの膜厚、酸化シリコンを５００Å
の膜厚に順次積層する。これにより、酸化シリコン膜２
７、窒化シリコン膜２８及び酸化シリコン層２９の３層
からなる層間絶縁膜が形成される。 【００２７】層間絶縁膜を形成した後、窒素雰囲気中で
加熱し、窒化シリコン膜２８内に含まれる水素イオンを
多結晶シリコン膜２５へ導入する。この加熱処理の温度
は、水素イオンの移動が十分であり、透明基板２１が損
傷を受けない範囲とする必要があり、３５０〜４５０Å
の範囲が適当である。窒化シリコン膜２８内に含まれる
水素イオンは、窒化シリコン膜２８の膜厚に応じて薄く
形成された酸化シリコン膜２７を通して多結晶シリコン
膜２５へ導入されるため、多結晶シリコン膜２５で必要
な量が確実に供給される。これにより、多結晶シリコン
膜２５内の結晶欠陥が水素イオンで埋められる。 【００２８】水素イオンによる多結晶シリコン膜２５内
の結晶欠陥の補充が完了した後には、ソース領域２５ｓ
及びドレイン領域２５ｄに対応して、層間絶縁膜を貫通
するコンタクトホール３０を形成し、このコンタクトホ
ール３０部分に、アルミニウム等の金属からなるソース
電極３１ｓ及びドレイン電極３１ｄを形成する。このソ
ース電極３１ｓ及びドレイン電極３１ｄの形成は、例え
ば、コンタクトホール３０が形成された層間絶縁膜上に
スパッタリングしたアルミニウムをパターニングするこ
とで形成される。 【００２９】続いて、ソース電極３１ｓ及びドレイン電
極３１ｄが形成された層間絶縁膜上にアクリル樹脂溶液
を塗布し、焼成してアクリル樹脂層３２を形成する。こ
のアクリル樹脂層３２は、ストッパ２６やソース電極３
１ｓ、ドレイン電極３１ｄによる凹凸を埋めて表面を平
坦化する。さらに、ソース電極３１ｓ上にアクリル樹脂
層３２を貫通するコンタクトホール３３を形成し、この
コンタクトホール３３部分に、ソース電極３１ｓに接続
されるＩＴＯ等からなる透明電極３４を形成する。この
透明電極３４の形成は、例えば、コンタクトホール３３
が形成されたアクリル樹脂層３２上にスパッタリングし
たＩＴＯをパターニングすることで形成される。 【００３０】以上の第１乃至第６工程により、図１に示
す構造を有するボトムゲート型の薄膜トランジスタが形
成される。 【００３１】図６（ａ）〜（ｄ）は、第２の実施形態に
係るコンタクト構造の形成方法に関して、薄膜トランジ
スタの製造方法を説明する工程別の断面図である。これ
らの図においては、図３と同一部分を示している。 （ａ）第１工程 絶縁性の透明基板４１上に、プラズマＣＶＤ法により窒
化シリコンを５００Å以上の膜厚に積層し、連続して、
酸化シリコンを５００Åの膜厚に積層する。これによ
り、透明基板４１からの不純物イオンの析出を阻止する
窒化シリコン膜４２及び多結晶シリコン膜４４の積層を
可能にする酸化シリコン膜４３が形成される。さらに、
同じくプラズマＣＶＤ法によりシリコンを４００Åの膜
厚に積層し、非晶質のシリコン膜４４'を形成する。そ
して、４３０℃程度で１時間以上熱処理してシリコン膜
４４'中の水素を膜外へ排出し、水素濃度を１％以下に
した後、エキシマレーザーをシリコン膜４４'に照射
し、非晶質状態のシリコンが融解するまで加熱する。こ
れにより、シリコンが結晶化し、多結晶シリコン膜４４
となる。 （ｂ）第２工程 トランジスタの形成位置に対応して多結晶シリコン膜４
４を所定の形状にパターニングし、トランジスタ毎に分
離する。多結晶シリコン膜４４を分離した後、プラズマ
ＣＶＤ法により酸化シリコンを１０００Åの膜厚に積層
し、ゲート絶縁膜となる酸化シリコン膜４５を形成す
る。そして、スパッタ法によりクロムやモリブデン等の
金属を１０００Åの膜厚に積層して、金属膜５４を形成
する。この金属膜５４を、多結晶シリコン膜４５を横切
る所定の形状にパターニングし、ゲート電極４６を形成
する。 （ｃ）第３工程 ゲート電極４６をマスクとし、形成すべきトランジスタ
のタイプに対応するＰ型あるいはＮ型のイオンを多結晶
シリコン膜４４へ注入する。この注入においては、ゲー
ト電極４６で被われた領域を除いて多結晶シリコン膜４
４にＰ型あるいはＮ型の導電性を示す領域が形成され
る。これらの領域が、ソース領域４４ｓ及びドレイン領
域４４ｄとなる。そして、所定の導電型の不純物イオン
が注入された多結晶シリコン膜４４にエキシマレーザー
を照射し、シリコンが融解しない程度に加熱する。これ
により、ソース領域４４ｓ及びドレイン領域４４ｄ内の
不純物イオンが活性化される。 （ｄ）第４工程 ゲート電極４６が形成された酸化シリコン膜４５上にプ
ラズマＣＶＤ法により酸化シリコンを１０００Åの膜厚
に積層し、連続して、窒化シリコンを３０００Åの膜
厚、酸化シリコンを５００Åの膜厚に順次積層する。こ
れにより、酸化シリコン膜４７、窒化シリコン膜４８及
び酸化シリコン膜４９の３層からなる層間絶縁膜が形成
される。 【００３２】層間絶縁膜を形成した後、窒素雰囲気中で
加熱し、窒化シリコン膜４８内に含まれる水素イオンを
多結晶シリコン膜４４へ導入する。この加熱処理自体
は、図５（ｆ）に示すボトムゲート型薄膜トランジスタ
の製造方法の第６工程における加熱処理と同一である。
ところで、多結晶シリコン膜４４とゲート電極４６との
間では、界面を拡散経路として水素イオンが拡散し易い
ため、多結晶シリコン膜４４のゲート電極４６に被われ
た部分では、ゲート電極４６側面から水素イオンが回り
込んで浸入する。従って、高融点金属で形成されるゲー
ト電極４６が、水素イオンを通さないとしても、問題は
ない。これにより、多結晶シリコン膜４４内の結晶欠陥
が水素イオンで埋められる。 【００３３】多結晶シリコン膜４内に水素イオンを導入
した後には、ソース領域４４ｓ及びドレイン領域４４ｄ
に対応して、酸化シリコン膜４５及び層間絶縁膜を貫通
するコンタクトホール５０を形成する。そして、コンタ
クトホール５０部分に、アルミニウム等の金属からなる
ソース電極５１ｓ及びドレイン電極５１ｄを形成する。
続いて、ソース電極５１ｓ及びドレイン電極５１ｄが形
成された層間絶縁膜上にアクリル樹脂溶液を塗布し、焼
成してアクリル樹脂層５２を形成する。このアクリル樹
脂層５２は、ゲート電極４６やソース電極５１ｓ、ドレ
イン電極５１ｄによる凹凸を埋めて表面を平坦化する。
さらに、ソース電極５１ｓ上にアクリル樹脂層５２を貫
通するコンタクトホール５３を形成し、このコンタクト
ホール５３部分に、ソース電極５１ｓに接続されるＩＴ
Ｏ等からなる透明電極５３を形成する。 【００３４】以上の第１乃至第４工程により、図３に示
す構造を有するトップゲート型の薄膜トランジスタが形
成される。 【００３５】尚、上述の各実施形態において例示した各
部の膜厚については、特定の条件における最適値であ
り、必ずしもこれらの値に限られるものではない。 【００３６】 【発明の効果】本発明によれば、絶縁膜を貫通して半導
体膜に達するコンタクトホールの形状を改善することが
できる。これにより、電極と半導体膜とのコンタクト不
良の発生を防止できると共に、トランジスタの動作特性
の劣化を防止することができ、結果的に、製造歩留まり
の向上が望める。

【図面の簡単な説明】 【図１】本発明のコンタクト構造の形成方法を薄膜トラ
ンジスタに適用した場合の第１の実施形態を示す断面図
である。 【図２】本発明のコンタクト構造の形成方法を薄膜トラ
ンジスタに適用した場合の薄膜トランジスタのコンタク
トホールの形状を示す断面図である。 【図３】本発明のコンタクト構造の形成方法を薄膜トラ
ンジスタに適用した場合の第２の実施形態を示す断面図
である。 【図４】第１の実施形態に係る製造方法の前半の工程を
示す工程別の断面図である。 【図５】第１の実施形態に係る製造方法の後半の工程を
示す工程別の断面図である。 【図６】第２の実施形態に係る製造方法を示す工程別の
断面図である。 【図７】従来の薄膜トランジスタの構造を示す断面図で
ある。 【図８】従来の薄膜トランジスタのコンタクトホールの
形状を示す断面図である。 【符号の説明】 １、２１、４１ 透明基板 ２、２２、４６ ゲート電極 ３、８、２３、２８、４２、４８ 窒化シリコン膜 ４、７、２４、２７、２９、４３、４７、４９ 酸化シ
リコン膜 ５、２５、４４ 多結晶シリコン膜 ５ｃ、２５ｃ、４４ｃ チャネル領域 ５ｓ、２５ｓ、４４ｓ ソース領域 ５ｄ、２５ｄ、４４ｄ ドレイン領域 ６、２６ ストッパ ９、１２、３０、３３、５０、５３ コンタクトホール １０ｓ、３１ｓ、５１ｓ ソース電極 １０ｄ、３１ｄ、５１ｄ ドレイン電極 １１、３２、５２ アクリル樹脂層 １２、３４、５４ 透明電極

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F033 GG04 HH08 JJ08 KK04 NN32 QQ19 QQ20 QQ37 QQ74 RR04 RR06 SS15 TT02 VV15 XX02 5F110 AA26 AA30 BB01 CC02 CC08 DD13 DD14 DD17 EE04 EE23 EE44 FF02 FF03 FF09 FF30 GG02 GG13 GG25 GG45 HJ01 HJ13 HJ23 HL03 HL07 HL11 HL14 HL23 NN03 NN04 NN12 NN14 NN23 NN24 NN27 NN35 NN36 PP03 PP35 QQ05 QQ09 QQ11 QQ12 QQ19 QQ23

Claims (1)

1. 【特許請求の範囲】 【請求項１】 基板上に多結晶シリコン膜を形成する工
   程と、この多結晶シリコン膜上に、酸化シリコン膜を介
   して窒化シリコン膜を形成する工程と、この窒化シリコ
   ン膜上に酸化シリコン膜を積層する工程と、この窒化シ
   リコン膜上の酸化シリコン膜の表面から前記多結晶シリ
   コン膜に達するまで連続してフッ酸系のエッチング液を
   用いてエッチングすることによって上層側に向かって広
   がるテーパー形状の孔を形成する工程と、この孔を介し
   て前記多結晶シリコン膜とコンタクトする電極を形成す
   る工程と、を備えたコンタクト構造の形成方法であっ
   て、前記窒化シリコン膜上の酸化シリコン膜は、前記窒
   化シリコン膜よりも前記フッ酸系のエッチング液に対す
   るエッチングレートの速い酸化シリコン膜であることを
   特徴とするコンタクト構造の形成方法。