CN102623460B - 薄膜晶体管基板及其制造方法 - Google Patents

薄膜晶体管基板及其制造方法 Download PDF

Info

Publication number
CN102623460B
CN102623460B CN201110204575.1A CN201110204575A CN102623460B CN 102623460 B CN102623460 B CN 102623460B CN 201110204575 A CN201110204575 A CN 201110204575A CN 102623460 B CN102623460 B CN 102623460B
Authority
CN
China
Prior art keywords
electrode
film
capacitor
conducting film
transistor base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201110204575.1A
Other languages
English (en)
Other versions
CN102623460A (zh
Inventor
柳春基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN102623460A publication Critical patent/CN102623460A/zh
Application granted granted Critical
Publication of CN102623460B publication Critical patent/CN102623460B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供了薄膜晶体管基板及其制造方法。薄膜晶体管基板，包括：基板；活性层以及电容器第一电极，形成于所述基板上；栅绝缘膜，形成于所述基板、所述活性层以及所述电容器第一电极上；栅电极以及电容器第二电极，形成于所述栅绝缘膜上，所述栅电极对应于所述活性层，所述电容器第二电极对应于所述电容器第一电极；层间绝缘膜，形成于所述栅绝缘膜、所述栅电极以及所述电容器第二电极上；以及像素电极、源电极和漏电极，形成于所述层间绝缘膜上，其中，所述源电极和漏电极中的至少一个形成于所述像素电极上。

Description

薄膜晶体管基板及其制造方法
技术领域
本发明涉及薄膜晶体管基板及其制造方法。
背景技术
通常薄膜晶体管基板是指形成有电容器和薄膜晶体管的基板，用于有源驱动型平板显示装置，所谓的有源驱动型平板显示装置通过电连接于各像素或者子像素的薄膜晶体管来控制像素或者子像素的驱动。
薄膜晶体管基板包括多个薄膜，在各薄膜上形成所需的细微的图案。为形成这种细微图案要进行多种工序。此时，可使用多种方法形成图案，主要使用的是利用掩模板的光刻法。
光刻法是需要进行精确控制的工序。并且，利用掩模板形成图案时，需要进行形成光刻胶、曝光、显影、蚀刻等多个工序。因此，随着利用掩模板的光刻法的工序增多，平板显示装置的工序变复杂、工序时间延长，并且不易管理工序，从而会发生不良。
发明内容
本发明要解决的技术问题在于，提供简化制造工序、使用适合器件特性的排线的薄膜晶体管基板。
本发明要解决的另外的技术问题在于，提供简化制造工序、使用适合器件特性的排线的薄膜晶体管基板的制造方法。
但是本发明的技术问题不限于以上所述的技术问题，本领域的技术人员可通过以下说明来理解本文未提及的其他技术问题。
为解决所述技术问题的根据本发明的薄膜晶体管基板的一实施例，包括：基板；形成于所述基板上的活性层以及电容器第一电极；形成于所述基板、所述活性层以及所述电容器第一电极上的栅绝缘膜；形成于所述栅绝缘膜上的栅电极以及电容器第二电极，所述栅电极对应于所述活性层，所述电容器第二电极对应于所述电容器第一电极；形成于所述栅绝缘膜、所述栅电极以及所述电容器第二电极上的层间绝缘膜；以及形成于所述层间绝缘膜上的像素电极、源电极和漏电极，其中，所述源电极和漏电极中的至少一个形成于所述像素电极上。
为解决所述技术问题的根据本发明的薄膜晶体管基板的制造方法的一实施例，包括：在基板上形成活性层以及电容器第一电极；在所述基板、所述活性层以及所述电容器第一电极上形成栅绝缘膜；在所述栅绝缘膜上形成栅电极以及电容器第二电极；在所述栅绝缘膜、所述栅电极以及所述电容器第二电极上依次形成层间绝缘膜以及像素电极用导电膜；蚀刻所述像素电极用导电膜、所述层间绝缘膜以及所述栅绝缘膜的部分区域，以形成露出所述活性层的部分区域的接触孔；在所述像素电极用导电膜上形成源/漏电极用导电膜；使用半色调掩模板在所述源/漏电极用导电膜上形成第一光刻胶图案；以及将所述第一光刻胶图案作为蚀刻掩模板，蚀刻所述源/漏电极用导电膜以及所述像素电极用导电膜，以形成源电极、漏电极以及像素电极。
附图说明
图1是概略示出根据本发明一实施例的薄膜晶体管基板的截面图；
图2至图17是依次示出根据本发明一实施例的薄膜晶体管基板的制造方法截面图。
附图标记说明：
10：基板； 11：缓冲层；
13：活性层； 15：电容器第一电极；
20：栅绝缘膜； 31：栅电极；
35：电容器第二电极； 36：焊盘；
40：层间绝缘膜； 50：像素电极；
65：漏电极； 66：源电极。
具体实施方式
参照附图和后述的详细实施例，可了解本发明的优点、特征以及实现该优点和特征的方法。然而，本发明并不局限于下面所公开的实施例，而是将会以多种不同的形态实施。本说明书中实施例的目的仅在于，使本发明所公开的内容更加完整，使所属技术领域技术人员能够完整地理解本发明的范围。本发明所要保护的范围应由权利要求的范围所决定。为了便于说明，可能放大显示附图中组成要素的尺寸以及相对尺寸。
在说明书全文中，相同的附图标记代表相同的组成要素，“和/或”包括所提及的每一个技术特征以及所有一个以上的技术特征的组合。
说明书中使用的术语仅用于说明实施例，并不用于对本发明加以限制。在本说明书中，若没有特别的说明，单数术语包括多数的含义。在说明书中使用的“包括(comprises)”和/或“组成(made of)”中提及的组成要素、步骤、动作和/或器件并不排除存在或增加另外的一个以上的组成要素、步骤、动作和/或器件。
虽然第一、第二等术语用于说明多种组成要素，但所述组成要素不限于所述术语。使用所述术语的目的仅在于区别一个组成要素与另一个组成要素。从而，在不脱离本发明的技术思想的前提下，下面提及的第一组成要素还可以是第二组成要素。
在说明书中描述的实施例，将参照如平面图以及截面图等本发明的理想简要图进行说明。因此，示意图的形态可能根据制造技术和/或允许的误差等而发生变化。所以，本发明的实施例并不局限于所图示的特定形态，还包括根据制造工序而产生的形态变化。因而，附图中示出的区域具有概略属性，附图中示出的区域形状仅用于示出器件区域的特定形态，并不用于对发明的范围加以限制。
没有其他定义时，在说明书中使用的所有术语(包括技术或科学术语)，可用作与本发明所属领域技术人员的通常理解相同的含义。并且，针对与通常使用的词典的定义相同的术语，除本发明明确定义的以外，不应解释成理想或过于形式的含义。
参照图1对根据本发明一实施例的薄膜晶体管基板进行说明。图1是概略示出根据本发明一实施例的薄膜晶体管基板的截面图。
如图1所示，根据本发明一实施例的薄膜晶体管基板，包括：基板10、活性层13、栅电极31、源电极66、漏电极65、像素电极55、电容器第一电极15、电容器第二电极35以及焊盘36。
薄膜晶体管基板包括发光部I、薄膜晶体管部II、电容器部III以及焊盘部IV。在薄膜晶体管部II形成有薄膜晶体管。可以针对每个像素形成至少一个薄膜晶体管。图1中示出了一个薄膜晶体管，但这仅为了便于说明而示出的，本发明并不限于此。即，各像素可以包括多个薄膜晶体管。
可以由以SiO2为主要成分的透明玻璃材质形成基板10。基板10并不限于此，还可以由透明的塑料材质形成。透明的塑料材质可以是绝缘性有机物，所述绝缘性有机物可以为选自聚醚砜膜(Polyethersulfone，简称PES)、聚丙烯酸酯(polyacrylate，简称PAR)、聚醚酰亚胺(Polyetherimide，简称PEI)、聚邻苯二甲酸酯(Polyethylenenaphthalate)，简称PEN)、聚对苯二甲酸乙二酯(polyethyleneterephthalate，简称PET)、聚苯硫醚(polyphenylene sulfide，简称PPS：)、聚芳酯(Polyarylate)、聚酰亚胺(Polyimide)、聚碳酸酯(polycarbonate，简称PC)、三醋酸纤维素(Cellulose Triacetate，简称TAC)、醋酸丙酸纤维素(cellulose acetate propionate，简称CAP)的有机物。
基板10的上部形成平滑的面，为防止杂质渗透至基板10，在基板10的上部形成缓冲层11。可以由SiO2和/或SiNx等形成缓冲层11。
缓冲层11上形成活性层13以及电容器第一电极15。可以由非晶硅或多晶硅等无机半导体或者有机半导体形成活性层13以及电容器第一电极15。活性层13可以包括源区域、漏区域以及沟道区。可以向由非晶硅或者多晶硅形成的活性层13注入杂质，以形成源区域和漏区域。制造N型薄膜晶体管时，可以注入P、As、Sb等V族离子杂质；制造P型薄膜晶体管时，可以注入B、Al、Ga、In等III族离子杂质。向如非晶硅或者多晶硅的无机半导体或有机半导体注入杂质，使得无机半导体或者有机半导体具有导电性，从而形成电容器第一电极15。
缓冲层11、活性层13以及电容器第一电极15上形成栅绝缘膜20。栅绝缘膜20使活性层13和栅电极31绝缘，且用于形成位于电容器第一电极15以及电容器第二电极35之间的绝缘体，并可以由有机绝缘膜或如SiNx、SiO2、SiON的无机绝缘膜形成。
栅绝缘膜20上形成栅电极31、电容器第二电极35以及焊盘36。栅电极31包括在栅绝缘膜20上依次层叠的第一栅电极膜32、第二栅电极膜33以及第三栅电极膜34。可以由钛(Ti)、钽(Ta)、铬(Cr)等形成第一栅电极膜32。为减少栅电极31的信号延迟或电压下降，可以由低电阻率(resistivity)的金属，例如铝(Al)和铝合金等铝系列的金属；银(Ag)和银合金等银系列的金属；铜(Cu)和铜合金等铜系列的金属等形成第二栅电极膜33。可以由钼(Mo)和钼合金等钼系列的金属等形成第三栅电极膜34。栅电极31与施加薄膜晶体管的开启、关闭信号的栅线(未图示)连接。
以与栅电极31的第一栅电极膜32相同的膜，形成电容器第二电极35。如图10所示，在形成有用于形成电容器第二电极35的导电膜的状态下，向形成电容器第一电极15的无机半导体或者有机半导体注入杂质，因此向电容器第一电极15注入的杂质还可以包括于电容器第二电极35。电容器第二电极35和栅电极31可以具有彼此不同的厚度，电容器第二电极35可以具有与栅电极31的第一栅电极膜32相同的厚度。
焊盘部IV上形成焊盘36。焊盘36与电容器第二电极35相同地、由与栅电极31的第一栅电极膜32相同的膜形成。以形成栅电极31的第一栅电极膜32的物质，即，钛(Ti)、钽(Ta)、铬(Cr)等形成的焊盘36不会发生腐蚀。焊盘36和栅电极31可以具有彼此不同的厚度，焊盘36可以具有与栅电极31的第一栅电极膜32相同的厚度。
另外，栅电极31的第二栅电极膜33和第三栅电极膜34的宽度可以相比于第一栅电极膜32的宽度更小。即，第二栅电极膜33和第三栅电极膜34可以露出第一栅电极膜32端部的部分区域。
本实施例中，在栅电极31使用由与Al等相同的低电阻率金属形成的第二栅电极膜33；还可以由不发生腐蚀的、与第一栅电极膜32相同的膜形成焊盘36。另外，去除第二栅电极膜33以及第三栅电极膜34，仅使用第一栅电极膜32形成电容器第二电极35，因此无需掩模板可同时进行向电容器第一电极15和活性层13注入杂质的工序。另外，本实施例中，使用一个半色调(halftone)掩模板形成栅电极31、电容器第二电极35以及焊盘36，从而可减少工序中使用的掩模板数量。
栅绝缘膜20、栅电极31、电容器第二电极35以及焊盘36的上部形成层间绝缘膜40。层间绝缘膜40和栅绝缘膜20上形成接触孔45和接触孔46，其中所述接触孔45和接触孔46分别露出活性层13的源区域和漏区域；层间绝缘膜40上形成孔47，其中所述孔47露出焊盘36的部分区域。本实施例中，像素电极55直接接触形成于层间绝缘膜40上，从而层间绝缘膜40的上部可平坦地形成。但本发明不限于此，层间绝缘膜40的上部面还可以根据下部层的段差而形成为不平坦的面。
可以由无机绝缘膜或者有机绝缘膜形成层间绝缘膜40。形成层间绝缘膜40的无机绝缘膜可包括例如SiO2、SiNx、SiON、Al2O3、TiO2、Ta2O5、HfO2、ZrO2、BST、PZT等，有机绝缘膜可以包括例如常用商用高分子(PMMA、PS)、具有酚基的高分子衍生物、丙烯酸类高分子、酰亚胺类高分子、烯丙醚类高分子、酰胺类高分子、含氟高分子、对二甲苯类高分子、乙烯基类高分子及其混合物等。层间绝缘膜40还可以形成为无机绝缘膜和有机绝缘膜的层叠体。
层间绝缘膜40上形成像素电极55。像素电极55直接接触形成于层间绝缘膜40的上部。可以由透明导电膜形成像素电极55，其中由包括选自如ITO、IZO、ZnO和In2O3等透明物质的至少一种以上的物质形成透明导电膜。
像素电极55上形成源电极66和漏电极65。具体地，源电极66和漏电极65的中的一个直接接触形成于像素电极55上，例如，漏电极65直接接触形成于像素电极55上；源电极66和漏电极65中的另一个直接接触形成于像素电极用导电膜50上，例如，源电极66直接接触形成于像素电极用导电膜50上，其中所述像素电极形成于层间绝缘膜40上。或者与此不同，源电极66直接接触形成于像素电极55上，漏电极65直接接触形成于像素电极用导电膜50上，其中所述导电膜50形成于层间绝缘膜40上。
源电极66和漏电极65可以为由选自Mo、W、MoW、AlNd、Ti、Al、Al合金、Ag以及Ag合金的一种物质形成的单层结构；或者为降低排线的电阻，由作为低电阻率物质的Mo、Al或者Ag形成的二层结构；或者两层以上的多重膜结构，即可以为由选自Mo/Al/Mo、MoW/Al-Nd/MoW、Ti/Al/Ti、Mo/Ag/Mo以及Mo/Ag-合金/Mo等的物质形成的一个层叠结构。源电极66和漏电极65分别通过接触孔45和接触孔46，与活性层13的源区域和漏区域接触。
本实施例中，在层间绝缘膜40上首先形成用于形成像素电极的导电膜，在其上部形成源/漏电极用导电膜，然后使用一个半色调掩模板对其进行图案化，从而可减少工序所需的掩模板数量。
另外，图1所示的薄膜晶体管基板可以用于平板显示装置。例如，像素电极55的上部形成有公共电极(未图示)，像素电极55和公共电极之间形成液晶层(未图示)而实现液晶显示装置。
参照图1至图17对根据本发明一实施例的薄膜晶体管基板的制造方法进行说明。图2至图17是依次示出根据本发明一实施例的薄膜晶体管基板的制造方法的截面图。对于实际上与图1相同的组成要素使用了相同的附图标记，对于相同的部分省略详细的说明。
如图2所示，基板10上依次形成缓冲层11以及半导体膜12。可以由化学气相沉积法(CVD：Chemical Vapor Deposition)沉积缓冲层11以及半导体膜12。以多晶硅形成半导体膜12时，在缓冲层11上沉积非晶硅，使用ELA(Excimer Laser Annealing)、SLS(Sequential LateralSolidification)、MIC(Metal Induced Crystallization)或者MILC(MetalInduced Lateral Crystallization)法将所述非晶硅层结晶化，以形成多晶硅。
半导体膜12上形成第一光刻胶膜100。第一光刻胶膜100上设置第一光刻掩模板200。为了便于说明，对第一光刻胶膜100为正(positive)性光刻胶的实施例进行说明。但是本发明不限于此，作为第一光刻胶膜100也可以使用负(negative)性光刻胶。
第一光刻掩模板200包括光阻断部201以及光透过部202。光透过部202用于透过照射的光，光阻断部201用于阻断照射的光。将第一光刻掩模板200设置成使光阻断部201对应于将要形成为活性层(图1的13)和电容器第一电极(图1的15)的区域。
如图2和图3所示，经由第一光刻掩模板200向第一光刻胶膜100照射光以后，显影第一光刻胶膜100，则第一光刻胶膜100与光透过部202对应的区域被去除，第一光刻胶膜100与光阻断部201对应的区域被残留，从而形成第一光刻胶图案101。
如图3和图4所示，将第一光刻胶图案101作为蚀刻掩模板蚀刻半导体膜12，以形成活性层13和电容器第一电极15。
如图5所示，在缓冲层11、活性层13以及电容器第一电极15上形成栅绝缘膜20。可以使用有机绝缘膜或者如SiNx、SiO2、SiON等无机绝缘膜，通过化学气相沉积法形成栅绝缘膜20。然后，在栅绝缘膜20上形成用于形成栅电极(图1的31)的栅形成用导电膜21。在栅绝缘膜20上依次层叠第一导电膜22、第二导电膜23以及第三导电膜24，以形成栅形成用导电膜21。可以由钛(Ti)、钽(Ta)、铬(Cr)等形成第一导电膜22，可以由铝(Al)和铝合金等铝系列的金属、银(Ag)和银合金等银系列的金属、铜(Cu)和铜合金等铜系列的金属等形成第二导电膜23，可以由钼(Mo)和钼合金等钼系列的金属形成第三导电膜24。可以通过溅射法(sputtering)等方法形成第一导电膜22、第二导电膜23、第三导电膜24。
在第三导电膜24上形成第二光刻胶膜110。在第二光刻胶膜110的上部设置第二光刻掩模板210。为了便于说明，对第二光刻胶膜110为正(positive)性光刻胶的实施例进行说明。但是本发明不限于此，作为第二光刻胶膜110也可以使用负(negative)性光刻胶。
第二光刻掩模板210是包括光透过部211、光阻断部212以及半透过部213的半色调掩模板。半透过部213只让照射光的一部分通过。将第二光刻掩模板210设置成使光阻断部212对应于将要形成为栅电极(图1的31)的区域，并且使半透过部213对应于将要形成为电容器第二电极(图1的35)和焊盘(图1的36)的区域。
如图5和图6所示，经由第二光刻掩模板210向第二光刻胶膜110照射光以后，显影第二光刻胶膜110，则第二光刻胶膜110与光透过部211对应的区域被去除，第二光刻胶膜110与光阻断部212和半透过部213对应的区域被残留，从而形成第二光刻胶图案111。第二光刻胶图案111包括与光阻断部212对应的第一子光刻胶图案112以及与半透过部213对应的第二子光刻胶图案113。第二子光刻胶图案113的厚度相比第一子光刻胶图案112更薄。
如图6和图7所示，将第二光刻胶图案111作为蚀刻掩模板，对栅形成用导电膜21进行第一次蚀刻。对栅形成用导电膜21进行第一次蚀刻的步骤可以包括：对第三导电膜24和第二导电膜23进行湿蚀刻的步骤，以及对第一导电膜22进行干蚀刻的步骤。湿蚀刻时，可使用磷酸、硝酸、醋酸等蚀刻液。干蚀刻时，可使用氯族的蚀刻气体，例如可使用Cl2、BCl3等。
如图7和图8所示，去除第二子光刻胶图案113。可通过使用氧等的灰化(ashing)工序，去除第二子光刻胶图案113。此时，第一子光刻胶图案112的一部分也会被去除，因此会减少第一子光刻胶图案112的厚度和宽度。
如图8和图9所示，将残留的第一子光刻胶图案112作为蚀刻掩模板，对已经过第一次蚀刻的第三导电膜24和第二导电膜23进行第二次蚀刻。对第三导电膜24和第二导电膜23进行第二次蚀刻时，可使用湿蚀刻。此时，电容器部III和焊盘部IV的第三导电膜24和第二导电膜23被去除。残留于电容器部III的第一导电膜22用作电容器第二电极35，残留于焊盘部IV的第一导电膜22用作焊盘36。残留于薄膜晶体管部II的第一导电膜22、第二导电膜23、以及第三导电膜24分别用作第一栅电极膜32、第二栅电极膜33以及第三栅电极膜34。通过使用宽度减少的第一子光刻胶图案112对第三导电膜24和第二导电膜23进行二次蚀刻，因此第二栅电极膜33和第三栅电极膜34的宽度相比第一栅电极膜32的宽度更小。即，第二栅电极膜33和第三栅电极膜34可以使第一栅电极膜32端部的部分区域露出。
另外，图9中说明了焊盘部IV的第三导电膜24和第二导电膜23全部被去除的情况。但是本发明不限于此，使用光刻胶图案保护焊盘部IV的第三导电膜24和第二导电膜23以使其不被去除后，在此后的工序中，例如在去除位于焊盘部IV的用于形成源漏电极的导电膜时，可将其一并去除。
如图9和图10所示，去除第一子光刻胶图案112，向活性层13以及电容器第一电极15注入离子杂质。离子杂质注入工序中无需使用掩模板，通过将形成有栅电极31和电容器第二电极35的整个基板10暴露于离子杂质，从而实现离子注入。其中，对于活性层13，只有被栅电极31露出的区域，才会被注入离子杂质。由于电容器第二电极35的厚度相比栅电极31更薄，因此离子杂质经由电容器第二电极35注入到电容器第一电极15。若制造N型薄膜晶体管时，可注入P、As、Sb等V族离子杂质；若制造P型薄膜晶体管时，可注入B、Al、Ga、In等III族离子杂质。此时，由于在注入离子时露出电容器第二电极35，因此掺杂于电容器第一电极15的杂质也可以掺杂于电容器第二电极35。
如图11所示，栅绝缘膜20、栅电极31、电容器第二电极35、焊盘36的上部形成层间绝缘膜40和像素电极用导电膜50。形成层间绝缘膜40，以使层间绝缘膜40的上部面平坦。并且，其可使用无机绝缘膜、有机绝缘膜或者它们的复合层叠体。像素电极用导电膜50直接接触形成于层间绝缘膜40的上部，可以由选自ITO、IZO、ZnO和In2O3等透明物质中的一种以上的物质形成透明导电膜。
像素电极用导电膜50的上部形成第三光刻胶膜120。在第三光刻胶膜120上设置第三光刻掩模板220。为了便于说明，对第三光刻胶膜120为正(positive)性光刻胶的实施例进行说明。但是本发明不限于此，作为第三光刻胶膜120也可以使用负(negative)性光刻胶。
第三光刻掩模板220包括光阻断部221以及光透过部222，将第三光刻掩模板220设置成使光透过部222对应于将要形成为接触孔(图1的45、46)和将要在焊盘部IV形成为孔(图1的47)的区域。
如图11和12所示，经由第三光刻掩模板220向第三光刻胶膜120照射光以后，显影第三光刻胶膜120，则第三光刻胶膜120与光透过部222对应的区域被去除，第三光刻胶膜120与光阻断部221对应的区域被残留，从而形成第三光刻胶图案121。
如图12和图13所示，将第三光刻胶图案121作为蚀刻掩模板蚀刻层间绝缘膜40和像素电极用导电膜50，以形成接触孔45、接触孔46以及露出焊盘36的部分区域的孔47。蚀刻层间绝缘膜40和像素电极用导电膜50时，可使用干蚀刻工序。
如图13和图14所示，去除第三光刻胶图案121后，在像素电极用导电膜50上形成源/漏电极用导电膜60。源/漏电极用导电膜60填充接触孔45、接触孔46以及露出焊盘36的部分区域的孔47。
源/漏电极用导电膜60可以为由选自Mo、W、MoW、AlNd、Ti、Al、Al合金、Ag以及Ag合金的一种物质形成的单层结构；或者为降低排线的电阻，由作为低电阻率物质的Mo、Al或者Ag形成的双层结构；或者两层以上的多重膜结构，即可以为由选自Mo/Al/Mo、MoW/Al-Nd/MoW、Ti/Al/Ti、Mo/Ag/Mo以及Mo/Ag-合金/Mo等的物质形成的一个层叠结构。可以通过溅射等方法形成源/漏电极用导电膜60。
源/漏电极用导电膜60上形成第四光刻胶膜130。在第四光刻胶膜130的上部设置第四光刻掩模板230。为了便于说明，对第四光刻胶膜130为正(positive)性光刻胶的实施例进行说明。但是本发明不限于此，作为第四光刻胶膜130也可以使用负(negative)性光刻胶。
第四光刻掩模板230是包括光透过部231、光阻断部232以及半透过部233的半色调掩模板。将第四光刻掩模板230设置成使光阻断部232对应于将要形成为源电极以及漏电极(图1的65、66)的区域，并且使半透过部233对应于将要形成为像素电极(图1的55)的区域。
如图14和图15所示，经由第四光刻掩模板230向第四光刻胶膜130照射光以后，显影第四光刻胶膜130，则第四光刻胶膜130与光透过部231对应的区域被去除，第四光刻胶膜130与光阻断部232和半透过部233对应的区域被残留，从而形成第四光刻胶图案131。第四光刻胶图案131包括与光阻断部232对应的第三子光刻胶图案132以及与半透过部233对应的第四子光刻胶图案133。第四子光刻胶图案133的厚度相比第三子光刻胶图案132更薄。
如图15和图16所示，将第四子光刻胶图案133作为蚀刻掩模板蚀刻像素电极用导电膜50以及源/漏电极用导电膜60。使用湿蚀刻或者干蚀刻分别蚀刻像素电极用导电膜50以及源/漏电极用导电膜60；或者使用含有硝酸和氟离子的蚀刻液统一地进行湿蚀刻。
如图16和图17所示，通过使用氧等的灰化工序，去除第四子光刻胶图案133。此时，第三子光刻胶图案132的一部分也会被去除，因此会减少第三子光刻胶图案132的厚度和宽度。
然后，将残留的第三子光刻胶图案132作为蚀刻掩模板，蚀刻源/漏电极用导电膜60。此时，发光部I的源/漏电极用导电膜60被去除，并且在发光部I露出像素电极用导电膜50，从而形成像素电极55。
在薄膜晶体管部II，像素电极55上形成源电极66和漏电极65中的一个，例如形成漏电极65；在像素电极用导电膜50上形成源电极66和漏电极65中的另一个，例如形成源电极66。或者与此不同，源电极66直接接触形成于像素电极55上，漏电极65直接接触形成于像素电极用导电膜50上，其中所述导电膜50形成于层间绝缘膜40上。
在焊盘部IV，像素电极用导电膜50和源/漏电极用导电膜60被去除，从而露出焊盘36的部分区域。
根据本实施例，可以使用四个光刻掩模板，即第一光刻掩模板200、第二光刻掩模板210、第三光刻掩模板220、第四光刻掩模板230，制造薄膜晶体管基板。并且，在栅电极31使用由与Al等相同的低电阻率金属形成的第二栅电极膜33；还可以由不发生腐蚀的、与第一栅电极膜32相同的膜形成焊盘36。
以附图所示的实施例对本发明进行了说明，但是这种说明仅为示例性的说明，应当理解：本技术领域的技术人员由此可进行多种变换及等同的其它实施例。由此，应由权利要求书的技术思想来限定本发明真正的技术保护范围。

Claims (19)

1.一种薄膜晶体管基板，包括：
基板；
活性层以及电容器第一电极，形成于所述基板上；
栅绝缘膜，形成于所述基板、所述活性层以及所述电容器第一电极上；
栅电极以及电容器第二电极，形成于所述栅绝缘膜上，所述栅电极对应于所述活性层，所述电容器第二电极对应于所述电容器第一电极；
焊盘，形成于所述栅绝缘膜上；
层间绝缘膜，形成于所述栅绝缘膜、所述栅电极以及所述电容器第二电极上；以及
像素电极、源电极和漏电极，形成于所述层间绝缘膜上，
其中，所述源电极和漏电极中的至少一个形成于所述像素电极上，以及
其中所述焊盘的厚度小于所述栅电极的厚度。
2.根据权利要求1所述的薄膜晶体管基板，其中，
所述像素电极直接接触形成于所述层间绝缘膜上。
3.根据权利要求2所述的薄膜晶体管基板，其中，
所述漏电极直接接触形成于所述像素电极上。
4.根据权利要求2所述的薄膜晶体管基板，其中，
所述源电极直接接触形成于所述像素电极上。
5.根据权利要求1所述的薄膜晶体管基板，其中，
所述栅电极和所述电容器第二电极具有彼此不同的厚度。
6.根据权利要求5所述的薄膜晶体管基板，其中，
所述栅电极包括依次层叠于所述栅绝缘膜上的第一栅电极膜、第二栅电极膜以及第三栅电极膜。
7.根据权利要求6所述的薄膜晶体管基板，其中，
以与所述第一栅电极膜相同的膜形成所述电容器第二电极。
8.根据权利要求7所述的薄膜晶体管基板，其中，
以与所述第一栅电极膜相同的厚度形成所述电容器第二电极。
9.根据权利要求7所述的薄膜晶体管基板，
其中，以与所述第一栅电极膜相同的膜形成所述焊盘。
10.根据权利要求6所述的薄膜晶体管基板，其中，
所述第二栅电极膜以及所述第三栅电极膜的宽度小于所述第一栅电极膜的宽度。
11.根据权利要求6所述的薄膜晶体管基板，其中，
由钛、钽或者铬形成所述第一栅电极膜；
由铝、铝合金、银、银合金、铜或者铜合金形成所述第二栅电极膜；
由钼或者钼合金形成所述第三栅电极膜。
12.根据权利要求1所述的薄膜晶体管基板，其中，
所述电容器第一电极通过向多晶硅注入离子杂质而形成。
13.根据权利要求12所述的薄膜晶体管基板，其中，
所述电容器第二电极包含向所述电容器第一电极注入的所述离子杂质。
14.一种薄膜晶体管基板的制造方法，包括：
在基板上形成活性层以及电容器第一电极；
在所述基板、所述活性层以及所述电容器第一电极上形成栅绝缘膜；
在所述栅绝缘膜上形成栅电极、焊盘以及电容器第二电极；
在所述栅绝缘膜、所述栅电极以及所述电容器第二电极上依次形成层间绝缘膜以及像素电极用导电膜；
蚀刻所述像素电极用导电膜、所述层间绝缘膜以及所述栅绝缘膜的部分区域，以形成露出所述活性层的部分区域的接触孔；
在所述像素电极用导电膜上形成源/漏电极用导电膜；
使用半色调掩模板在所述源/漏电极用导电膜上形成第一光刻胶图案；以及
将所述第一光刻胶图案作为蚀刻掩模板，蚀刻所述源/漏电极用导电膜以及所述像素电极用导电膜，以形成源电极、漏电极以及像素电极，
其中所述焊盘的厚度小于所述栅电极的厚度。
15.根据权利要求14所述的薄膜晶体管基板的制造方法，其中，使用所述半色调掩模板在所述源/漏电极用导电膜上形成第一光刻胶图案的步骤，包括：
形成与所述源电极和所述漏电极对应的第一子光刻胶图案以及与所述像素电极对应的第二子光刻胶图案。
16.根据权利要求15所述的薄膜晶体管基板的制造方法，其中，将所述第一光刻胶图案作为蚀刻掩模板，蚀刻所述源/漏电极用导电膜以及所述像素电极用导电膜，以形成源电极、漏电极以及像素电极的步骤，包括：
将所述第一子光刻胶图案以及所述第二子光刻胶图案作为蚀刻掩模板，对所述源/漏电极用导电膜以及所述像素电极导电膜进行第一次蚀刻，
去除所述第二子光刻胶图案；以及
将残留的所述第一子光刻胶图案作为蚀刻掩模板，对所述源/漏电极用导电膜进行第二次蚀刻。
17.根据权利要求14所述的薄膜晶体管基板的制造方法，其中，在所述栅绝缘膜上形成栅电极以及电容器第二电极的步骤，包括：
在所述栅绝缘膜上依次形成第一导电膜、第二导电膜以及第三导电膜；
使用所述半色调掩模板，在所述第三导电膜上形成第二光刻胶图案；以及
将所述第二光刻胶图案用作蚀刻掩模板，蚀刻所述第一导电膜、第二导电膜以及第三导电膜。
18.根据权利要求17所述的薄膜晶体管基板的制造方法，其中，形成第二光刻胶图案的步骤，包括：
形成与所述栅电极对应的第一子光刻胶图案以及与所述电容器第二电极对应的第二子光刻胶图案。
19.根据权利要求18所述的薄膜晶体管基板的制造方法，其中，将所述第二光刻胶图案作为蚀刻掩模板，蚀刻所述第一导电膜、第二导电膜以及第三导电膜的步骤，包括：
将所述第一子光刻胶图案以及所述第二子光刻胶图案作为蚀刻掩模板，对所述第一导电膜、第二导电膜以及第三导电膜进行第一次蚀刻；
去除所述第二子光刻胶图案；以及
将残留的所述第一子光刻胶图案作为蚀刻掩模板，对所述第二导电膜以及所述第三导电膜进行第二次蚀刻。
CN201110204575.1A 2011-02-01 2011-07-13 薄膜晶体管基板及其制造方法 Expired - Fee Related CN102623460B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2011-0010348 2011-02-01
KR1020110010348A KR101876819B1 (ko) 2011-02-01 2011-02-01 박막트랜지스터 기판 및 그의 제조방법

Publications (2)

Publication Number Publication Date
CN102623460A CN102623460A (zh) 2012-08-01
CN102623460B true CN102623460B (zh) 2016-08-31

Family

ID=46563278

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110204575.1A Expired - Fee Related CN102623460B (zh) 2011-02-01 2011-07-13 薄膜晶体管基板及其制造方法

Country Status (4)

Country Link
US (2) US8716710B2 (zh)
KR (1) KR101876819B1 (zh)
CN (1) CN102623460B (zh)
TW (1) TWI556450B (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101335527B1 (ko) * 2012-02-23 2013-12-02 엘지디스플레이 주식회사 유기전계발광표시장치 및 그 제조 방법
CN102789971A (zh) * 2012-07-31 2012-11-21 京东方科技集团股份有限公司 多晶硅tft、多晶硅阵列基板及其制备方法、显示装置
KR102090460B1 (ko) * 2012-12-31 2020-03-18 엘지디스플레이 주식회사 박막트랜지스터 및 그 제조 방법
CN103137497A (zh) * 2013-02-26 2013-06-05 深圳市华星光电技术有限公司 低温多晶硅晶体管的制作方法
CN103258827B (zh) * 2013-04-28 2016-03-23 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
KR20140137948A (ko) * 2013-05-24 2014-12-03 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 박막 트랜지스터 어레이 기판의 제조 방법
KR102169014B1 (ko) 2013-10-14 2020-10-23 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그 제조방법
KR102211863B1 (ko) 2013-10-15 2021-02-04 삼성디스플레이 주식회사 터치 패널 및 터치 패널의 제조 방법
CN104103646A (zh) * 2014-06-30 2014-10-15 京东方科技集团股份有限公司 一种低温多晶硅薄膜晶体管阵列基板及其制备方法、显示装置
CN104218041B (zh) * 2014-08-15 2017-12-08 京东方科技集团股份有限公司 阵列基板及制备方法和显示装置
CN104282624B (zh) 2014-10-31 2018-06-08 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
KR20160081101A (ko) * 2014-12-30 2016-07-08 삼성디스플레이 주식회사 유기 발광 표시 장치의 제조 방법 및 상기 제조 방법에 의해 제조된 유기 발광 표시 장치
KR102339284B1 (ko) * 2014-12-30 2021-12-15 삼성디스플레이 주식회사 유기 발광 표시 장치의 제조 방법 및 상기 제조 방법에 의해 제조된 유기 발광 표시 장치
CN104576542B (zh) * 2015-01-26 2018-12-18 合肥鑫晟光电科技有限公司 阵列基板及其制作方法、显示装置
CN105161505B (zh) 2015-09-28 2018-11-23 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板
JP6673731B2 (ja) * 2016-03-23 2020-03-25 株式会社ジャパンディスプレイ 表示装置及びその製造方法
CN105655359A (zh) * 2016-03-31 2016-06-08 武汉华星光电技术有限公司 Tft基板的制作方法
US10475847B2 (en) 2016-04-28 2019-11-12 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having stress-neutralized film stack and method of fabricating same
CN106373967B (zh) * 2016-10-27 2017-12-22 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
CN106601669A (zh) * 2016-12-20 2017-04-26 深圳市华星光电技术有限公司 一种薄膜晶体管阵列基板的制造方法
CN106935546B (zh) * 2017-04-12 2019-09-06 京东方科技集团股份有限公司 阵列基板的制备方法、阵列基板、显示面板和显示装置
CN107579082B (zh) * 2017-09-28 2020-05-05 京东方科技集团股份有限公司 一种阵列基板的制备方法
US10937646B1 (en) * 2019-09-17 2021-03-02 Applied Materials, Inc. Method for isolating gates in transistors
CN112635496A (zh) * 2021-01-07 2021-04-09 Tcl华星光电技术有限公司 阵列基板及其制备方法、显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1383214A (zh) * 2001-04-26 2002-12-04 三星电子株式会社 液晶显示器的多晶硅薄膜晶体管及其制造方法
CN101577283A (zh) * 2008-05-06 2009-11-11 三星移动显示器株式会社 薄膜晶体管阵列构件和有机发光显示装置及其制造方法
CN101853883A (zh) * 2009-03-25 2010-10-06 Nec液晶技术株式会社 薄膜晶体管、其制造方法和使用其的液晶显示面板和电子装置
CN102593145A (zh) * 2011-01-10 2012-07-18 三星移动显示器株式会社 有机发光显示器及其制造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1148600C (zh) * 1996-11-26 2004-05-05 三星电子株式会社 薄膜晶体管基片及其制造方法
US6897477B2 (en) * 2001-06-01 2005-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and display device
KR100426031B1 (ko) 2001-12-29 2004-04-03 엘지.필립스 엘시디 주식회사 능동행렬 유기전기발광소자 및 그의 제조 방법
JP2005084416A (ja) * 2003-09-09 2005-03-31 Sharp Corp アクティブマトリクス基板およびそれを用いた表示装置
KR100900404B1 (ko) * 2003-12-22 2009-06-02 엘지디스플레이 주식회사 액정표시소자의 제조 방법
KR101056013B1 (ko) * 2004-08-03 2011-08-10 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
KR20060131071A (ko) * 2005-06-15 2006-12-20 삼성전자주식회사 표시 장치용 배선, 이를 포함하는 박막 트랜지스터 표시판및 그 제조 방법
KR101217157B1 (ko) * 2005-10-20 2012-12-31 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조 방법
KR20070078472A (ko) * 2006-01-27 2007-08-01 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
US7880822B2 (en) * 2006-02-10 2011-02-01 Sharp Kabushiki Kaisha Liquid crystal display panel and liquid crystal display device
US7952099B2 (en) 2006-04-21 2011-05-31 Beijing Boe Optoelectronics Technology Co., Ltd. Thin film transistor liquid crystal display array substrate
KR101265330B1 (ko) * 2006-06-27 2013-05-20 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 이의 제조 방법
KR101322732B1 (ko) * 2006-06-30 2013-10-29 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
TWI298513B (en) * 2006-07-03 2008-07-01 Au Optronics Corp Method for forming an array substrate
JP4967631B2 (ja) * 2006-12-07 2012-07-04 三菱電機株式会社 表示装置
KR101275957B1 (ko) * 2007-03-05 2013-06-14 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조방법
KR100847661B1 (ko) * 2007-03-21 2008-07-21 삼성에스디아이 주식회사 반도체 장치의 제조 방법
JP5292591B2 (ja) * 2007-10-19 2013-09-18 株式会社ジャパンディスプレイ Ｔｆｔ基板の製造方法
KR100958640B1 (ko) 2008-06-09 2010-05-20 삼성모바일디스플레이주식회사 커패시터와 박막 트랜지스터를 갖는 기판, 이를 구비한평판 디스플레이 장치 및 상기 커패시터와 박막트랜지스터를 갖는 기판의 제조방법
KR100964229B1 (ko) * 2008-08-19 2010-06-17 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20100055709A (ko) * 2008-11-18 2010-05-27 삼성전자주식회사 표시 기판 및 이를 구비한 표시 장치
KR101074803B1 (ko) * 2009-11-24 2011-10-19 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101692954B1 (ko) * 2010-05-17 2017-01-05 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1383214A (zh) * 2001-04-26 2002-12-04 三星电子株式会社 液晶显示器的多晶硅薄膜晶体管及其制造方法
CN101577283A (zh) * 2008-05-06 2009-11-11 三星移动显示器株式会社 薄膜晶体管阵列构件和有机发光显示装置及其制造方法
CN101853883A (zh) * 2009-03-25 2010-10-06 Nec液晶技术株式会社 薄膜晶体管、其制造方法和使用其的液晶显示面板和电子装置
CN102593145A (zh) * 2011-01-10 2012-07-18 三星移动显示器株式会社 有机发光显示器及其制造方法

Also Published As

Publication number Publication date
TW201234602A (en) 2012-08-16
US8716710B2 (en) 2014-05-06
US20120193624A1 (en) 2012-08-02
TWI556450B (zh) 2016-11-01
US9190431B2 (en) 2015-11-17
CN102623460A (zh) 2012-08-01
US20140197415A1 (en) 2014-07-17
KR101876819B1 (ko) 2018-08-10
KR20120089151A (ko) 2012-08-09

Similar Documents

Publication Publication Date Title
CN102623460B (zh) 薄膜晶体管基板及其制造方法
US8759832B2 (en) Semiconductor device and electroluminescent device and method of making the same
TWI542014B (zh) 薄膜電晶體及其製造方法、具備薄膜電晶體之影像顯示裝置
US9761731B2 (en) Thin film transistor and its manufacturing method, array substrate and its manufacturing method, and display device
KR101991338B1 (ko) 박막트랜지스터 어레이 기판 및 그 제조방법
US9634043B2 (en) Array substrate, manufacturing method thereof, display device, thin-film transistor (TFT) and manufacturing method thereof
CN103730346B (zh) 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN104218094B (zh) 一种薄膜晶体管、显示基板及显示装置
CN106898551A (zh) 制造薄膜晶体管的方法、薄膜晶体管基板和平板显示装置
EP2960942A1 (en) Thin-film transistor and manufacturing method therefor, and display component
TWI550877B (zh) 半導體裝置之製造方法
CN105702623B (zh) Tft阵列基板的制作方法
KR20150052645A (ko) 가요성 표시 장치 및 그 제조 방법
WO2015100935A1 (zh) 阵列基板及其制造方法、以及显示装置
KR20160059003A (ko) 유기 발광 표시 장치 및 그 제조 방법
TW201232629A (en) Flat panel display apparatus and method of manufacturing the same
CN103208506A (zh) 阵列基板、显示装置及制作方法
CN106847834A (zh) 一种阵列基板及其制备方法、显示面板
CN103745954B (zh) 显示装置、阵列基板及其制造方法
KR20170077245A (ko) 박막 트랜지스터 기판의 제작 방법 및 제조 기기
CN104393020B (zh) 一种阵列基板及其制备方法、显示装置
CN104380474B (zh) 半导体装置及其制造方法
CN207009438U (zh) 一种阵列基板及显示面板
KR20120067108A (ko) 어레이 기판 및 이의 제조방법
CN115360141B (zh) 金属氧化物薄膜晶体管阵列基板及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG MOBILE DISPLAY CO., LTD.

Effective date: 20121018

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20121018

Address after: Gyeonggi Do, South Korea

Applicant after: Samsung Display Co.,Ltd.

Address before: Gyeonggi Do, South Korea

Applicant before: Samsung Mobile Display Co., Ltd.

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160831

Termination date: 20210713