CN103944564B - 三分正交分频器 - Google Patents

三分正交分频器 Download PDF

Info

Publication number
CN103944564B
CN103944564B CN201410195693.4A CN201410195693A CN103944564B CN 103944564 B CN103944564 B CN 103944564B CN 201410195693 A CN201410195693 A CN 201410195693A CN 103944564 B CN103944564 B CN 103944564B
Authority
CN
China
Prior art keywords
signal
phase signal
circuit
delayed
delay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410195693.4A
Other languages
English (en)
Other versions
CN103944564A (zh
Inventor
乔东江
弗雷德里克·博苏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN103944564A publication Critical patent/CN103944564A/zh
Application granted granted Critical
Publication of CN103944564B publication Critical patent/CN103944564B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/40—Gating or clocking signals applied to all stages, i.e. synchronous counters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/40—Gating or clocking signals applied to all stages, i.e. synchronous counters
    • H03K23/42—Out-of-phase gating or clocking signals applied to counter stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/26—Time-delay networks
    • H03H11/265—Time-delay networks with adjustable delay

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Pulse Circuits (AREA)
  • Superheterodyne Receivers (AREA)

Abstract

本申请涉及三分正交分频器。一种本机振荡器包括耦合到VCO的输出的可编程分频器。可将所述分频器设定为三分频。不管除数如何，所述分频器输出相位彼此相差九十度的正交信号(I，Q)。为进行三分，所述分频器包括三分频器。所述三分频器包括三分电路、延迟电路和反馈电路。所述三分电路对来自所述VCO的信号进行分频，并从其产生相位彼此相差一百二十度的三个信号C、A′和B。所述延迟电路将信号A′延迟以产生所述信号A′的延迟版本A。所述反馈电路控制所述延迟电路，使得所述延迟版本A(I)相对于所述信号C(Q)为九十度异相。

Description

三分正交分频器
分案申请的相关信息
本申请为发明名称为“三分正交分频器”的原中国发明专利申请的分案申请。原申请的申请号为200980131897.9；原申请的申请日为2009年8月18日。
技术领域
所揭示的实施例涉及分频器。
背景技术
图1(现有技术)是本机振荡器1的一个实例的图。无线电接收器和无线电发射器(例如在蜂窝式电话中发现的无线电接收器和无线电发射器)常常涉及多个此类本机振荡器。此类型的本机振荡器通常涉及参考时钟源2、锁相环3和分频器4。在所说明的实例中，相位检测器5从参考时钟源2接收参考时钟信号REF且还从分频器6接收反馈信号。相位检测器5输出被供应到电荷泵7的相位误差信号。电荷泵7的输出由环路滤波器8进行滤波以产生电压电平信号。所述电压电平信号被供应到压控振荡器(VCO)9的控制输入引线上。VCO9的控制输入引线上的电压确定由VCO9输出的信号VCO_OUT的频率。分频器6对VCO_OUT进行分频，并将所得分频信号供应到相位检测器5作为反馈信号。当锁相环被锁定时，反馈信号与信号REF同相，且VCO_OUT 的频率由分频器6所除的除数来确定。VCO_OUT的频率是所述除数与参考时钟REF的频率的乘积。VCO_OUT信号通常未被输出为本机振荡器输出信号(LO)，而是由第二分频器4将VCO_OUT信号分频到较低频率。分频器4可(例如)被设定为通过相对小的整数(例如，二或四或八)来分频。
在蜂窝式电话内的集成式收发器集成电路的情况下，常常需要制造收发器集成电路使得可使用相同集成电路设计以在多个不同频带中的任一者中通信。图2(现有技术)陈述各种频带的实例，可能需要单一接收器(在蜂窝式电话的收发器集成电路内)经由所述频带来通信。图2的最右边两列指示所需的待产生的本机振荡器(LO)信号的输出频率。标示为“LO分频器”的列指示分频器4所除的数。标示为“VCO输出MIN”和“VCO输出MAX”的两个列陈述产生所要LO MIN和LO MAX所需的对应VCO输出频率(给定LO分频器列中的所规定除数)。应注意，为产生所要频率的所需本机振荡器输出信号，VCO输出频率必须能够从2950兆赫变化到5380兆赫。此为相对宽的VCO 调谐范围。可能难以实现具有宽调谐范围的VCO，或出于其它原因可能不希望必须提供此宽的VCO调谐范围。
如果可将分频器4设定为三分，则有可能减小VCO调谐范围。尽管已知进行三分频的分频器，但这些分频器一般不可用，因为所要的本机振荡器输出信号常常实际上并非仅一个信号(LO)，而是一对信号，其中所述信号中的一者的相位相对于所述信号中的另一者为九十度异相。将这些LO信号称作正交信号，或称本机振荡器信号“处于正交”。常常使用字母I和Q来表示这些正交信号。举例来说，其它接收器电路可能需要正交信号以执行相移键控调制和/或执行图像消除。
图3(现有技术)是现有技术三分频器10的一实例，其由H.奥奎(H.Oguey)和C.维托兹(C.Vittoz)于1973年陈述于标题为“低功率消耗与高频率(Low Power Consumption AndHigh Frequency)”(电子期刊(Electronics Letters)，第17期，第9卷，1973年8月23日)的文章中。图4(现有技术)是说明电路的操作的波形图。当将频率为3F的输入时钟信号CLK供应到输入引线11上时，电路分别在节点12、13和14上产生频率为F的三个信号A、B和C。所述信号A、B和C中没有两个信号是相对于彼此为九十度异相的，因此如果将产生正交本机振荡器输出信号，则不将此分频器用于图1的本机振荡器1中的分频器4。
发明内容
一种本机振荡器包括耦合到压控振荡器(VCO)的输出的可编程分频器。可将所述可编程分频器设定为三分。不管可编程分频器所除的数如何，可编程分频器输出百分之五十工作循环的正交信号(I，Q)，所述正交信号(I，Q)的相位彼此相差九十度。为三分，分频器包括三分频器。所述三分频器包括三分电路、延迟电路和反馈电路。三分电路对从VCO接收的输入信号进行分频，并从其产生三个信号C、A′和B，所述三个信号C、A′和B的相位彼此相差一百二十度。延迟电路将第二信号A′延迟以产生所述第二信号的延迟版本A。反馈电路控制延迟电路，使得延迟版本A相对于第一信号C为九十度异相。延迟版本A可用作正交信号I，且第一信号C可用作正交信号Q。反馈环自动校正电路操作中归因于半导体制造处理中的温度改变、供应电压改变和/或变化而引起的改变和/或变化。
可将可编程分频器实现于蜂窝式电话内的RF收发器集成电路中。数字基带集成电路中执行指令的处理器可通过跨越总线将适当的控制信息从数字基带集成电路传送到RF收发器集成电路来设定可编程分频器所除的除数。
在一个特定实例中，反馈电路包括数字逻辑部分和平均与比较电路部分。所述数字逻辑部分接收信号A和C，并产生指示信号A的第一沿与信号C的一沿之间的时间量T1的数字信号。数字逻辑部分还产生指示信号C的所述沿与信号A的第二沿之间的时间量T2的数字信号。指示时间量T1的数字信号被转换为指示时间量T1的电压电平信号。指示时间量T2的数字信号被转换为指示时间量T2的电压电平信号。所述两个电压电平信号被供应到运算放大器的输入以使得运算放大器产生控制信号。所述控制信号被转换为供应到延迟电路的偏置电压控制信号。经由此反馈环，反馈电路操作以控制延迟电路的延迟以使得信号C与信号A之间的相位差为九十度。
上述内容为概要且因此必然含有细节的简化、概括和省略；因此，所属领域的技术人员将了解，所述概要仅是说明性的，且并不意味以任何方式为限制性的。如仅由权利要求书界定的本文中所描述的装置和/或过程的其它方面、发明性特征和优势将在本文中所陈述的非限制性详细描述中变得显而易见。
附图说明
图1(现有技术)是可用于蜂窝式电话中的本机振荡器的一个实例的图。
图2(现有技术)是说明图1的本机振荡器的VCO如何具有不合意宽的VCO调谐范围的图表。
图3(现有技术)是现有技术三分频器电路的图。
图4(现有技术)是说明图3的现有技术三分频器电路的操作的波形图。
图5是根据一个新颖方面的移动通信装置100的高级方框图。
图6是图5的RF收发器集成电路103的更详细方框图。
图7是图6的本机振荡器111的更详细图。
图8是图7的本机振荡器111的可编程分频器202的更详细图。
图9是说明图7的本机振荡器111的VCO如何具有比图1的现有技术电路的VCO 窄的VCO调谐范围的图表。
图10是图8的新颖三分频器300的电路图。
图11是说明图10的新颖三分频器300的操作的波形图。
图11A是说明信号A&Cb和A&C是如何被转换为对应电压电平信号A&Cb(AVE)和A&C(AVE)的波形图。
图12是图10的三分频器300的反馈电路402和延迟电路401的另一实施例的电路图。
图13是根据一个新颖方面的方法500的流程图。
具体实施方式
图5是根据一个新颖方面的一种特定类型的移动通信装置100的极简化高级方框图。在此特定实例中，移动通信装置100是3G蜂窝式电话，其能够根据码分多址(CDMA)蜂窝式电话通信协议或GSM(全球移动通信***)蜂窝式电话通信协议而操作。所述蜂窝式电话包括(除未说明的若干其它部件外)天线102和两个集成电路103与104。将集成电路104称为“数字基带集成电路”或“基带处理器集成电路”。数字基带集成电路104包括(除未说明的其它部件外)执行存储于处理器可读媒体106中的指令的数字处理器105。处理器105可使得跨总线107和总线接口108A以及总线导体109而传送信息，并将信息传送到集成电路103的总线接口108B。集成电路103是RF收发器集成电路。将RF收发器集成电路103称为“收发器”，因为其包括发射器以及接收器。
图6是图5的RF收发器集成电路103的更详细方框图。接收器包括被称为“接收链”110的部分以及本机振荡器111。当蜂窝式电话正接收时，高频RF信号112接收于天线102上。来自信号112的信息传递通过双工器113并传递到接收链110中。信号112由低噪声放大器(LNA)115放大并由混频器116下变频。所得的经下变频的信号由基带滤波器117进行滤波并被传递到数字基带集成电路104。数字基带集成电路104中的模/数转换器118将所述信号转换为数字形式，且所得的数字信息由数字基带集成电路104中的数字电路来处理。数字基带集成电路104通过控制导体127和128上的由本机振荡器111供应到混频器116的正交本机振荡器信号I和Q的频率来调谐接收器。
如果蜂窝式电话正发射，则待发射的信息由数字基带集成电路104中的数/模转换器119转换为模拟形式，并被供应到“发射链”120。基带滤波器121滤除归因于数/模转换过程而引起的噪声。在本机振荡器123的控制下，混频器块122接着将信号上变频为高频信号。驱动器放大器124和外部功率放大器125放大所述高频信号以驱动天线102，使得从天线102发射高频RF信号126。数字基带集成电路104通过控制由本机振荡器123供应到混频器122的本机振荡器正交信号I和Q的频率来调谐发射器。箭头130表示如下信息：从数字基带集成电路104经由总线接口108A、跨总线导体109、经由总线接口108B并经由导体131和132而传送到本机振荡器111以设定本机振荡器111内的分频器所除的除数，如下文进一步详细解释。
图7是本机振荡器111的更详细图。本机振荡器111包括参考时钟源200(此处由导体识别)、频率合成器201和新颖的可编程分频器202。在所说明的实例中，频率合成器201是模拟锁相环(PLL)，其包括相位检测器203、电荷泵204、环路滤波器205、压控振荡器(VCO)206和分频器207。通过分别设定导体127和128上的本机振荡器输出正交信号I和Q的频率来调谐接收链110的接收器。正交信号I和Q的频率由分频器207所除的除数和可编程分频器202所除的除数来确定。参考时钟REF的频率是固定的。分频器207所除的除数由被供应到控制导体131上的值来设定。分频器202所除的除数由被供应到控制导体132上的值来设定。在此实例中，图5的数字基带集成电路104经由总线109来控制这些除数值。
图8是图7的新颖可编程分频器202的更详细图。可编程分频器202包括新颖的三分频器300、涟波分频器301和多路复用电路302。来自VCO206的VCO_OUT信号经由导体208而被接收到分频器202的输入引线303上。涟波分频器301是具有若干级的二进制分频器。第一级输出频率是信号VCO_OUT的频率的一半的一组正交信号。在图8中，将这些信号标示为DIV2。第二级输出频率是信号VCO_OUT的频率的四分之一的一组正交信号。在图8中，将这些信号标示为DIV4。新颖的三分频器300对信号VCO_OUT进行三分频，并输出频率是VCO_OUT的频率的三分之一的一组正交信号。在图8中，将这些信号标示为DIV3。由控制导体132上的数字值来确定将所述三组正交信号中的哪一者从分频器202输出到输出引线304和305上。尽管将多路复用器符号说明为表示多路复用功能，但不需要使用多路复用器。在一个实例中，来自块300和301的三个I输出导体耦合在一起，且来自块300和301的三个Q输出导体耦合在一起。控制导体132上的控制值使块300和301中的适当一者能够将适当的一组I和Q信号驱动到输出引线304和305上。所述输出引线304和305中的每一者因此充当一种线“或”输出。
图9是说明由新颖的分频器202实现的优势的图表。分频器202可进行二分频或三分频或四分频。对于所有三个除数值来说，分频器202输出正交信号I和Q。应注意，在图9的图表中，相同频带和相同“LO MIN”与“LO MAX”频率显现为与图2的现有技术图表中一样，但应注意，在图9的图表中，“LO分频器”列指示在两种情况下VCO_OUT被三分频。结果，在图9的情况下，VCO调谐范围从图2的宽范围减小到从3610兆赫到5380兆赫的较窄调谐范围。在每一频带操作情形下，VCO_OUT频率的设定和“LO分频器”值的设定处于数字基带集成电路104的处理器105的控制下，如上文所解释。在一个有利方面中，设定VCO_OUT的频率和分频器202所除的除数，使得频率合成器201可为具有相对窄的VCO调谐范围的类型。
图10是一种用以实施图8的新颖的三分频器300的方式的更详细图。分频器300包括三分频器400、延迟电路401和反馈电路402。反馈电路402又包括数字逻辑部分403和平均与比较电路部分404。
在一个实例中，分频器400为上文在图3中所说明的分频器。分频器400包括被组织为三个级(如所说明)的十二个场效应晶体管(FET)405-416。第一级涉及第一P沟道FET场效应晶体管(PFET)405、第二PFET407、第一N沟道场效应晶体管(NFET)406和第二NFET408。PFET405和NFET406的栅极连接在一起，且PFET405和NFET 406的漏极连接在一起。第二PFET407的漏极耦合到第一PFET405的源极，且第二NFET 408的漏极耦合到第一NFET406的源极。第二PFET407的源极连接到供应电压总线416，且第二NFET408的源极连接到接地总线417。晶体管的第二级和第三级以类似方式耦合在一起。当将频率为3F的输入时钟信号CLK(VCO_OUT)供应到输入引线418上时，分频器400分别在节点419、420和421上产生三个信号C、A′和B。这些信号中的每一者具有约百分之五十的工作循环。第二信号A′相对于第一信号C为约120度异相，且第三信号B相对于第二信号A′为约120度异相，且第一信号C相对于第三信号B为约120度异相。
节点419上的第一信号C作为正交信号Q被供应到输出引线422上。第二信号A′被供应到延迟电路401。延迟电路401通过将第二信号A′传递通过一对反相器电路423和424而产生所述第二信号的延迟版本A。延迟电路401将所得的延迟版本A作为正交信号I而输出到输出引线425上。
反馈电路402操作以经由延迟电路401来控制延迟，使得输出引线425上的信号A相对于输出引线422上的信号C为九十度异相。数字逻辑部分403包括在节点427上产生数字信号的第一逻辑“与”门426，所述数字信号指示第二信号的延迟版本A的第一上升沿与第一信号C的下一上升沿之间的时间量T1。数字逻辑部分403包括在节点429上产生数字信号的第二逻辑“与”门428，所述数字信号指示第一信号C的上升沿与第二信号的延迟版本A的第二下降沿之间的时间量T2。第二信号的延迟版本A的第一上升沿与第二信号的延迟版本A的第二下降沿界定延迟版本A的高脉冲周期(延迟版本A 处于数字逻辑高的持续时间)。
在图10的实例中，如果时间周期T1与T2相等，则输出引线425上的信号I与输出引线422上的信号Q将相对于彼此为九十度异相。平均与比较电路部分404具有第一RC低通滤波器430和第二RC低通滤波器431。第一RC低通滤波器430将节点427上的信号大致转换为节点432上的对应电压电平信号。节点432上的电压的电平指示时间T1。类似地，第二RC低通滤波器431将节点429上的信号大致转换为节点433上的对应电压电平信号。节点433上的电压的电平指示时间T2。运算放大器434分别将节点432和433上的信号接收于其非反相输入引线和反相输入引线上，并输出控制信号。所述控制信号由偏置电路435转换为对应的偏置电压VBIASN，所述偏置电压VBIASN偏置延迟电路401的晶体管436和437。供应到晶体管436和437的栅极上的偏置电压VBIASN越高，则反相器电路423和424所缺乏的电流将越少，且反相器电路423和424将能够越快地切换其输出。因此，偏置电压VBIASN越高，则经由延迟电路401的传播延迟越小。
提供电路438以在适当频率处添加极点，从而防止控制环路振荡。如果节点432上的电压高于节点433上的电压，则T1大于T2，且减小节点439上的控制电压以增加经由延迟电路401的延迟使得T1与T2变得更相等。另一方面，如果节点432上的电压低于节点433上的电压，则T1小于T2，且增加节点439上的控制电压以减小经由延迟电路401的延迟使得T1与T2变得更相等。反馈控制环路的操作是使得将T1和T2控制成相等，且使得信号C与A之间的相位差为九十度。
结合图11的波形图来进一步解释图10的电路的操作。图11的波形实际上包括三组波形。上面一组波形表示T1大于T2的情形。中间一组波形表示T1与T2相等的情形。下面一组波形表示T1小于T2的情形。如可从图11的波形看到，时间T1由信号A&Cb处于数字逻辑高的时间来表示。信号A&Cb是存在于图10中的节点427上的信号。信号A&Cb是通过将第一信号C反相以产生信号C的反相版本Cb而产生的。在此表示法中，“b”指示“反相者”。“与”门426执行信号Cb与信号A的逻辑“与”。表示法“A&Cb”指示信号“A”与“Cb”的逻辑“与”。类似地，时间T2由信号A&C 处于数字逻辑高的时间来表示。信号A&C是存在于图10中的节点429上的信号。“与”门428执行信号C与信号A的逻辑“与”。表示法“A&C”指示信号“A”与“C”的逻辑“与”。
图11A说明如何将节点427上的信号A&Cb和节点429上的信号A&C分别转换为节点432上的对应电压电平信号A&Cb(AVE)和节点433上的对应电压电平信号A&C (AVE)。在图11A中由水平延伸的虚线来表示电压电平信号A&Cb(AVE)和A&C(AVE)。供应到RC低通滤波器的输入的信号为高的时间比例越大，则RC低通滤波器的电容器将充电的时间比例越高，且电容器将放电的时间比例越小。因此，供应到RC低通滤波器的输入的信号为高的时间比例越大，则由RC低通滤波器输出的电压电平信号越高。
尽管在图10中陈述了一种实现新颖的三分频器300的方式，但存在其它方式。图12陈述一实例，其中数字逻辑部分403产生四个数字信号Ab&Cb、A&C、A&Cb和Ab&C。尽管图10中的运算放大器434输出单端控制信号，使得一个电压偏置控制信号VBIASN 控制经由延迟电路401的传播延迟，但在图12的实例中，运算放大器434将一对差动信号输出到对应的一对偏置电路435和435A。偏置电路435A具有用于添加极点以防止控制环路振荡的关联电路438A。一个偏置电路435将VBIASN偏置电压输出到NFET436的栅极上。第二偏置电路435A将VBIASP偏置电压输出到PFET436A的栅极上。在图12中的延迟电路401的实例中，延迟电路401的第二反相器电路424是简单的反相器且仅涉及如所说明的两个晶体管。反馈电路402凭借通过改变NFET436和PFET436A的导电性来改变经由延迟电路401的传播延迟而操作。
图13是根据一个新颖方面的方法500的流程图。在第一步骤中，对输入信号(例如，VCO_OUT)进行三分频(步骤501)以产生第一信号C和第二信号A′。第一信号C具有约百分之五十的工作循环且第二信号A′具有约百分之五十的工作循环。第二信号A′相对于第一信号C为约一百二十度异相。
在第二步骤中，使用控制环路(步骤502)以控制第二信号A′的延迟版本A相对于所述第二信号A′被延迟的延迟量，使得第二信号的延迟版本A相对于第一信号C为九十度异相。在所述方法的一个实例中，在蜂窝式电话的无线电发射器和/或接收器中，将第二信号的延迟版本A和第一信号C用作本机振荡器输出信号(正交信号I和Q)，且输入信号的频率为至少100兆赫。
在一个或一个以上示范性实施例中，可以硬件、软件、固件或其任何组合来实施所描述的功能。如果以软件实施，则可将所述功能作为一个或一个以上指令或代码存储于计算机可读或处理器可读媒体上或经由所述计算机可读或处理器可读媒体进行传输。计算机可读和处理器可读媒体包括计算机存储媒体与通信媒体两者，通信媒体包括促进将程序从一处传递到另一处的任何媒体。存储媒体可为可由计算机或处理器存取的任何可用媒体。以实例而非限制的方式，所述媒体可包含：RAM、ROM、EEPROM、CD-ROM或其它光盘存储器、磁盘存储器或其它磁性存储装置，或可用以载运或存储呈指令或数据结构形式的所要程序代码并可由计算机或处理器存取的任何其它媒体。而且，可适当地将连接称为计算机可读媒体。举例来说，如果使用同轴电缆、光纤电缆、双绞线、数字订户线(DSL)或无线技术(例如红外线、无线电和微波)从网站、服务器或其它远程源发射软件，则可将所述同轴电缆、光纤电缆、双绞线、DSL或无线技术(例如红外线、无线电和微波)包括在媒体的定义中。如本文中所使用，磁盘和光盘包括压缩光盘(CD)、激光光盘、光学光盘、数字多功能光盘(DVD)、软盘和blu-ray光盘，其中磁盘通常以磁性方式再现数据，而光盘用激光以光学方式再现数据。上述各项的组合也应包括在计算机可读媒体的范围内。在一些实施例中由处理器105执行存储于数字基带IC 104的处理器可读媒体106中的一组指令致使从数字基带IC104将数字信息跨越总线导体109传送到图7的新颖的分频器202，使得所述新颖的分频器202进行三分频并输出相位相差九十度的一对正交信号(I和Q)。当以此方式来设定分频器202时，VCO_OUT的频率为频率3F且正交信号是频率为F的百分之五十工作循环信号。
尽管上文出于指导的目的而描述了某些特定实施例，但此专利文献的教示具有普遍适用性且不限于上文所描述的特定实施例。可使用反馈电路402来制造除以非2N(N为整数)的除数的正交分频器。举例来说，可通过使用倍频器后面为上文所描述的三分正交分频器来实施具有除数1.5的正交分频器。三分频器的I和Q输出可为百分之二十五工作循环信号或百分之五十工作循环信号。因此，可在不脱离上文所陈述的权利要求书的范围的情况下实践所描述的特定实施例的各种特征的各种修改、更改和组合。

Claims (15)

1.一种本机振荡电路，包括：
计时电路，用于提供同相信号以及正交相位信号；
延迟电路，用于延迟所述同相信号由此产生经延迟同相信号；
反馈电路，用于接收所述经延迟同相信号和所述正交相位信号并向所述延迟电路提供偏置调节信号以控制所述延迟电路的延迟时间，
其中，所述反馈电路包括数字逻辑部分和平均与比较电路部分。
2.根据权利要求1所述的本机振荡电路，其中，所述计时电路包括分频电路。
3.根据权利要求2所述的本机振荡电路，其中，所述计时电路是三分频分频器电路。
4.根据权利要求1所述的本机振荡电路，其中，所述反馈电路用于控制所述延迟电路的延迟时间以使得所述经延迟同相信号与所述正交相位信号相位差为90度。
5.根据权利要求1所述的本机振荡电路，其中，所述反馈电路的所述数字逻辑部分：
产生第一数字信号，所述第一数字信号指示了所述经延迟同相信号的第一脉冲上升沿与所述正交相位信号的后续上升沿之间的第一时间量，
产生第二数字信号，所述第二数字信号指示了所述正交相位信号的所述后续上升沿与所述经延迟同相信号的第二脉冲下降沿之间的第二时间量。
6.根据权利要求5所述的本机振荡电路，其中，所述平均与比较电路部分包括放大器配置和偏置电路，所述偏置电路用于将所述第一数字信号和所述第二数字信号转换为所述偏置调节信号，其中，所述偏置调节信号包括偏置电压。
7.根据权利要求1所述的本机振荡电路，其中，所述计时电路接收时钟信号并将所述时钟信号转换成所述同相信号及所述正交相位信号。
8.一种用于提供信号的方法，包括：
提供同相信号以及正交相位信号；
经由延迟电路延迟所述同相信号，由此产生经延迟同相信号；
接收所述经延迟同相信号和所述正交相位信号并向所述延迟电路提供偏置调节信号以基于所接收的经延迟同相信号以及所接收的正交相位信号来控制所述延迟电路的延迟时间，
其中，所述接收和所述提供包括：
对所接收的经延迟同相信号和所接收的正交相位信号进行数字化处理以形成多个中间信号；
对所述中间信号进行平均和比较。
9.根据权利要求8所述的方法，其中，提供所述同相信号和所述正交相位信号包括对输入信号进行分频。
10.根据权利要求9所述的方法，其中，使用三分频分频器电路来对所述输入信号进行分频。
11.根据权利要求8所述的方法，所述延迟包括：
控制所述延迟时间以使得所述经延迟同相信号与所述正交相位信号的相位差为90度。
12.根据权利要求8所述的方法，其中，所述数字化处理包括：
产生第一数字信号，所述第一数字信号指示了所述经延迟同相信号的第一脉冲上升沿与所述正交相位信号的后续上升沿之间的第一时间量，
产生第二数字信号，所述第二数字信号指示了所述正交相位信号的所述后续上升沿与所述经延迟同相信号的第二脉冲下降沿之间的第二时间量。
13.根据权利要求12所述的方法，其中，所述平均和比较包括：
将所述第一数字信号和所述第二数字信号转换为所述偏置调节信号，其中，所述偏置调节信号包括偏置电压。
14.根据权利要求8所述的方法，其中，所述提供包括：
接收时钟信号；
将所述时钟信号转换成所述同相信号和所述正交相位信号。
15.一种本机振荡器，包括：
用于提供同相信号以及正交相位信号的装置；
用于延迟所述同相信号由此产生经延迟同相信号的装置；
用于接收所述经延迟同相信号和所述正交相位信号并向用于延迟的装置提供偏置调节信号以基于所接收的经延迟同相信号以及所接收的正交相位信号来控制用于延迟的装置的延迟时间的装置，
其中，用于接收和提供的装置包括：
用于对所接收的经延迟同相信号和所接收的正交相位信号进行数字化处理以形成多个中间信号的装置；
用于对所述中间信号进行平均和比较的装置。
CN201410195693.4A 2008-08-18 2009-08-18 三分正交分频器 Active CN103944564B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/193,693 US7825703B2 (en) 2008-08-18 2008-08-18 Divide-by-three quadrature frequency divider
US12/193,693 2008-08-18
CN200980131897.9A CN102124653B (zh) 2008-08-18 2009-08-18 三分正交分频器

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN200980131897.9A Division CN102124653B (zh) 2008-08-18 2009-08-18 三分正交分频器

Publications (2)

Publication Number Publication Date
CN103944564A CN103944564A (zh) 2014-07-23
CN103944564B true CN103944564B (zh) 2017-08-25

Family

ID=41170029

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201410195693.4A Active CN103944564B (zh) 2008-08-18 2009-08-18 三分正交分频器
CN200980131897.9A Active CN102124653B (zh) 2008-08-18 2009-08-18 三分正交分频器

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN200980131897.9A Active CN102124653B (zh) 2008-08-18 2009-08-18 三分正交分频器

Country Status (11)

Country Link
US (1) US7825703B2 (zh)
EP (2) EP2327159B1 (zh)
JP (1) JP5259823B2 (zh)
KR (1) KR101246962B1 (zh)
CN (2) CN103944564B (zh)
BR (1) BRPI0917342A2 (zh)
CA (1) CA2735676C (zh)
IN (1) IN2014CN03747A (zh)
RU (1) RU2479121C2 (zh)
TW (1) TW201015859A (zh)
WO (1) WO2010022092A1 (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8344765B2 (en) * 2009-07-16 2013-01-01 Qualcomm, Incorporated Frequency divider with a configurable dividing ratio
WO2012050761A2 (en) 2010-09-30 2012-04-19 Dow Corning Corporation Process for preparing an acryloyloxysilane
US8768994B2 (en) 2010-10-22 2014-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Filter auto-calibration using multi-clock generator
KR101292767B1 (ko) * 2011-09-06 2013-08-02 동국대학교 산학협력단 패스 트랜지스터 및 이를 포함하는 50% 듀티 싸이클을 갖는 홀수 주파수 분주기
US8803568B2 (en) * 2011-11-28 2014-08-12 Qualcomm Incorporated Dividing a frequency by 1.5 to produce a quadrature signal
US9065449B2 (en) * 2013-10-28 2015-06-23 Avago Technologies General Ip (Singapore) Pte. Ltd. High-speed divide-by-1.5 circuit with 50 percent duty cycle
CN104734695B (zh) 2013-12-24 2018-05-04 澜起科技（上海）有限公司 信号发生器、电子***以及产生信号的方法
US9455716B2 (en) 2014-05-28 2016-09-27 Qualcomm Incorporated Reconfigurable fractional divider
CN105391444B (zh) 2014-09-04 2018-07-20 中芯国际集成电路制造(上海)有限公司 一种分频电路和电子装置
US20160079985A1 (en) * 2014-09-16 2016-03-17 Qualcomm Incorporated Quadrature local oscillator phase synthesis and architecture for divide-by-odd-number frequency dividers
CN104575425B (zh) * 2015-01-09 2017-04-12 深圳市华星光电技术有限公司 扫描驱动电路及其与非门逻辑运算电路
US9705664B2 (en) 2015-06-18 2017-07-11 Mediatek Singapore Pte. Ltd. Synthesizer module, RF transceiver and method therefor
US10164574B2 (en) 2015-07-07 2018-12-25 Mediatek Inc. Method for generating a plurality of oscillating signals with different phases and associated circuit and local oscillator
US9973182B2 (en) * 2016-09-14 2018-05-15 Qualcomm Incorporated Re-timing based clock generation and residual sideband (RSB) enhancement circuit
US10374588B2 (en) 2016-10-31 2019-08-06 Mediatek Inc. Quadrature clock generating mechanism of communication system transmitter
US10116290B1 (en) * 2017-12-07 2018-10-30 Speedlink Technology Inc. RF frontend having a wideband mm wave frequency doubler
CN113348627A (zh) * 2019-01-31 2021-09-03 华为技术有限公司 一种缓冲电路、分频电路以及通信设备
US10454462B1 (en) * 2019-04-18 2019-10-22 Hong Kong Applied Science and Technology Research Institute Company Limited 50% duty cycle quadrature-in and quadrature-out (QIQO) divide-by-3 circuit
US11646919B2 (en) * 2020-01-08 2023-05-09 Mediatek Singapore Pte. Ltd. IQ generator for mixer
US11264995B1 (en) * 2020-10-26 2022-03-01 Qualcomm Incorporated System and method for maintaining local oscillator (LO) phase continuity
RU2752485C1 (ru) * 2020-12-03 2021-07-28 Акционерное общество "ПКК МИЛАНДР" Делитель частоты с переменным коэффициентом деления
CN112787659A (zh) * 2020-12-30 2021-05-11 瑞声科技（南京）有限公司 三分频器电路
CN112994682B (zh) * 2021-05-10 2021-08-03 上海灵动微电子股份有限公司 基于开关电容的时钟分频器、微控制器和锁相环电路
CN115149943B (zh) * 2022-08-31 2022-11-22 上海韬润半导体有限公司 分频电路

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4366394A (en) * 1980-09-25 1982-12-28 Rockwell International Corporation Divide by three clock divider with symmetrical output
US4399326A (en) * 1981-01-12 1983-08-16 Bode Harald E W Audio signal processing system
GB9727244D0 (en) 1997-12-23 1998-02-25 Sgs Thomson Microelectronics A dividing circuit and transistor stage therefor
JP2002026726A (ja) * 2000-07-07 2002-01-25 Mitsubishi Electric Corp 半導体集積回路
US6389095B1 (en) * 2000-10-27 2002-05-14 Qualcomm, Incorporated Divide-by-three circuit
US6960962B2 (en) * 2001-01-12 2005-11-01 Qualcomm Inc. Local oscillator leakage control in direct conversion processes
JP4560039B2 (ja) * 2003-03-19 2010-10-13 エヌエックスピー ビー ヴィ 直交クロック分周器
RU2273860C2 (ru) * 2004-04-12 2006-04-10 федеральное государственное унитарное предприятие "Государственный Рязанский приборный завод" (ФГУП ГРПЗ) Когерентный приемник рлс с цифровым устройством для амплитудной и фазовой корректировки квадратурных составляющих принимаемого сигнала
NO323203B1 (no) * 2004-09-24 2007-01-22 Texas Instr Norway As Kvadratur dele-pa-tre frekvensdeler
JP4687082B2 (ja) * 2004-11-30 2011-05-25 セイコーエプソン株式会社 電子装置および無線通信端末
US7123103B1 (en) * 2005-03-31 2006-10-17 Conexant Systems, Inc. Systems and method for automatic quadrature phase imbalance compensation using a delay locked loop
JP2009017528A (ja) * 2007-06-05 2009-01-22 Seiko Epson Corp パルス発生回路及びｕｗｂ通信装置
RU70059U1 (ru) * 2007-08-13 2008-01-10 Открытое акционерное общество "Концерн "Созвездие" Цифровой синтезатор частот
JP4675422B2 (ja) * 2009-03-30 2011-04-20 日本電信電話株式会社 無線送信機

Also Published As

Publication number Publication date
RU2011110168A (ru) 2012-09-27
EP2327159B1 (en) 2015-01-14
KR101246962B1 (ko) 2013-03-25
CA2735676C (en) 2014-09-16
RU2479121C2 (ru) 2013-04-10
JP5259823B2 (ja) 2013-08-07
WO2010022092A1 (en) 2010-02-25
JP2012500596A (ja) 2012-01-05
US7825703B2 (en) 2010-11-02
CN102124653B (zh) 2014-10-08
BRPI0917342A2 (pt) 2015-11-17
TW201015859A (en) 2010-04-16
CN102124653A (zh) 2011-07-13
CN103944564A (zh) 2014-07-23
EP2797234B1 (en) 2018-12-26
EP2797234A8 (en) 2014-12-03
CA2735676A1 (en) 2010-02-25
EP2327159A1 (en) 2011-06-01
EP2797234A1 (en) 2014-10-29
US20100039153A1 (en) 2010-02-18
KR20110055663A (ko) 2011-05-25
IN2014CN03747A (zh) 2015-09-25

Similar Documents

Publication Publication Date Title
CN103944564B (zh) 三分正交分频器
US20140357199A1 (en) Frequency Multiplying Transceiver
CN101911494A (zh) 具有自校正相位-数字传递函数的锁相环
US7521974B2 (en) Translational phase locked loop using a quantized interpolated edge timed synthesizer
KR20160101974A (ko) 지연 고정 루프들을 이용한 로컬 오실레이터 신호 생성
US7170965B2 (en) Low noise divider module for use in a phase locked loop and other applications
CN107634757A (zh) 在锁相环路中使用参考时钟抖动来降低突波
CN103733528A (zh) 集成电路上的核之间的时钟共享
EP1248378B1 (en) Transmitter and radio communication terminal using the same
Mehr et al. Toward solving multichannel RF-SoC integration issues through digital fractional division
WO2012093424A1 (ja) デルタシグマ変調型分数分周ｐｌｌ周波数シンセサイザおよびそれを備えた無線通信装置
US10135451B2 (en) Method and device for doubling the frequency of a reference signal of a phase locked loop
JPH11505090A (ja) Ｒｆ送信機用集積回路におけるスプリアス信号の低減
US20130243113A1 (en) Generating and routing a sub-harmonic of a local oscillator signal
US10862461B1 (en) Techniques for generating switch control signals
CN202696580U (zh) 双调谐锁相式快跳源
Shanthi et al. FPGA based frequency synthesizer for 14-band MB-OFDM UWB transceivers
US8710932B2 (en) Signal processing device and method for providing oscillating signal in the signal processing device
Zhao et al. A PLL based WSN transmitter and I/Q LO signal generator at 430–435 MHz
Stadelmayer Edge-Combining: A Tool from Low-Power to High-Performance/submitted by Markus Stadelmayer, M. Sc.
Kameche et al. Simulating and Designing a PLL Frequency Synthesizer for GSM Communications
WO2014078311A2 (en) Frequency synthesis using a phase locked loop
CN116781071A (zh) 小数分频锁相环***的控制方法及小数分频锁相环***

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant