JP4675422B2 - 無線送信機 - Google Patents
無線送信機 Download PDFInfo
- Publication number
- JP4675422B2 JP4675422B2 JP2009081450A JP2009081450A JP4675422B2 JP 4675422 B2 JP4675422 B2 JP 4675422B2 JP 2009081450 A JP2009081450 A JP 2009081450A JP 2009081450 A JP2009081450 A JP 2009081450A JP 4675422 B2 JP4675422 B2 JP 4675422B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse signal
- transmission
- power supply
- circuit
- generation unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Transmitters (AREA)
Description
図において、従来の無線送信機は、電源110、電源回路120および送信アンテナ134を含む送信回路130を有し、電源回路120のオンオフ制御により電源110が送信回路130に接続され、所要の電源電圧が供給される構成である。
図において、従来の無線送信機は、電源10、電源回路20および送信アンテナ38を含む送信回路30を有し、電源回路20の制御により送信回路30に所要の電圧が供給され、送信回路30が電圧入力のタイミングで送信データを生成し、高周波パルス信号(RFパルス信号)として送信する動作を開始する構成である。
IIN =dQ/dT=C(VH−VL)/TPOFF
IOUT =dQ/dT=C(VH−VL)/TPON
図において、送信回路30は、図5の電源回路20から供給される電圧により動作するデータクロック生成部31、送信データ生成部32および送信信号生成部33により構成されるが、電源回路20の出力端子に接続される電源線は省略している。データクロック生成部31の出力が送信データ生成部32および送信信号生成部33に入力され、送信データ生成部32の出力が送信信号生成部33に入力され、送信信号生成部33から出力される送信信号が送信アンテナ38を駆動する。
図において、データクロック生成部31は、リングオシレータによる発振器構造になっており、MOSトランジスタのゲート電圧値を調整することで発振周波数を調整できるようになっている。この調整端子への印加電圧Vf は、電源回路20の出力を抵抗分割して作られる。
図において、送信信号生成部33は、送信データラッチ部34、パルス信号生成部35、バッファ回路36およびカウンタ37により構成される。送信データラッチ部34は、データクロック生成部31および送信データ生成部32からデータクロックおよび送信データを入力し、そのラッチ出力をパルス信号生成部35に送出する。パルス信号生成部35の出力は、バッファ回路36を介して送信信号として出力されるとともにカウンタ37に入力され、カウンタ37の出力が送信データラッチ部34にリセット信号として入力される。
図において、パルス信号生成部35は、送信データラッチ部34の出力に応じて発振する発振回路であり、NAND回路351、インバータ352、抵抗353、インバータ354の順にループ接続するとともに、NAND回路351の出力をキャパシタ355を介してインバータ354に接続する。NAND回路351の一方の入力を入力端子とし、NAND回路351の他方の入力に接続されるインバータ354の出力が分岐され、その発振信号がDフリップフロップで構成される分周回路356を介して2分周して出力される。
図9および図11において、送信信号生成部33の送信データラッチ部34は、データクロックの立ち上がりで送信データをラッチし、パルス信号生成部35に出力する。パルス信号生成部35では、送信データラッチ部34の出力が「ハイ」になると発振を開始する。この発振周波数は、図10に示すパルス信号生成部35のRCの時定数で決まる。このパルス信号は図10に示す分周回路356で2分周され、バッファ回路36に入力される。バッファ回路36は、大電流を駆動できるインバータ型のバッファ回路になっており、入力したパルス信号で送信アンテナ38を駆動する。一方、カウンタ37は、パルス信号をカウントし、パルス数が所定数になったときにリセット信号を送信データラッチ部34に与える。また、それと同時に自身のカウント値をクリアする。送信データラッチ部34は、カウンタ37からのリセット信号の入力により出力信号をクリアする。送信データラッチ部34の出力がクリアされると、パルス信号生成部35の発振が停止する。
本発明の無線送信機は、図5に示す電源10、電源回路20および送信回路30で構成される。送信回路30は、図7に示すデータクロック生成部31、送信データ生成部32および送信信号生成部33で構成される。送信信号生成部33は、図9に示す送信データラッチ部34、パルス信号生成部35、バッファ回路36およびカウンタ37で構成される。図1に示す実施例1のパルス信号生成部は、図9および図10に示す従来のパルス信号生成部35に対応するものである。また、図2に示す送信信号生成部の動作例は、図11に示す従来の送信信号生成部33の動作例に対応するが、実施例1のパルス信号生成部の出力波形が異なり、バッファ回路36の出力波形を示している。
送信信号生成部33の送信データラッチ部34は、データクロック生成部31から出力されるデータクロックのタイミングで、送信データ生成部32から出力される送信データをラッチし、その出力がインバータで反転して図1のパルス信号生成部の電源スイッチ(pMOSトランジスタ)46に印加される。この入力信号をゲートにしてパルス信号生成部のインバータリング部44は発振を開始する。
図3において、実施例2のパルス信号生成部は、インバータリング部44およびバイアス調整部45は実施例1と同じ構成であり、インバータリング部44を構成するインバータ43のVss電源側に電源スイッチ47を接続した構成である。なお、電源スイッチ47は、バイアス調整部45を構成するトランジスタのVss電源側に接続してもよい。
図12は、パルス信号およびパルス信号に含まれる高調波信号成分を示す。パルス信号は、パルス信号と同じ周波数の正弦波信号成分(基本波、1次高調波)、3倍の周波数の正弦波信号成分(3次高調波)、5倍の周波数の正弦波信号成分(5次高調波)などの奇数次の高調波信号成分からなる。したがって、パルス幅Tのパルス信号には、2Tを1周期とした正弦波信号およびその高次高調波信号が含まれることになる。具体的には、パルス信号のパルス幅Tを5nsとすると、パルス信号の基本波成分の周波数は 100MHz(1周期は10ns)となり、高次高調波成分の周波数は 300MHz、 500MHz、…となる。
20 電源回路
21,22,27 スイッチ
23 エネルギー蓄積部
24 スイッチ制御部
25 基準電圧発生回路(Vref )
26 コンパレータ
30 送信回路
31 データクロック生成部
32 送信データ生成部
33 送信信号生成部
34 送信データラッチ部
35 パルス信号生成部
351 NAND回路
352,354 インバータ
353 抵抗(R)
355 キャパシタ(C)
356 分周回路
36 バッファ回路
37 カウンタ
38 送信アンテナ
41,42 電流源
43 インバータ
44 インバータリング部
45 バイアス調整部
46,47 電源スイッチ
Claims (2)
- 電源と、
入力端子が前記電源に接続され、出力端子から所定の間欠比率で前記電源から供給される電圧を出力する電源回路と、
前記電源回路から出力される電圧に応じてデータクロックを出力するデータクロック生成部と、
前記データクロックに同期して送信データを出力する送信データ生成部と、
前記送信データおよび前記データクロックを入力し、データクロックでラッチされる送信データのタイミングで発振動作を開始し、出力されるパルス信号を送信アンテナに供給するとともに、パルス信号のパルス数が所定数になったときに発振動作を停止する構成であり、パルス信号の周波数を送信アンテナの中心周波数に等しく設定し、送信アンテナからパルス信号に対応する高周波パルス信号を放射させる送信信号生成部と
を備えた無線送信機において、
前記送信信号生成部は、
前記データクロック生成部および前記送信データ生成部からデータクロックおよび送信データを入力し、送信データをデータクロックでラッチする送信データラッチ部と、
それぞれVdd電源およびVss電源に電流が揃った電流源を介して接続されたインバータをリング状に奇数個接続したインバータリング部を用い、前記送信データラッチ部のラッチ出力のタイミングで、前記送信アンテナの中心周波数に等しい発振周波数で発振し、当該発振周波数のデューティ比が50%のパルス信号を出力するパルス信号生成部と、
前記パルス信号のパルス数をカウントし、カウント値が所定値になったときに前記送信データラッチ部にラッチ出力を停止するリセット信号を出力するカウンタと、
前記パルス信号をバッファリングして前記送信アンテナに出力するバッファ回路と
を備え、
前記パルス信号生成部は、
前記Vss電源と前記Vss電源側の電流源との間に、前記送信データラッチ部のラッチ出力によってオンオフする電源スイッチを備えた構成である
ことを特徴とする無線送信機。 - 請求項1に記載の無線送信機において、
前記パルス信号生成部は、前記電流源のバイアス調整により前記インバータリング部の発振周波数を制御するバイアス調整部を備えた構成である
ことを特徴とする無線送信機。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009081450A JP4675422B2 (ja) | 2009-03-30 | 2009-03-30 | 無線送信機 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009081450A JP4675422B2 (ja) | 2009-03-30 | 2009-03-30 | 無線送信機 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010233181A JP2010233181A (ja) | 2010-10-14 |
JP4675422B2 true JP4675422B2 (ja) | 2011-04-20 |
Family
ID=43048534
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009081450A Expired - Fee Related JP4675422B2 (ja) | 2009-03-30 | 2009-03-30 | 無線送信機 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4675422B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7825703B2 (en) * | 2008-08-18 | 2010-11-02 | Qualcomm Incorporated | Divide-by-three quadrature frequency divider |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005311578A (ja) * | 2004-04-20 | 2005-11-04 | Japan Science & Technology Agency | 電圧制御発振器 |
JP2008017459A (ja) * | 2006-06-05 | 2008-01-24 | Nippon Telegr & Teleph Corp <Ntt> | 無線送信機 |
JP2009017528A (ja) * | 2007-06-05 | 2009-01-22 | Seiko Epson Corp | パルス発生回路及びuwb通信装置 |
-
2009
- 2009-03-30 JP JP2009081450A patent/JP4675422B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005311578A (ja) * | 2004-04-20 | 2005-11-04 | Japan Science & Technology Agency | 電圧制御発振器 |
JP2008017459A (ja) * | 2006-06-05 | 2008-01-24 | Nippon Telegr & Teleph Corp <Ntt> | 無線送信機 |
JP2009017528A (ja) * | 2007-06-05 | 2009-01-22 | Seiko Epson Corp | パルス発生回路及びuwb通信装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2010233181A (ja) | 2010-10-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7863992B2 (en) | Oscillator having comparator circuits having adjustable driving capabilities and method for operating the same | |
US8212599B2 (en) | Temperature-stable oscillator circuit having frequency-to-current feedback | |
Yoon et al. | A 5.58 nW crystal oscillator using pulsed driver for real-time clocks | |
US20150326127A1 (en) | Isolation Device And System | |
US8643358B2 (en) | Oscillator | |
CN104218947B (zh) | 利用跳频的快速稳定电荷泵 | |
US20150323588A1 (en) | Isolation Device And System | |
US9941838B2 (en) | Low voltage crystal oscillator (XTAL) driver with feedback controlled duty cycling for ultra low power | |
CN107241083B (zh) | 一种高精度自偏置时钟电路及相应的自偏置电路 | |
US8669820B2 (en) | Oscillator circuit | |
US10411649B2 (en) | Low-power crystal oscillator operating in class B with positive feedback and a step-down voltage regulator | |
CN205792485U (zh) | 一种应用于无线充电控制芯片的时钟振荡电路 | |
Cheng et al. | An optically-powered 432 MHz wireless tag for batteryless Internet-of-Things applications | |
JP2009033688A (ja) | 半導体集積回路およびウルトラワイドバンド・インパルスラジオ・送信機の動作方法 | |
US20120142287A1 (en) | Oscillator circuit, radio communication device and semiconductor integrated circuit | |
Scholl et al. | A 32 MHz crystal oscillator with fast start-up using dithered injection and negative resistance boost | |
JP4633762B2 (ja) | 無線送信機 | |
JP4675422B2 (ja) | 無線送信機 | |
US20080256153A1 (en) | Random number signal generator using pulse oscillator | |
Karami et al. | An ultra-low-power low-voltage WuTx with built-in analog sensing for self-powered WSN | |
CN103312267B (zh) | 一种高精度振荡器及频率产生方法 | |
US11646698B1 (en) | Temperature-reporting oscillator | |
US10819279B1 (en) | Low power crystal oscillator | |
CN110581688B (zh) | 震荡器电路 | |
CN218938844U (zh) | 一种芯片内时钟电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101019 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101216 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110118 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110125 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140204 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4675422 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |