JP4560039B2 - 直交クロック分周器 - Google Patents
直交クロック分周器 Download PDFInfo
- Publication number
- JP4560039B2 JP4560039B2 JP2006506361A JP2006506361A JP4560039B2 JP 4560039 B2 JP4560039 B2 JP 4560039B2 JP 2006506361 A JP2006506361 A JP 2006506361A JP 2006506361 A JP2006506361 A JP 2006506361A JP 4560039 B2 JP4560039 B2 JP 4560039B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- input
- frequency
- output
- quadrature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
- H03K23/68—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a base which is a non-integer
Landscapes
- Manipulation Of Pulses (AREA)
Description
Ck =(Iout-* Qout-)*Iin +(Iout*Qout-)*Qin-+(Iout*Qout)*Iin-+(Iout-*Qout)*Qin
Claims (16)
- 入力クロックの入力周波数のスケーリングを行い、前記入力周波数の4/n倍の中間周波数において中間クロックを生成するように構成されるスケーラと、
前記中間周波数の分周を行い、前記中間周波数の1/4倍である出力周波数において出力クロックを生成するように構成されるカウンタとを有し、
前記出力クロックが、4つの直交出力クロック信号I out ,I out− ,Q out 及びQ out− の組を含む、n分周システム。 - 前記スケーラが、4:1マルチプレクサを有する、請求項1に記載のシステム。
- 前記入力クロックが、直交入力クロック信号I in ,I in− ,Q in 及びQ in− の組を含む、請求項2に記載のシステム。
- 前記入力クロックが、直交入力クロック信号I in ,I in− ,Q in 及びQ in− の組を含む、請求項1に記載のシステム。
- 前記直交出力クロック信号I out ,I out− ,Q out 及びQ out− の組が、前記入力クロックの前記スケーリングを容易にするように、前記スケーラに動作可能に結合される、請求項1に記載のシステム。
- 2つの前記直交出力クロック信号I out 及びQ out の排他的ORによって生成される他の出力クロックを更に含む、請求項1に記載のシステム。
- 前記中間クロックが、当該システムの他の出力クロックとして供給される、請求項1に記載のシステム。
- 入力クロックの入力周波数を分周し、nのファクタで分周された前記入力周波数に等しい出力周波数において出力クロックを生成する方法であって、
前記入力周波数の4/n倍の周波数において中間信号を生成するために、前記入力クロックをスケーリングするステップと、
前記出力周波数において前記出力クロックを生成するために、4のファクタで前記中間信号を分周するステップとを含み、
前記出力クロックが、4つの直交出力クロック信号I out ,I out− ,Q out 及びQ out− の組を含む、方法。 - 前記入力クロックが、直交入力クロック信号I in ,I in− ,Q in 及び Qin− の組を含む、請求項9に記載の方法。
- 前記入力クロックをスケーリングする前記ステップが、前記直交入力クロック信号I in ,I in− ,Q in 及び Qin− の組の中から選択することによって行われる、請求項10に記載の方法。
- 2つの前記直交出力クロック信号I out 及びQ out の排他的ORによって他の出力クロックを生成するステップを更に含む、請求項9に記載の方法。
- 前記中間信号が、他の出力クロックとして供給される、請求項9に記載の方法。
- 入力クロックの入力周波数のスケーリングを行い、前記入力周波数の4/n倍の中間周波数において中間クロックを生成するように構成されるスケーラと、
前記中間周波数の分周を行い、前記中間周波数の1/4倍である出力周波数において出力クロックを生成するように構成されるカウンタとを有し、
前記中間クロックが、当該システムの他の出力クロックとして供給される、n分周システム。 - 入力クロックの入力周波数を分周し、nのファクタで分周された前記入力周波数に等しい出力周波数において出力クロックを生成する方法であって、
前記入力周波数の4/n倍の周波数において中間信号を生成するために、前記入力クロックをスケーリングするステップと、
前記出力周波数において前記出力クロックを生成するために、4のファクタで前記中間信号を分周するステップとを含み、
前記中間信号が、他の出力クロックとして供給される、方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US45593703P | 2003-03-19 | 2003-03-19 | |
PCT/IB2004/000808 WO2004084412A1 (en) | 2003-03-19 | 2004-03-19 | Quadrature clock divider |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006522527A JP2006522527A (ja) | 2006-09-28 |
JP4560039B2 true JP4560039B2 (ja) | 2010-10-13 |
Family
ID=33030071
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006506361A Expired - Fee Related JP4560039B2 (ja) | 2003-03-19 | 2004-03-19 | 直交クロック分周器 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7508273B2 (ja) |
EP (1) | EP1606881A1 (ja) |
JP (1) | JP4560039B2 (ja) |
CN (1) | CN1762098B (ja) |
WO (1) | WO2004084412A1 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4246166B2 (ja) * | 2004-03-04 | 2009-04-02 | パナソニック株式会社 | 分周回路及びそれを用いたマルチモード無線機 |
US7636803B2 (en) * | 2006-09-28 | 2009-12-22 | Advanced Micro Devices, Inc. | Device and method for transferring data between devices |
US7576584B2 (en) | 2007-12-14 | 2009-08-18 | Analog Devices, Inc. | Clock generators for generation of in-phase and quadrature clock signals |
US7825703B2 (en) * | 2008-08-18 | 2010-11-02 | Qualcomm Incorporated | Divide-by-three quadrature frequency divider |
US8575972B2 (en) * | 2009-03-23 | 2013-11-05 | Advanced Micro Devices, Inc. | Digital frequency synthesizer device and method thereof |
WO2011028157A1 (en) * | 2009-09-02 | 2011-03-10 | Telefonaktiebolaget L M Ericsson (Publ) | A high-speed non-integer frequency divider circuit |
TW201115297A (en) * | 2009-10-16 | 2011-05-01 | Novatek Microelectronics Corp | Multi-phase signals generator |
US8552787B2 (en) | 2010-06-10 | 2013-10-08 | Qualcomm Incorporated | Methods and apparatus for a gray-coded phase rotating frequency divider |
WO2012050761A2 (en) | 2010-09-30 | 2012-04-19 | Dow Corning Corporation | Process for preparing an acryloyloxysilane |
US8299823B2 (en) | 2011-01-21 | 2012-10-30 | International Business Machines Corporation | Preventing metastability of a divide-by-two quadrature divider |
JP6254394B2 (ja) * | 2013-09-09 | 2017-12-27 | 株式会社メガチップス | 同期システムおよび分周回路 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5394116A (en) * | 1993-12-29 | 1995-02-28 | At&T Corp. | Fractional phase shift ring oscillator arrangement |
KR100207656B1 (ko) * | 1996-02-08 | 1999-07-15 | 윤종용 | 디지털 위상 보정 장치 |
US6570946B1 (en) * | 1999-11-03 | 2003-05-27 | Ericsson, Inc. | One-hot decoded phase shift prescaler |
FI108380B (fi) | 2000-03-10 | 2002-01-15 | Nokia Corp | Monimurtojakajainen esijakaja |
US6389095B1 (en) | 2000-10-27 | 2002-05-14 | Qualcomm, Incorporated | Divide-by-three circuit |
DE10125155C1 (de) * | 2001-05-22 | 2002-11-28 | Infineon Technologies Ag | Programmierbarer fraktionaler Frequenzteiler |
US6760398B2 (en) * | 2001-10-05 | 2004-07-06 | Asulab S.A. | Switched phase dual-modulus prescaler circuit having means for reducing power consumption |
EP1300950A1 (fr) * | 2001-10-05 | 2003-04-09 | Asulab S.A. | Circuit compteur diviseur double mode à phase commutée pour un synthétiseur de fréquence |
US6888913B2 (en) * | 2002-07-02 | 2005-05-03 | Qualcomm Incorporated | Wireless communication device with phase-locked loop oscillator |
JP2004201169A (ja) * | 2002-12-20 | 2004-07-15 | Sony Ericsson Mobilecommunications Japan Inc | 可変分周回路及びpll回路 |
-
2004
- 2004-03-19 WO PCT/IB2004/000808 patent/WO2004084412A1/en active Application Filing
- 2004-03-19 CN CN2004800072339A patent/CN1762098B/zh not_active Expired - Fee Related
- 2004-03-19 EP EP04721958A patent/EP1606881A1/en not_active Withdrawn
- 2004-03-19 JP JP2006506361A patent/JP4560039B2/ja not_active Expired - Fee Related
- 2004-03-19 US US10/545,865 patent/US7508273B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
WO2004084412A1 (en) | 2004-09-30 |
US20070139127A1 (en) | 2007-06-21 |
CN1762098B (zh) | 2012-02-22 |
EP1606881A1 (en) | 2005-12-21 |
CN1762098A (zh) | 2006-04-19 |
JP2006522527A (ja) | 2006-09-28 |
US7508273B2 (en) | 2009-03-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6914460B1 (en) | Counter-based clock doubler circuits and methods | |
KR940007543B1 (ko) | 고속 프로그램가능 분주기 | |
JP3467880B2 (ja) | クロック信号発生装置 | |
US8378719B1 (en) | Programmable high-speed frequency divider | |
JP4451355B2 (ja) | グリッチを誘発しないクロックスイッチング回路 | |
US6441667B1 (en) | Multiphase clock generator | |
JP5097573B2 (ja) | 分周回路 | |
US8471607B1 (en) | High-speed frequency divider architecture | |
WO2010050097A1 (ja) | クロック分周回路、クロック分配回路、クロック分周方法及びクロック分配方法 | |
EP2629423B1 (en) | Fully digital method for generating sub clock division and clock waves | |
JP4560039B2 (ja) | 直交クロック分周器 | |
EP3503404B1 (en) | By odd integer digital frequency divider circuit and method | |
JP2008301488A (ja) | 分周回路および分周方法 | |
US6489817B1 (en) | Clock divider using positive and negative edge triggered state machines | |
US6906571B1 (en) | Counter-based phased clock generator circuits and methods | |
JP4977717B2 (ja) | 分周器回路 | |
EP2718780A1 (en) | Apparatus for glitchless clock divider with fast clock change and method thereof | |
US7012985B1 (en) | Frequency division of an oscillating signal involving a divisor fraction | |
US7521972B2 (en) | Fifty percent duty cycle clock divider circuit and method | |
JP2008520154A (ja) | 奇数整数による周波数分割 | |
CN107547082B (zh) | 用于数字***中时钟合成器的1-16和1.5-7.5分频器 | |
JP2009152886A (ja) | クロック生成回路およびその使用方法 | |
JP2003216268A (ja) | クロック選択回路およびクロック選択方法 | |
US9564904B2 (en) | Asynchronous high-speed programmable divider | |
US7253673B2 (en) | Multi-phase clock generator and generating method for network controller |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070316 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070316 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080425 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090928 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091110 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100210 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100720 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100723 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130730 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |