CN112787659A - 三分频器电路 - Google Patents
三分频器电路 Download PDFInfo
- Publication number
- CN112787659A CN112787659A CN202011611399.9A CN202011611399A CN112787659A CN 112787659 A CN112787659 A CN 112787659A CN 202011611399 A CN202011611399 A CN 202011611399A CN 112787659 A CN112787659 A CN 112787659A
- Authority
- CN
- China
- Prior art keywords
- transistor device
- circuit
- frequency
- differential
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003071 parasitic effect Effects 0.000 claims description 14
- 238000002347 injection Methods 0.000 abstract description 9
- 239000007924 injection Substances 0.000 abstract description 9
- 230000035945 sensitivity Effects 0.000 abstract description 3
- 239000003990 capacitor Substances 0.000 description 10
- 230000005669 field effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000010409 thin film Substances 0.000 description 4
- 238000006880 cross-coupling reaction Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920000729 poly(L-lysine) polymer Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/40—Gating or clocking signals applied to all stages, i.e. synchronous counters
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Amplifiers (AREA)
Abstract
本发明实施例提供了一种新型全差分注入锁定三分频器电路，包括：第一差分输入端、第二差分输入端、第三差分输入端、变压器、第一晶体管器件、第二晶体管器件，构成交叉耦合对的第三晶体管器件以及第四晶体管器件，第一差分输出端；所述变压器的主线圈两个端口与所述第一差分输入端相连，所述变压器的次线圈两个端口与所述第一晶体管器件的源极以及所述第二晶体管器件的源极相连；所述第一晶体管器件的栅极与所述第三晶体管器件的栅极通过串联电阻相连，所述第二晶体管器件的栅极与所述第四晶体管器件的栅极通过串联电阻相连，所述第三晶体管以及第四晶体管器件的漏极与所述第一差分输出端相连，该三分频器电路可提高分频带宽和灵敏度。
Description
【技术领域】
本发明涉及分频电路技术领域，尤其涉及一种三分频器电路。
【背景技术】
目前，PLL(Phase Locked Loop，锁相环)和FS(Frequency Synthesizers，频率综合器)是无线通信和雷达收发机中必不可少的模块。通常，毫米波PLL和FS需要用到多级分频器，其中第一级分频器由于工作频率最高通常需要采用注入锁定分频技术实现。传统的注入锁定三分频器通常是单端输入结构，其电路结构图1所示，输入信号从晶体管M3的栅极单端注入，输出信号从M3的源极和漏极接出，谐振腔相当于带通滤波器工作在输出频率附近，晶体管M1和M2组成交叉耦合对产生输出信号的二次谐波。该分频器的输入是单端方式，由于分频器前级电路VCO(Voltage-Controlled Oscillator，压控振荡器)一般是采用差分输出方式，故直接采用传统三分频结构将会导致电路失配。除非增加一个单端口转差分端口(S2D)模块，但有源S2D模块不仅会增加电路功耗，还会引入噪声，从而恶化PLL或PS的相位噪声。而无源S2D模块采用电感电容匹配网络或变压器实现，不仅会加大芯片面积且匹配网络损耗会减小VCO输出信号幅度，在分频器之前要提供额外的缓冲级电路。
因此，有必要提供一种全差分三分频器电路。
【发明内容】
本发明的目的在于提供一种全差分注入锁定三分频器电路，为了描述简便下面称之为三分频器电路。
本发明的技术方案如下：
根据本发明的第一个方面，提供了一种三分频器电路，包括：
第一差分输入端、第二差分输入端、变压器、共栅放大器配置的第一晶体管器件以及第二晶体管器件、第三差分输入端、构成交叉耦合对的第三晶体管器件以及第四晶体管器件，第一差分输出端；所述变压器主线圈端口与所述第一差分输入端相连，所述变压器次线圈端口与所述第二差分输入端相连(即分别与所述第一晶体管器件的源极以及所述第二晶体管器件的源极相连)；所述第一晶体管器件的栅极与所述第三晶体管器件的栅极相连，所述第二晶体管器件的栅极与所述第四晶体管器件的栅极相连，所述第三、第四晶体管器件的漏极与所述第一差分输出端相连。
所述第三晶体管器件的栅极通过第一电阻与所述第一晶体管器件的栅极相连，所述第四晶体管器件的栅极通过第二电阻与所述第二晶体管器件的栅极相连。
所述变压器与所述第一晶体管器件和所述第二晶体管器件的周围具有寄生电容，所述寄生电容与所述变压器中的自身电感、寄生电容以及或外接电容形成第一谐振腔。
所述第一谐振腔的谐振频率为所述三分频器电路输出的信号的频率的三倍。
所述第一晶体管器件的漏极与所述第二晶体管器件的漏极之间还具有第二谐振腔。
所述第二谐振腔的谐振频率为所述三分频器电路输出的信号的频率的二倍。
所述电路还包括：第五晶体管器件，所述第五晶体管器件为电流源，其为P型晶体管器件，其源极与电源相连，其漏极与所述第三、第四晶体管器件的漏极相连。
所述第五晶体管器件与所述交叉耦合对之间还具有第三谐振腔，所述第三谐振腔的谐振频率与所述三分频器电路输出的信号的频率一致。
所述第一晶体管器件以及所述第二晶体管器件为场效应晶体管(FET)或其他类型晶体管器件，如双极型晶体管(BJT)器件、异质结双极型晶体管(HBT)器件等。
针对基于双极型晶体管器件的三分频电路，电路结构同所述场效应管晶体管器件三分频电路结构，其发射极位置对应于场效应管晶体管器件的源极，集电极位置对应于场效应管晶体管器件的漏极，基极位置对应于场效应管晶体管器件的栅极。
本发明的有益效果在于：本发明实施例提供的三分频器电路，在三分频器电路中增加由变压器、第一晶体管器件以及第二晶体管器件的寄生电容构成的差分输入匹配网络，使得三分频器电路便于与VCO的差分输出端级联，而且第一晶体管器件以及第二晶体管器件以共栅放大器形式配置构成中间隔离级可提高三分频器电路的分频带宽，第三、四晶体管的栅极通过电阻与第一、二晶体管的栅极连接构成正反馈回路提升分频器灵敏度。
【附图说明】
图1为本发明涉及的一种传统单端注入锁定三分频器电路的结构示意图；
图2为本发明涉及的一种传统差分注入锁定三分频器电路的结构示意图；
图3为根据本发明一示例性实施例示出的一种新型全差分注入锁定三分频器电路的结构示意图。
【具体实施方式】
下面结合附图和实施方式对本发明作进一步说明。
需要说明的是，本发明实施例中所有使用“第一”、“第二”、“第三”以及“第四”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量，可见“第一”“第二”“第三”以及“第四”仅为了表述的方便，不应理解为对本发明实施例的限定，后续实施例对此不再一一说明。
图2为本发明实施例涉及到的一种传统差分注入锁定三分频器电路的结构示意图，如图2所示，输入信号由晶体管M3和M4的栅极差分注入，输出信号从交叉耦合对M1以及M2的漏极输出。该结构虽然采用了全差分输入输出形式，但是晶体管M3和M4没有直流通路，若晶体管尺寸小，晶体管容易截止或注入效率低，故要求晶体管的尺寸较大。但晶体管尺寸越大其寄生参数越大，因此该分频器电路结构具有输入信号功率大，工作频率低、带宽小以及频谱杂散分量多等多种缺陷。有鉴于此，本发明实施例提供了一种基于变压器的全差分注入锁定三分频器电路。
图3是根据本发明一示例性实施例示出的一种三分频器电路的结构示意图，如图3所示，该三分频器电路包括：
第一差分阳极输入端Vinj+、第一差分阴极输入端Vinj-、第二差分阳极输入端Va+、第二差分阴极输入端Vb-、变压器TF1、第一晶体管器件M1、第二晶体管器件M2、第三差分阳极输入端Vb+、第三差分阴极输入端Vb-、构成交叉耦合对的第三晶体管器件M3以及第四晶体管器件M4、第一差分阳极输出端VOut+以及第一差分阴极输出端VOut-；
其中，第一差分阳极输入端Vinj+以及第一差分阴极输入端Vinj-用于电路接收差分输入信号；相应地，第一差分阳极输出端VOut+以及第一差分阴极输出端VOut-用于电路输出三分频后差分信号。
所述变压器TF1主线圈两个端口与所述第一差分输入端相连，构成三分频器的差分输入端，所述变压器TF1的次线圈的两个端口与所述第一晶体管器件M1的源极以及所述第二晶体管器件M2的源极相连，构成第二差分输入端；第一晶体管器件M1的漏极以及所述第二晶体管器件M2的漏极分别与所述第三晶体管器件M3的源极以及所述第四晶体管器件M4的源极相连构成第三差分输入端。
在三分频器电路的信号输入端的变压器TF1是由两个互缠或叠层螺旋电感实现的，其与周边电容形成的第一谐振腔可化解晶体管M1、M2源极寄生电容引入的影响，从而使输入信号被顺利高效地传输到下级电路模块。
所述第一晶体管器件M1的栅极与所述第三晶体管器件M3的栅极通过一个串联电阻器R1相连，所述第二晶体管器件M2的栅极与所述第四晶体管器件M4的栅极通过一个电阻器R2相连，所述第三晶体管器件M3的漏极与所述第一差分阳极输出端VOut+相连，所述第四晶体管器件M4的漏极与所述第二差分阴极输出端VOut-相连，基于该一对差分输入端以及一对差分输出端，三分频器电路可实现全差分输入以及输出。
本发明实施例提供的三分频器电路，在三分频器电路中增加由变压器、第一晶体管器件以及第二晶体管器件构成的差分输入匹配网络，使得三分频器电路便于与VCO差分输出端级联，而且第一晶体管器件以及第二晶体管器件以共栅放大器配置构成三分频器电路交叉耦合对的输入级，共栅放大配置方式具有天然的直流接地，既可提高三分频器电路的分频带宽，也可增加输出级和输入级间的隔离从而减少杂散。此外，该三分频器电路与已有三分频器电路相比，虽增加了差分输入匹配网络，但并未增加电路的功耗。而且也不会增加芯片面积。
在本发明的一个示例性实施例中，所述第三晶体管器件的栅极通过第一电阻与所述第一晶体管器件的栅极相连，所述第四晶体管器件的栅极通过第二电阻与所述第二晶体管器件的栅极相连。仍以图3所示的三分频器为例，第一电阻以电阻R1为例，第二电阻以电阻R2为例，电阻R1串联连接于M1栅极以及M3的栅极之间，电阻R2串联连接于M2的栅极以及M4的栅极之间，基于此，电阻R1和电阻R2可为共源放大级晶体管M1和M2提供栅极偏置，并有一定的正反馈作用，从而可提升三分频器电路的分频灵敏度。
在本发明的一个示例性实施例中，所述变压器与所述第一晶体管器件周边和所述第二晶体管器件周边之间具有寄生电容，所述寄生电容与所述变压器中的电感以及电容形成第一谐振腔，仍以图3所示的三分频器电路为例，变压器的电容C1、电感L1与变压器周边电路的寄生电容形成如图3中虚线框中所示的谐振腔1，该谐振腔1为第一谐振腔的一个示例，通过变压器自身的电感、电容以及变压器周边电路的寄生电容使该谐振腔形成一定频率的谐振，其具有带通滤波器特性可使有用输入信号传输至下级电路模块，而无用的带外信号被过滤掉。
在本发明的一个示例性实施例中，所述第一谐振腔的谐振频率可以为所述三分频器电路输出的信号的频率的三倍，基于此，可以确保输入信号传输到下级电路模块。
在本发明的一个示例性实施例中，所述第一晶体管器件的漏极与所述第二晶体管器件的漏极之间还可以具有第二谐振腔。仍以图3所示的三分频器电路为例，M1的漏极与M2的漏极之间还具有谐振腔2，该谐振腔2为第二谐振腔的一个示例，该谐振腔2例如可以起到类似于带通滤波器的作用，对三分频器电路的输入信号进行过滤，而对三分频器电路的输出信号的二次谐波信号呈高阻。
在本发明的一个示例性实施例中，所述第二谐振腔的谐振频率可以为所述三分频器电路输出的信号的频率的二倍。仍以图3所示的三分频器电路为例，谐振腔2可由LC谐振网络实现，既吸收第三、第四晶体管器件源极的寄生电容影响，又可以起到类似于带通滤波器的作用，可以工作在三分频器电路的两倍输出频率附近，以对进入第三、第四晶体管器件源极的输入信号进行滤波。
在本发明的一个示例性实施例中，所述三分频器电路还可包括：
第五晶体管器件，所述第五晶体管器件的源极与电源相连，所述第五晶体管器件的漏极与所述第三、第四晶体管器件的漏极相连。仍以图3所示的三分频器为例，第五晶体管器件以场效应晶体管M5为例，该第五晶体管器件的作用相当于电流源，提供交叉耦合对漏极偏置以及三分频器输出信号直流电平。如图3所示，M5的源极与电源VDD相连，M5的漏极与第一差分阳极输出端VOut+以及第一差分阴极输出端VOut-相连，M5的栅极与外部电路相连，以通过外部控制电路控制整个三分频器电路的功耗。
在本发明的一个示例性实施例中，所述第五晶体管器件与所述交叉耦合对之间还可具有第三谐振腔，所述第三谐振腔的谐振频率可与所述三分频器电路输出的信号的频率一致。仍以图3所示的三分频器电路为例，M5与交叉耦合对M3以及M4之间还具有谐振腔3，该谐振腔3为第三谐振腔的一个示例，该谐振腔3可起到类似于多阶带通滤波器的作用，可工作在三分频器电路的输出频率附近，滤除无用的频率分量。
需要说明的是，上述各实施例中的所述三分频器电路输出信号的频率也可简称为三分频器电路的输出频率，仍以图3所示的三分频器电路为例，该三分频器电路的输出频率即为第一差分阳极输出端VOut+以及第一差分阴极输出端VOut-输出信号的频率。
在本发明的一个示例性实施例中，差分输入信号经过变压器TF1传输到晶体管M1和M2的源极，该输入级可为共源放大配置，具有宽带匹配优势，且电路匹配简单。
在本发明的一个示例性实施例中，场效应晶体管M3和M4组成交叉耦合对，该交叉耦合对的非线性特性可以产生输出频率的2次谐波频率分量。
需要说明的是，上述各实施例中的第一晶体管器件、第二晶体管器件、第三晶体管器件以及第四晶体管器件可独立选自多晶硅薄膜晶体管、非晶硅薄膜晶体管、氧化物薄膜晶体管以及有机薄膜晶体管中的一种。在上述各实施例中涉及到的“栅极”具体可以是指晶体管的栅极或基极。
此外，上述各实施例中除电流源为P型晶体管，其它晶体管均为N型晶体管，为本实施例中便于实施的一种优选方案，其不会对本发明的技术方案产生限制。本领域技术人员应该知晓的是，简单的对各晶体管的类型(N型或P型)或种类(FET管、BJT管)进行改变，以及对电流源及偏置进行改变，以实现与本实施例中三分频电路相同工作原理的技术方案，其均属于本申请保护范围。
具体情况，此处不再一一举例说明。以上所述的仅是本发明的实施方式，在此应当指出，对于本领域的普通技术人员来说，在不脱离本发明创造构思的前提下，还可以做出改进，但这些均属于本发明的保护范围。
Claims (8)
1.一种三分频器电路，其特征在于，包括：
第一差分输入端、第二差分输入端、第三差分输入端、变压器、第一晶体管器件、第二晶体管器件，构成交叉耦合对的第三晶体管器件以及第四晶体管器件，第一差分输出端；
所述变压器的输入端即主线圈的两个端口与所述第一差分输入端相连，所述变压器的输出端即次线圈的两个端口与所述第二差分输入端相连；
所述第一晶体管器件的栅极与所述第三晶体管器件的栅极相连，所述第二晶体管器件的栅极与所述第四晶体管器件的栅极相连，所述第三晶体管以及第四晶体管器件的源极与所述第三差分输入端相连，所述第三晶体管以及第四晶体管器件的漏极与所述第一差分输出端相连。
2.根据权利要求1所述的电路，其特征在于，所述第三晶体管器件的栅极通过第一电阻与所述第一晶体管器件的栅极相连，所述第四晶体管器件的栅极通过第二电阻与所述第二晶体管器件的栅极相连。
3.根据权利要求1所述的电路，其特征在于，
所述变压器与所述第一晶体管器件周边和所述第二晶体管器件周边具有寄生电容，所述寄生电容与所述变压器中自身的电感、寄生电容以及外接电容形成第一谐振腔。
4.根据权利要求3所述的电路，其特征在于，所述第一谐振腔的谐振频率为所述三分频器电路输出的信号的频率的三倍。
5.根据权利要求1所述的电路，其特征在于，所述第一晶体管器件的漏极与所述第二晶体管器件的漏极之间还具有第二谐振腔。
6.根据权利要求5所述的电路，其特征在于，所述第二谐振腔的谐振频率为所述三分频器电路输出的信号的频率的二倍。
7.根据权利要求1所述的电路，其特征在于，所述电路还包括：
第五晶体管器件，所述第五晶体管器件的源极与电源相连，所述第五晶体管器件的漏极与所述第三、第四晶体管器件的漏极相连。
8.根据权利要求7所述的电路，其特征在于，所述第五晶体管器件与所述交叉耦合对之间还具有第三谐振腔，所述第三谐振腔的谐振频率与所述三分频器电路输出的信号的频率一致。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011611399.9A CN112787659A (zh) | 2020-12-30 | 2020-12-30 | 三分频器电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011611399.9A CN112787659A (zh) | 2020-12-30 | 2020-12-30 | 三分频器电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112787659A true CN112787659A (zh) | 2021-05-11 |
Family
ID=75753924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011611399.9A Pending CN112787659A (zh) | 2020-12-30 | 2020-12-30 | 三分频器电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112787659A (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7279995B2 (en) * | 2002-11-14 | 2007-10-09 | Fyrestorm, Inc. | Circuit for controlling the time duration of a signal |
| US20100039153A1 (en) * | 2008-08-18 | 2010-02-18 | Qualcomm Incorporated | Divide-by-three quadrature frequency divider |
| JP2012253561A (ja) * | 2011-06-02 | 2012-12-20 | Handotai Rikougaku Kenkyu Center:Kk | 電圧制御発振器 |
| US20160126938A1 (en) * | 2014-10-31 | 2016-05-05 | Spreadtrum Communications (Shanghai) Co., Ltd. | Latch and frequency divider |
| CN106059578A (zh) * | 2016-07-19 | 2016-10-26 | 清华大学 | 基于电感值可变的注入锁定分频器电路 |
| CN108768302A (zh) * | 2018-05-18 | 2018-11-06 | 南京邮电大学 | 一种除三注入锁定分频器 |
| CN110401442A (zh) * | 2019-07-17 | 2019-11-01 | 华南理工大学 | 一种包含变压器耦合除三分频的宽带注入锁定除四分频器 |
| CN111565040A (zh) * | 2020-07-14 | 2020-08-21 | 南京汇君半导体科技有限公司 | 一种基于双重共模谐振的压控振荡器 |
| CN111884595A (zh) * | 2020-07-29 | 2020-11-03 | 华南理工大学 | 一种二次谐波增强型宽带除三分频器 |
-
2020
- 2020-12-30 CN CN202011611399.9A patent/CN112787659A/zh active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7279995B2 (en) * | 2002-11-14 | 2007-10-09 | Fyrestorm, Inc. | Circuit for controlling the time duration of a signal |
| US20100039153A1 (en) * | 2008-08-18 | 2010-02-18 | Qualcomm Incorporated | Divide-by-three quadrature frequency divider |
| JP2012253561A (ja) * | 2011-06-02 | 2012-12-20 | Handotai Rikougaku Kenkyu Center:Kk | 電圧制御発振器 |
| US20160126938A1 (en) * | 2014-10-31 | 2016-05-05 | Spreadtrum Communications (Shanghai) Co., Ltd. | Latch and frequency divider |
| CN106059578A (zh) * | 2016-07-19 | 2016-10-26 | 清华大学 | 基于电感值可变的注入锁定分频器电路 |
| CN108768302A (zh) * | 2018-05-18 | 2018-11-06 | 南京邮电大学 | 一种除三注入锁定分频器 |
| CN110401442A (zh) * | 2019-07-17 | 2019-11-01 | 华南理工大学 | 一种包含变压器耦合除三分频的宽带注入锁定除四分频器 |
| CN111565040A (zh) * | 2020-07-14 | 2020-08-21 | 南京汇君半导体科技有限公司 | 一种基于双重共模谐振的压控振荡器 |
| CN111884595A (zh) * | 2020-07-29 | 2020-11-03 | 华南理工大学 | 一种二次谐波增强型宽带除三分频器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7961058B2 (en) | Frequency divider using an injection-locking-range enhancement technique | |
| EP2191565B1 (en) | An improved hartley voltage controlled oscillator | |
| US7446617B2 (en) | Low power consumption frequency divider circuit | |
| US8022776B2 (en) | Origami cascaded topology for analog and mixed-signal applications | |
| Chang et al. | 65-nm CMOS dual-gate device for ka-band broadband low-noise amplifier and high-accuracy quadrature voltage-controlled oscillator | |
| EP1563599B1 (en) | Oscillator topology for very low phase noise operation | |
| CN112953395B (zh) | 一种逆f类压控振荡器及芯片 | |
| US7362193B2 (en) | Oscillator and an integrated circuit | |
| US5936475A (en) | High-speed ring oscillator | |
| Wang et al. | A low phase noise Colpitts VCO for Ku-band applications | |
| CN112787659A (zh) | 三分频器电路 | |
| Cheng et al. | A gate-modulated CMOS LC quadrature VCO | |
| US6690244B2 (en) | Low phase-noise integrated voltage controlled oscillator | |
| US9099957B2 (en) | Voltage-controlled oscillators and related systems | |
| CN111147021B (zh) | 一种压控振荡器 | |
| Kalia et al. | An ultra-low close-in phase noise series-resonance BAW oscillator in a 130-nm BiCMOS process | |
| US8456202B2 (en) | Latch divider | |
| CN109155609B (zh) | 无记忆共模不敏感的和低牵引的压控振荡器 | |
| Megej et al. | Fully monolithically integrated feedback voltage controlled oscillator [using PHEMTs] | |
| US9843289B2 (en) | Memoryless common-mode insensitive and low pulling VCO | |
| CN116961588B (zh) | 一种低噪声倍频晶体振荡器电路 | |
| CN112886927B (zh) | 宽频带注入锁定分频器 | |
| CN113746428B (zh) | 一种基于负阻增强的太赫兹振荡器 | |
| Wei et al. | A novel compact complementary Colpitts differential CMOS VCO with low phase-noise performance | |
| US8451033B2 (en) | Millimeter-wave wideband frequency doubler |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |