JP2002026726A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JP2002026726A JP2002026726A JP2000207146A JP2000207146A JP2002026726A JP 2002026726 A JP2002026726 A JP 2002026726A JP 2000207146 A JP2000207146 A JP 2000207146A JP 2000207146 A JP2000207146 A JP 2000207146A JP 2002026726 A JP2002026726 A JP 2002026726A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- circuit
- amplifier
- reference voltage
- difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 34
- 230000010363 phase shift Effects 0.000 claims abstract description 56
- 238000001514 detection method Methods 0.000 claims abstract description 16
- 239000003990 capacitor Substances 0.000 claims description 39
- 238000010586 diagram Methods 0.000 description 21
- 230000000694 effects Effects 0.000 description 7
- 238000013459 approach Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 239000013598 vector Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000003786 synthesis reaction Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000001131 transforming effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B27/00—Generation of oscillations providing a plurality of outputs of the same frequency but differing in phase, other than merely two anti-phase outputs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/18—Networks for phase shifting
- H03H7/20—Two-port phase shifters providing an adjustable phase shift
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/18—Networks for phase shifting
- H03H7/21—Networks for phase shifting providing two or more phase shifted output signals, e.g. n-phase output
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K2005/00286—Phase shifter, i.e. the delay between the output and input pulse is dependent on the frequency, and such that a phase difference is obtained independent of the frequency
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
- Manipulation Of Pulses (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【課題】 チップ面積を小さく、また、消費電流を低減
する半導体集積回路を得る。 【解決手段】 入力信号ＬＯＩＮをそれぞれ位相シフト
する複数の位相制御回路１１，１２と、複数の位相制御
回路１１，１２の出力信号ＯＵＴ１，ＯＵＴ２の位相差
を検出し、その検出した位相差の所望位相差からのずれ
分に応じた修正信号を位相制御回路１１，１２に帰還出
力し、位相シフトを調整する位相検出回路１３とを備え
る。位相制御回路１１，１２は、前段の増幅器だけで構
成することができ、大幅にデバイス数を削減することが
できるため、チップ面積を小さくすることができると共
に、消費電流の低減を図ることができる。
する半導体集積回路を得る。 【解決手段】 入力信号ＬＯＩＮをそれぞれ位相シフト
する複数の位相制御回路１１，１２と、複数の位相制御
回路１１，１２の出力信号ＯＵＴ１，ＯＵＴ２の位相差
を検出し、その検出した位相差の所望位相差からのずれ
分に応じた修正信号を位相制御回路１１，１２に帰還出
力し、位相シフトを調整する位相検出回路１３とを備え
る。位相制御回路１１，１２は、前段の増幅器だけで構
成することができ、大幅にデバイス数を削減することが
できるため、チップ面積を小さくすることができると共
に、消費電流の低減を図ることができる。
Description
【０００１】
【発明の属する技術分野】この発明は、所望の位相差波
形を生成する半導体集積回路に関するものである。
形を生成する半導体集積回路に関するものである。
【０００２】
【従来の技術】図９は従来の直交位相差波形を生成する
半導体集積回路を示す回路ブロック図であり、図におい
て、１は入力信号ＬＯＩＮを複相出力する差動アンプ等
の増幅器、２は差動信号の位相を進めるようにシフトす
るＲＣ移相器、３は差動信号の位相を遅れるようにシフ
トするＣＲ移相器である。４，５はＲＣ移相器２および
ＣＲ移相器３のそれぞれ直交する信号を増幅する差動ア
ンプ等の前段増幅器、６，７は前段増幅器４，５からの
信号をベクトル合成する加算器、８，９は加算器６およ
び加算器７のそれぞれ直交する信号を増幅し、直交する
出力信号Ｉ，Ｑを複相出力する差動アンプ等の後段増幅
器である。図１０は従来の半導体集積回路における各ノ
ードの位相を示す説明図である。
半導体集積回路を示す回路ブロック図であり、図におい
て、１は入力信号ＬＯＩＮを複相出力する差動アンプ等
の増幅器、２は差動信号の位相を進めるようにシフトす
るＲＣ移相器、３は差動信号の位相を遅れるようにシフ
トするＣＲ移相器である。４，５はＲＣ移相器２および
ＣＲ移相器３のそれぞれ直交する信号を増幅する差動ア
ンプ等の前段増幅器、６，７は前段増幅器４，５からの
信号をベクトル合成する加算器、８，９は加算器６およ
び加算器７のそれぞれ直交する信号を増幅し、直交する
出力信号Ｉ，Ｑを複相出力する差動アンプ等の後段増幅
器である。図１０は従来の半導体集積回路における各ノ
ードの位相を示す説明図である。
【０００３】次に動作について説明する。増幅器１は、
図１０（ａ）に示すように、入力信号ＬＯＩＮを差動信
号Ｓ，ＳＢに変換出力する。ＲＣ移相器２は、差動信号
Ｓ，ＳＢの位相を進めるようにシフトし、ＣＲ移相器３
は、差動信号Ｓ，ＳＢの位相を遅れるようにシフトす
る。図１０（ｂ）には、差動信号Ｓ，ＳＢのうち差動信
号Ｓについてのみ、ＲＣ移相器２により信号Ｒにシフト
し、ＣＲ移相器３により信号Ｃにシフトした例を示して
いる。ここで、入力信号ＬＯＩＮは、通常ある周波数帯
域を有するので、ＲＣ移相器２およびＣＲ移相器３にお
いて時定数が一致した周波数では、それぞれ４５度、−
４５度の位相シフトを行い、ＲＣ移相器２およびＣＲ移
相器３の信号Ｒ，Ｃは直交する。しかし、時定数が一致
しない周波数では、位相シフト角度および信号振幅がず
れ、信号Ｒ，Ｃの直交関係が保てなくなるため、続く後
段の回路によりそのずれ分を補正する。前段増幅器４，
５は、ＲＣ移相器２およびＣＲ移相器３の信号Ｒ，Ｃを
それぞれ増幅することによりリミッティング（振幅制
限）し、信号Ｒ，Ｃの振幅を等しくする。次に、加算器
６，７は、前段増幅器４，５からの振幅が等しくされた
信号をベクトル合成する。図１０（ｃ）には、加算器６
により、信号Ｒの反転信号ＲＢと信号Ｃとをベクトル合
成した信号ＲＢ＋Ｃと、加算器７により、信号Ｒと信号
Ｃとをベクトル合成した信号Ｒ＋Ｃとを示したものであ
り、このとき、信号ＲＢ＋Ｃと信号Ｒ＋Ｃとのなす角度
は９０度である。さらに、後段増幅器８，９は、加算器
６および加算器７の直交する信号ＲＢ＋Ｃと信号Ｒ＋Ｃ
とをそれぞれ増幅することによりリミッティングし、振
幅が等しく互いに直交する出力信号Ｉ，Ｑを複相出力す
る。図１０（ｄ）には、後段増幅器８により、信号ＲＢ
＋Ｃをリミッティングし移相された出力信号Ｉと、後段
増幅器９により、信号Ｂ＋Ｃをリミッティングし移相さ
れた出力信号Ｑとを示したものである。なお、上記従来
技術における参考文献として、Ｉ．Ａ．Ｋｏｕｌｌｉａ
ｓ ｅｔ ａｌ．，“Ａ ９００ＭＨｚ Ｔｒａｎｓｃ
ｅｉｖｅｒ Ｃｈｉｐ Ｓｅｔｆｏｒ Ｄｕａｌ−Ｍｏ
ｄｅ Ｃｅｌｌｕｌａｒ Ｒａｄｉｏ ＭｏｂｉｌｅＴ
ｅｒｍｉｎａｌｓ，”ＩＳＳＣＣ Ｄｉｇ．ｏｆ Ｔｅ
ｃｈ．Ｐａｐｅｒｓ，ｐｐ．１４０−１４１，Ｆｅｂｒ
ｕａｒｙ １９９３．がある。
図１０（ａ）に示すように、入力信号ＬＯＩＮを差動信
号Ｓ，ＳＢに変換出力する。ＲＣ移相器２は、差動信号
Ｓ，ＳＢの位相を進めるようにシフトし、ＣＲ移相器３
は、差動信号Ｓ，ＳＢの位相を遅れるようにシフトす
る。図１０（ｂ）には、差動信号Ｓ，ＳＢのうち差動信
号Ｓについてのみ、ＲＣ移相器２により信号Ｒにシフト
し、ＣＲ移相器３により信号Ｃにシフトした例を示して
いる。ここで、入力信号ＬＯＩＮは、通常ある周波数帯
域を有するので、ＲＣ移相器２およびＣＲ移相器３にお
いて時定数が一致した周波数では、それぞれ４５度、−
４５度の位相シフトを行い、ＲＣ移相器２およびＣＲ移
相器３の信号Ｒ，Ｃは直交する。しかし、時定数が一致
しない周波数では、位相シフト角度および信号振幅がず
れ、信号Ｒ，Ｃの直交関係が保てなくなるため、続く後
段の回路によりそのずれ分を補正する。前段増幅器４，
５は、ＲＣ移相器２およびＣＲ移相器３の信号Ｒ，Ｃを
それぞれ増幅することによりリミッティング（振幅制
限）し、信号Ｒ，Ｃの振幅を等しくする。次に、加算器
６，７は、前段増幅器４，５からの振幅が等しくされた
信号をベクトル合成する。図１０（ｃ）には、加算器６
により、信号Ｒの反転信号ＲＢと信号Ｃとをベクトル合
成した信号ＲＢ＋Ｃと、加算器７により、信号Ｒと信号
Ｃとをベクトル合成した信号Ｒ＋Ｃとを示したものであ
り、このとき、信号ＲＢ＋Ｃと信号Ｒ＋Ｃとのなす角度
は９０度である。さらに、後段増幅器８，９は、加算器
６および加算器７の直交する信号ＲＢ＋Ｃと信号Ｒ＋Ｃ
とをそれぞれ増幅することによりリミッティングし、振
幅が等しく互いに直交する出力信号Ｉ，Ｑを複相出力す
る。図１０（ｄ）には、後段増幅器８により、信号ＲＢ
＋Ｃをリミッティングし移相された出力信号Ｉと、後段
増幅器９により、信号Ｂ＋Ｃをリミッティングし移相さ
れた出力信号Ｑとを示したものである。なお、上記従来
技術における参考文献として、Ｉ．Ａ．Ｋｏｕｌｌｉａ
ｓ ｅｔ ａｌ．，“Ａ ９００ＭＨｚ Ｔｒａｎｓｃ
ｅｉｖｅｒ Ｃｈｉｐ Ｓｅｔｆｏｒ Ｄｕａｌ−Ｍｏ
ｄｅ Ｃｅｌｌｕｌａｒ Ｒａｄｉｏ ＭｏｂｉｌｅＴ
ｅｒｍｉｎａｌｓ，”ＩＳＳＣＣ Ｄｉｇ．ｏｆ Ｔｅ
ｃｈ．Ｐａｐｅｒｓ，ｐｐ．１４０−１４１，Ｆｅｂｒ
ｕａｒｙ １９９３．がある。
【０００４】
【発明が解決しようとする課題】従来の半導体集積回路
は以上のように構成されているので、加算器６，７は、
それら加算器６，７に入力される信号の振幅が等しくな
ければベクトル合成を正常に行うことができない。ま
た、出力信号Ｉ，Ｑは、互いに９０度の位相差があれば
良いものの、ベクトルで評価されることから振幅誤差を
最小にする必要がある。したがって、それら振幅誤差を
最小にするために、サイズが大きく、消費電流が大きい
トランジスタから構成される前段増幅器４，５および後
段増幅器８，９を設けることが必要となるため、チップ
面積が大きくなり、消費電流の低減が困難になるなどの
課題があった。
は以上のように構成されているので、加算器６，７は、
それら加算器６，７に入力される信号の振幅が等しくな
ければベクトル合成を正常に行うことができない。ま
た、出力信号Ｉ，Ｑは、互いに９０度の位相差があれば
良いものの、ベクトルで評価されることから振幅誤差を
最小にする必要がある。したがって、それら振幅誤差を
最小にするために、サイズが大きく、消費電流が大きい
トランジスタから構成される前段増幅器４，５および後
段増幅器８，９を設けることが必要となるため、チップ
面積が大きくなり、消費電流の低減が困難になるなどの
課題があった。
【０００５】この発明は上記のような課題を解決するた
めになされたもので、チップ面積を小さく、また、消費
電流を低減する半導体集積回路を得ることを目的とす
る。
めになされたもので、チップ面積を小さく、また、消費
電流を低減する半導体集積回路を得ることを目的とす
る。
【０００６】
【課題を解決するための手段】この発明に係る半導体集
積回路は、入力信号をそれぞれ所定位相だけ位相シフト
する複数の位相制御回路と、複数の位相制御回路の出力
信号の互いの位相差を検出し、その検出した位相差の所
望位相差からのずれ分に応じた修正信号を生成し、その
修正信号を位相制御回路に帰還出力して、その検出され
る位相差を所望位相差に追従させる位相検出回路とを備
えたものである。
積回路は、入力信号をそれぞれ所定位相だけ位相シフト
する複数の位相制御回路と、複数の位相制御回路の出力
信号の互いの位相差を検出し、その検出した位相差の所
望位相差からのずれ分に応じた修正信号を生成し、その
修正信号を位相制御回路に帰還出力して、その検出され
る位相差を所望位相差に追従させる位相検出回路とを備
えたものである。
【０００７】この発明に係る半導体集積回路は、位相制
御回路に、入力信号をそれぞれ所定位相だけ位相シフト
する第１および第２の位相シフト回路と、第１の位相シ
フト回路に並列接続され、第１の制御端子を有する容量
調整用の第１の可変容量と、第１および第２の位相シフ
ト回路にそれぞれ接続された第１および第２の増幅器と
を備え、位相検出回路に、第１および第２の増幅器の出
力信号を互いに乗算するミキサ回路と、所望位相差に応
じた基準電圧を発生する基準電圧発生回路と、基準電圧
発生回路から供給された基準電圧とミキサ回路による乗
算結果との差分に応じた第１の修正信号を生成し、第１
の制御端子に帰還出力するチャージポンプ回路とを備え
たものである。
御回路に、入力信号をそれぞれ所定位相だけ位相シフト
する第１および第２の位相シフト回路と、第１の位相シ
フト回路に並列接続され、第１の制御端子を有する容量
調整用の第１の可変容量と、第１および第２の位相シフ
ト回路にそれぞれ接続された第１および第２の増幅器と
を備え、位相検出回路に、第１および第２の増幅器の出
力信号を互いに乗算するミキサ回路と、所望位相差に応
じた基準電圧を発生する基準電圧発生回路と、基準電圧
発生回路から供給された基準電圧とミキサ回路による乗
算結果との差分に応じた第１の修正信号を生成し、第１
の制御端子に帰還出力するチャージポンプ回路とを備え
たものである。
【０００８】この発明に係る半導体集積回路は、位相制
御回路に、入力信号をそれぞれ所定位相だけ位相シフト
する第１および第２の位相シフト回路と、第１の位相シ
フト回路に接続され、出力部に第１の制御端子を有する
容量調整用の第１の可変容量を接続した第３の増幅器
と、第３の増幅器に接続された第４の増幅器と、第２の
位相シフト回路に接続された第２の増幅器とを備え、位
相検出回路に、第４および第２の増幅器の出力信号を互
いに乗算するミキサ回路と、所望位相差に応じた基準電
圧を発生する基準電圧発生回路と、基準電圧発生回路か
ら供給された基準電圧とミキサ回路による乗算結果との
差分に応じた第１の修正信号を生成し、第１の制御端子
に帰還出力するチャージポンプ回路とを備えたものであ
る。
御回路に、入力信号をそれぞれ所定位相だけ位相シフト
する第１および第２の位相シフト回路と、第１の位相シ
フト回路に接続され、出力部に第１の制御端子を有する
容量調整用の第１の可変容量を接続した第３の増幅器
と、第３の増幅器に接続された第４の増幅器と、第２の
位相シフト回路に接続された第２の増幅器とを備え、位
相検出回路に、第４および第２の増幅器の出力信号を互
いに乗算するミキサ回路と、所望位相差に応じた基準電
圧を発生する基準電圧発生回路と、基準電圧発生回路か
ら供給された基準電圧とミキサ回路による乗算結果との
差分に応じた第１の修正信号を生成し、第１の制御端子
に帰還出力するチャージポンプ回路とを備えたものであ
る。
【０００９】この発明に係る半導体集積回路は、位相制
御回路に、入力信号をそれぞれ所定位相だけ位相シフト
する第１および第２の位相シフト回路と、第１の位相シ
フト回路に並列接続され、第１の制御端子を有する容量
調整用の第１の可変容量と、第２の位相シフト回路に並
列接続され、第２の制御端子を有する容量調整用の第２
の可変容量と、第１および第２の位相シフト回路にそれ
ぞれ接続された第１および第２の増幅器とを備え、位相
検出回路に、第１および第２の増幅器の出力信号を互い
に乗算するミキサ回路と、所望位相差に応じた基準電圧
を発生する基準電圧発生回路と、基準電圧発生回路から
供給された基準電圧とミキサ回路による乗算結果との差
分に応じた互いに逆極性の第１および第２の修正信号を
生成し、第１および第２の制御端子にそれぞれ帰還出力
するチャージポンプ回路とを備えたものである。
御回路に、入力信号をそれぞれ所定位相だけ位相シフト
する第１および第２の位相シフト回路と、第１の位相シ
フト回路に並列接続され、第１の制御端子を有する容量
調整用の第１の可変容量と、第２の位相シフト回路に並
列接続され、第２の制御端子を有する容量調整用の第２
の可変容量と、第１および第２の位相シフト回路にそれ
ぞれ接続された第１および第２の増幅器とを備え、位相
検出回路に、第１および第２の増幅器の出力信号を互い
に乗算するミキサ回路と、所望位相差に応じた基準電圧
を発生する基準電圧発生回路と、基準電圧発生回路から
供給された基準電圧とミキサ回路による乗算結果との差
分に応じた互いに逆極性の第１および第２の修正信号を
生成し、第１および第２の制御端子にそれぞれ帰還出力
するチャージポンプ回路とを備えたものである。
【００１０】この発明に係る半導体集積回路は、位相制
御回路に、入力信号をそれぞれ所定位相だけ位相シフト
する第１および第２の位相シフト回路と、第１の位相シ
フト回路に接続され、出力部に第１の制御端子を有する
容量調整用の第１の可変容量を接続した第３の増幅器
と、第３の増幅器に接続された第４の増幅器と、第２の
位相シフト回路に接続され、出力部に第２の制御端子を
有する容量調整用の第２の可変容量を接続した第５の増
幅器と、第５の増幅器に接続された第６の増幅器とを備
え、位相検出回路に、第４および第６の増幅器の出力信
号を互いに乗算するミキサ回路と、所望位相差に応じた
基準電圧を発生する基準電圧発生回路と、基準電圧発生
回路から供給された基準電圧とミキサ回路による乗算結
果との差分に応じた互いに逆極性の第１および第２の修
正信号を生成し、第１および第２の制御端子にそれぞれ
帰還出力するチャージポンプ回路とを備えたものであ
る。
御回路に、入力信号をそれぞれ所定位相だけ位相シフト
する第１および第２の位相シフト回路と、第１の位相シ
フト回路に接続され、出力部に第１の制御端子を有する
容量調整用の第１の可変容量を接続した第３の増幅器
と、第３の増幅器に接続された第４の増幅器と、第２の
位相シフト回路に接続され、出力部に第２の制御端子を
有する容量調整用の第２の可変容量を接続した第５の増
幅器と、第５の増幅器に接続された第６の増幅器とを備
え、位相検出回路に、第４および第６の増幅器の出力信
号を互いに乗算するミキサ回路と、所望位相差に応じた
基準電圧を発生する基準電圧発生回路と、基準電圧発生
回路から供給された基準電圧とミキサ回路による乗算結
果との差分に応じた互いに逆極性の第１および第２の修
正信号を生成し、第１および第２の制御端子にそれぞれ
帰還出力するチャージポンプ回路とを備えたものであ
る。
【００１１】
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はこの発明の実施の形態１による所
望の位相差波形を生成する半導体集積回路を示すブロッ
ク図であり、図において、１１，１２は入力信号ＬＯＩ
Ｎの相補信号をそれぞれ位相シフトする位相制御回路、
１３は位相制御回路１１，１２の出力信号ＯＵＴ１，Ｏ
ＵＴ２の位相差を検出し、その検出した位相差の所望位
相差からのずれ分に応じた修正信号を位相制御回路１
１，１２に帰還出力し位相シフトを調整する位相検出回
路である。
説明する。 実施の形態１．図１はこの発明の実施の形態１による所
望の位相差波形を生成する半導体集積回路を示すブロッ
ク図であり、図において、１１，１２は入力信号ＬＯＩ
Ｎの相補信号をそれぞれ位相シフトする位相制御回路、
１３は位相制御回路１１，１２の出力信号ＯＵＴ１，Ｏ
ＵＴ２の位相差を検出し、その検出した位相差の所望位
相差からのずれ分に応じた修正信号を位相制御回路１
１，１２に帰還出力し位相シフトを調整する位相検出回
路である。
【００１２】図２はこの発明の実施の形態１による所望
の位相差波形を生成する半導体集積回路を示す回路ブロ
ック図であり、図１の詳細構成を示すものである。図に
おいて、２１は抵抗２１ａ、コンデンサ２１ｂからな
り、入力信号ＬＯＩＮの位相を進めるようにシフトする
ＲＣ移相器（第１の位相シフト回路）、２２はコンデン
サ２２ａ、抵抗２２ｂからなり、入力信号ＬＯＩＮの位
相を遅れるようにシフトするＣＲ移相器（第２の位相シ
フト回路）である。２３はＲＣ移相器２１に並列接続さ
れ、制御端子（第１の制御端子）２３ａを有する容量調
整用のバラクタダイオード等の可変容量（第１の可変容
量）、２４，２５はＲＣ移相器２１およびＣＲ移相器２
２のそれぞれ直交する信号を増幅する差動アンプ等の増
幅器（第１および第２の増幅器）である。なお、上記Ｒ
Ｃ移相器２１、可変容量２３、および増幅器２４によ
り、位相制御回路１１を構成し、上記ＣＲ移相器２２、
および増幅器２５により、位相制御回路１２を構成す
る。２６は増幅器２４，２５の出力信号ＯＵＴ１，ＯＵ
Ｔ２を乗算するギルバートセル等のミキサ回路、２７は
所望位相差に応じた基準電圧を発生するバンドギャップ
リファレンス回路等の基準電圧発生回路、２８は基準電
圧発生回路２７から供給された基準電圧とミキサ回路２
６による乗算結果との差分に応じた修正信号（第１の修
正信号）Ｖｎ１を生成し、制御端子２３ａに帰還出力す
るチャージポンプ回路である。なお、上記ミキサ回路２
６、基準電圧発生回路２７、およびチャージポンプ回路
２８により、位相検出回路１３を構成する。図３は修正
信号Ｖｎ１と出力信号ＯＵＴ１の所望位相差からのずれ
分との関係を示す特性図、図４はこの発明の実施の形態
１による半導体集積回路の動作を示す動作推移図であ
る。
の位相差波形を生成する半導体集積回路を示す回路ブロ
ック図であり、図１の詳細構成を示すものである。図に
おいて、２１は抵抗２１ａ、コンデンサ２１ｂからな
り、入力信号ＬＯＩＮの位相を進めるようにシフトする
ＲＣ移相器（第１の位相シフト回路）、２２はコンデン
サ２２ａ、抵抗２２ｂからなり、入力信号ＬＯＩＮの位
相を遅れるようにシフトするＣＲ移相器（第２の位相シ
フト回路）である。２３はＲＣ移相器２１に並列接続さ
れ、制御端子（第１の制御端子）２３ａを有する容量調
整用のバラクタダイオード等の可変容量（第１の可変容
量）、２４，２５はＲＣ移相器２１およびＣＲ移相器２
２のそれぞれ直交する信号を増幅する差動アンプ等の増
幅器（第１および第２の増幅器）である。なお、上記Ｒ
Ｃ移相器２１、可変容量２３、および増幅器２４によ
り、位相制御回路１１を構成し、上記ＣＲ移相器２２、
および増幅器２５により、位相制御回路１２を構成す
る。２６は増幅器２４，２５の出力信号ＯＵＴ１，ＯＵ
Ｔ２を乗算するギルバートセル等のミキサ回路、２７は
所望位相差に応じた基準電圧を発生するバンドギャップ
リファレンス回路等の基準電圧発生回路、２８は基準電
圧発生回路２７から供給された基準電圧とミキサ回路２
６による乗算結果との差分に応じた修正信号（第１の修
正信号）Ｖｎ１を生成し、制御端子２３ａに帰還出力す
るチャージポンプ回路である。なお、上記ミキサ回路２
６、基準電圧発生回路２７、およびチャージポンプ回路
２８により、位相検出回路１３を構成する。図３は修正
信号Ｖｎ１と出力信号ＯＵＴ１の所望位相差からのずれ
分との関係を示す特性図、図４はこの発明の実施の形態
１による半導体集積回路の動作を示す動作推移図であ
る。
【００１３】次に動作について説明する。図１におい
て、位相制御回路１１，１２は、入力信号ＬＯＩＮの相
補信号をそれぞれ位相シフトして出力信号ＯＵＴ１，Ｏ
ＵＴ２を出力する。位相検出回路１３は、位相制御回路
１１，１２の出力信号ＯＵＴ１，ＯＵＴ２の位相差を検
出し、その検出した位相差の所望位相差からのずれ分に
応じた修正信号を位相制御回路１１，１２に帰還出力
し、位相シフトを調整する。
て、位相制御回路１１，１２は、入力信号ＬＯＩＮの相
補信号をそれぞれ位相シフトして出力信号ＯＵＴ１，Ｏ
ＵＴ２を出力する。位相検出回路１３は、位相制御回路
１１，１２の出力信号ＯＵＴ１，ＯＵＴ２の位相差を検
出し、その検出した位相差の所望位相差からのずれ分に
応じた修正信号を位相制御回路１１，１２に帰還出力
し、位相シフトを調整する。
【００１４】図２はその図１の詳細構成を示したもので
あり、その図２を参照しながら所望の位相差波形を生成
する半導体集積回路の動作について説明する。図２にお
いて、ＲＣ移相器２１は、入力信号ＬＯＩＮの位相を進
めるようにシフトし、また、ＣＲ移相器２２は、入力信
号ＬＯＩＮの位相を遅れるようにシフトする。ここで、
入力信号ＬＯＩＮは、通常ある周波数帯域を有するの
で、ＲＣ移相器２１およびＣＲ移相器２２において時定
数が一致した周波数では、それぞれ４５度、−４５度の
位相シフトを行い、ＲＣ移相器２１およびＣＲ移相器２
２を通過した信号は直交する。しかし、時定数が一致し
ない周波数では、位相シフト角度および信号振幅がず
れ、信号の直交関係が保てなくなるため、続く後段の回
路によりそのずれ分を補正する。増幅器２４，２５は、
ＲＣ移相器２１およびＣＲ移相器２２を通過した信号を
それぞれ増幅することによりリミッティングし、信号振
幅の等しい出力信号ＯＵＴ１，ＯＵＴ２を生成する。
あり、その図２を参照しながら所望の位相差波形を生成
する半導体集積回路の動作について説明する。図２にお
いて、ＲＣ移相器２１は、入力信号ＬＯＩＮの位相を進
めるようにシフトし、また、ＣＲ移相器２２は、入力信
号ＬＯＩＮの位相を遅れるようにシフトする。ここで、
入力信号ＬＯＩＮは、通常ある周波数帯域を有するの
で、ＲＣ移相器２１およびＣＲ移相器２２において時定
数が一致した周波数では、それぞれ４５度、−４５度の
位相シフトを行い、ＲＣ移相器２１およびＣＲ移相器２
２を通過した信号は直交する。しかし、時定数が一致し
ない周波数では、位相シフト角度および信号振幅がず
れ、信号の直交関係が保てなくなるため、続く後段の回
路によりそのずれ分を補正する。増幅器２４，２５は、
ＲＣ移相器２１およびＣＲ移相器２２を通過した信号を
それぞれ増幅することによりリミッティングし、信号振
幅の等しい出力信号ＯＵＴ１，ＯＵＴ２を生成する。
【００１５】次に、ミキサ回路２６は、出力信号ＯＵＴ
１，ＯＵＴ２を乗算する。その乗算結果を次式（１）の
ように置く。 ｃｏｓωｔ・ｃｏｓ（ωｔ＋ａ＋ｂ） （１） 但し、ωは角周波数、ａは所望位相差、ｂは所望位相差
に対するずれ分である。その式（１）を変形して、 （１／２）｛ｃｏｓ（２ωｔ＋ａ＋ｂ）＋ｃｏｓ（ａ＋ｂ）｝ （２） したがって、ミキサ回路２６の出力成分は、２倍波（２
ωｔ）と所望位相差ａとずれ分ｂとの和の余弦に依存す
る量である。次に、一例として所望位相差ａを９０度と
して式（２）を演算すると、ミキサ回路２６の出力Ｖｏ
は、 Ｖｏ＝（１／２）｛ｓｉｎ（２ωｔ＋ｂ）＋ｓｉｎ（ｂ）｝ （３） となる。基準電圧発生回路２７は、Ｖｒすなわち式
（３）において、ずれ分ｂ＝０とした値、Ｖｒ＝（１／
２）ｓｉｎ（２ωｔ）を基準電圧として発生し、これを
チャージポンプ回路２８に供給する。チャージポンプ回
路２８は、基準電圧発生回路２７から供給された基準電
圧Ｖｒとミキサ回路２６による乗算結果Ｖｏとの差分Ｖ
ｒ−Ｖｏに対応する修正信号Ｖｎ１を生成し、これを可
変容量２３の制御端子２３ａに帰還出力する。その結
果、チャージポンプ回路２８から帰還出力される修正信
号Ｖｎ１は、基準電圧発生回路２７から供給される基準
電圧Ｖｒを基準に、Ｖｒ−Ｖｏ＝ｓｉｎ（ｂ）の符号に
応じて、単調増加、または単調減少する。図３は所望位
相差ａ＝９０度に対して、出力信号ＯＵＴ１が出力信号
ＯＵＴ２に対して遅れている場合、すなわち、出力信号
ＯＵＴ１が出力信号ＯＵＴ２に対して９０度以下に進ん
でいる場合を示したものであり、ｓｉｎ（ｂ）の符号が
正となる。この場合、チャージポンプ回路２８から帰還
出力される修正信号Ｖｎ１は増加し、可変容量２３の容
量値Ｃｖ１は減少する。この結果、ＲＣ移相器２１およ
び可変容量２３を通過する信号の位相は進み、出力信号
ＯＵＴ１と出力信号ＯＵＴ２との位相差は、所望位相差
ａ＝９０度に近づく。もしこのとき所望位相差に達して
いなければ、上記動作を繰り返し、所望位相差に達した
ときに動作を終了する。また、図４は上記動作をまとめ
た動作推移図であり、出力信号ＯＵＴ１が所望位相差に
対して、（１）進んでいれば、ミキサ回路２６による乗
算結果Ｖｏは、基準電圧発生回路２７から供給された基
準電圧Ｖｒよりも低いので、修正信号Ｖｎ１を減少し、
可変容量２３の容量値Ｃｖ１を増加し、出力信号ＯＵＴ
１を遅らせる。また、出力信号ＯＵＴ１が所望位相差に
対して、（２）遅れていれば、ミキサ回路２６による乗
算結果Ｖｏは、基準電圧発生回路２７から供給された基
準電圧Ｖｒよりも高いので、修正信号Ｖｎ１を増加し、
可変容量２３の容量値Ｃｖ１を減少し、出力信号ＯＵＴ
１を進める。そして、これらの動作を繰り返し、出力信
号ＯＵＴ１が所望位相差に対して、（３）ずれ分がなく
なったら、ミキサ回路２６による乗算結果Ｖｏは、基準
電圧発生回路２７から供給された基準電圧Ｖｒと同一と
なるので、修正信号Ｖｎ１および可変容量２３の容量値
Ｃｖ１を一定にし、位相シフトの調整を終了する。
１，ＯＵＴ２を乗算する。その乗算結果を次式（１）の
ように置く。 ｃｏｓωｔ・ｃｏｓ（ωｔ＋ａ＋ｂ） （１） 但し、ωは角周波数、ａは所望位相差、ｂは所望位相差
に対するずれ分である。その式（１）を変形して、 （１／２）｛ｃｏｓ（２ωｔ＋ａ＋ｂ）＋ｃｏｓ（ａ＋ｂ）｝ （２） したがって、ミキサ回路２６の出力成分は、２倍波（２
ωｔ）と所望位相差ａとずれ分ｂとの和の余弦に依存す
る量である。次に、一例として所望位相差ａを９０度と
して式（２）を演算すると、ミキサ回路２６の出力Ｖｏ
は、 Ｖｏ＝（１／２）｛ｓｉｎ（２ωｔ＋ｂ）＋ｓｉｎ（ｂ）｝ （３） となる。基準電圧発生回路２７は、Ｖｒすなわち式
（３）において、ずれ分ｂ＝０とした値、Ｖｒ＝（１／
２）ｓｉｎ（２ωｔ）を基準電圧として発生し、これを
チャージポンプ回路２８に供給する。チャージポンプ回
路２８は、基準電圧発生回路２７から供給された基準電
圧Ｖｒとミキサ回路２６による乗算結果Ｖｏとの差分Ｖ
ｒ−Ｖｏに対応する修正信号Ｖｎ１を生成し、これを可
変容量２３の制御端子２３ａに帰還出力する。その結
果、チャージポンプ回路２８から帰還出力される修正信
号Ｖｎ１は、基準電圧発生回路２７から供給される基準
電圧Ｖｒを基準に、Ｖｒ−Ｖｏ＝ｓｉｎ（ｂ）の符号に
応じて、単調増加、または単調減少する。図３は所望位
相差ａ＝９０度に対して、出力信号ＯＵＴ１が出力信号
ＯＵＴ２に対して遅れている場合、すなわち、出力信号
ＯＵＴ１が出力信号ＯＵＴ２に対して９０度以下に進ん
でいる場合を示したものであり、ｓｉｎ（ｂ）の符号が
正となる。この場合、チャージポンプ回路２８から帰還
出力される修正信号Ｖｎ１は増加し、可変容量２３の容
量値Ｃｖ１は減少する。この結果、ＲＣ移相器２１およ
び可変容量２３を通過する信号の位相は進み、出力信号
ＯＵＴ１と出力信号ＯＵＴ２との位相差は、所望位相差
ａ＝９０度に近づく。もしこのとき所望位相差に達して
いなければ、上記動作を繰り返し、所望位相差に達した
ときに動作を終了する。また、図４は上記動作をまとめ
た動作推移図であり、出力信号ＯＵＴ１が所望位相差に
対して、（１）進んでいれば、ミキサ回路２６による乗
算結果Ｖｏは、基準電圧発生回路２７から供給された基
準電圧Ｖｒよりも低いので、修正信号Ｖｎ１を減少し、
可変容量２３の容量値Ｃｖ１を増加し、出力信号ＯＵＴ
１を遅らせる。また、出力信号ＯＵＴ１が所望位相差に
対して、（２）遅れていれば、ミキサ回路２６による乗
算結果Ｖｏは、基準電圧発生回路２７から供給された基
準電圧Ｖｒよりも高いので、修正信号Ｖｎ１を増加し、
可変容量２３の容量値Ｃｖ１を減少し、出力信号ＯＵＴ
１を進める。そして、これらの動作を繰り返し、出力信
号ＯＵＴ１が所望位相差に対して、（３）ずれ分がなく
なったら、ミキサ回路２６による乗算結果Ｖｏは、基準
電圧発生回路２７から供給された基準電圧Ｖｒと同一と
なるので、修正信号Ｖｎ１および可変容量２３の容量値
Ｃｖ１を一定にし、位相シフトの調整を終了する。
【００１６】なお、上記実施の形態１では、一例とし
て、所望位相差が９０度のもので説明したが、所望位相
差は９０度以外の何度であっても良い。
て、所望位相差が９０度のもので説明したが、所望位相
差は９０度以外の何度であっても良い。
【００１７】以上のように、この実施の形態１によれ
ば、従来の技術に対して、前段増幅器である増幅器２
４，２５だけで構成することができ、後段増幅器８，９
を削減できる分、大幅にデバイス数を削減することがで
きるため、チップ面積を小さくすることができると共
に、消費電流の低減を図ることができる。また、直交位
相差に限定されず、任意な所望位相差に応じた出力信号
を生成することができる。
ば、従来の技術に対して、前段増幅器である増幅器２
４，２５だけで構成することができ、後段増幅器８，９
を削減できる分、大幅にデバイス数を削減することがで
きるため、チップ面積を小さくすることができると共
に、消費電流の低減を図ることができる。また、直交位
相差に限定されず、任意な所望位相差に応じた出力信号
を生成することができる。
【００１８】実施の形態２．図５はこの発明の実施の形
態２による所望の位相差波形を生成する半導体集積回路
を示す回路ブロック図であり、図において、３１はＲＣ
移相器２１の信号を増幅する差動アンプ等の増幅器（第
３の増幅器）、３２はその増幅器３１の信号を増幅する
差動アンプ等の増幅器（第４の増幅器）である。なお、
ＲＣ移相器２１、増幅器３１、および増幅器３２によ
り、位相制御回路１１を構成する。その他、可変容量２
３が設けられておらず、チャージポンプ回路２８からの
修正信号Ｖｎ１が増幅器３１に出力されている以外は、
図２と同一なのでその重複する説明を省略する。
態２による所望の位相差波形を生成する半導体集積回路
を示す回路ブロック図であり、図において、３１はＲＣ
移相器２１の信号を増幅する差動アンプ等の増幅器（第
３の増幅器）、３２はその増幅器３１の信号を増幅する
差動アンプ等の増幅器（第４の増幅器）である。なお、
ＲＣ移相器２１、増幅器３１、および増幅器３２によ
り、位相制御回路１１を構成する。その他、可変容量２
３が設けられておらず、チャージポンプ回路２８からの
修正信号Ｖｎ１が増幅器３１に出力されている以外は、
図２と同一なのでその重複する説明を省略する。
【００１９】図６はこの発明の実施の形態２による増幅
器の詳細を示す回路図であり、図５に示した増幅器３１
の詳細を示したものである。図において、４１，４２は
抵抗、４３は修正信号Ｖｎ１を入力する制御端子（第１
の制御端子）、４４，４５はＶｏｕｔ，Ｖｏｕｔ ｂａ
ｒ等の出力部に設けられた容量調整用のバラクタダイオ
ード等の可変容量（第１の可変容量）、４６，４７はソ
ースを共通接続され、ドレインを抵抗４１，４２に接続
され、ゲートにＶｉｎ，Ｖｉｎ ｂａｒ等の入力部を接
続されたＮｃｈＭＯＳトランジスタ、４８はＮｃｈＭＯ
Ｓトランジスタ４６，４７のソースの共通接続部に接続
された定電流回路である。なお、上記図６に示した増幅
器３１を図５に示したように接続する場合は、ＲＣ移相
器２１にＶｉｎを接続すると共に、増幅器３２にＶｏｕ
ｔを接続し、Ｖｉｎ ｂａｒにＶｉｎに供給される電圧
の１／２の一定の直流電圧を供給し、Ｖｏｕｔ ｂａｒ
を開放にする。
器の詳細を示す回路図であり、図５に示した増幅器３１
の詳細を示したものである。図において、４１，４２は
抵抗、４３は修正信号Ｖｎ１を入力する制御端子（第１
の制御端子）、４４，４５はＶｏｕｔ，Ｖｏｕｔ ｂａ
ｒ等の出力部に設けられた容量調整用のバラクタダイオ
ード等の可変容量（第１の可変容量）、４６，４７はソ
ースを共通接続され、ドレインを抵抗４１，４２に接続
され、ゲートにＶｉｎ，Ｖｉｎ ｂａｒ等の入力部を接
続されたＮｃｈＭＯＳトランジスタ、４８はＮｃｈＭＯ
Ｓトランジスタ４６，４７のソースの共通接続部に接続
された定電流回路である。なお、上記図６に示した増幅
器３１を図５に示したように接続する場合は、ＲＣ移相
器２１にＶｉｎを接続すると共に、増幅器３２にＶｏｕ
ｔを接続し、Ｖｉｎ ｂａｒにＶｉｎに供給される電圧
の１／２の一定の直流電圧を供給し、Ｖｏｕｔ ｂａｒ
を開放にする。
【００２０】次に動作について説明する。図５におい
て、ＲＣ移相器２１は、入力信号ＬＯＩＮの位相を進め
るようにシフトし、また、ＣＲ移相器２２は、入力信号
ＬＯＩＮの位相を遅れるようにシフトする。増幅器３
１，３２および増幅器２５は、ＲＣ移相器２１およびＣ
Ｒ移相器２２を通過した信号をそれぞれ増幅することに
よりリミッティングし、信号振幅の等しい出力信号ＯＵ
Ｔ１，ＯＵＴ２を生成する。実施の形態１と同様に、ミ
キサ回路２６は、出力信号ＯＵＴ１，ＯＵＴ２を乗算
し、基準電圧発生回路２７は、所望位相差に応じた基準
電圧Ｖｒを発生し、チャージポンプ回路２８は、基準電
圧発生回路２７から供給された基準電圧Ｖｒとミキサ回
路２６による乗算結果Ｖｏとの差分に応じた修正信号Ｖ
ｎ１を生成し、図６に示した制御端子４３に帰還出力す
る。その結果、チャージポンプ回路２８から帰還出力さ
れる修正信号Ｖｎ１は、可変容量４４，４５の容量値Ｃ
ｖ１を増減し、ＲＣ移相器２１および増幅器３１を通過
する信号の位相を調整し、出力信号ＯＵＴ１と出力信号
ＯＵＴ２との位相差は、所望位相差に近づくように動作
を繰り返し、所望位相差に達したときに動作は終了す
る。
て、ＲＣ移相器２１は、入力信号ＬＯＩＮの位相を進め
るようにシフトし、また、ＣＲ移相器２２は、入力信号
ＬＯＩＮの位相を遅れるようにシフトする。増幅器３
１，３２および増幅器２５は、ＲＣ移相器２１およびＣ
Ｒ移相器２２を通過した信号をそれぞれ増幅することに
よりリミッティングし、信号振幅の等しい出力信号ＯＵ
Ｔ１，ＯＵＴ２を生成する。実施の形態１と同様に、ミ
キサ回路２６は、出力信号ＯＵＴ１，ＯＵＴ２を乗算
し、基準電圧発生回路２７は、所望位相差に応じた基準
電圧Ｖｒを発生し、チャージポンプ回路２８は、基準電
圧発生回路２７から供給された基準電圧Ｖｒとミキサ回
路２６による乗算結果Ｖｏとの差分に応じた修正信号Ｖ
ｎ１を生成し、図６に示した制御端子４３に帰還出力す
る。その結果、チャージポンプ回路２８から帰還出力さ
れる修正信号Ｖｎ１は、可変容量４４，４５の容量値Ｃ
ｖ１を増減し、ＲＣ移相器２１および増幅器３１を通過
する信号の位相を調整し、出力信号ＯＵＴ１と出力信号
ＯＵＴ２との位相差は、所望位相差に近づくように動作
を繰り返し、所望位相差に達したときに動作は終了す
る。
【００２１】以上のように、この実施の形態２によれ
ば、従来の技術に対して、前段増幅器である増幅器３
１，３２，２５だけで構成することができ、後段増幅器
８，９を削減できる分、大幅にデバイス数を削減するこ
とができるため、チップ面積を小さくすることができる
と共に、消費電流の低減を図ることができる。また、直
交位相差に限定されず、任意な所望位相差に応じた出力
信号を生成することができる。さらに、増幅器３１内に
可変容量４４，４５を組み込んだ構成にしたので、実施
の形態１における増幅器２４および可変容量２３からな
る構成における動作速度に比べて、増幅器３１、可変容
量４４，４５および増幅器３２からなる構成における動
作速度を速くすることができ、よって、繰り返しループ
の時間を短くすることができるため、所望位相差への収
束速度を速くすることができる。
ば、従来の技術に対して、前段増幅器である増幅器３
１，３２，２５だけで構成することができ、後段増幅器
８，９を削減できる分、大幅にデバイス数を削減するこ
とができるため、チップ面積を小さくすることができる
と共に、消費電流の低減を図ることができる。また、直
交位相差に限定されず、任意な所望位相差に応じた出力
信号を生成することができる。さらに、増幅器３１内に
可変容量４４，４５を組み込んだ構成にしたので、実施
の形態１における増幅器２４および可変容量２３からな
る構成における動作速度に比べて、増幅器３１、可変容
量４４，４５および増幅器３２からなる構成における動
作速度を速くすることができ、よって、繰り返しループ
の時間を短くすることができるため、所望位相差への収
束速度を速くすることができる。
【００２２】実施の形態３．図７はこの発明の実施の形
態３による所望の位相差波形を生成する半導体集積回路
を示す回路ブロック図であり、図において、５１はＣＲ
移相器２２に並列接続され、制御端子（第２の制御端
子）５１ａを有する容量調整用のバラクタダイオード等
の可変容量（第２の可変容量）、５２は基準電圧発生回
路２７から供給された基準電圧とミキサ回路２６による
乗算結果との差分に応じた互いに逆極性の修正信号Ｖｎ
１，Ｖｎ２（第１および第２の修正信号）を生成し、制
御端子２３ａ，５１ａにそれぞれ帰還出力するチャージ
ポンプ回路である。なお、ＣＲ移相器２２、可変容量５
１、および増幅器２５により、位相制御回路１２を構成
し、ミキサ回路２６、基準電圧発生回路２７、およびチ
ャージポンプ回路５２により、位相検出回路１３を構成
する。その他は、図２と同一なのでその重複する説明を
省略する。
態３による所望の位相差波形を生成する半導体集積回路
を示す回路ブロック図であり、図において、５１はＣＲ
移相器２２に並列接続され、制御端子（第２の制御端
子）５１ａを有する容量調整用のバラクタダイオード等
の可変容量（第２の可変容量）、５２は基準電圧発生回
路２７から供給された基準電圧とミキサ回路２６による
乗算結果との差分に応じた互いに逆極性の修正信号Ｖｎ
１，Ｖｎ２（第１および第２の修正信号）を生成し、制
御端子２３ａ，５１ａにそれぞれ帰還出力するチャージ
ポンプ回路である。なお、ＣＲ移相器２２、可変容量５
１、および増幅器２５により、位相制御回路１２を構成
し、ミキサ回路２６、基準電圧発生回路２７、およびチ
ャージポンプ回路５２により、位相検出回路１３を構成
する。その他は、図２と同一なのでその重複する説明を
省略する。
【００２３】次に動作について説明する。図７におい
て、ＲＣ移相器２１は、入力信号ＬＯＩＮの位相を進め
るようにシフトし、また、ＣＲ移相器２２は、入力信号
ＬＯＩＮの位相を遅れるようにシフトする。増幅器２
４，２５は、ＲＣ移相器２１およびＣＲ移相器２２を通
過した信号をそれぞれ増幅することによりリミッティン
グし、信号振幅の等しい出力信号ＯＵＴ１，ＯＵＴ２を
生成する。ミキサ回路２６は、出力信号ＯＵＴ１，ＯＵ
Ｔ２を乗算し、基準電圧発生回路２７は、所望位相差に
応じた基準電圧Ｖｒを発生し、チャージポンプ回路５２
は、基準電圧発生回路２７から供給された基準電圧Ｖｒ
とミキサ回路２６による乗算結果Ｖｏとの差分に応じ
た、基準電圧Ｖｒを中心とした互いに逆極性の修正信号
Ｖｎ１，Ｖｎ２を生成し、制御端子２３ａ，５１ａに帰
還出力する。その結果、チャージポンプ回路５２から帰
還出力される修正信号Ｖｎ１，Ｖｎ２（＝−Ｖｎ１）
は、可変容量２３，５１の容量値Ｃｖ１，Ｃｖ２を増減
し、ＲＣ移相器２１、可変容量２３を通過する信号の位
相を調整すると共に、ＣＲ移相器２２、可変容量５１を
通過する信号の位相を調整し、出力信号ＯＵＴ１と出力
信号ＯＵＴ２との位相差は、所望位相差に近づくように
動作を繰り返し、所望位相差に達したときに動作は終了
する。
て、ＲＣ移相器２１は、入力信号ＬＯＩＮの位相を進め
るようにシフトし、また、ＣＲ移相器２２は、入力信号
ＬＯＩＮの位相を遅れるようにシフトする。増幅器２
４，２５は、ＲＣ移相器２１およびＣＲ移相器２２を通
過した信号をそれぞれ増幅することによりリミッティン
グし、信号振幅の等しい出力信号ＯＵＴ１，ＯＵＴ２を
生成する。ミキサ回路２６は、出力信号ＯＵＴ１，ＯＵ
Ｔ２を乗算し、基準電圧発生回路２７は、所望位相差に
応じた基準電圧Ｖｒを発生し、チャージポンプ回路５２
は、基準電圧発生回路２７から供給された基準電圧Ｖｒ
とミキサ回路２６による乗算結果Ｖｏとの差分に応じ
た、基準電圧Ｖｒを中心とした互いに逆極性の修正信号
Ｖｎ１，Ｖｎ２を生成し、制御端子２３ａ，５１ａに帰
還出力する。その結果、チャージポンプ回路５２から帰
還出力される修正信号Ｖｎ１，Ｖｎ２（＝−Ｖｎ１）
は、可変容量２３，５１の容量値Ｃｖ１，Ｃｖ２を増減
し、ＲＣ移相器２１、可変容量２３を通過する信号の位
相を調整すると共に、ＣＲ移相器２２、可変容量５１を
通過する信号の位相を調整し、出力信号ＯＵＴ１と出力
信号ＯＵＴ２との位相差は、所望位相差に近づくように
動作を繰り返し、所望位相差に達したときに動作は終了
する。
【００２４】以上のように、この実施の形態３によれ
ば、従来の技術に対して、前段増幅器である増幅器２
４，２５だけで構成することができ、後段増幅器８，９
を削減できる分、大幅にデバイス数を削減することがで
きるため、チップ面積を小さくすることができると共
に、消費電流の低減を図ることができる。また、直交位
相差に限定されず、任意な所望位相差に応じた出力信号
を生成することができる。さらに、可変容量２３，５１
によって位相調整することができるため、位相調整の可
変レンジを広げることができ、より大きな位相のずれ分
に対応することができる。
ば、従来の技術に対して、前段増幅器である増幅器２
４，２５だけで構成することができ、後段増幅器８，９
を削減できる分、大幅にデバイス数を削減することがで
きるため、チップ面積を小さくすることができると共
に、消費電流の低減を図ることができる。また、直交位
相差に限定されず、任意な所望位相差に応じた出力信号
を生成することができる。さらに、可変容量２３，５１
によって位相調整することができるため、位相調整の可
変レンジを広げることができ、より大きな位相のずれ分
に対応することができる。
【００２５】実施の形態４．図８はこの発明の実施の形
態４による所望の位相差波形を生成する半導体集積回路
を示す回路ブロック図であり、図において、６１はＣＲ
移相器２２の信号を増幅する差動アンプ等の増幅器（第
５の増幅器）、６２はその増幅器６１の信号を増幅する
差動アンプ等の増幅器（第６の増幅器）である。なお、
増幅器６１は、図６に示したように構成されており、Ｃ
Ｒ移相器２２、増幅器６１、および増幅器６２により、
位相制御回路１２を構成する。その他、チャージポンプ
回路５２からの修正信号Ｖｎ２が増幅器６１に出力され
ている以外は、図５と同一なのでその重複する説明を省
略する。
態４による所望の位相差波形を生成する半導体集積回路
を示す回路ブロック図であり、図において、６１はＣＲ
移相器２２の信号を増幅する差動アンプ等の増幅器（第
５の増幅器）、６２はその増幅器６１の信号を増幅する
差動アンプ等の増幅器（第６の増幅器）である。なお、
増幅器６１は、図６に示したように構成されており、Ｃ
Ｒ移相器２２、増幅器６１、および増幅器６２により、
位相制御回路１２を構成する。その他、チャージポンプ
回路５２からの修正信号Ｖｎ２が増幅器６１に出力され
ている以外は、図５と同一なのでその重複する説明を省
略する。
【００２６】次に動作について説明する。図８におい
て、ＲＣ移相器２１は、入力信号ＬＯＩＮの位相を進め
るようにシフトし、また、ＣＲ移相器２２は、入力信号
ＬＯＩＮの位相を遅れるようにシフトする。増幅器３
１，３２および増幅器６１，６２は、ＲＣ移相器２１お
よびＣＲ移相器２２を通過した信号をそれぞれ増幅する
ことによりリミッティングし、信号振幅の等しい出力信
号ＯＵＴ１，ＯＵＴ２を生成する。実施の形態３と同様
に、チャージポンプ回路５２は、基準電圧発生回路２７
から供給された基準電圧Ｖｒとミキサ回路２６による乗
算結果Ｖｏとの差分に応じた互いに逆極性の修正信号Ｖ
ｎ１，Ｖｎ２を生成し、図６に示した制御端子４３、お
よび増幅器６１の制御端子（第２の制御端子）４３に帰
還出力する。その結果、チャージポンプ回路５２から帰
還出力される修正信号Ｖｎ１，Ｖｎ２は、増幅器３１の
可変容量４４，４５の容量値Ｃｖ１を増減すると共に、
増幅器６１の可変容量４４，４５の容量値Ｃｖ２を増減
し、ＲＣ移相器２１および増幅器３１を通過する信号の
位相を調整すると共に、ＣＲ移相器２２および増幅器６
１を通過する信号の位相を調整し、出力信号ＯＵＴ１と
出力信号ＯＵＴ２との位相差は、所望位相差に近づくよ
うに動作を繰り返し、所望位相差に達したときに動作は
終了する。
て、ＲＣ移相器２１は、入力信号ＬＯＩＮの位相を進め
るようにシフトし、また、ＣＲ移相器２２は、入力信号
ＬＯＩＮの位相を遅れるようにシフトする。増幅器３
１，３２および増幅器６１，６２は、ＲＣ移相器２１お
よびＣＲ移相器２２を通過した信号をそれぞれ増幅する
ことによりリミッティングし、信号振幅の等しい出力信
号ＯＵＴ１，ＯＵＴ２を生成する。実施の形態３と同様
に、チャージポンプ回路５２は、基準電圧発生回路２７
から供給された基準電圧Ｖｒとミキサ回路２６による乗
算結果Ｖｏとの差分に応じた互いに逆極性の修正信号Ｖ
ｎ１，Ｖｎ２を生成し、図６に示した制御端子４３、お
よび増幅器６１の制御端子（第２の制御端子）４３に帰
還出力する。その結果、チャージポンプ回路５２から帰
還出力される修正信号Ｖｎ１，Ｖｎ２は、増幅器３１の
可変容量４４，４５の容量値Ｃｖ１を増減すると共に、
増幅器６１の可変容量４４，４５の容量値Ｃｖ２を増減
し、ＲＣ移相器２１および増幅器３１を通過する信号の
位相を調整すると共に、ＣＲ移相器２２および増幅器６
１を通過する信号の位相を調整し、出力信号ＯＵＴ１と
出力信号ＯＵＴ２との位相差は、所望位相差に近づくよ
うに動作を繰り返し、所望位相差に達したときに動作は
終了する。
【００２７】以上のように、この実施の形態４によれ
ば、従来の技術に対して、前段増幅器である増幅器３
１，３２，６１，６２だけで構成することができ、後段
増幅器８，９を削減できる分、大幅にデバイス数を削減
することができるため、チップ面積を小さくすることが
できると共に、消費電流の低減を図ることができる。ま
た、直交位相差に限定されず、任意な所望位相差に応じ
た出力信号を生成することができる。さらに、増幅器３
１および増幅器６１内に可変容量４４，４５を組み込ん
だ構成にしたので、実施の形態３における増幅器２４お
よび可変容量２３からなる構成、および増幅器２５およ
び可変容量５１からなる構成における動作速度に比べ
て、増幅器３１、可変容量４４，４５および増幅器３２
からなる構成、および増幅器６１、可変容量４４，４５
および増幅器６２からなる構成における動作速度を速く
することができ、よって、繰り返しループの時間を短く
することができるため、所望位相差への収束速度を速く
することができる。さらに、増幅器３１および増幅器６
１内の可変容量４４，４５によって位相調整することが
できるため、位相調整の可変レンジを広げることがで
き、より大きな位相のずれ分に対応することができる。
ば、従来の技術に対して、前段増幅器である増幅器３
１，３２，６１，６２だけで構成することができ、後段
増幅器８，９を削減できる分、大幅にデバイス数を削減
することができるため、チップ面積を小さくすることが
できると共に、消費電流の低減を図ることができる。ま
た、直交位相差に限定されず、任意な所望位相差に応じ
た出力信号を生成することができる。さらに、増幅器３
１および増幅器６１内に可変容量４４，４５を組み込ん
だ構成にしたので、実施の形態３における増幅器２４お
よび可変容量２３からなる構成、および増幅器２５およ
び可変容量５１からなる構成における動作速度に比べ
て、増幅器３１、可変容量４４，４５および増幅器３２
からなる構成、および増幅器６１、可変容量４４，４５
および増幅器６２からなる構成における動作速度を速く
することができ、よって、繰り返しループの時間を短く
することができるため、所望位相差への収束速度を速く
することができる。さらに、増幅器３１および増幅器６
１内の可変容量４４，４５によって位相調整することが
できるため、位相調整の可変レンジを広げることがで
き、より大きな位相のずれ分に対応することができる。
【００２８】なお、上記実施の形態では、図２、図５か
ら図８に示したように、単相構成のもので説明したが、
従来の技術の図９に示したように、複相構成にしても良
く、同様な効果が得られる。また、上記実施の形態２、
４では、ＮｃｈＭＯＳトランジスタを用いた増幅器を例
に示したが、ＰｃｈＭＯＳトランジスタ、ＮＰＮ型バイ
ポーラトランジスタ、ＰＮＰ型バイポーラトランジスタ
でも同様な効果が得られる。さらに、可変容量を含む増
幅器を初段に設けたが、可変容量を含む増幅器を最終段
を除く次段以降に設けても良く、同様な効果が得られ
る。さらに、上記実施の形態における半導体集積回路
は、シリコン基板で構成しても、ＧａＡｓ等のＩＩＩ−
Ｖ族化合物半導体でも良い。さらに、ミキサ回路の一例
としてギルバートセルを用いたが、エクスクルーシプオ
ア等のデジタル回路を用いても良い。
ら図８に示したように、単相構成のもので説明したが、
従来の技術の図９に示したように、複相構成にしても良
く、同様な効果が得られる。また、上記実施の形態２、
４では、ＮｃｈＭＯＳトランジスタを用いた増幅器を例
に示したが、ＰｃｈＭＯＳトランジスタ、ＮＰＮ型バイ
ポーラトランジスタ、ＰＮＰ型バイポーラトランジスタ
でも同様な効果が得られる。さらに、可変容量を含む増
幅器を初段に設けたが、可変容量を含む増幅器を最終段
を除く次段以降に設けても良く、同様な効果が得られ
る。さらに、上記実施の形態における半導体集積回路
は、シリコン基板で構成しても、ＧａＡｓ等のＩＩＩ−
Ｖ族化合物半導体でも良い。さらに、ミキサ回路の一例
としてギルバートセルを用いたが、エクスクルーシプオ
ア等のデジタル回路を用いても良い。
【００２９】
【発明の効果】以上のように、この発明によれば、入力
信号をそれぞれ所定位相だけ位相シフトする複数の位相
制御回路と、複数の位相制御回路の出力信号の互いの位
相差を検出し、その検出した位相差の所望位相差からの
ずれ分に応じた修正信号を生成し、その修正信号を位相
制御回路に帰還出力して、その検出される位相差を所望
位相差に追従させる位相検出回路とを備えるように構成
したので、位相制御回路の複数の出力信号間の位相差を
常に所望位相差に追従させることができ、位相差管理の
自動化に伴って振幅管理の厳密性が緩和される結果、位
相制御回路を単純な構成の増幅器だけで構成することが
でき、これにより大幅にデバイス数を削減することがで
き、チップ面積を小さくすることができると共に、消費
電流の低減を図ることができ、しかも所望位相差は、直
交位相差に限定されないので、外部から随意設定される
任意の所望位相差に応じた出力信号を生成することがで
きる効果がある。
信号をそれぞれ所定位相だけ位相シフトする複数の位相
制御回路と、複数の位相制御回路の出力信号の互いの位
相差を検出し、その検出した位相差の所望位相差からの
ずれ分に応じた修正信号を生成し、その修正信号を位相
制御回路に帰還出力して、その検出される位相差を所望
位相差に追従させる位相検出回路とを備えるように構成
したので、位相制御回路の複数の出力信号間の位相差を
常に所望位相差に追従させることができ、位相差管理の
自動化に伴って振幅管理の厳密性が緩和される結果、位
相制御回路を単純な構成の増幅器だけで構成することが
でき、これにより大幅にデバイス数を削減することがで
き、チップ面積を小さくすることができると共に、消費
電流の低減を図ることができ、しかも所望位相差は、直
交位相差に限定されないので、外部から随意設定される
任意の所望位相差に応じた出力信号を生成することがで
きる効果がある。
【００３０】この発明によれば、位相制御回路は、入力
信号をそれぞれ所定位相だけ位相シフトする第１および
第２の位相シフト回路と、第１の位相シフト回路に並列
接続され、第１の制御端子を有する容量調整用の第１の
可変容量と、第１および第２の位相シフト回路にそれぞ
れ接続された第１および第２の増幅器とを備え、位相検
出回路は、第１および第２の増幅器の出力信号を互いに
乗算するミキサ回路と、所望位相差に応じた基準電圧を
発生する基準電圧発生回路と、基準電圧発生回路から供
給された基準電圧とミキサ回路による乗算結果との差分
に応じた第１の修正信号を生成し、第１の制御端子に帰
還出力するチャージポンプ回路とを備えるように構成し
たので、位相制御回路では、従来の技術に対して、前段
の増幅器である第１および第２の増幅器だけで構成する
ことができ、大幅にデバイス数を削減することができる
ため、チップ面積を小さくすることができると共に、消
費電流の低減を図ることができる。また、直交位相差に
限定されず、任意な所望位相差に応じた出力信号を生成
することができる効果がある。
信号をそれぞれ所定位相だけ位相シフトする第１および
第２の位相シフト回路と、第１の位相シフト回路に並列
接続され、第１の制御端子を有する容量調整用の第１の
可変容量と、第１および第２の位相シフト回路にそれぞ
れ接続された第１および第２の増幅器とを備え、位相検
出回路は、第１および第２の増幅器の出力信号を互いに
乗算するミキサ回路と、所望位相差に応じた基準電圧を
発生する基準電圧発生回路と、基準電圧発生回路から供
給された基準電圧とミキサ回路による乗算結果との差分
に応じた第１の修正信号を生成し、第１の制御端子に帰
還出力するチャージポンプ回路とを備えるように構成し
たので、位相制御回路では、従来の技術に対して、前段
の増幅器である第１および第２の増幅器だけで構成する
ことができ、大幅にデバイス数を削減することができる
ため、チップ面積を小さくすることができると共に、消
費電流の低減を図ることができる。また、直交位相差に
限定されず、任意な所望位相差に応じた出力信号を生成
することができる効果がある。
【００３１】この発明によれば、位相制御回路は、入力
信号をそれぞれ所定位相だけ位相シフトする第１および
第２の位相シフト回路と、第１の位相シフト回路に接続
され、出力部に第１の制御端子を有する容量調整用の第
１の可変容量を接続した第３の増幅器と、第３の増幅器
に接続された第４の増幅器と、第２の位相シフト回路に
接続された第２の増幅器とを備え、位相検出回路は、第
４および第２の増幅器の出力信号を互いに乗算するミキ
サ回路と、所望位相差に応じた基準電圧を発生する基準
電圧発生回路と、基準電圧発生回路から供給された基準
電圧とミキサ回路による乗算結果との差分に応じた第１
の修正信号を生成し、第１の制御端子に帰還出力するチ
ャージポンプ回路とを備えるように構成したので、位相
制御回路では、従来の技術に対して、前段の増幅器であ
る第２から第４の増幅器だけで構成することができ、大
幅にデバイス数を削減することができるため、チップ面
積を小さくすることができると共に、消費電流の低減を
図ることができる。また、直交位相差に限定されず、任
意な所望位相差に応じた出力信号を生成することができ
る。さらに、第３の増幅器内に第１の可変容量を組み込
んだ構成にしたので、請求項２における第１の増幅器お
よび第１の可変容量からなる構成における動作速度に比
べて、第３の増幅器、第１の可変容量および第４の増幅
器からなる構成における動作速度を速くすることがで
き、よって、繰り返しループの時間を短くすることがで
きるため、所望位相差への収束速度を速くすることがで
きる効果がある。
信号をそれぞれ所定位相だけ位相シフトする第１および
第２の位相シフト回路と、第１の位相シフト回路に接続
され、出力部に第１の制御端子を有する容量調整用の第
１の可変容量を接続した第３の増幅器と、第３の増幅器
に接続された第４の増幅器と、第２の位相シフト回路に
接続された第２の増幅器とを備え、位相検出回路は、第
４および第２の増幅器の出力信号を互いに乗算するミキ
サ回路と、所望位相差に応じた基準電圧を発生する基準
電圧発生回路と、基準電圧発生回路から供給された基準
電圧とミキサ回路による乗算結果との差分に応じた第１
の修正信号を生成し、第１の制御端子に帰還出力するチ
ャージポンプ回路とを備えるように構成したので、位相
制御回路では、従来の技術に対して、前段の増幅器であ
る第２から第４の増幅器だけで構成することができ、大
幅にデバイス数を削減することができるため、チップ面
積を小さくすることができると共に、消費電流の低減を
図ることができる。また、直交位相差に限定されず、任
意な所望位相差に応じた出力信号を生成することができ
る。さらに、第３の増幅器内に第１の可変容量を組み込
んだ構成にしたので、請求項２における第１の増幅器お
よび第１の可変容量からなる構成における動作速度に比
べて、第３の増幅器、第１の可変容量および第４の増幅
器からなる構成における動作速度を速くすることがで
き、よって、繰り返しループの時間を短くすることがで
きるため、所望位相差への収束速度を速くすることがで
きる効果がある。
【００３２】この発明によれば、位相制御回路は、入力
信号をそれぞれ所定位相だけ位相シフトする第１および
第２の位相シフト回路と、第１の位相シフト回路に並列
接続され、第１の制御端子を有する容量調整用の第１の
可変容量と、第２の位相シフト回路に並列接続され、第
２の制御端子を有する容量調整用の第２の可変容量と、
第１および第２の位相シフト回路にそれぞれ接続された
第１および第２の増幅器とを備え、位相検出回路は、第
１および第２の増幅器の出力信号を互いに乗算するミキ
サ回路と、所望位相差に応じた基準電圧を発生する基準
電圧発生回路と、基準電圧発生回路から供給された基準
電圧とミキサ回路による乗算結果との差分に応じた互い
に逆極性の第１および第２の修正信号を生成し、第１お
よび第２の制御端子にそれぞれ帰還出力するチャージポ
ンプ回路とを備えるように構成したので、位相制御回路
では、従来の技術に対して、前段の増幅器である第１お
よび第２の増幅器だけで構成することができ、大幅にデ
バイス数を削減することができるため、チップ面積を小
さくすることができると共に、消費電流の低減を図るこ
とができる。また、直交位相差に限定されず、任意な所
望位相差に応じた出力信号を生成することができる。さ
らに、第１および第２の可変容量によって同一目標に向
けて双方向から位相調整することができるため、位相調
整の可変レンジを広げることができ、より大きな位相の
ずれ分に速やかに対応することができる効果がある。
信号をそれぞれ所定位相だけ位相シフトする第１および
第２の位相シフト回路と、第１の位相シフト回路に並列
接続され、第１の制御端子を有する容量調整用の第１の
可変容量と、第２の位相シフト回路に並列接続され、第
２の制御端子を有する容量調整用の第２の可変容量と、
第１および第２の位相シフト回路にそれぞれ接続された
第１および第２の増幅器とを備え、位相検出回路は、第
１および第２の増幅器の出力信号を互いに乗算するミキ
サ回路と、所望位相差に応じた基準電圧を発生する基準
電圧発生回路と、基準電圧発生回路から供給された基準
電圧とミキサ回路による乗算結果との差分に応じた互い
に逆極性の第１および第２の修正信号を生成し、第１お
よび第２の制御端子にそれぞれ帰還出力するチャージポ
ンプ回路とを備えるように構成したので、位相制御回路
では、従来の技術に対して、前段の増幅器である第１お
よび第２の増幅器だけで構成することができ、大幅にデ
バイス数を削減することができるため、チップ面積を小
さくすることができると共に、消費電流の低減を図るこ
とができる。また、直交位相差に限定されず、任意な所
望位相差に応じた出力信号を生成することができる。さ
らに、第１および第２の可変容量によって同一目標に向
けて双方向から位相調整することができるため、位相調
整の可変レンジを広げることができ、より大きな位相の
ずれ分に速やかに対応することができる効果がある。
【００３３】この発明によれば、位相制御回路は、入力
信号をそれぞれ所定位相だけ位相シフトする第１および
第２の位相シフト回路と、第１の位相シフト回路に接続
され、出力部に第１の制御端子を有する容量調整用の第
１の可変容量を接続した第３の増幅器と、第３の増幅器
に接続された第４の増幅器と、第２の位相シフト回路に
接続され、出力部に第２の制御端子を有する容量調整用
の第２の可変容量を接続した第５の増幅器と、第５の増
幅器に接続された第６の増幅器とを備え、位相検出回路
は、第４および第６の増幅器の出力信号を互いに乗算す
るミキサ回路と、所望位相差に応じた基準電圧を発生す
る基準電圧発生回路と、基準電圧発生回路から供給され
た基準電圧とミキサ回路による乗算結果との差分に応じ
た互いに逆極性の第１および第２の修正信号を生成し、
第１および第２の制御端子にそれぞれ帰還出力するチャ
ージポンプ回路とを備えるように構成したので、位相制
御回路では、従来の技術に対して、前段の増幅器である
第３から第６の増幅器だけで構成することができ、大幅
にデバイス数を削減することができるため、チップ面積
を小さくすることができると共に、消費電流の低減を図
ることができる。また、直交位相差に限定されず、任意
な所望位相差に応じた出力信号を生成することができ
る。さらに、第３の増幅器内に第１の可変容量を組み込
み、第５の増幅器内に第２の可変容量を組み込んだ構成
にしたので、請求項４における第１の増幅器および第１
の可変容量や、第２の増幅器および第２の可変容量から
なる構成における動作速度に比べて、第３の増幅器、第
１の可変容量および第４の増幅器や、第５の増幅器、第
２の可変容量および第６の増幅器からなる構成における
動作速度を速くすることができ、よって、繰り返しルー
プの時間を短くすることができるため、所望位相差への
収束速度を速くすることができる。さらに、第１および
第２の可変容量によって同一目標に向けて双方向から位
相調整することができるため、位相調整の可変レンジを
広げることができ、より大きな位相のずれ分に速やかに
対応することができる効果がある。
信号をそれぞれ所定位相だけ位相シフトする第１および
第２の位相シフト回路と、第１の位相シフト回路に接続
され、出力部に第１の制御端子を有する容量調整用の第
１の可変容量を接続した第３の増幅器と、第３の増幅器
に接続された第４の増幅器と、第２の位相シフト回路に
接続され、出力部に第２の制御端子を有する容量調整用
の第２の可変容量を接続した第５の増幅器と、第５の増
幅器に接続された第６の増幅器とを備え、位相検出回路
は、第４および第６の増幅器の出力信号を互いに乗算す
るミキサ回路と、所望位相差に応じた基準電圧を発生す
る基準電圧発生回路と、基準電圧発生回路から供給され
た基準電圧とミキサ回路による乗算結果との差分に応じ
た互いに逆極性の第１および第２の修正信号を生成し、
第１および第２の制御端子にそれぞれ帰還出力するチャ
ージポンプ回路とを備えるように構成したので、位相制
御回路では、従来の技術に対して、前段の増幅器である
第３から第６の増幅器だけで構成することができ、大幅
にデバイス数を削減することができるため、チップ面積
を小さくすることができると共に、消費電流の低減を図
ることができる。また、直交位相差に限定されず、任意
な所望位相差に応じた出力信号を生成することができ
る。さらに、第３の増幅器内に第１の可変容量を組み込
み、第５の増幅器内に第２の可変容量を組み込んだ構成
にしたので、請求項４における第１の増幅器および第１
の可変容量や、第２の増幅器および第２の可変容量から
なる構成における動作速度に比べて、第３の増幅器、第
１の可変容量および第４の増幅器や、第５の増幅器、第
２の可変容量および第６の増幅器からなる構成における
動作速度を速くすることができ、よって、繰り返しルー
プの時間を短くすることができるため、所望位相差への
収束速度を速くすることができる。さらに、第１および
第２の可変容量によって同一目標に向けて双方向から位
相調整することができるため、位相調整の可変レンジを
広げることができ、より大きな位相のずれ分に速やかに
対応することができる効果がある。
【図１】 この発明の実施の形態１による所望の位相差
波形を生成する半導体集積回路を示すブロック図であ
る。
波形を生成する半導体集積回路を示すブロック図であ
る。
【図２】 この発明の実施の形態１による所望の位相差
波形を生成する半導体集積回路を示す回路ブロック図で
ある。
波形を生成する半導体集積回路を示す回路ブロック図で
ある。
【図３】 修正信号Ｖｎ１と出力信号ＯＵＴ１の所望位
相差からのずれ分との関係を示す特性図である。
相差からのずれ分との関係を示す特性図である。
【図４】 この発明の実施の形態１による半導体集積回
路の動作を示す動作推移図である。
路の動作を示す動作推移図である。
【図５】 この発明の実施の形態２による所望の位相差
波形を生成する半導体集積回路を示す回路ブロック図で
ある。
波形を生成する半導体集積回路を示す回路ブロック図で
ある。
【図６】 この発明の実施の形態２による増幅器の詳細
を示す回路図である。
を示す回路図である。
【図７】 この発明の実施の形態３による所望の位相差
波形を生成する半導体集積回路を示す回路ブロック図で
ある。
波形を生成する半導体集積回路を示す回路ブロック図で
ある。
【図８】 この発明の実施の形態４による所望の位相差
波形を生成する半導体集積回路を示す回路ブロック図で
ある。
波形を生成する半導体集積回路を示す回路ブロック図で
ある。
【図９】 従来の直交位相差波形を生成する半導体集積
回路を示す回路ブロック図である。
回路を示す回路ブロック図である。
【図１０】 従来の半導体集積回路における各ノードの
位相を示す説明図である。
位相を示す説明図である。
１１，１２ 位相制御回路、１３ 位相検出回路、２１
ＲＣ移相器（第１の位相シフト回路）、２１ａ，２２
ｂ，４１，４２ 抵抗、２１ｂ，２２ａ コンデンサ、
２２ ＣＲ移相器（第２の位相シフト回路）、２３，４
４，４５ 可変容量（第１の可変容量）、２３ａ，４３
制御端子（第１の制御端子）、２４増幅器（第１の増
幅器）、２５ 増幅器（第２の増幅器）、２６ ミキサ
回路、２７ 基準電圧発生回路、２８，５２ チャージ
ポンプ回路、３１ 増幅器（第３の増幅器）、３２ 増
幅器（第４の増幅器）、４６，４７ ＮｃｈＭＯＳトラ
ンジスタ、４８ 定電流回路、５１ 可変容量（第２の
可変容量）、５１ａ 制御端子（第２の制御端子）、６
１ 増幅器（第５の増幅器）、６２ 増幅器（第６の増
幅器）。
ＲＣ移相器（第１の位相シフト回路）、２１ａ，２２
ｂ，４１，４２ 抵抗、２１ｂ，２２ａ コンデンサ、
２２ ＣＲ移相器（第２の位相シフト回路）、２３，４
４，４５ 可変容量（第１の可変容量）、２３ａ，４３
制御端子（第１の制御端子）、２４増幅器（第１の増
幅器）、２５ 増幅器（第２の増幅器）、２６ ミキサ
回路、２７ 基準電圧発生回路、２８，５２ チャージ
ポンプ回路、３１ 増幅器（第３の増幅器）、３２ 増
幅器（第４の増幅器）、４６，４７ ＮｃｈＭＯＳトラ
ンジスタ、４８ 定電流回路、５１ 可変容量（第２の
可変容量）、５１ａ 制御端子（第２の制御端子）、６
１ 増幅器（第５の増幅器）、６２ 増幅器（第６の増
幅器）。
Claims (5)
- 【請求項１】 入力信号をそれぞれ所定位相だけ位相シ
フトする複数の位相制御回路と、上記複数の位相制御回
路の出力信号の互いの位相差を検出し、その検出した位
相差の所望位相差からのずれ分に応じた修正信号を生成
し、その修正信号を上記位相制御回路に帰還出力して、
その検出される位相差を所望位相差に追従させる位相検
出回路とを備えた半導体集積回路。 - 【請求項２】 位相制御回路は、入力信号をそれぞれ所
定位相だけ位相シフトする第１および第２の位相シフト
回路と、上記第１の位相シフト回路に並列接続され、第
１の制御端子を有する容量調整用の第１の可変容量と、
上記第１および第２の位相シフト回路にそれぞれ接続さ
れた第１および第２の増幅器とを備え、位相検出回路
は、上記第１および第２の増幅器の出力信号を互いに乗
算するミキサ回路と、所望位相差に応じた基準電圧を発
生する基準電圧発生回路と、上記基準電圧発生回路から
供給された基準電圧と上記ミキサ回路による乗算結果と
の差分に応じた第１の修正信号を生成し、上記第１の制
御端子に帰還出力するチャージポンプ回路とを備えたこ
とを特徴とする請求項１記載の半導体集積回路。 - 【請求項３】 位相制御回路は、入力信号をそれぞれ所
定位相だけ位相シフトする第１および第２の位相シフト
回路と、上記第１の位相シフト回路に接続され、出力部
に第１の制御端子を有する容量調整用の第１の可変容量
を接続した第３の増幅器と、上記第３の増幅器に接続さ
れた第４の増幅器と、上記第２の位相シフト回路に接続
された第２の増幅器とを備え、位相検出回路は、上記第
４および第２の増幅器の出力信号を互いに乗算するミキ
サ回路と、所望位相差に応じた基準電圧を発生する基準
電圧発生回路と、上記基準電圧発生回路から供給された
基準電圧と上記ミキサ回路による乗算結果との差分に応
じた第１の修正信号を生成し、上記第１の制御端子に帰
還出力するチャージポンプ回路とを備えたことを特徴と
する請求項１記載の半導体集積回路。 - 【請求項４】 位相制御回路は、入力信号をそれぞれ所
定位相だけ位相シフトする第１および第２の位相シフト
回路と、上記第１の位相シフト回路に並列接続され、第
１の制御端子を有する容量調整用の第１の可変容量と、
上記第２の位相シフト回路に並列接続され、第２の制御
端子を有する容量調整用の第２の可変容量と、上記第１
および第２の位相シフト回路にそれぞれ接続された第１
および第２の増幅器とを備え、位相検出回路は、上記第
１および第２の増幅器の出力信号を互いに乗算するミキ
サ回路と、所望位相差に応じた基準電圧を発生する基準
電圧発生回路と、上記基準電圧発生回路から供給された
基準電圧と上記ミキサ回路による乗算結果との差分に応
じた互いに逆極性の第１および第２の修正信号を生成
し、上記第１および第２の制御端子にそれぞれ帰還出力
するチャージポンプ回路とを備えたことを特徴とする請
求項１記載の半導体集積回路。 - 【請求項５】 位相制御回路は、入力信号をそれぞれ所
定位相だけ位相シフトする第１および第２の位相シフト
回路と、上記第１の位相シフト回路に接続され、出力部
に第１の制御端子を有する容量調整用の第１の可変容量
を接続した第３の増幅器と、上記第３の増幅器に接続さ
れた第４の増幅器と、上記第２の位相シフト回路に接続
され、出力部に第２の制御端子を有する容量調整用の第
２の可変容量を接続した第５の増幅器と、上記第５の増
幅器に接続された第６の増幅器とを備え、位相検出回路
は、上記第４および第６の増幅器の出力信号を互いに乗
算するミキサ回路と、所望位相差に応じた基準電圧を発
生する基準電圧発生回路と、上記基準電圧発生回路から
供給された基準電圧と上記ミキサ回路による乗算結果と
の差分に応じた互いに逆極性の第１および第２の修正信
号を生成し、上記第１および第２の制御端子にそれぞれ
帰還出力するチャージポンプ回路とを備えたことを特徴
とする請求項１記載の半導体集積回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000207146A JP2002026726A (ja) | 2000-07-07 | 2000-07-07 | 半導体集積回路 |
| US09/837,347 US6400200B2 (en) | 2000-07-07 | 2001-04-19 | Semiconductor integrated circuit which generates waveforms which are out of phase with each other |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000207146A JP2002026726A (ja) | 2000-07-07 | 2000-07-07 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002026726A true JP2002026726A (ja) | 2002-01-25 |
Family
ID=18703957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000207146A Pending JP2002026726A (ja) | 2000-07-07 | 2000-07-07 | 半導体集積回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6400200B2 (ja) |
| JP (1) | JP2002026726A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100758952B1 (ko) * | 2004-12-30 | 2007-09-14 | 엘지전자 주식회사 | 공기조화기 |
| JP2010278661A (ja) * | 2009-05-27 | 2010-12-09 | Fujitsu Ltd | パラレル−シリアル変換器 |
| JP2011066821A (ja) * | 2009-09-18 | 2011-03-31 | Fujitsu Ltd | パラレル−シリアル変換器及びパラレルデータ出力器 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10132230C2 (de) * | 2001-06-29 | 2003-08-28 | Infineon Technologies Ag | Verfahren und Vorrichtung zur Erzeugung eines Taktausgangssignales |
| DE10161049C2 (de) * | 2001-12-12 | 2003-10-23 | Infineon Technologies Ag | Integrierte Testschaltung |
| US20050168258A1 (en) * | 2004-02-02 | 2005-08-04 | Andrei Poskatcheev | Method and apparatus for creating variable delay |
| US20050171717A1 (en) * | 2004-02-03 | 2005-08-04 | Andrei Poskatcheev | Method and apparatus for creating variable delay |
| US20060006366A1 (en) * | 2004-07-06 | 2006-01-12 | Vladimir Abramov | Wave length shifting compositions for white emitting diode systems |
| JP4282658B2 (ja) * | 2004-12-09 | 2009-06-24 | エルピーダメモリ株式会社 | 半導体装置 |
| US20060164145A1 (en) * | 2005-01-21 | 2006-07-27 | Andrei Poskatcheev | Method and apparatus for creating variable delay |
| KR20090079656A (ko) * | 2008-01-18 | 2009-07-22 | 삼성전자주식회사 | 결합 잡음을 보상하는 반도체 메모리 장치 및 반도체메모리 시스템 |
| US7825703B2 (en) * | 2008-08-18 | 2010-11-02 | Qualcomm Incorporated | Divide-by-three quadrature frequency divider |
| US8810537B2 (en) * | 2012-02-15 | 2014-08-19 | Apple Inc. | Quadrature demodulation for touch sensitive devices |
| WO2017025116A1 (en) * | 2015-08-07 | 2017-02-16 | Huawei Technologies Co., Ltd. | Analog beamforming devices |
| US10444785B2 (en) * | 2018-03-15 | 2019-10-15 | Samsung Display Co., Ltd. | Compact and accurate quadrature clock generation circuits |
| US10951202B2 (en) * | 2018-07-20 | 2021-03-16 | Futurewei Technologies, Inc. | Method and apparatus for RC/CR phase error calibration of measurement receiver |
| US11271710B1 (en) * | 2020-11-30 | 2022-03-08 | Renesas Electronics Corporation | Wideband quadrature phase generation using tunable polyphase filter |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5448772A (en) * | 1994-08-29 | 1995-09-05 | Motorola, Inc. | Stacked double balanced mixer circuit |
| US6194929B1 (en) * | 1997-06-25 | 2001-02-27 | Sun Microsystems, Inc. | Delay locking using multiple control signals |
| US6052011A (en) * | 1997-11-10 | 2000-04-18 | Tritech Microelectronics, Ltd. | Fractional period delay circuit |
| US6259295B1 (en) * | 1999-06-28 | 2001-07-10 | Agere Systems Guardian Corp. | Variable phase shifting clock generator |
-
2000
- 2000-07-07 JP JP2000207146A patent/JP2002026726A/ja active Pending
-
2001
- 2001-04-19 US US09/837,347 patent/US6400200B2/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100758952B1 (ko) * | 2004-12-30 | 2007-09-14 | 엘지전자 주식회사 | 공기조화기 |
| JP2010278661A (ja) * | 2009-05-27 | 2010-12-09 | Fujitsu Ltd | パラレル−シリアル変換器 |
| JP2011066821A (ja) * | 2009-09-18 | 2011-03-31 | Fujitsu Ltd | パラレル−シリアル変換器及びパラレルデータ出力器 |
| US8169347B2 (en) | 2009-09-18 | 2012-05-01 | Fujitsu Limited | Parallel-to-serial converter and parallel data output device |
Also Published As
| Publication number | Publication date |
|---|---|
| US6400200B2 (en) | 2002-06-04 |
| US20020003444A1 (en) | 2002-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002026726A (ja) | 半導体集積回路 | |
| CN102270964A (zh) | 倍频器 | |
| US11245401B2 (en) | Apparatus and methods for high frequency clock generation | |
| JP3098464B2 (ja) | ９０度移相回路 | |
| US5896053A (en) | Single ended to differential converter and 50% duty cycle signal generator and method | |
| US6417712B1 (en) | Phase shifter using sine and cosine weighting functions | |
| JP5346079B2 (ja) | 受動ミキサ電力検出方法及び装置 | |
| JP2006086857A (ja) | 移相装置 | |
| KR100382864B1 (ko) | 개선된 90°이상기 | |
| CN102119484A (zh) | 功率放大装置及使用了该装置的发送装置和通信装置 | |
| JP6401902B2 (ja) | 直交回路網及び直交信号生成方法 | |
| US7397316B2 (en) | Ring oscillator for calibrating phase error and phase-error calibration method therefor | |
| Kibaroglu et al. | An X-band 6-bit active phase shifter | |
| JPH0818397A (ja) | ９０度移相器 | |
| JP5834577B2 (ja) | 直交信号生成回路、直交信号生成回路の調整方法、及び無線通信装置 | |
| US8937507B2 (en) | Self oscillating modulator | |
| US7936194B2 (en) | Dual-reference delay-locked loop (DLL) | |
| CN101227172B (zh) | 一种模拟d类放大器 | |
| WO2019058419A1 (ja) | 局部発振器 | |
| JP2006270882A (ja) | 高周波増幅回路 | |
| US20070075805A1 (en) | Phase shift circuit and phase correcting method | |
| JP2003179444A (ja) | 電圧制御電力増幅器 | |
| US5389886A (en) | Quadrature signals frequency doubler | |
| US10659059B2 (en) | Multi-phase clock generation circuit | |
| RU2419195C1 (ru) | Каскодный усилитель с парафазным выходом |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060123 |