CN102305912B - 数据可压缩的低功耗集成电路测试装置及其方法 - Google Patents

数据可压缩的低功耗集成电路测试装置及其方法 Download PDF

Info

Publication number
CN102305912B
CN102305912B CN201110217099.7A CN201110217099A CN102305912B CN 102305912 B CN102305912 B CN 102305912B CN 201110217099 A CN201110217099 A CN 201110217099A CN 102305912 B CN102305912 B CN 102305912B
Authority
CN
China
Prior art keywords
output
scanning
test
vector
scan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110217099.7A
Other languages
English (en)
Other versions
CN102305912A (zh
Inventor
向东
陈振
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Original Assignee
Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University filed Critical Tsinghua University
Priority to CN201110217099.7A priority Critical patent/CN102305912B/zh
Publication of CN102305912A publication Critical patent/CN102305912A/zh
Priority to PCT/CN2012/077512 priority patent/WO2013016989A1/en
Application granted granted Critical
Publication of CN102305912B publication Critical patent/CN102305912B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318544—Scanning methods, algorithms and patterns
    • G01R31/318547—Data generators or compressors

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种数据可压缩的低功耗集成电路测试装置及其方法，所述装置包括：扫描森林、异或门网络、输出选择电路、第一控制寄存器和第二控制寄存器；其中，所述扫描森林，包括多个扫描输入端和多个相互连接的扫描触发器组，所述扫描输入端连接第一个扫描触发器组中的所有扫描触发器，各扫描触发器组中的所有扫描触发器连接上一扫描触发器组中扫描触发器的输出端；所述异或门网络中的每个异或门的输入端与扫描森林的最后一组扫描触发器组中的扫描触发器输出端相连；所述输出选择电路连接异或门网络；本发明能够减少电路中结点的跳变，降低功耗，同时能够实现测试响应数据的压缩。

Description

数据可压缩的低功耗集成电路测试装置及其方法
技术领域
本发明涉及数字集成电路测试技术领域，尤其涉及一种数据可压缩的低功耗集成电路测试装置及其方法。
背景技术
在数字电路测试领域，很多低功耗测试方法和数据压缩方法被提出，但是大部分的低功耗测试方法不能用来压缩测试数据，并且大部分的数据压缩方法也不能用来降低功耗。
能够同时降低功耗和压缩数据的方法主要有：
(1)对测试向量的未知位(X位)赋值来降低功耗并同时压缩数据，这样的方法只能在数据压缩和降低功耗中寻找一个折中。如果功耗降低的多，数据压缩效果就不明显，反之，如果数据压缩比较显著，功耗降低就不明显。
(2)利用线性解码电路对数据进行压缩，同时利用时钟屏蔽的方法降低功耗。这种方法虽然可以很好的降低功耗，但是测试数据压缩的效果会受到削弱。
发明内容
(一)要解决的技术问题
本发明要解决的技术问题是：提供一种数据可压缩的低功耗集成电路测试装置及其方法，其能够减少电路中结点的跳变，降低功耗，同时能够实现测试响应数据的压缩。
(二)技术方案
为解决上述问题，本发明提供了一种数据可压缩的低功耗集成电路测试装置，包括：扫描森林、异或门网络、输出选择电路、第一控制寄存器和第二控制寄存器；其中，
所述扫描森林，包括多个扫描输入端和多个相互连接的扫描触发器组，所述扫描输入端连接第一个扫描触发器组中的所有扫描触发器，各扫描触发器组中的所有扫描触发器连接上一扫描触发器组中扫描触发器的输出端，所述多个扫描输入端对应多个扫描树，所述扫描树中的每个扫描触发器，与前一个扫描触发器的输出端连接，形成扫描链；
所述异或门网络中的每个异或门的输入端与所述扫描森林的最后一组扫描触发器组中的扫描触发器输出端相连；
所述输出选择电路连接所述异或门网络，用于选择每个时钟周期内需要观测的测试响应；
所述第一控制寄存器，用于控制时钟屏蔽信号；
所述第二控制寄存器，用于对所述输出选择电路进行控制。
根据扫描触发器是否在被测电路的组合逻辑部分有共同后继和前驱单元的原则进行分组，形成多个扫描触发器组。
优选地，所述第一控制寄存器包括多个寄存器单元，每个时钟周期里，其中一个单元的值为1，其余单元的值为0。例如：第一个周期，第一个单元值为1，其它单元为0。第二个周期第二个单元值为1，其余单元为0。以此类推。
优选地，所述第二控制寄存器包括多个寄存器单元，每个时钟周期里，需要被观测的扫描树对应单元的值为1，其余单元的值为0。
优选地，所述输出选择电路包括与门和或门。
优选地，两个扫描链连接同一个异或门。两个扫描链a1，a2，...，an与b1，b2，...，bn如果满足(a1，b1)，(a2，b2)，...，(an，bn)这些扫描触发器对的任何一对在被测电路的组合逻辑部分没有共同的前驱，则两个扫描链a1，a2，...，an与b1，b2，...，bn可以被连接至同一个异或门。
一种利用前述装置对集成电路进行测试的方法，包括以下步骤：
A：利用选择压缩方法对每一个测试向量进行编码；
B：生成和每一个测试向量对应的测试响应选择向量；
C：对每一个测试向量进行低功耗测试。
优选地，所述步骤A进一步包括：
A1：将所述测试向量分为长度等于n的段，对每一个子向量段用c＝[log2(n+1)+2]位编码，其中2位是控制位，其余log2(n+1)位是数据位；n为扫描树的个数，为自然数；
其中，将所述测试向量分为长度小于n的段时，先把将所述测试向量分为长度等于n的段，最后一段长度可能小于n，对长度不足n的一段，将其长度补为n(随意用0或者1)。c为自然数。
A2：统计每一子向量段中所含0的个数a和1的个数b；
A3：若a＝1，使控制位为01，数据位表示0的位置；若a＝0，使控制位为01，数据位为log2(n+1)个1；
若b＝1，使控制位为00，数据位表示1的位置；若b＝0，使控制位为00，数据位为log2(n+1)个1；
若a＞1且b＞1，将所述测试向量被分得的长度为n的段分为长度小于c的段，每一段用c+2位表示，使控制位为11，数据位为对应的长度小于c的段的值。
优选地，所述步骤B进一步包括：
B1：对于测试向量能够检测到的每一个故障f，模拟找出故障能够传播到的输出集合list(f)＝(O1，...，Om)；
B2：对于每一个输出，找出它能够观测到的故障列表observe(Oi)＝{f1，...，ft}；
B3：对输出集合和故障集合进行初始化，使输出集合为所有能观测到故障的输出，故障集合为所有能被检测到的故障；
B4：从所述输出集合中选出能够观测最多故障的输出，从所述故障集合中删除该输出所观测到的故障，同时从输出集合中删除该输出；
B5：重复步骤B4，直至故障集合为空；
B6：将第二控制寄存器中与从输出集合删除的输出对应的单元置为1，生成测试响应选择向量。
优选地，所述步骤C进一步包括：
C1：对编码后的测试向量进行解码；
C2：将解码得到的测试向量输入n个扫描树中；
C3：i＝1；
C4：第i个扫描树捕获测试响应；
C5：根据测试响应选择向量移出每个扫描树的需要观测的测试响应，同时重新移入第i个扫描树对应的测试向量；
C6：i增加1，如果i＜＝n，重复C4和C5。其中，i为自然数。
(三)有益效果
本发明通过在同一周期内仅使电路中部分扫描单元捕获测试响应，从而减少了电路中结点的跳变；同时，本发明根据同一故障可以在多个观测点被观测到，选择最少的观测点来观测所有故障，采用选择性输出方法实现了测试响应的压缩。
附图说明
图1为本发明实施例中所述集成电路测试装置的结构示意图；
图2为本发明实施例中所述对集成电路进行测试的方法流程图；
图3为本发明中实施例中所述扫描森林中扫描树的结构示意图。
具体实施方式
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
如图1所示，本发明所述的数据可压缩的低功耗集成电路测试装置，包括：扫描森林、异或门网络、输出选择电路、第一控制寄存器和第二控制寄存器；其中，
所述扫描森林，包括多个扫描输入端和多个相互连接的扫描触发器组，所述扫描输入端连接第一个扫描触发器组中的所有扫描触发器，各扫描触发器组中的所有扫描触发器连接上一扫描触发器组中扫描触发器的输出端，所述多个扫描输入端对应多个扫描树，所述扫描树中的每个扫描触发器，与前一个扫描触发器的输出端连接，形成扫描链；
根据扫描触发器是否在被测电路的组合逻辑部分有共同后继和前驱单元的原则进行分组，形成多个扫描触发器组。
所述异或门网络中的每个异或门的输入端与所述扫描森林的最后一组扫描触发器组中的扫描触发器输出端相连；对电路的每个触发器加上一个二选一的多路转接器，构成一个扫描单元，既是一个扫描触发器。多路转接器的二个输入分别连接电路组合部分的输出和前一个触发器的输出。这样所有的扫描单元可以连接成一条链的形状，成为扫描链。两个扫描链a1，a2，...，an与b1，b2，...，bn如果满足(a1，b1)，(a2，b2)，...，(an，bn)这些扫描触发器对的任何一对在被测电路的组合逻辑部分没有共同的前驱，则两个扫描链a1，a2，...，an与b1，b2，...，bn可以被连接至同一个异或门。
所述输出选择电路连接所述异或门网络，用于选择每个时钟周期内需要观测的测试响应；所述输出选择电路包括与门和或门。
所述第一控制寄存器，用于控制时钟屏蔽信号；所述第一控制寄存器包括多个寄存器单元，每个时钟周期里，其中一个单元的值为1，其余单元的值为0。例如：第一个周期，第一个单元值为1，其它单元为0。第二个周期第二个单元值为1，其余单元为0。以此类推。
所述第二控制寄存器，用于对所述输出选择电路进行控制。所述第二控制寄存器包括多个寄存器单元，每个时钟周期里，需要被观测的扫描树对应单元的值为1，其余单元的值为0。
扫描树的构成：设电路有n个扫描输入端，构造出的扫描触发器组有g个。若g≤n，则从n个扫描输入端中任选出g个，每一个扫描输入端连接一个扫描触发器组的全部扫描触发器，扫描森林的构造即完成。若g＞n，则任选n个组分别连接到每一个扫描输入端上，每个扫描输入端只连接一个扫描触发器组的全部扫描触发器。这样构造出扫描森林的第一层。再从剩下的(g-n)个扫描触发器组中选择出n个扫描触发器组，将每个组中的每个扫描触发器一对一的同第一层的某个组中的扫描触发器的输出端连接，从而构造出扫描森林的第二层。如图3，某个扫描输入端SIi连接某个扫描触发器组的全部扫描触发器F1，1，F1，2，......，F1，f，接着把下一个扫描触发器组中的全部扫描触发器F2，1，F2，2，......，F2，f依次逐个连接到上一组的扫描触发器F1，1，F1，2，......，F1，f的输出端。重复上述过程，直到所有的扫描触发器组中的扫描触发器都连接到其他的扫描触发器组中的扫描触发器的输出端。在图3中，扫描森林由n条扫描树TC1，...，TCi，...，TCn组成。
如图2所示，本发明所述利用前述装置对集成电路进行测试的方法，包括以下步骤：
A：利用选择压缩方法对每一个测试向量进行编码；
本步骤进一步包括以下步骤：
A1：将所述测试向量分为长度等于n的段，对每一个子向量段用c＝[log2(n+1)+2]位编码，其中2位是控制位，其余log2(n+1)位是数据位；n为扫描树的个数，为自然数；
A2：统计每一子向量段中所含0的个数a和1的个数b；
A3：若a＝1，使控制位为01，数据位表示0的位置；若a＝0，使控制位为01，数据位为log2(n+1)个1；
若b＝1，使控制位为00，数据位表示1的位置；若b＝0，使控制位为00，数据位为log2(n+1)个1；
若a＞1且b＞1，将所述测试向量被分得的长度为n的段分为长度小于c的段，每一段用c+2位表示，使控制位为11，数据位为对应的长度小于c的段的值。
B：生成和每一个测试向量对应的测试响应选择向量；
本步骤进一步包括以下步骤：
B1：对于测试向量能够检测到的每一个故障f，模拟找出故障能够传播到的输出集合list(f)＝(O1，...，Om)；
B2：对于每一个输出，找出它能够观测到的故障列表observe(Oi)＝{f1，...，ft}；
B3：对输出集合和故障集合进行初始化，使输出集合为所有能观测到故障的输出，故障集合为所有能被检测到的故障；
B4：从所述输出集合中选出能够观测最多故障的输出，从所述故障集合中删除该输出所观测到的故障，同时从输出集合中删除该输出；
B5：重复步骤B4，直至故障集合为空；
B6：将第二控制寄存器中与从输出集合删除的输出对应的单元置为1，生成测试响应选择向量。
C：对每一个测试向量进行低功耗测试。
本步骤进一步包括以下步骤：
C1：对编码后的测试向量进行解码；
C2：将解码得到的测试向量输入n个扫描树中；
C3：i＝1；
C4：第i个扫描树捕获测试响应；
C5：根据测试响应选择向量移出每个扫描树的需要观测的测试响应，同时重新移入第i个扫描树对应的测试向量；
C6：i增加1，如果i＜＝n，重复C4和C5。其中，i为自然数。
本发明涉及集成电路的可测性设计，可测性设计是指为了方便测试，在电路设计的过程中，进行一些功能之外为了方便测试而进行的设计。在测试的时候，这部分电路更容易被控制和观测，用来降低测试成本。
本发明涉及一种在芯片封装以后对芯片质量进行检测的装置及方法。由于芯片封装以后对芯片的内部电路无法直接访问，因此对芯片的测试采用的方法为在芯片的输入端置入测试向量，并在芯片输出端收集测试响应。将实际所得测试响应与无故障电路所应得测试响应进行比较，从而判断芯片电路有无故障。
测试向量：测试向量是指通过芯片输入端置入内部电路的一组逻辑值。测试向量中可以含有确定位和不确定位，比如测试向量“10xxxx”中的‘1’和‘0’表示确定位，‘x’表示不确定位。
测试向量编码：测试向量中含有0、1和x三种状态。可以用较少的信息来表示向量的状态。比如向量是00000000，可以用一个数字8和状态0来表示该向量。
测试向量解码：根据编码理论，设计解码电路使编码后的向量还原为原始向量的过程。
故障模型是为研究问题的需要，将实际芯片中的物理缺陷抽象为逻辑故障模型。常用的故障模型有单固定型故障和延迟故障。单固定型故障所描述的物理缺陷是，电路中某一条信号线的输出值固定为逻辑1或0，分别记为s-a-1和s-a-0。延迟故障所描述的物理缺陷是，电路某个节点的信号值的跳变沿某条路径进行传播到输出，该延迟超过了给定限制，在输出端观测到错误的值。
测试响应捕获：电路组合逻辑的输出通过时钟信号进入触发器的过程。
测试功耗：电路的功耗是由于电路中结点在相邻时钟周期内跳变引起的。本发明的目的是在测试过程中实现低功耗，使电路的相邻周期里的跳变减少。
组合后继：在电路结构中，组合门的输出信号线是该组合门的输入信号线的组合后继。组合后继的关系可以迭代。
组合前驱：在电路结构中，组合门的输入信号线是该组合门的输出信号线的组合前驱。组合前驱的关系可以迭代。
共同组合前驱：与共同组合后继相同。
采用了本发明的实验：实验平台为Dell precision 690工作站。表1中给出了将本发明应用到ISCAS89和IWLS2005电路的实验结果，表中FFs表示触发器的个数，FC表示故障覆盖率，vec1表示动态压缩前的测试向量数，vec2表示动态压缩后的测试向量数，TA表示测试时间与单扫描链降低的比例，TA1表示测试时间比多扫描链降低的比例，AP表示平均功耗，PP表示峰值功耗，CP表示捕获功耗，reg表示控制寄存器1的长度，group表示根据扫描森林原则分成的组数，size表示每个group的大小，SI表示扫描输入的个数。
由表1中可以看出，采用本发明中所述的装置及方法，将很大程度地降低捕获功耗和移入移出功耗。
表2中，“no SE”表示没有使用压缩方案的扫描森林方法。表中bits表示向量位数，area表示面积开销。R1表示扫描森林的向量位数与原始向量位数的比例，R4表示本方法的向量位数与原始向量位数的比例，TRR表示扫描森林的测试响应位数与原始测试响应位数的比例，TRR1表示本方法的测试响应位数与原始向量测试响应位数的比例。采用本发明可以非常有效地减低测试数据量。
表1
  circuit   FFs   FC   vec1   vec2   TA   TA1   AP   PP   CP   reg   group   size   SI
  s9234   228   93.27   380   166   84.12   -305.11   88.24   82.37   82.38   6   90   3   16
  s13207   669   98.37   340   243   92.72   -310.74   91.29   89.34   86.59   8   186   4   32
  s15850   597   96.58   395   132   93.31   -103.15   89.79   84.54   82.45   6   101   6   16
  s35932   1728   89.82   45   27   99.05   -10.42   93.78   90.32   91.75   10   11   158   1
  s38417   1636   99.50   749   188   98.41   42.69   91.89   85.60   85.62   6   84   20   16
  s38584   1452   96.96   664   196   98.12   22.35   91.75   84.45   84.77   6   96   16   16
  b17   1415   94.10   3254   577   90.18   -309.05   92.76   90.34   90.82   10   309   5   32
  b18   3320   99.36   4256   726   94.35   -104.73   93.28   92.49   92.39   10   370   10   32
  b19   6642   98.37   18750   3287   97.77   13.33   92.88   90.84   91.52   10   250   28   32
  wb_conmax   770   95.87   834   350   93.66   -239.46   90.27   91.54   92.04   8   180 5   32
  usb_funct   1746   99.31   1161   430   97.56   3.63   95.53   91.85   91.84   8   105   17   16
  DMA   2192   94.02   1721   414   96.12   -106.73   90.77   91.35   91.01   8   274   8   32
  pci_bridge32   3360   99.83   1055   380   98.01   12.20   91.08   93.49   92.47   8   159   22   32
  des_perf   8808   100   420   195   99.15   95.39   97.23   90.38   90.47   8   27   327   16
  ethernet   10544   99.01   7054   1768   97.22   -307.15   88.11   96.31   93.75   10   2109   5   64
  vga_lcd   17079   99.06   8901   2007   99.45   58.44   90.08   96.35   93.39   8   427   40   32
表2
Figure BDA0000079900940000101
以上实施方式仅用于说明本发明，而并非对本发明的限制，有关技术领域的普通技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本发明的范畴，本发明的专利保护范围应由权利要求限定。

Claims (2)

1.一种利用数据可压缩的低功耗集成电路测试装置对集成电路进行测试的方法，其特征在于，包括以下步骤：
A：利用选择压缩方法对每一个测试向量进行编码；
B：生成和每一个测试向量对应的测试响应选择向量；
C：对每一个测试向量进行低功耗测试；
所述步骤B进一步包括：
B1：对于测试向量能够检测到的每一个故障f，模拟找出故障能够传播到的输出集合list（f）=（O1,...,Om）；
B2：对于每一个输出，找出它能够观测到的故障列表observe（Oi）={f1，...,ft}；
B3：对输出集合和故障集合进行初始化，使输出集合为所有能观测到故障的输出，故障集合为所有能被检测到的故障；
B4：从所述输出集合中选出能够观测最多故障的输出，从所述故障集合中删除该输出所观测到的故障，同时从输出集合中删除该输出；
B5：重复步骤B4，直至故障集合为空；
B6：将第二控制寄存器中与从输出集合删除的输出对应的单元置为1，生成测试响应选择向量；
所述步骤A进一步包括：
A1：将所述测试向量分为长度等于n的段，对每一个子向量段用c=[log2（n+1）+2]位编码，其中2位是控制位，其余log2（n+1）位是数据位；
A2：统计每一子向量段中所含0的个数a和1的个数b；
A3：若a=1，使控制位为01，数据位表示0的位置；若a=0，使控制位为01，数据位为log2（n+1）个1；
若b=1，使控制位为00，数据位表示1的位置；若b=0，使控制位为00，数据位为log2（n+1）个1；
若a>1且b>1，将所述测试向量被分得的长度为n的段分为长度小于c的段，每一段用c+2位表示，使控制位为11，数据位为对应的长度小于c的段的值；
所述数据可压缩的低功耗集成电路测试装置，包括：扫描森林、异或门网络、输出选择电路、第一控制寄存器和第二控制寄存器；其中，
所述扫描森林，包括多个扫描输入端和多个相互连接的扫描触发器组，所述扫描输入端连接第一个扫描触发器组中的所有扫描触发器，各扫描触发器组中的所有扫描触发器连接上一扫描触发器组中扫描触发器的输出端，所述多个扫描输入端对应多个扫描树，所述扫描树中的每个扫描触发器，与前一个扫描触发器的输出端连接，形成扫描链；
所述异或门网络中的每个异或门的输入端与所述扫描森林的最后一组扫描触发器组中的扫描触发器输出端相连；
所述输出选择电路连接所述异或门网络，用于选择每个时钟周期内需要观测的测试响应；
所述第一控制寄存器，用于控制时钟屏蔽信号；
所述第二控制寄存器，用于对所述输出选择电路进行控制；
所述第一控制寄存器包括多个寄存器单元，每个时钟周期里，其中一个单元的值为1，其余单元的值为0；
所述第二控制寄存器包括多个寄存器单元，每个时钟周期里，需要被观测的扫描树对应单元的值为1，其余单元的值为0；
所述输出选择电路包括与门和或门；
两个扫描链连接同一个异或门。
2.如权利要求1所述的对集成电路进行测试的方法，其特征在于，所述步骤C进一步包括：
C1：对编码后的测试向量进行解码；
C2：将解码得到的测试向量输入n个扫描树中；
C3:i=1；
C4：第i个扫描树捕获测试响应；
C5：根据测试响应选择向量移出每个扫描树的需要观测的测试响应，同时重新移入第i个扫描树对应的测试向量；
C6：i增加1，如果i<=n，重复C4和C5。
CN201110217099.7A 2011-07-29 2011-07-29 数据可压缩的低功耗集成电路测试装置及其方法 Active CN102305912B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201110217099.7A CN102305912B (zh) 2011-07-29 2011-07-29 数据可压缩的低功耗集成电路测试装置及其方法
PCT/CN2012/077512 WO2013016989A1 (en) 2011-07-29 2012-06-26 Test stimuli compression and test response compaction in low-power scan testing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110217099.7A CN102305912B (zh) 2011-07-29 2011-07-29 数据可压缩的低功耗集成电路测试装置及其方法

Publications (2)

Publication Number Publication Date
CN102305912A CN102305912A (zh) 2012-01-04
CN102305912B true CN102305912B (zh) 2014-06-04

Family

ID=45379788

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110217099.7A Active CN102305912B (zh) 2011-07-29 2011-07-29 数据可压缩的低功耗集成电路测试装置及其方法

Country Status (2)

Country Link
CN (1) CN102305912B (zh)
WO (1) WO2013016989A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102305912B (zh) * 2011-07-29 2014-06-04 清华大学 数据可压缩的低功耗集成电路测试装置及其方法
CN102654561B (zh) * 2012-04-17 2014-06-11 清华大学 基于三维芯片的扫描测试方法
CN102879731B (zh) * 2012-09-26 2015-10-28 清华大学 一种数字集成电路的测试方法
CN104950241B (zh) * 2014-03-31 2017-10-24 联发科技（新加坡）私人有限公司 集成电路及在集成电路中建立扫描测试架构的方法
CN104122497B (zh) * 2014-08-11 2016-09-21 中国科学院自动化研究所 集成电路内建自测试所需测试向量的生成电路及方法
CN105988080A (zh) * 2015-03-03 2016-10-05 联发科技（新加坡）私人有限公司 建立扫描测试架构的方法和集成电路与电子装置
CN106771958B (zh) 2015-11-19 2020-11-03 恩智浦美国有限公司 具有低功率扫描***的集成电路
CN107783030B (zh) 2016-08-29 2021-04-23 恩智浦美国有限公司 具有低功率扫描***的集成电路
CN106546907B (zh) * 2016-10-27 2019-06-21 清华大学 一种低功耗扫描自测试电路以及自测试方法
CN106646203B (zh) * 2016-12-16 2019-03-05 北京航空航天大学 防止利用扫描链攻击集成电路芯片的动态混淆扫描链结构
CN108226743B (zh) * 2016-12-22 2020-04-24 深圳市中兴微电子技术有限公司 一种测试向量的生成方法及装置
CN108847849B (zh) * 2018-07-25 2021-06-01 北京隆普智能科技有限公司 一种基本编解码单元以及编解码器
CN109143039B (zh) * 2018-10-09 2020-06-16 清华大学 单固定型故障低功耗测试方法
CN109581206B (zh) * 2018-12-19 2020-12-11 天津大学 基于部分扫描的集成电路故障注入攻击模拟方法
CN109581207B (zh) * 2018-12-19 2020-12-11 天津大学 用于故障注入攻击硬件仿真的低成本电路状态控制方法
US11175338B2 (en) 2019-12-31 2021-11-16 Alibaba Group Holding Limited System and method for compacting test data in many-core processors
CN114325294B (zh) * 2020-09-30 2024-04-02 龙芯中科技术股份有限公司 测试方法和装置
WO2022087928A1 (zh) * 2020-10-28 2022-05-05 华为技术有限公司 解压缩电路的生成方法和装置
CN115623658A (zh) * 2021-07-13 2023-01-17 华为技术有限公司 电路板、电子设备和制造电路板的方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1440069A (zh) * 2002-02-22 2003-09-03 清华大学 具有扫描设计可测试性性能的非扫描设计测试点结构
CN1182577C (zh) * 2002-11-08 2004-12-29 清华大学 降低非扫描可测试性设计管脚开销的方法
CN1277181C (zh) * 2003-06-25 2006-09-27 中国科学院计算技术研究所 一种单输出无反馈时序测试响应压缩电路
JP4187728B2 (ja) * 2005-04-06 2008-11-26 株式会社半導体理工学研究センター テスト構成の半導体集積回路およびそのテスト方法
US7328386B2 (en) * 2005-05-18 2008-02-05 Lsi Logic Corporation Methods for using checksums in X-tolerant test response compaction in scan-based testing of integrated circuits
US7882409B2 (en) * 2007-09-21 2011-02-01 Synopsys, Inc. Method and apparatus for synthesis of augmented multimode compactors
CN101762782B (zh) * 2010-01-13 2012-11-14 詹文法 ***芯片外建自测试数据的压缩方法及专用解码单元
CN102305912B (zh) * 2011-07-29 2014-06-04 清华大学 数据可压缩的低功耗集成电路测试装置及其方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
" Low-Power Scan Testing for Test Data Compression Using a Routing-Driven Scan Architecture";Dong Xiang et al.;《IEEE TRANSACTIONS ON COMPUTER-AIDED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS》;20090731;第28卷(第7期);1101-1105 *
"Scan chain configuration based X-filling for low power and high quality testing";Z. Chen et al.;《IET Comput. Digit. Tech.》;20101231;第4卷(第1期);1-13 *
Dong Xiang et al.." Low-Power Scan Testing for Test Data Compression Using a Routing-Driven Scan Architecture".《IEEE TRANSACTIONS ON COMPUTER-AIDED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS》.2009,第28卷(第7期),1101-1105.
Z. Chen et al.."Scan chain configuration based X-filling for low power and high quality testing".《IET Comput. Digit. Tech.》.2010,第4卷(第1期),1-13.

Also Published As

Publication number Publication date
CN102305912A (zh) 2012-01-04
WO2013016989A1 (en) 2013-02-07

Similar Documents

Publication Publication Date Title
CN102305912B (zh) 数据可压缩的低功耗集成电路测试装置及其方法
CN100557454C (zh) 一种大规模集成电路测试数据与测试功耗协同优化的方法
CN106253913B (zh) 极化码的块编码器及其编码方法
CN107632590B (zh) 一种基于优先级的底事件排序方法
CN101807926B (zh) 低功耗soc测试数据压缩编码方法
CN105260952B (zh) 基于马尔科夫链蒙特卡洛方法的光伏电站可靠性评估方法
CN103136386B (zh) Fpga芯片布线方法
CN105956302B (zh) 一种可配置的抗辐射芯片前端网表自动生成方法
CN105631768B (zh) 一种快速获取环形配电网中辐射状拓扑结构的编码方法
CN104063593B (zh) 一种板级电路测试性指标计算方法
CN102288903A (zh) 一种fpga内连线资源的测试结构及方法
CN103647272B (zh) 适用于连锁故障的交直流电网静态等值方法
CN106649790A (zh) 一种多层链接分离的skiplist构造方法及***
CN104331569A (zh) 基于关键节点选择和蚁群优化算法的大规模集成电路小时延故障测试通路选择方法
CN108776626A (zh) 一种数字信号存储及解码方法及其***
CN105137321B (zh) 一种基于分组测试向量之间的近似兼容性压缩方法
CN109033603B (zh) 基于源流路径链的智能变电站二次***仿真方法
US9910454B2 (en) Synchronizer with a timing closure enhancement
CN104484546A (zh) 一种电网规划项目自动潮流校核文件的生成方法
CN104581734A (zh) 一种网络社区划分方法及装置
Jueping et al. OPNEC-Sim: an efficient simulation tool for network-on-Chip communication and energy performance analysis
CN106875026A (zh) 一种电力市场环境下中长期输电网拓展规划的混合性规划方法
Yuan et al. A power efficient BIST TPG method on don’t care bit based 2-D adjusting and hamming distance based 2-D reordering
CN102436525B (zh) 一种集成电路设计过程中多节点并行自动修复保持时间违例的方法
CN107832920A (zh) 海上风电场集群输电网可靠性评估方法和***

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant