CN114325294B - 测试方法和装置 - Google Patents
测试方法和装置 Download PDFInfo
- Publication number
- CN114325294B CN114325294B CN202011066469.7A CN202011066469A CN114325294B CN 114325294 B CN114325294 B CN 114325294B CN 202011066469 A CN202011066469 A CN 202011066469A CN 114325294 B CN114325294 B CN 114325294B
- Authority
- CN
- China
- Prior art keywords
- test
- test vector
- port information
- scanning
- target
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000010998 test method Methods 0.000 title claims description 11
- 238000012360 testing method Methods 0.000 claims abstract description 473
- 239000013598 vector Substances 0.000 claims abstract description 327
- 230000006835 compression Effects 0.000 claims abstract description 55
- 238000007906 compression Methods 0.000 claims abstract description 55
- 238000000034 method Methods 0.000 claims abstract description 35
- 238000006243 chemical reaction Methods 0.000 claims description 32
- 230000006870 function Effects 0.000 claims description 31
- 238000012545 processing Methods 0.000 claims description 18
- 238000012986 modification Methods 0.000 claims description 11
- 230000004048 modification Effects 0.000 claims description 11
- 238000000605 extraction Methods 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 6
- 238000013461 design Methods 0.000 description 5
- 238000005259 measurement Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 102100028029 SCL-interrupting locus protein Human genes 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000802 evaporation-induced self-assembly Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
本发明实施例提供一种测试方法和装置，应用于对目标芯片的测试中，方法包括：获取测试所述目标芯片所需的测试向量；其中，所述测试向量的数量为至少一个；分别从每个所述测试向量的测试端口信息中提取扫描端口信息；根据预设压缩倍数，分别对所述每个测试向量的扫描端口信息进行压缩和格式转换，得到每个测试向量对应的目标测试向量；采用所述目标测试向量对所述目标芯片进行测试。本发明实施例通过在测试向量的端口信息中提取出到扫描端口信息并对扫描端口信息部分进行压缩，降低了测试向量的测试深度，减小了测试向量在ATE中的存储空间，从而降低了测试成本。
Description
技术领域
本发明实施例涉及集成电路技术领域，尤其涉及一种测试方法和装置。
背景技术
随着集成电路设计在纳米领域的不断发展，芯片性能越来越强大。但是纳米级故障数目的增加以及芯片的时钟越来越快，使得可测性设计(Design For Testability，DFT)越来越复杂。而DFT已经成为设计超大规模集成(Very Large Scale Integration，VLSI)电路中的最重要一环。测试VLSI电路数字部分最主要的DFT技术包括扫描设计技术和逻辑内建自测试的方法，其中扫描测试技术应用最广泛。
相关技术中，芯片的测试方法为：通过自动测试向量生成(Automatic TestPattern Generation，ATPG)工具产生针对芯片中各种故障模型的测试向量，将测试向量转换成自动测试设备(Automatic Test Equipment，ATE)所需要的特定格式的测试向量，由ATE将特定格式的测试向量输入芯片的被测模块，将被测模块的输出结果与预期存储的结果进行比较，从而判断芯片的被测模块是否合格。
然而，ATPG产生的测试向量都是通过转换工具直接转换成ATE所需要的特定格式的向量，使得测试向量占用ATE的存储空间大，从而导致芯片的测试成本高。
发明内容
本发明实施例提供一种测试方法和装置，以解决现有技术中直接通过转换工具对测试向量进行转换导致的测量向量占用深度大、芯片测量成本的问题。
本发明实施例的第一方面提供一种测试方法，应用于对目标芯片的测试中，包括：
获取测试所述目标芯片所需的测试向量；其中，所述测试向量的数量为至少一个；
分别从每个所述测试向量的测试端口信息中提取扫描端口信息；
根据预设压缩倍数，分别对所述每个测试向量的扫描端口信息进行压缩和格式转换，得到每个测试向量对应的目标测试向量；
采用所述目标测试向量对所述目标芯片进行测试。
可选的，所述得到目标测试向量之前，所述方法还包括：
分别从所述每个测试向量的端口信息中提取非扫描端口信息；其中，所述非扫描端口信息和所述扫描端口信息不同；
对所述非扫描端口信息进行格式转换，或者，对所述非扫描端口信息进行压缩和格式转换。
可选的，任意一所述测试向量中包括逻辑功能的输入输出状态的描述信息；分别从每个所述测试向量的测试端口信息中提取扫描端口信息和非扫描端口信息的方法，包括：
针对任意一测试向量，根据该测试向量的描述信息，从该测试向量的端口信息中提取扫描端口信息和非扫描端口信息。
可选的，所述采用所述目标测试向量对所述目标芯片进行测试，包括：
将所述目标测试向量输入所述目标芯片，得到输出结果；
将所述输出结果与预期结果进行比较，获取比较结果；
根据所述比较结果，判断所述目标芯片是否合格。
可选的，分别从每个所述测试向量的测试端口信息中提取扫描端口信息之前，所述方法还包括：
根据功能描述符，分别对每个测试向量进行拆分，获取每个测试向量配置部分和测试端口信息；
分别对每一个测试向量的配置部分进行修改；
根据预设压缩倍数，分别对所述每个测试向量的扫描端口信息进行压缩和格式转换，得到每个测试向量对应的目标测试向量，包括：
针对任意一测试向量，将该测试向量修改后的配置部分，以及该测试向量压缩和格式转换后的扫描端口信息进行重构后，得到该测试向量对应的目标测试向量。
本发明实施例的第二方面提供一种测试装置，应用于对目标芯片的测试中，包括：
获取模块，用于获取测试所述目标芯片所需的测试向量；其中，所述测试向量的数量为至少一个；
提取模块，用于分别从每个所述测试向量的测试端口信息中提取扫描端口信息；
处理模块，用于根据预设压缩倍数，分别对所述每个测试向量的扫描端口信息进行压缩和格式转换，得到每个测试向量对应的目标测试向量；
测试模块，用于采用所述目标测试向量对所述目标芯片进行测试。
可选的，所述提取模块还用于：在得到目标测试向量之前，分别从所述每个测试向量的端口信息中提取非扫描端口信息；其中，所述非扫描端口信息和所述扫描端口信息不同；
所述处理模块具体用于对所述非扫描端口信息进行格式转换，或者，对所述非扫描端口信息进行压缩和格式转换。
可选的，任意一所述测试向量中包括逻辑功能的输入输出状态的描述信息；所述提取模块具体用于：
针对任意一测试向量，根据该测试向量的描述信息，从该测试向量的端口信息中提取扫描端口信息和非扫描端口信息。
可选的，所述测试模块具体用于：
将所述目标测试向量输入所述目标芯片，得到输出结果；
将所述输出结果与预期结果进行比较，获取比较结果；
根据所述比较结果，判断所述目标芯片是否合格。
可选的，所述获取模块还用于：
在分别从每个所述测试向量的测试端口信息中提取扫描端口信息之前，根据功能描述符，分别对每个测试向量进行拆分，获取每个测试向量配置部分和测试端口信息；
分别对每一个测试向量的配置部分进行修改；
所述处理模块还用于：
针对任意一测试向量，将该测试向量修改后的配置部分，以及该测试向量压缩和格式转换后的扫描端口信息进行重构后，得到该测试向量对应的目标测试向量。
本发明实施例提供一种测试方法和装置，通过获取测试所述目标芯片所需的测试向量；其中，所述测试向量的数量为至少一个；然后分别从每个所述测试向量的测试端口信息中提取扫描端口信息；根据预设压缩倍数，分别对所述每个测试向量的扫描端口信息进行压缩和格式转换，得到每个测试向量对应的目标测试向量；最后采用所述目标测试向量对所述目标芯片进行测试。由于从测试向量的测试端口信息中提取出了扫描端口信息，且扫描端口信息占用整个测试向量空间的大部分，因此，对扫描端口部分进行压缩，降低了测试向量的测试深度，减小了测试向量在ATE中占用的存储空间，从而降低了测试成本。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本发明一示例性实施例示出的测试方法的应用场景图；
图2是本发明一示例性实施例示出的测试方法的流程示意图；
图3是本发明另一示例性实施例示出的测试方法的流程示意图；
图3-1为本申请一实施例提供的一种测试向量拆分示意图；
图4是本发明一示例性实施例示出的测试装置的结构示意图；
图5是本发明一示例性实施例示出的测试设备的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例例如能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、***、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
相关技术中，芯片的测试方法为，ATPG工具主要是通过扫描测试设计产生测试向量，扫描测试主要是对集成电路中的标准单元进行测试，其主要包括移位阶段和捕获阶段；在移位阶段，ATE通过扫描端口将测试向量输入到扫描单元，然后根据测试向量进行初始化，即通过扫描链的移入移出将芯片内部的触发器设置成预设的初始状态，扫描单元进行移位得到每一拍的测试值；在捕获阶段，将测试值捕获到触发器上，得到测试值对应的输出值。
然而，ATPG工具产生的测试向量都是通过转换工具直接转换成ATE所需要的特定格式的向量，虽然扫描测试大大提高了故障覆盖率，但是测试向量占用ATE的存储空间大，从而导致芯片的测试成本高。
针对此缺陷，本发明的技术方案主要在于：根据测试向量的结构，将测试向量的测试端口信息分成扫描端口信息和非扫描端口信息，由于在移位阶段是通过扫描端口进行配置和观测，非扫描端口保持不变，且移位阶段占据一个测试向量绝大多数的测试时间，整个测试向量中主要是扫描端口信息占用空间大，因此将测试向量中包含的扫描端口信息和非扫描端口信息划分开，对扫描端口信息进行压缩，能够大大减少测试向量的存储空间。
图1是本发明一示例性实施例示出的集成电路芯片的测试方法的应用场景图。
如图1所示，本实施例提供的集成电路芯片的测试方法的应用场景的基本架构主要包括：ATPG工具101，转换工具102，ATE 103，以及芯片104；其中，ATPG工具101用于产生测试芯片所需的各种故障模型的测试向量；转换工具102用于将测试向量转换成ATE103所需的特定格式的向量；ATE103用于根据特定格式的向量对芯片进行扫描测试，以判断该芯片是否合格。
图2是本发明一示例性实施例示出的集成电路芯片的测试方法的流程示意图；结合图1所示的基本架构图，本发明实施例所采用的测试方法主要涉及图1中的转换工具102和ATE103对测试向量就进行处理的阶段。
如图2所示，本实施例提供的方法主要包括以下步骤。
S201，获取测试所述目标芯片所需的测试向量。
具体的，测试目标芯片所需的测试向量可由DFT产生，DFT产生测试向量的方式主要分为两大类，即通过自动测试向量生成ATPG工具产生测试向量和通过存储器内建自测试MBIST工具产生测试向量；其中，通过ATPG工具产生的测试向量占用空间大，通过MBIST工具产生的测试向量占用空间小。
可选地，本步骤在具体实施时，主要针对生成的测试向量占用空间大的测试向量生成工具，即获取的测试向量是通过ATPG工具产生的测试向量。
本发明实施例中，获取的测试目标芯片所需的测试向量的数量为至少一个；通常，测试向量的数量为多个。
S202，分别从每个所述测试向量的测试端口信息中提取扫描端口信息。
具体的，测试向量的构成一般分为两大部分，即配置部分和测试端口信息部分，其中，配置部分是指用于确定故障类型的信息，其测试频率不同，测试端口信息部分主要是对所设计的逻辑功能的输入输出状态的描述信息。在具体应用中，测试端口信息部分可以用pattern0-n表示，该pattern0-n是指根据故障类型产生的测试模式扫描链信息，n表示具体的扫描链的个数，为正整数。以下均使用pattern0-n部分表示测试端口信息部分为例，介绍测量向量的处理流程；即测试端口信息部分可以包含表示n个扫描链的信息。
针对同一个测试问题，可以利用多个测试向量进行测试来验证，而该多个测试向量中任意两个测试向量的pattern0-n部分相同；并且，不同的测量向量所对应的测试频率不同，可以通过测试向量中的配置部分来表征不同的测试频率。
多核芯片的测试过程是分模块测试，对不同模块的不同测试问题进行测试时使用的测试端口不同。具体的，针对任意一测试向量，该任意一测试向量中所有的测试端口不会同时使用；比如，多核芯片主要包含检测模块、计算模块、执行模块以及供电模块等多个功能模块，在对该多核芯片进行测试时，针对不同模块可能出现的问题，生成对应的测试向量，每一个测试向量包含多个测试端口，不同测试端口对应的功能是不一样的，由于针对每个模块可能出现的一种问题进行测试时，不会覆盖整个模块的全功能，因此在使用每一个测试向量对一个测试问题进行测试时，仅会主要使用每个测试向量的一部分测试端口。因此，可以根据扫描测试过程中的端口使用情况对测试向量进行端口拆分。
具体的，扫描测试分为两个阶段，第一阶段是移位阶段，通过扫描链的移入移出将芯片内部的触发器设置成预设的初始状态；第二阶段是捕获阶段，将需要观测的值捕获到触发器上。测试向量的测试端口信息由两个部分组成，即扫描测试输入输出端口部分(简称为扫描端口)和非扫描测试输入输出端口部分(简称为非扫描端口)。其中，扫描测试输入输出端口部分是指在扫描测试的移位阶段，将扫描链移入移出芯片所使用的端口，非扫描测试端口信息指的是在扫描测试的捕获阶段，将需要观测的值捕获到触发器上所使用的端口。由于在一个测试向量测试过程中，移位阶段是通过扫描端口进行配置和观测，移位阶段占据绝大多数测试时间，因此，在一个测试向量中，主要使用的端口是扫描端口，扫描端口占大部分存储空间，因此，可以将测试向量的测试端口信息拆分成扫描端口信息和非扫描端口信息。扫描端口信息用于表征扫描端口的相关参数；非扫描端口信息用于表征非扫描端口的相关参数。
S203，根据预设压缩倍数，分别对所述每个测试向量的扫描端口信息进行压缩和格式转换，得到每个测试向量对应的目标测试向量。
其中，预设压缩倍数可以根据测试芯片的自动测试设备ATE的时间帧数量进行确定。比如，一般的ATE包含8个时间帧，如果任意一测试向量的扫描端口信息需要4个时间帧，那么扫描端口信息最大可压缩为原来的二分之一，即压缩倍数最大为2倍。
具体的，针对任意一测试向量，由于该测试向量的扫描端口信息占整个测试向量的大部分空间，因此，可以对测试向量的扫描端口按照预设的压缩倍数进行压缩和格式转换，从而能够大大减少测试向量占用的存储空间。其中，格式转换是指将测试向量转换成ATE可以直接使用的格式。可选地，针对目标芯片的所有测试向量，可以采用同样的预设压缩倍数对所有测试向量的扫描端口信息进行压缩；或者，针对目标芯片的所有测试向量，根据每个测试向量的具体情况，使用不同的预设压缩倍数分别对各自的测试向量的扫描端口信息进行压缩。
示例性的，CPUIP_TF为测试向量，该CPUIP_TF测试向量的扫描端口信息占该CPUIP_TF测试向量所占空间的98％，非扫描端口信息占该CPUIP_TF测试向量所占空间的2％，若预设压缩倍数为2倍对扫描端口信息进行压缩，可以使该CPUIP_TF测试向量压缩为原来的51％，压缩后的CPUIP_TF测试向量占用空间减少了49％。
S204，采用所述目标测试向量对所述目标芯片进行测试。
具体的，将所述目标测试向量输入所述目标芯片，得到输出结果；将所述输出结果与预期结果进行比较，以判断所述目标芯片是否合格。其中，上述目标测试向量包含至少一个上述经过压缩和格式转换处理后的测试向量。
本实施例中，通过将测试向量中的扫描端口信息和非扫描端口信息进行提取划分，对扫描端口信息进行压缩，从而大大降低了整个测试向量的测试深度，减少了测试向量占用空间，进而降低了芯片测试的成本。
图3是本发明另一示例性实施例示出的集成电路芯片的测试方法的流程示意图，本实施例在图2所示实施例的基础上，对集成电路芯片的测试方法进一步详细描述。
如图3所述，本实施例提供的方法主要包括以下步骤。
S301，DFT产生测试向量。
具体的，对芯片进行测试时，通过DFT产生测试向量的方式主要分为两大类，即通过自动测试向量生成ATPG工具产生测试向量和通过存储器内建自测试MBIST工具产生测试向量；其中，通过ATPG工具产生的测试向量占用空间大，通过MBIST工具产生的测试向量占用空间小。
本实施例中，主要考虑通过ATPG工具产生的测试向量，由于目前多核芯片的测试方法主要是分模块测试，因此ATPG工具产生的测试向量按照所测试的故障类型主要包括SA、TF、BF以及PD等几种测试向量，其中占用空间大的测试向量主要是TF和PD两种。
示例性的，以四核芯片为例进行说明，CPU共有四个核分别是CPUIP0、CPUIP1、CPUIP2、CPUIP3，对应每个核产生的向量包含PD、TF、SA(compress和internal)三种测试向量。如表1所示，为了便于描述，表1中仅列出了四个核分别对应的PD和TF这两种测试向量，由表1可知，CPU的TF测试向量占用空间是25.964M。
需要说明的是，本实施例中测试的芯片为多核芯片；对于多核芯片中的同构核，存储一个目标核对应的多个测试向量的信息；其中，目标核为同构核中的任意一个核，同构核是指芯片的处理器核的结构相同、触发器管脚相同；对于具有同构核的多核芯片来说，由于同构核的处理器核的结构相同、触发器管脚相同，因此同构核对应相同测试问题的测试向量是相同的；针对同构核在存储时，只需要从同构核中任选一个处理器核，仅存储选取的任意一个处理器核的测试向量即可，从而进一步减少了测试向量占用的空间。
表1
| Pattern_name(CPUIP模块) | Mem_Used | unit(M) |
| XX_CPUIP0_PD_Internal_Pass1 | 546480 | 0.52116394 |
| XX_CPUIP2_PD_Internal_Pass1 | 546480 | 0.52116394 |
| XX_CPUIP1_PD_Internal_Pass1 | 546480 | 0.52116394 |
| XX_CPUIP3_PD_Internal_Pass1 | 546480 | 0.52116394 |
| XX_CPUIP0_TF_Compress_Pass1 | 6259992 | 5.969993591 |
| XX_CPUIP2_TF_Compress_Pass1 | 6259992 | 5.969993591 |
| XX_CPUIP1_TF_Compress_Pass1 | 6259992 | 5.969993591 |
| XX_CPUIP3_TF_Compress_Pass1 | 6259992 | 5.969993591 |
其中，表1中的第一列为各测试向量中pattern 0-n部分的名称，第二列为各测试向量中pattern 0-n部分占用内存大小，第三列为各测试向量中pattern 0-n部分单位向量占用空间大小。
S302，分别对每个测试向量的测试端口信息进行划分，获取每个测试向量的扫描端口信息和非扫描端口信息。
具体的，每个测试向量中包括逻辑功能的输入输出状态的描述信息(以下简称描述信息)；针对上述所有测试向量中的任意一测试向量(以下称为测试向量A)，根据该测试向量A中包含的上述描述信息，对所述测试向量的测试端口信息进行划分，获取该测试向量A的扫描端口信息和非扫描端口信息。
在一个实施例中，所有测试向量均按照测试向量A的方式获取扫描端口信息和非扫描端口信息：测试向量A中的每个端口信息都对应有描述信息，在使用测试向量A对芯片中的某个模块进行扫描测试时，在移位阶段使用哪些端口进行扫描链的移入移出，在捕获阶段使用哪些端口将观测值捕获到触发器中，都是根据测试向量A中包含的描述信息进行分配的；比如，测试向量A中的第一端口对应的描述信息中包含“设置触发器状态”，说明该第一端口是在移位阶段将扫描链移入移出检测模块所使用的端口，则将第一端口划分成扫描端口；若测试向量A中的第二端口对应的功能描述中包含“捕获观测值”的描述信息，说明第二端口是在捕获阶段将观测值捕获至检测模块中的触发器所使用的端口，则将第二端口划分成非扫描端口。
进一步的，在步骤302之前，还可以分别根据功能描述符对每个测试向量进行划分，即分别将测试向量划分为两大部分，配置部分和测试端口信息(Pattern 0-n)，其中测试端口信息主要是对所设计的逻辑功能的输入输出状态的描述，由于多核芯片的测试过程是分模块测试，也就是说测试向量所有的端口不会同时使用，因此可以根据情况进行端口拆分。测试向量的测试端口信息由两个部分组成，即扫描测试输入输出端口部分(简称为扫描端口信息)和非扫描测试输入输出端口部分(简称为非扫描端口信息)。具体的，图3-1为本申请一实施例提供的一种测试向量拆分示意图，由图3-1可知，测试向量被拆分为配置部分及pattern 0-n部分，对pattern0-n部分拆分为扫描端口信息和非扫描端口信息。
其中，上述功能描述符用于标识任意一测试向量中各个参数对应的功能。示例性的，针对任意一测试向量均对应两种功能描述符，分别是功能描述符A和功能描述符B，功能描述符A表示配置部分，且功能描述符B表示pattern0-n部分；该测试向量包含参数1、参数2、参数3、参数4和参数5，参数1对应的功能描述符是A，参数1和参数2对应的功能描述符均是A，参数3、参数4和参数5对应的功能描述符均是B；由此可见，参数1和参数2均属于配置部分，参数3至参数5均属于pattern部分。此处仅为示例性情况，实际应用中任意一测试向量中包含的参数数量将大于上述示例中情况。
一些实施例中，还可以将测试向量的测试端口信息按照主要使用端口信息和非主要使用端口信息进行拆分。
本实施例中，为了最大程度减少向量占用空间，通常把测试向量的测试端口信息拆分成扫描端口信息和非扫描端口信息。
S303，根据预设压缩倍数，分别对所述每个测试向量的扫描端口信息进行压缩和格式转换，以及对非扫描端口信息进行格式转换或者压缩后进行格式转换，得到每个测试向量对应的目标测试向量。
其中，预设压缩倍数可以根据测试芯片的自动测试设备的时间沿数量进行确定，比如可以设置成2倍、3倍，或者，4倍等。
具体的，由于测试向量的扫描端口占整个测试向量的大部分空间，因此，可以对测试向量的扫描端口进行压缩，从而能够大大减少测试向量占用的存储空间。由于非扫描端口占用的空间很小，因此可以不对非扫描端口进行压缩直接对其进行格式转换。
可选地，对测试向量的扫描端口(SCAN PORT)信息和非扫描端口(NOSCAN PORT)信息用管脚列表(pinlist)进行定义，比如：Scan_Port＝’…’；NOScan_Port＝’…’。
可以理解的是，针对任意一测试向量A，由于测试向量A中每个端口的描述信息都是逻辑功能描述信息，相关人员是根据其功能描述信息划分的是扫描端口信息和非扫描端口信息，在获取所有扫描端口信息或非扫描端口信息对其进行压缩和格式转换时，也需要根据每个端口的功能描述信息去获取，但是，每个端口的功能描述信息均不相同，在对扫描端口进行压缩和格式转换时，针对每一个扫描端口都需要定义一段压缩和格式转换代码。本步骤中，通过管脚列表对扫描端口和非扫描端口进行定义，便于在对上述扫描端口信息和非扫描端口信息进行压缩和格式转换时，直接通过扫描端口信息和非扫描端口信息各自对应的管脚列表定义分别设置压缩和格式转换参数。通过扫描端口信息和非扫描端口信息的管脚列表定义可以快速获取到所有的扫描端口信息和非扫描端口信息，节省时间提高效率。
可选的，参阅图3-1所示，对pattern 0-n部分进行压缩处理，包括：对pattern 0-n部分中的扫描端口信息进行第一压缩处理，对pattern 0-n部分中的非扫描端口信息进行第二压缩处理，其中，第二压缩处理所采用的压缩倍数大于第一压缩处理所采用的压缩倍数。本实施例将测试向量的pattern 0-n部分分为扫描端口信息和非扫描端口信息，对测试结果影响小的非扫描部分进行倍数较大的压缩，对扫描部分进行倍数较小的压缩，进一步提高了测试结果的准确性，节省了测试向量占用的空间。
进一步的，分别对每一个测试向量的配置部分进行修改；针对任意一测试向量，将该测试向量修改后的配置部分，以及该测试向量压缩和格式转换后的扫描端口信息进行重构后，得到该测试向量对应的目标测试向量。其中，上述对测试向量配置部分的修改是指对配置文件的修改，例如，对处理器核的标识进行修改，将0号处理器核修改为2号处理器核。
可选的，针对任意一测试向量，将该测试向量修改后的配置部分，以及该测试向量压缩和格式转换后的扫描端口信息进行重构包括：针对任意一测试向量，将该测试向量修改后的配置部分以及压缩和格式转换后的扫描端口信息采用预设方式进行拼接，合成更新该测试向量。
示例性的，假设任意一测试向量A包含n个扫描端口(分别记为A1、A2…An)信息，m个非扫描端口(分别记为B1、B2…Bm)信息，在对各个端口进行压缩和格式转换时，需要定义如下信息：
"A1_Port""A1_Port_PT,Sync,1,2"；
…
"An_Port""An_Port_PT,Sync,1,2"；
"B1_Port""B1_Port,Sync,1,1"；
…
"Bm_Port""Bm_Port,Sync,1,1"。
本步骤中，对测试向量A的扫描端口(SCAN PORT)信息和非扫描端口(NOSCANPORT)信息用管脚列表(pinlist)进行定义后，将预设压缩倍数设置成2倍，将测试向量A的扫描端口信息进行压缩和格式转换，非扫描端口信息直接进行转换，可以通过如下形式实现：
"Scan_Port""Scan_Port_PT,Sync,1,2"；
"NOScan_Port""NOScan_Port,Sync,1,1"。
其中，“Sync，1，2”中的2表示压缩倍数为2倍，“Sync，1，2”表示将扫描端口信息压缩成原来的二分之一。“Sync,1,1”表示非扫描端口信息的压缩倍数为1倍，即不压缩。
在一个可能的实施例中，不仅可以压缩扫描端口信息，还可以对非扫描端口信息进行压缩，压缩倍数可以根据实际情况进行确定。
需要说明的是，由于DFT产生的测试向量的格式主要包括四种：STIL，VCD，EVCD，WGL。但是四种格式的测试向量都不能直接在ATE机台进行使用，需要将测试向量转换成机台所需要的特定格式的向量才能进行使用。
S304，将所述目标测试向量输入所述目标芯片中的待测试单元，得到输出结果。
S305，将所述输出结果与预期结果进行比较，以判断所述目标芯片中的待测试单元是否合格。
本实施例中，通过将测试向量的端口部分中的扫描端口和非扫描端口划分开，对扫描端口进行压缩，从而大大降低了整个测试向量的测试深度，减少了测试向量占用空间，进而降低了芯片测试的成本。
图4是本发明一示例性实施例示出的测试装置的结构示意图。
如图4所示，本实施例提供的装置包括：获取模块401，提取模块402，处理模块403和测试模块404；其中，获取模块401，用于获取测试所述目标芯片所需的测试向量；其中，所述测试向量的数量为至少一个；提取模块402，用于分别从每个所述测试向量的测试端口信息中提取扫描端口信息；处理模块403，用于根据预设压缩倍数，分别对所述每个测试向量的扫描端口信息进行压缩和格式转换，得到每个测试向量对应的目标测试向量；测试模块404，用于采用所述目标测试向量对所述目标芯片进行测试。
进一步的，所述提取模块还用于：在得到目标测试向量之前，分别从所述每个测试向量的端口信息中提取非扫描端口信息；其中，所述非扫描端口信息和所述扫描端口信息不同；
所述处理模块具体用于对所述非扫描端口信息进行格式转换，或者，对所述非扫描端口信息进行压缩和格式转换。
进一步的，任意一所述测试向量中包括逻辑功能的输入输出状态的描述信息；所述提取模块具体用于：
针对任意一测试向量，根据该测试向量的描述信息，从该测试向量的端口信息中提取扫描端口信息和非扫描端口信息。
进一步的，所述测试模块具体用于：
将所述目标测试向量输入所述目标芯片，得到输出结果；
将所述输出结果与预期结果进行比较，获取比较结果；
根据所述比较结果，判断所述目标芯片是否合格。
进一步的，所述获取模块还用于：
在分别从每个所述测试向量的测试端口信息中提取扫描端口信息之前，根据功能描述符，分别对每个测试向量进行拆分，获取每个测试向量配置部分和测试端口信息；
分别对每一个测试向量的配置部分进行修改；
所述处理模块还用于：
针对任意一测试向量，将该测试向量修改后的配置部分，以及该测试向量压缩和格式转换后的扫描端口信息进行重构后，得到该测试向量对应的目标测试向量。
本实施例中各个模块的详细功能描述请参考有关该方法的实施例中的描述，此处不做详细阐述说明。
图5为本发明实施例提供的测试设备的硬件结构示意图。如图5所示，本实施例提供的测试设备500包括：至少一个处理器501和存储器502。其中，处理器501、存储器502通过总线503连接。
在具体实现过程中，至少一个处理器501执行所述存储器502存储的计算机执行指令，使得至少一个处理器501执行上述方法实施例中的测试方法。
处理器501的具体实现过程可参见上述方法实施例，其实现原理和技术效果类似，本实施例此处不再赘述。
在上述的图5所示的实施例中，应理解，处理器可以是中央处理单元(英文：Central Processing Unit，简称：CPU)，还可以是其他通用处理器、数字信号处理器(英文：Digital Signal Processor，简称：DSP)、专用集成电路(英文：Application SpecificIntegrated Circuit，简称：ASIC)等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。结合发明所公开的方法的步骤可以直接体现为硬件处理器执行完成，或者用处理器中的硬件及软件模块组合执行完成。
存储器可能包含高速RAM存储器，也可能还包括非易失性存储NVM，例如至少一个磁盘存储器。
总线可以是工业标准体系结构(Industry Standard Architecture，ISA)总线、外部设备互连(Peripheral Component Interconnect，PCI)总线或扩展工业标准体系结构(Extended Industry Standard Architecture，EISA)总线等。总线可以分为地址总线、数据总线、控制总线等。为便于表示，本申请附图中的总线并不限定仅有一根总线或一种类型的总线。
本申请的另一实施例提供一种计算机可读存储介质，所述计算机可读存储介质中存储有计算机执行指令，当处理器执行所述计算机执行指令时，实现上述方法实施例中的测试方法。
上述的计算机可读存储介质，上述可读存储介质可以是由任何类型的易失性或非易失性存储设备或者它们的组合实现，如静态随机存取存储器(SRAM)，电可擦除可编程只读存储器(EEPROM)，可擦除可编程只读存储器(EPROM)，可编程只读存储器(PROM)，只读存储器(ROM)，磁存储器，快闪存储器，磁盘或光盘。可读存储介质可以是通用或专用计算机能够存取的任何可用介质。
一种示例性的可读存储介质耦合至处理器，从而使处理器能够从该可读存储介质读取信息，且可向该可读存储介质写入信息。当然，可读存储介质也可以是处理器的组成部分。处理器和可读存储介质可以位于专用集成电路(Application Specific IntegratedCircuits，简称：ASIC)中。当然，处理器和可读存储介质也可以作为分立组件存在于设备中。
本领域普通技术人员可以理解：实现上述各方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成。前述的程序可以存储于一计算机可读取存储介质中。该程序在执行时，执行包括上述各方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (10)
1.一种测试方法，应用于对目标芯片的测试中，其特征在于，包括：
获取测试所述目标芯片所需的测试向量；其中，所述测试向量的数量为至少一个；
分别从每个所述测试向量的测试端口信息中提取扫描端口信息，所述扫描端口信息占用的整个测试向量空间的部分大于非扫描端口信息占用的整个测试向量空间的部分；
根据预设压缩倍数，分别对每个所述测试向量的扫描端口信息进行压缩和格式转换，得到每个所述测试向量对应的目标测试向量；
采用所述目标测试向量对所述目标芯片进行测试；
其中，在对扫描端口进行压缩和格式转换时，通过管脚列表对扫描端口和非扫描端口进行定义，以分别设置压缩和格式转换参数；对所述扫描端口进行压缩处理所采用的压缩倍数大于对所述非扫描端口进行压缩处理所采用的压缩倍数，压缩倍数和压缩程度呈正比。
2.根据权利要求1所述的方法，其特征在于，所述得到每个所述测试向量对应的目标测试向量之前，所述方法还包括：
分别从每个所述测试向量的端口信息中提取非扫描端口信息；其中，所述非扫描端口信息和所述扫描端口信息不同；
对所述非扫描端口信息进行格式转换，或者，对所述非扫描端口信息进行压缩和格式转换。
3.根据权利要求1所述的方法，其特征在于，任意一所述测试向量中包括逻辑功能的输入输出状态的描述信息；分别从每个所述测试向量的测试端口信息中提取扫描端口信息和非扫描端口信息的方法，包括：
针对任意一测试向量，根据该测试向量的所述描述信息，从该测试向量的端口信息中提取扫描端口信息和非扫描端口信息。
4.根据权利要求1-3任一项所述的方法，其特征在于，所述采用所述目标测试向量对所述目标芯片进行测试，包括：
将所述目标测试向量输入所述目标芯片，得到输出结果；
将所述输出结果与预期结果进行比较，获取比较结果；
根据所述比较结果，判断所述目标芯片是否合格。
5.根据权利要求1-4任一项所述的方法，其特征在于，所述分别从每个所述测试向量的测试端口信息中提取扫描端口信息之前，所述方法还包括：
根据功能描述符，分别对每个所述测试向量进行拆分，获取每个所述测试向量配置部分和测试端口信息；
分别对每个所述测试向量的配置部分进行修改；
根据预设压缩倍数，分别对每个所述测试向量的扫描端口信息进行压缩和格式转换，得到每个所述测试向量对应的目标测试向量，包括：
针对任意一测试向量，将该测试向量修改后的配置部分，以及该测试向量压缩和格式转换后的扫描端口信息进行重构后，得到该测试向量对应的目标测试向量。
6.一种测试装置，应用于对目标芯片的测试中，其特征在于，包括：
获取模块，用于获取测试所述目标芯片所需的测试向量；其中，所述测试向量的数量为至少一个；
提取模块，用于分别从每个所述测试向量的测试端口信息中提取扫描端口信息，所述扫描端口信息占用的整个测试向量空间的部分大于非扫描端口信息占用的整个测试向量空间的部分；
处理模块，用于根据预设压缩倍数，分别对每个所述测试向量的扫描端口信息进行压缩和格式转换，得到每个所述测试向量对应的目标测试向量；
测试模块，用于采用所述目标测试向量对所述目标芯片进行测试；
其中，在对扫描端口进行压缩和格式转换时，通过管脚列表对扫描端口和非扫描端口进行定义，以分别设置压缩和格式转换参数；对所述扫描端口进行压缩处理所采用的压缩倍数大于对所述非扫描端口进行压缩处理所采用的压缩倍数，压缩倍数和压缩程度呈正比。
7.根据权利要求6所述的测试装置，其特征在于，所述提取模块还用于：所述得到每个所述测试向量对应的目标测试向量之前，分别从每个所述测试向量的端口信息中提取非扫描端口信息；其中，所述非扫描端口信息和所述扫描端口信息不同；
所述处理模块具体用于对所述非扫描端口信息进行格式转换，或者，对所述非扫描端口信息进行压缩和格式转换。
8.根据权利要求6所述的测试装置，其特征在于，任意一所述测试向量中包括逻辑功能的输入输出状态的描述信息；所述提取模块具体用于：
针对任意一测试向量，根据该测试向量的所述描述信息，从该测试向量的端口信息中提取扫描端口信息和非扫描端口信息。
9.根据权利要求6-8任一项所述的测试装置，其特征在于，所述测试模块具体用于：
将所述目标测试向量输入所述目标芯片，得到输出结果；
将所述输出结果与预期结果进行比较，获取比较结果；
根据所述比较结果，判断所述目标芯片是否合格。
10.根据权利要求6-9任一项所述的测试装置，其特征在于，所述获取模块还用于：
所述分别从每个所述测试向量的测试端口信息中提取扫描端口信息之前，根据功能描述符，分别对每个所述测试向量进行拆分，获取每个所述测试向量配置部分和测试端口信息；
分别对每个所述测试向量的配置部分进行修改；
所述处理模块还用于：
针对任意一测试向量，将该测试向量修改后的配置部分，以及该测试向量压缩和格式转换后的扫描端口信息进行重构后，得到该测试向量对应的目标测试向量。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011066469.7A CN114325294B (zh) | 2020-09-30 | 2020-09-30 | 测试方法和装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011066469.7A CN114325294B (zh) | 2020-09-30 | 2020-09-30 | 测试方法和装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114325294A CN114325294A (zh) | 2022-04-12 |
| CN114325294B true CN114325294B (zh) | 2024-04-02 |
Family
ID=81032599
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011066469.7A Active CN114325294B (zh) | 2020-09-30 | 2020-09-30 | 测试方法和装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114325294B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101158706A (zh) * | 2007-11-16 | 2008-04-09 | 哈尔滨工业大学 | 一种大规模集成电路测试数据与测试功耗协同优化的方法 |
| WO2013016989A1 (en) * | 2011-07-29 | 2013-02-07 | Tsinghua University | Test stimuli compression and test response compaction in low-power scan testing |
| CN110687437A (zh) * | 2019-09-03 | 2020-01-14 | 天津大学 | 一种扫描测试压缩的优化方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7673204B2 (en) * | 2007-07-05 | 2010-03-02 | International Business Machines Corporation | Method using non-linear compression to generate a set of test vectors for use in scan testing an integrated circuit |
| US8527821B2 (en) * | 2009-04-13 | 2013-09-03 | Texas Instruments Incorporated | Hybrid test compression architecture using multiple codecs for low pin count and high compression devices |
-
2020
- 2020-09-30 CN CN202011066469.7A patent/CN114325294B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101158706A (zh) * | 2007-11-16 | 2008-04-09 | 哈尔滨工业大学 | 一种大规模集成电路测试数据与测试功耗协同优化的方法 |
| WO2013016989A1 (en) * | 2011-07-29 | 2013-02-07 | Tsinghua University | Test stimuli compression and test response compaction in low-power scan testing |
| CN110687437A (zh) * | 2019-09-03 | 2020-01-14 | 天津大学 | 一种扫描测试压缩的优化方法 |
Non-Patent Citations (1)
| Title |
|---|
| 多核处理器可测性设计及其ATE实现;张鹏;《中国优秀硕士学位论文全文数据库信息科技辑》;46-60 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114325294A (zh) | 2022-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6510398B1 (en) | Constrained signature-based test | |
| US9110138B2 (en) | Fault dictionary based scan chain failure diagnosis | |
| JP4903365B2 (ja) | スキャンベースの集積回路でスキャンパターンをブロードキャストする方法および装置 | |
| US6928638B2 (en) | Tool for generating a re-generative functional test | |
| JP2003332443A (ja) | 半導体集積回路とその設計支援装置およびテスト方法 | |
| US11156661B2 (en) | Reversible multi-bit scan cell-based scan chains for improving chain diagnostic resolution | |
| US20190220776A1 (en) | Multi-Stage Machine Learning-Based Chain Diagnosis | |
| US6948096B2 (en) | Functional random instruction testing (FRIT) method for complex devices such as microprocessors | |
| US7228262B2 (en) | Semiconductor integrated circuit verification system | |
| US6557132B2 (en) | Method and system for determining common failure modes for integrated circuits | |
| US7096397B2 (en) | Dft technique for avoiding contention/conflict in logic built-in self-test | |
| US7493434B1 (en) | Determining the value of internal signals in a malfunctioning integrated circuit | |
| Dekker et al. | Realistic built-in self-test for static RAMs | |
| US6707313B1 (en) | Systems and methods for testing integrated circuits | |
| KR100506769B1 (ko) | 고속 테스트 패턴 평가 장치 | |
| US10963612B2 (en) | Scan cell architecture for improving test coverage and reducing test application time | |
| CN116881067B (zh) | 一种生成vcd文件的方法、装置、设备及存储介质 | |
| US9519026B2 (en) | Compressed scan testing techniques | |
| US7607057B2 (en) | Test wrapper including integrated scan chain for testing embedded hard macro in an integrated circuit chip | |
| US11408938B2 (en) | Bidirectional scan cells for single-path reversible scan chains | |
| CN114325294B (zh) | 测试方法和装置 | |
| US11005458B2 (en) | Semiconductor integrated circuit adapted to scan testing, and method of designing the same | |
| US7844869B2 (en) | Implementing enhanced LBIST testing of paths including arrays | |
| US11320487B1 (en) | Programmable test compactor for improving defect determination | |
| JP4863547B2 (ja) | Ｂｉｓｔ回路内蔵半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |