CN108776626A - 一种数字信号存储及解码方法及其*** - Google Patents
一种数字信号存储及解码方法及其*** Download PDFInfo
- Publication number
- CN108776626A CN108776626A CN201810573691.2A CN201810573691A CN108776626A CN 108776626 A CN108776626 A CN 108776626A CN 201810573691 A CN201810573691 A CN 201810573691A CN 108776626 A CN108776626 A CN 108776626A
- Authority
- CN
- China
- Prior art keywords
- data
- digital
- circuit
- detection data
- controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明公开了一种数字信号存储及解码方法及其***,该方法包括:故障诊断前,将数字激励数据和期望检测数据共同编码存储在存储器中;通过控制器分别将数字激励数据和期望检测数据进行解码,分别发送至驱动电路和检测电路,检测电路对比接收的被测数字电路板返回的数字响应信号和期望检测数据,并将比对结果返回至控制器,由控制器通过总线设备上传至计算机进行处理;用于数字电路板自动化故障诊断。
Description
技术领域
本发明属于电路故障诊断的技术领域,涉及一种数字信号存储及解码方法及其***,尤其是涉及一种用于自动化故障诊断的数字信号存储及解码方法及其***。
背景技术
目前,对数字电路板进行测试的通用方法是利用数字I/O设备为被测数字电路板提供数字激励信号,并检测其返回的数字响应信号。其具体的工作原理为:数字激励信号在测试运行前通过计算机和相应总线设备加载到数字I/O的板载存储器中,测试运行时控制器从存储器中取出数字激励信号,并通过驱动电路输出给被测电路板,被测电路板返回的数字响应信号通过数字I/O的检测电路被检测到,如图1所示。技术人员根据被检测电路检测到的检测结果依靠经验判断被测电路板的好坏。
然而,现有的对数字电路板进行测试的方法存在诸多的问题。利用数字I/O设备提供数字激励信号并检测数字响应信号的方法对数字电路板进行测试,其中最主要的问题是由于存储器中存储的只有数字激励数据,解码后只能为被测电路板提供数字激励信号,检测回来的数字响应信号没有对比的正确数据,只能依靠技术人员的经验判断被测电路板的好坏及何处出现故障,导致数字电路板故障检测效率低、准确度低。
综上所述,针对现有技术中如何提高数字电路板故障诊断效率和准确度的问题,尚缺乏有效的解决方案。
发明内容
针对现有技术中存在的不足,本发明提供了一种数字信号存储及解码方法及其***,有效实现数字电路板的自动化故障诊断,与现有的数字电路板故障检测方法相比大幅度提高了检测效率和准确度。
本发明的第一目的是提供一种数字信号存储及解码方法。
为了实现上述目的,本发明采用如下一种技术方案:
一种数字信号存储及解码方法,该方法包括:
故障诊断前,将数字激励数据和期望检测数据共同编码存储在存储器中;
通过控制器分别将数字激励数据和期望检测数据进行解码,分别发送至驱动电路和检测电路,检测电路对比接收的被测数字电路板返回的数字响应信号和期望检测数据,并将比对结果返回至控制器,由控制器通过总线设备上传至计算机进行处理。
作为进一步的优选方案,在本方法中,所述数字激励数据和期望检测数据一一对应。
作为进一步的优选方案,在本方法中,所述数字激励数据和期望检测数据采用相同的算法进行编码,编码后的数字激励数据和期望检测数据均为二进制编码数据或共同由一组二进制编码数据表示。
作为进一步的优选方案,在本方法中,故障诊断前,主控计算机将编码后的数字激励数据和期望检测数据装载到存储器中,在存储器中每个数字I/O通道的数字激励数据和期望检测数据共同由四位二进制编码数据表示,不同的四位二进制编码数据代表数字I/O通道的不同状态。
作为进一步的优选方案,在本方法中,所述不同的四位二进制数的编码数据表示的数字I/O通道的不同状态包括驱动电路的开关状态、输出逻辑电平的高低、检测电路的开关状态和期望检测数据的不同组合。
作为进一步的优选方案,在本方法中,在故障诊断时,控制器分别将存储在存储器中编码后的数字激励数据和期望检测数据进行解码,具体步骤包括:
控制器取出存储器中每个数字I/O通道的四位二进制编码组合数据;
将四位二进制编码数据解码为五位二进制解码数据,所述五位二进制解码数据的不同位分别代表了驱动电路的开关状态、驱动电路输出逻辑电平的高低、检测电路的开关状态和期望检测数据的不同组合。
作为进一步的优选方案,所述五位二进制解码数据的第零位和第一位共同表示期望检测数据,期望检测数据包括期望检测低电平、期望检测高电平、期望检测中间电平和无效;所述五位二进制解码数据的第二位表示检测电路的开关状态;所述五位二进制解码数据的第三位表示驱动电路输出逻辑电平的高低;所述五位二进制解码数据的第四位表示驱动电路的开关状态。
作为进一步的优选方案,在本方法中,所述驱动电路接收五位二进制解码数据中的数字激励数据,根据所述五位二进制解码数据的中相应位代表的驱动电路的开关状态和驱动电路输出逻辑电平的高低输出至被测数字电路板。
作为进一步的优选方案,所述检测电路接收五位二进制解码数据中的期望检测数据,根据所述五位二进制解码数据的中相应位代表的检测电路的开关状态和期望检测数据与其接收的被测数字电路板返回的数字相应信号进行对比,得到对比结果,并将对比结果返回控制器,由控制器通过总线设备上传至计算机进行处理。
本发明的第二目的是提供一种数字信号存储及解码***。
为了实现上述目的,本发明采用如下一种技术方案:
一种数字信号存储及解码***,该***基于所述的一种数字信号存储及解码方法。
本发明的第三目的是提供一种数字电路板自动化故障诊断方法。
为了实现上述目的,本发明采用如下一种技术方案:
一种数字电路板自动化故障诊断方法,该方法基于所述的一种数字信号存储及解码方法进行数字电路板自动化故障诊断。
本发明的第四目的是提供一种数字电路板自动化故障诊断***。
为了实现上述目的,本发明采用如下一种技术方案:
一种数字电路板自动化故障诊断***,该***基于所述的一种数字信号存储及解码方法进行数字电路板自动化故障诊断。
本发明的有益效果:
1、本发明所述的一种数字信号存储及解码方法及其***,通过将数字激励数据和期望检测数据共同编码,并通过控制器进行解码,将激励数据和期望检测数据分别送给驱动电路和检测电路;本发明与现有数字I/O设备相比,不仅能提供数字激励信号,还可以提供和实际检测到的数字响应信号对比的期望检测数据,实现数字电路板的自动化故障诊断。
2、本发明所述的一种数字信号存储及解码方法及其***,通过检测电路对比实际检测到的数字响应信号和期望检测数据得出对比结果,并依次通过控制器、总线设备上传至计算机进行进一步处理后可视化显示,本发明自动化的数字电路板故障诊断大幅度提高了检测效率和准确度。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解,本申请的示意性实施例及其说明用于解释本申请,并不构成对本申请的不当限定。
图1是现有技术中的一种数字电路板故障诊断***结构示意图;
图2是本发明中的一种数字信号存储及解码***结构示意图。
具体实施方式:
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
应该指出,以下详细说明都是例示性的,旨在对本申请提供进一步的说明。除非另有指明,本实施例使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。
需要注意的是,这里所使用的术语仅是为了描述具体实施方式,而非意图限制根据本申请的示例性实施方式。如在这里所使用的,除非上下文另外明确指出,否则单数形式也意图包括复数形式,此外,还应当理解的是,当在本说明书中使用术语“包含”和/或“包括”时,其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
需要注意的是,附图中的流程图和框图示出了根据本公开的各种实施例的方法和***的可能实现的体系架构、功能和操作。应当注意,流程图或框图中的每个方框可以代表一个模块、程序段、或代码的一部分,所述模块、程序段、或代码的一部分可以包括一个或多个用于实现各个实施例中所规定的逻辑功能的可执行指令。也应当注意,在有些作为备选的实现中,方框中所标注的功能也可以按照不同于附图中所标注的顺序发生。例如,两个接连地表示的方框实际上可以基本并行地执行,或者它们有时也可以按照相反的顺序执行,这取决于所涉及的功能。同样应当注意的是,流程图和/或框图中的每个方框、以及流程图和/或框图中的方框的组合,可以使用执行规定的功能或操作的专用的基于硬件的***来实现,或者可以使用专用硬件与计算机指令的组合来实现。
在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合,下面结合附图与实施例对本发明作进一步说明。
实施例1:
本实施例1的目的是提供一种数字信号存储及解码***。
为了实现上述目的,本发明采用如下一种技术方案:
如图2所示,
一种数字信号存储及解码***,该***包括:依次通信连接的计算机、总线设备、数字I/O设备和被测数字电路;所述数字I/O设备包括存储器、控制器、驱动电路和检测电路;
故障诊断前,将数字激励数据和期望检测数据共同编码,由计算机通过总线设备装载到存储器中进行存储;
在故障诊断时,通过控制器分别将由存储器中取出的数字激励数据和期望检测数据进行解码,分别发送至驱动电路和检测电路,检测电路对比接收的被测数字电路板返回的数字响应信号和期望检测数据,并将比对结果返回至控制器,由控制器通过总线设备上传至计算机进行处理。
本实施例中还提供一种数字信号存储及解码方法,该方法在所述一种数字信号存储及解码***中实现。
为了实现上述目的,本发明采用如下一种技术方案:
一种数字信号存储及解码方法,该方法包括:
故障诊断前,将数字激励数据和期望检测数据共同编码,由计算机通过总线设备装载到存储器中进行存储;
在本实施例中,所述数字激励数据和期望检测数据一一对应。所述数字激励数据和期望检测数据采用相同的算法进行编码,编码后的数字激励数据和期望检测数据均为二进制编码数据或共同由一组二进制编码数据表示。故障诊断前,主控计算机将编码后的数字激励数据和期望检测数据装载到存储器中,在存储器中每个数字I/O通道的数字激励数据和期望检测数据共同由四位二进制编码数据表示,不同的四位二进制编码数据代表数字I/O通道的不同状态。具体的四位二进制编码数据和其代表的含义如表1所示。
表1
表2中的二进制编码共有11种,每一种包含了驱动电路的开/关状态和输出逻辑电平的高低,还包含了检测电路的开/关状态和期望检测数据,表2中的ON代表开状态,OFF代表关状态,VIH代表驱动高电平,VIL代表驱动低电平,VOH代表检测高电平,VOL代表检测低电平。
0000代表驱动高电平,不检测;
0001代表驱动低电平,不检测;
0010代表驱动高电平,期望检测低电平;
0011代表驱动低电平,期望检测高电平;
0100代表驱动高电平,期望检测高电平;
0101代表驱动低电平,期望检测低电平;
0110代表不驱动,期望检测高电平;
0111代表不驱动,期望检测低电平;
1000代表不驱动,不检测;
1001代表不驱动,期望检测高低电平之间的中间电平;
1010代表不驱动,期望检测高电平或者低电平。
表2
15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
地址n | 0 | 1 | 0 | 0 | 1 | 0 | 1 | 0 | 1 | 1 | 0 | 1 | 0 | 0 | 0 | 1 |
… | … | … | … | … | … | … | … | … | … | … | … | … | … | … | … | … |
… | … | … | … | … | … | … | … | … | … | … | … | … | … | … | … | … |
地址1 | 1 | 1 | 0 | 1 | 0 | 0 | 1 | 0 | 1 | 1 | 0 | 0 | 0 | 1 | 0 | 1 |
地址0 | 0 | 1 | 0 | 0 | 0 | 0 | 1 | 1 | 0 | 0 | 0 | 1 | 0 | 1 | 1 | 0 |
在本实施例中,所述不同的四位二进制数的编码数据表示的数字I/O通道的不同状态包括驱动电路的开关状态、输出逻辑电平的高低、检测电路的开关状态和期望检测数据的不同组合。在数字I/O设备板载存储器中存储的格式如表2所示。以一个16位存储器为例,从“地址0”到“地址n”每个地址中存储了16位的二进制数据,在本实施例中,以表2“地址0”为例,16位二进制数代表了数字I/O的4个通道的状态,分别是0110,0001,0011,0100;“地址0”的“位0”到“位3”的四位二进制数‘0110’对应数字I/O的第一个通道的驱动电路的开/关状态和输出逻辑电平的高低以及检测电路的开/关状态和期望检测数据;“地址0”的“位4”到“位7”的四位二进制数‘0001’对应数字I/O的第二个通道的驱动电路的开/关状态和输出逻辑电平的高低以及检测电路的开/关状态和期望检测数据;“地址0”的“位8”到“位11”的四位二进制数‘0011’对应数字I/O的第三个通道的驱动电路的开/关状态和输出逻辑电平的高低以及检测电路的开/关状态和期望检测数据;“地址0”的“位12”到“位15”的四位二进制数‘0100’对应数字I/O的第四个通道的驱动电路的开/关状态和输出逻辑电平的高低以及检测电路的开/关状态和期望检测数据。
在故障诊断时,通过控制器分别将由存储器中取出的数字激励数据和期望检测数据进行解码,分别发送至数字I/O的4个通道的驱动电路和检测电路,检测电路对比接收的被测数字电路板返回的数字相应信号和期望检测数据,并将比对结果返回至控制器,由控制器通过总线设备上传至计算机进行处理。
在本实施例中,在故障诊断时,控制器分别将存储在存储器中编码后的数字激励数据和期望检测数据进行解码,具体步骤包括:
控制器取出存储器中每个数字I/O通道的四位二进制编码组合数据;
将四位二进制编码数据解码为五位二进制解码数据,如表3所示二进制编码数据对应的解码数据。
表3
编码数据 | 解码数据 |
0000 | 01000 |
0001 | 00000 |
0010 | 01100 |
0011 | 00111 |
0100 | 01111 |
0101 | 00100 |
0110 | 10111 |
0111 | 10100 |
1000 | 10000 |
1001 | 10110 |
1010 | 10101 |
所述五位二进制解码数据的不同位分别代表了驱动电路的开关状态、驱动电路输出逻辑电平的高低、检测电路的开关状态和期望检测数据的不同组合。
如表4所示二进制解码数据不同位代表的含义,所述五位二进制解码数据的第零位和第一位共同表示期望检测数据,期望检测数据包括期望检测低电平、期望检测高电平、期望检测中间电平和无效;‘00’代表低电平,‘11’代表高电平,‘10’代表中间电平,‘01’代表无效;所述五位二进制解码数据的第二位表示检测电路的开关状态,即检测使能信号,决定了是否进行检测,‘1’有效;所述五位二进制解码数据的第三位表示驱动电路输出逻辑电平的高低,‘0’代表低电平,‘1’代表高电平;所述五位二进制解码数据的第四位表示驱动电路的开关状态,即驱动使能信号,决定了是否进行输出,‘0’有效。
表4
在本实施例中,所述驱动电路接收五位二进制解码数据中的数字激励数据,根据所述五位二进制解码数据的中相应位代表的驱动电路的开关状态和驱动电路输出逻辑电平的高低输出至被测数字电路板。所述检测电路接收五位二进制解码数据中的期望检测数据,根据所述五位二进制解码数据的中相应位代表的检测电路的开关状态和期望检测数据与其接收的被测数字电路板返回的数字相应信号进行对比,得到对比结果,并将对比结果返回控制器,由控制器通过总线设备上传至计算机进行进一步处理后可视化显示。
本实施例还提供一种数字电路板自动化故障诊断方法。
为了实现上述目的,本发明采用如下一种技术方案:
一种数字电路板自动化故障诊断方法,该方法基于所述的一种数字信号存储及解码方法进行数字电路板自动化故障诊断。
本实施例还提供一种数字电路板自动化故障诊断***。
为了实现上述目的,本发明采用如下一种技术方案:
一种数字电路板自动化故障诊断***,该***基于所述的一种数字信号存储及解码方法进行数字电路板自动化故障诊断。
本发明的有益效果:
1、本发明所述的一种数字信号存储及解码方法及其***,通过将数字激励数据和期望检测数据共同编码,并通过控制器进行解码,将激励数据和期望检测数据分别送给驱动电路和检测电路;本发明与现有数字I/O设备相比,不仅能提供数字激励信号,还可以提供和实际检测到的数字响应信号对比的期望检测数据,实现数字电路板的自动化故障诊断。
2、本发明所述的一种数字信号存储及解码方法及其***,通过检测电路对比实际检测到的数字响应信号和期望检测数据得出对比结果,并依次通过控制器、总线设备上传至计算机进行进一步处理后可视化显示,本发明自动化的数字电路板故障诊断大幅度提高了检测效率和准确度。
以上所述仅为本申请的优选实施例而已,并不用于限制本申请,对于本领域的技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。因此,本发明将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种数字信号存储及解码方法,其特征在于,该方法包括:
故障诊断前,将数字激励数据和期望检测数据共同编码存储在存储器中;
通过控制器分别将数字激励数据和期望检测数据进行解码,分别发送至驱动电路和检测电路,检测电路对比接收的被测数字电路板返回的数字响应信号和期望检测数据,并将比对结果返回至控制器,由控制器通过总线设备上传至计算机进行处理。
2.如权利要求1所述的方法,其特征在于,在本方法中,所述数字激励数据和期望检测数据一一对应;所述数字激励数据和期望检测数据采用相同的算法进行编码,编码后的数字激励数据和期望检测数据均为二进制编码数据或共同由一组二进制编码数据表示。
3.如权利要求2所述的方法,其特征在于,在本方法中,故障诊断前,主控计算机将编码后的数字激励数据和期望检测数据装载到存储器中,在存储器中每个数字I/O通道的数字激励数据和期望检测数据共同由四位二进制编码数据表示,不同的四位二进制编码数据代表数字I/O通道的不同状态。
4.如权利要求3所述的方法,其特征在于,在本方法中,所述不同的四位二进制数的编码数据表示的数字I/O通道的不同状态包括驱动电路的开关状态、输出逻辑电平的高低、检测电路的开关状态和期望检测数据的不同组合。
5.如权利要求3所述的方法,其特征在于,在本方法中,在故障诊断时,控制器分别将存储在存储器中编码后的数字激励数据和期望检测数据进行解码,具体步骤包括:
控制器取出存储器中每个数字I/O通道的四位二进制编码组合数据;
将四位二进制编码数据解码为五位二进制解码数据,所述五位二进制解码数据的不同位分别代表了驱动电路的开关状态、驱动电路输出逻辑电平的高低、检测电路的开关状态和期望检测数据的不同组合。
6.如权利要求5所述的方法,其特征在于,所述五位二进制解码数据的第零位和第一位共同表示期望检测数据,期望检测数据包括期望检测低电平、期望检测高电平、期望检测中间电平和无效;所述五位二进制解码数据的第二位表示检测电路的开关状态;所述五位二进制解码数据的第三位表示驱动电路输出逻辑电平的高低;所述五位二进制解码数据的第四位表示驱动电路的开关状态。
7.如权利要求5所述的方法,其特征在于,在本方法中,所述驱动电路接收五位二进制解码数据中的数字激励数据,根据所述五位二进制解码数据的中相应位代表的驱动电路的开关状态和驱动电路输出逻辑电平的高低输出至被测数字电路板;所述检测电路接收五位二进制解码数据中的期望检测数据,根据所述五位二进制解码数据的中相应位代表的检测电路的开关状态和期望检测数据与其接收的被测数字电路板返回的数字相应信号进行对比,得到对比结果,并将对比结果返回控制器,由控制器通过总线设备上传至计算机进行处理。
8.一种数字信号存储及解码***,其特征在于,基于权利要求1-7任一项所述的方法。
9.一种数字电路板自动化故障诊断方法,其特征在于,基于权利要求1-7任一项所述的方法进行数字电路板自动化故障诊断。
10.一种数字电路板自动化故障诊断***,其特征在于,基于权利要求1-7任一项所述的方法进行数字电路板自动化故障诊断。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810573691.2A CN108776626A (zh) | 2018-06-06 | 2018-06-06 | 一种数字信号存储及解码方法及其*** |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810573691.2A CN108776626A (zh) | 2018-06-06 | 2018-06-06 | 一种数字信号存储及解码方法及其*** |
Publications (1)
Publication Number | Publication Date |
---|---|
CN108776626A true CN108776626A (zh) | 2018-11-09 |
Family
ID=64025752
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810573691.2A Pending CN108776626A (zh) | 2018-06-06 | 2018-06-06 | 一种数字信号存储及解码方法及其*** |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108776626A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110716127A (zh) * | 2019-10-29 | 2020-01-21 | 恩平市高尔电子科技有限公司 | 一种麦克风接收器线路板检测*** |
CN113867250A (zh) * | 2021-09-29 | 2021-12-31 | 上海地铁电子科技有限公司 | Otp型cpld解码电路及方法 |
CN114710211A (zh) * | 2022-03-02 | 2022-07-05 | 比科奇微电子(杭州)有限公司 | 设备检测方法、装置、存储设备以及电子装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1393825A (zh) * | 2001-06-28 | 2003-01-29 | 力捷电脑股份有限公司 | 节省补偿存储器的扫描装置及方法 |
US6751583B1 (en) * | 1999-10-29 | 2004-06-15 | Vast Systems Technology Corporation | Hardware and software co-simulation including simulating a target processor using binary translation |
CN102879731A (zh) * | 2012-09-26 | 2013-01-16 | 清华大学 | 一种数字集成电路的测试方法 |
CN103675373A (zh) * | 2013-12-17 | 2014-03-26 | 中国电子科技集团公司第四十一研究所 | 一种在fpga内实现的数字信号产生方法 |
CN103837824A (zh) * | 2014-03-03 | 2014-06-04 | 中国科学院电子学研究所 | 数字集成电路自动测试*** |
-
2018
- 2018-06-06 CN CN201810573691.2A patent/CN108776626A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6751583B1 (en) * | 1999-10-29 | 2004-06-15 | Vast Systems Technology Corporation | Hardware and software co-simulation including simulating a target processor using binary translation |
CN1393825A (zh) * | 2001-06-28 | 2003-01-29 | 力捷电脑股份有限公司 | 节省补偿存储器的扫描装置及方法 |
CN102879731A (zh) * | 2012-09-26 | 2013-01-16 | 清华大学 | 一种数字集成电路的测试方法 |
CN103675373A (zh) * | 2013-12-17 | 2014-03-26 | 中国电子科技集团公司第四十一研究所 | 一种在fpga内实现的数字信号产生方法 |
CN103837824A (zh) * | 2014-03-03 | 2014-06-04 | 中国科学院电子学研究所 | 数字集成电路自动测试*** |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110716127A (zh) * | 2019-10-29 | 2020-01-21 | 恩平市高尔电子科技有限公司 | 一种麦克风接收器线路板检测*** |
CN113867250A (zh) * | 2021-09-29 | 2021-12-31 | 上海地铁电子科技有限公司 | Otp型cpld解码电路及方法 |
CN113867250B (zh) * | 2021-09-29 | 2024-03-12 | 上海地铁电子科技有限公司 | Otp型cpld解码电路及方法 |
CN114710211A (zh) * | 2022-03-02 | 2022-07-05 | 比科奇微电子(杭州)有限公司 | 设备检测方法、装置、存储设备以及电子装置 |
CN114710211B (zh) * | 2022-03-02 | 2023-11-17 | 比科奇微电子(杭州)有限公司 | 设备检测方法、装置、存储设备以及电子装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11706891B2 (en) | Perceptible indicators of wires being attached correctly to controller | |
CN108776626A (zh) | 一种数字信号存储及解码方法及其*** | |
CN102305912B (zh) | 数据可压缩的低功耗集成电路测试装置及其方法 | |
CN102156237B (zh) | 一种汽车线束检测方法 | |
CN104572462B (zh) | 一种基于自适应随机策略的蜕变测试用例生成方法 | |
CN107063349A (zh) | 一种诊断变压器故障的方法及装置 | |
CN104297623A (zh) | 机上电缆完整性自动测试*** | |
CN104007343B (zh) | 一种基于贝叶斯网络的变压器动态综合故障诊断方法 | |
CN104777410A (zh) | 交联聚乙烯电缆局部放电模式识别方法 | |
CN108414896B (zh) | 一种电网故障诊断方法 | |
CN102169846A (zh) | 一种在集成电路晶圆测试过程中实现多维变量密码并行写入的方法 | |
CN111796233B (zh) | 双母线接线形式下多台电压互感器继发性误差的评估方法 | |
CN107291063A (zh) | 用于监控技术设施的运行的诊断装置和诊断方法 | |
CN109670610A (zh) | 基于故障传播分析的故障诊断优化方法 | |
CN103631688A (zh) | 一种测试接口信号的方法及*** | |
CN104793097A (zh) | 无人机线缆网自动测试***及测试方法 | |
CN100364015C (zh) | 一种多端口存储器的测试方法 | |
CN100428364C (zh) | 存储器地址线测试方法 | |
CN106468912A (zh) | 诊断方法、id模块及过程控制*** | |
CN103516560B (zh) | 测试mvb网卡ab路冗余切换的方法及场景设置方法 | |
CN111709495A (zh) | 一种基于nbc模型的变压器故障诊断方法 | |
KR100771875B1 (ko) | 테스트하고자 하는 메모리 셀의 개수를 임의로 설정할 수있는 반도체 메모리 장치 및 반도체 메모리 장치의 테스트방법 | |
CN102317879A (zh) | 用于操纵技术设备的至少一部分的自动化的方法和*** | |
CN113447880A (zh) | 一种电能表的故障诊断方法、装置及终端设备 | |
CN110244254B (zh) | 一种基于比值的多级电能计量表误差估计与故障诊断方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20181109 |
|
RJ01 | Rejection of invention patent application after publication |