CN102157493B - 金属塞及其制造方法 - Google Patents
金属塞及其制造方法 Download PDFInfo
- Publication number
- CN102157493B CN102157493B CN201010108875.5A CN201010108875A CN102157493B CN 102157493 B CN102157493 B CN 102157493B CN 201010108875 A CN201010108875 A CN 201010108875A CN 102157493 B CN102157493 B CN 102157493B
- Authority
- CN
- China
- Prior art keywords
- medium
- silicon
- layer
- metal
- channel bottom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 169
- 239000002184 metal Substances 0.000 title claims abstract description 169
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 37
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 124
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 123
- 239000010703 silicon Substances 0.000 claims abstract description 123
- 239000000758 substrate Substances 0.000 claims abstract description 83
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 43
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 40
- 238000005516 engineering process Methods 0.000 claims abstract description 39
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 28
- 238000000034 method Methods 0.000 claims description 58
- 239000011248 coating agent Substances 0.000 claims description 24
- 238000000576 coating method Methods 0.000 claims description 24
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 22
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 19
- 229910000676 Si alloy Inorganic materials 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 18
- 238000000151 deposition Methods 0.000 claims description 17
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 16
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 16
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 15
- 239000010936 titanium Substances 0.000 claims description 15
- 229910052719 titanium Inorganic materials 0.000 claims description 15
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical group [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 claims description 13
- 239000010937 tungsten Substances 0.000 claims description 13
- 229910052721 tungsten Inorganic materials 0.000 claims description 13
- 238000001259 photo etching Methods 0.000 claims description 12
- 230000026267 regulation of growth Effects 0.000 claims description 11
- 239000012535 impurity Substances 0.000 claims description 10
- 229920002120 photoresistant polymer Polymers 0.000 claims description 8
- 229910045601 alloy Inorganic materials 0.000 claims description 7
- 239000000956 alloy Substances 0.000 claims description 7
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 6
- AIOWANYIHSOXQY-UHFFFAOYSA-N cobalt silicon Chemical compound [Si].[Co] AIOWANYIHSOXQY-UHFFFAOYSA-N 0.000 claims description 6
- GALOTNBSUVEISR-UHFFFAOYSA-N molybdenum;silicon Chemical compound [Mo]#[Si] GALOTNBSUVEISR-UHFFFAOYSA-N 0.000 claims description 6
- 230000004224 protection Effects 0.000 claims description 6
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 claims description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- 239000004411 aluminium Substances 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 239000010949 copper Substances 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000012528 membrane Substances 0.000 claims description 3
- LIZIAPBBPRPPLV-UHFFFAOYSA-N niobium silicon Chemical compound [Si].[Nb] LIZIAPBBPRPPLV-UHFFFAOYSA-N 0.000 claims description 3
- 238000006386 neutralization reaction Methods 0.000 claims description 2
- 239000000377 silicon dioxide Substances 0.000 claims description 2
- 229920005591 polysilicon Polymers 0.000 abstract description 11
- 230000005611 electricity Effects 0.000 abstract description 7
- 238000009792 diffusion process Methods 0.000 abstract description 5
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 238000002955 isolation Methods 0.000 abstract description 3
- 229910044991 metal oxide Inorganic materials 0.000 abstract description 3
- 150000004706 metal oxides Chemical class 0.000 abstract description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 15
- 238000010586 diagram Methods 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 7
- NMJKIRUDPFBRHW-UHFFFAOYSA-N titanium Chemical compound [Ti].[Ti] NMJKIRUDPFBRHW-UHFFFAOYSA-N 0.000 description 7
- 229910001092 metal group alloy Inorganic materials 0.000 description 5
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 5
- 238000000137 annealing Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- MYHPJINPUDBKHX-UHFFFAOYSA-N [Si].[W].[Ti] Chemical compound [Si].[W].[Ti] MYHPJINPUDBKHX-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000035755 proliferation Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical group [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- -1 silicon nitrides Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种金属塞，形成于硅衬底的沟槽中，用以在硅衬底中需要电学连接的部分与硅衬底表面上的金属间实现电学连接。金属塞由金属硅化物与掺杂多晶硅或掺杂无定形硅的组合而成、或由金属硅化物与金属的组合而成、或有金属与掺杂多晶硅或掺杂无定形硅的组合而成、或由一种金属组成。金属塞在沟槽侧壁方向通过一介质层实现与硅衬底的相应部分的隔离，在底部方向实现与硅衬底上需电学连接部分的互联。本发明还提供了所述金属塞的制造方法。本发明能用作RFLDMOS器件的下沉层，减小器件的电阻和尺寸、并能提高器件的频率特性以及易于与现有工艺集成。
Description
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种金属塞，本发明还涉及该金属塞的制造方法。
背景技术
射频横向扩散金属氧化物半导体(RFLDMOS)是一种有很好的市场的器件。特别是随着通信技术的广泛应用，它做为一种新型功率器件将得到越来越多的重视。
如图1所示，为现有RFLDMOS的基本结构：采用掺高浓度P型杂质的衬底即P+衬底，所述P+衬底的电阻率的范围为0.01欧姆·厘米～0.02欧姆·厘米；在所述P+衬底上根据器件耐压的要求不同成长不同厚度和掺杂浓度的P型外延层，例如对于耐压为60伏的器件，所述P型外延层的厚度为5微米～8微米；利用离子注入和扩散工艺形成P+下沉层(P+SINKER)；形成P阱，栅氧层和栅；N-漂移区，N+源区和N+漏区，并形成表面电极即源极、漏极和栅极；最后在对所述P+衬底背面进行减薄后淀积背面金属，该背面金属通过所述P+衬底、P+下沉层与源极相连。
由上可知，现有RFLDMOS的结构是采用扩散工艺形成所述P+下沉层，该扩散工艺中的横向扩散会使得器件的面积难以缩小；并且形成的所述P+下沉层电阻较高，这也影响了器件的性能，特别是器件的工作频率。为解决上述问题，有一种改进办法是采用P+多晶硅来制作所述P+下层，但是采用P+多晶硅虽然在上述两方面特性都有改善，但它有两方面的问题：一是P+多晶硅工艺由于工艺控制问题并没有普遍应用，其工艺的成熟度仍有问题；二是采用它之后扩散问题仍然存在，电阻仍较高。
发明内容
本发明所要解决的技术问题是提供一种金属塞，能用作RFLDMOS器件的下沉层，减小器件的电阻和尺寸、并能提高器件的频率特性以及易于与现有工艺集成；为此本发明还提供了该金属塞的制造方法。
为解决上述技术问题，本发明提供的金属塞形成于硅衬底的沟槽中，用以在所述硅衬底中需要电学连接的部分与所述硅衬底表面上的金属间实现电学连接。
所述金属塞由金属硅化物与掺杂多晶硅或掺杂无定形硅的组合而成，所述金属硅化物形成于所述沟槽底部、所述掺杂多晶硅或掺杂无定形硅形成于所述金属硅化物上。
或者，所述金属塞由金属硅化物与金属的组合而成，所述金属硅化物形成于所述沟槽底部、所述金属形成于所述金属硅化物上。
或者，所述金属塞由金属与掺杂多晶硅或掺杂无定形硅的组合而成，所述金属形成于所述沟槽底部、所述掺杂多晶硅或掺杂无定形硅形成于所述金属硅化物上。
或者，所述金属塞由一种金属组成。
更进一步的改进是，所述金属塞在沟槽侧壁方向通过一介质层实现与所述硅衬底的相应部分的隔离，在底部方向实现与所述硅衬底上需电学连接部分的互联。
更进一步的改进是，所述金属硅化物为钛硅合金、或钴硅合金、或铌硅合金、或钼硅合金。所述金属为钨、钨硅、或钛、或氮化钛、或铝、或铜、或上述金属的组合。所述掺杂多晶硅或掺杂无定形硅的杂质为P型、或N型。
为解决上述技术问题，本发明提供的一种金属塞的制造方法，包含以下步骤：
步骤一、在硅衬底上依次生长第一层介质一和第二层介质二，利用光刻、刻蚀工艺在所述硅衬底上形成沟槽图形；
步骤二、在所述沟槽的底部和侧壁形成第三层介质一，在所述沟槽底部和侧壁以及所述硅衬底的表面形成第四层介质二；
步骤三、通过反刻工艺将所述沟槽底部的第四层介质二去掉，保持所述沟槽侧壁的第四层介质二存在；
步骤四、将所述沟槽底部的第三层介质一去掉；
步骤五、将所述第四层介质二和所述第二层介质二全部去掉，得到所述沟槽底部没有介质层，所述沟槽侧壁保留有第三层介质一和所述衬底表面保留有第一层介质一的结构；
步骤六、在所述沟槽底部、侧壁和所述硅衬底表面淀积金属；
步骤七、在所述沟槽底部形成金属硅化物合金；并将所述沟槽侧壁、所述硅衬底表面的介质一上的所述金属刻蚀掉；
步骤八、在所述沟槽和所述硅衬底表面淀积掺杂多晶硅或掺杂无定形硅；
步骤九、利用反刻或化学机械研磨将所述硅衬底表面的掺杂多晶硅或掺杂无定形硅去掉。
本发明提供的第二种金属塞的制造方法，包含以下步骤：
步骤一、在硅衬底上依次生长第一层介质一和第二层介质二，利用光刻、刻蚀工艺在所述硅衬底上形成沟槽图形；
步骤二、在所述沟槽的底部和侧壁形成第三层介质一，在所述沟槽底部和侧壁以及所述硅衬底的表面形成第四层介质二；
步骤三、通过反刻工艺将所述沟槽底部的第四层介质二去掉，保持所述沟槽侧壁的第四层介质二存在；
步骤四、将所述沟槽底部的第三层介质一去掉；
步骤五、将所述第四层介质二和所述第二层介质二全部去掉，得到所述沟槽底部没有介质层，所述沟槽侧壁保留有第三层介质一和所述衬底表面保留有第一层介质一的结构；
步骤六、在所述沟槽底部、侧壁和所述硅衬底表面淀积金属或金属硅化物，所述金属或金属硅化物不填满所述沟槽；
步骤七、在所述沟槽和所述硅衬底上形成一涂层，所述涂层为光刻胶或抗反射涂层或有机膜，所述涂层将所述沟槽填满；再将所述硅衬底表面和沟槽上部的涂层刻蚀掉；
步骤八、将所述沟槽侧壁上部未被所述涂层覆盖保护的金属或金属硅化物、以及所述硅衬底表面的第一层介质一上的金属或金属硅化物刻蚀掉；
步骤九、在所述沟槽和所述硅衬底表面淀积掺杂多晶硅或掺杂无定形硅；
步骤十、利用反刻或化学机械研磨将所述硅衬底表面的掺杂多晶硅或掺杂无定形硅去掉。
本发明提供的第三种金属塞的制造方法，包含以下步骤：
步骤一、在硅衬底上依次生长第一层介质一和第二层介质二，利用光刻、刻蚀工艺在所述硅衬底上形成沟槽图形；
步骤二、在所述沟槽的底部和侧壁形成第三层介质一，在所述沟槽底部和侧壁以及所述硅衬底的表面形成第四层介质二；
步骤三、通过反刻工艺将所述沟槽底部的第四层介质二去掉，保持所述沟槽侧壁的第四层介质二存在；
步骤四、将所述沟槽底部的第三层介质一去掉；
步骤五、将所述第四层介质二和所述第二层介质二全部去掉，得到所述沟槽底部没有介质层，所述沟槽侧壁保留有第三层介质一和所述衬底表面保留有第一层介质一的结构；
步骤六、在所述沟槽底部、侧壁和所述硅衬底表面淀积金属；
步骤七、在所述沟槽底部形成金属硅化物合金；并将所述沟槽侧壁、所述硅衬底表面的介质一上的所述金属刻蚀掉；
步骤八、在沟槽和所述硅衬底表面淀积金属；
步骤九、利用反刻或化学机械研磨将所述硅衬底表面的金属去掉。
本发明提供的第四种金属塞的制造方法，包含以下步骤：
步骤一、在硅衬底上依次生长第一层介质一和第二层介质二，利用光刻、刻蚀工艺在所述硅衬底上形成沟槽图形；
步骤二、在所述沟槽的底部和侧壁形成第三层介质一，在所述沟槽底部和侧壁以及所述硅衬底的表面形成第四层介质二；
步骤三、通过反刻工艺将所述沟槽底部的第四层介质二去掉，保持所述沟槽侧壁的第四层介质二存在；
步骤四、将所述沟槽底部的第三层介质一去掉；
步骤五、将所述第四层介质二和所述第二层介质二全部去掉，得到所述沟槽底部没有介质层，所述沟槽侧壁保留有第三层介质一和所述衬底表面保留有第一层介质一的结构；
步骤六、在所述沟槽底部、侧壁和所述硅衬底表面淀积金属或金属合金，并将所述沟槽填满；
步骤七、利用湿法反刻工艺将所述沟槽上部、以及所述硅衬底表面的第一层介质一上的金属或金属合金刻蚀掉；
步骤八、在所述沟槽中和所示硅衬底表面淀积掺杂多晶硅或掺杂无定形硅；
步骤九、利用反刻或化学机械研磨将所示硅衬底表面的所述掺杂多晶硅或掺杂无定形硅去掉。
本发明提供的第五种金属塞的制造方法，包含以下步骤：
步骤一、在硅衬底上依次生长第一层介质一和第二层介质二，利用光刻、刻蚀工艺在所述硅衬底上形成沟槽图形；
步骤二、在所述沟槽的底部和侧壁形成第三层介质一，在所述沟槽底部和侧壁以及所述硅衬底的表面形成第四层介质二；
步骤三、通过反刻工艺将所述沟槽底部的第四层介质二去掉，保持所述沟槽侧壁的第四层介质二存在；
步骤四、将所述沟槽底部的第三层介质一去掉；
步骤五、将所述第四层介质二和所述第二层介质二全部去掉，得到所述沟槽底部没有介质层，所述沟槽侧壁保留有第三层介质一和所述衬底表面保留有第一层介质一的结构；
步骤六、在所述沟槽底部、侧壁和所述硅衬底表面淀积金属；
步骤七、利用反刻或化学机械研磨将所述硅衬底表面的第一层介质一上的金属刻蚀掉。
更进一步的改进为，所述金属硅化物为钛硅合金、或钴硅合金、或铌硅合金、或钼硅合金。所述金属为钨、钨硅、或钛、或氮化钛、或铝、或铜、或上述金属的组合。所述掺杂多晶硅或掺杂无定形硅的杂质为P型、或N型；所述掺杂多晶硅的生长温度为600度～680度；所述掺杂无定形硅的生长温度为500度～570度。所述介质一为氧化硅，所述介质二为氮化硅。
本发明所述金属塞，能够将硅衬底中需要电学连接的部分与硅衬底表面上的金属实现连接，能够应用于射频横向扩散金属氧化物半导体(RFLDMOS)中的下沉层，由于所述金属塞具有良好的导电性以及不存在现有RFLDMOS器件中的P+下沉层横向扩散的缺点，因此能够减小所述RFLDMOS器件的电阻和尺寸，从而提高器件的频率特性。本发明还提供了所述金属塞的制造方法，易于与现有工艺集成。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有RFLDMOS器件的结构示意图；
图2A是本发明实施例一金属塞RFLDMOS器件的结构示意图；
图2B是本发明实施例二金属塞RFLDMOS器件的结构示意图；
图2C是本发明实施例三金属塞RFLDMOS器件的结构示意图；
图2D是本发明实施例四金属塞RFLDMOS器件的结构示意图；
图3A至图3I是本发明实施例一金属塞RFLDMOS器件的第一种制造方法的各步骤中的器件结构示意图；
图4A至图4C是本发明实施例一金属塞RFLDMOS器件的第二种制造方法的各步骤中的器件结构示意图；
图5A至图5B是本发明实施例一金属塞RFLDMOS器件的第三种制造方法的各步骤中的器件结构示意图；
图6A至图6B是本发明实施例一金属塞RFLDMOS器件的第四种制造方法的各步骤中的器件结构示意图；
图7A至图7D是本发明实施例一金属塞RFLDMOS器件的第五种制造方法的各步骤中的器件结构示意图。
具体实施方式
如图2A所示，为本发明实施例一金属塞RFLDMOS器件的结构示意图。采用掺高浓度P型杂质的硅衬底即P+硅衬底11，所述P+硅衬底11的电阻率的范围为0.01欧姆·厘米～0.02欧姆·厘米。在所述P+硅衬底11上形成一P型外延层12。在所述外延层12中形成一本发明实施例一金属塞，所述金属塞是形成所述外延层12的沟槽中，由金属或金属合金如钛硅合金17和掺杂多晶硅或无定形硅18组合而成，所述金属或金属合金也能为钛、氮化钛、钨、钨硅、钛-钨双层结构、钛-氮化钛-钨三层结构、钴硅合金或钼硅合金。所述金属塞通过底部的钛硅合金17和所述P+硅衬底11实现互联，所述金属塞在侧壁方向通过氧化硅膜15实现于所述外延层12的相应部分的隔离。本发明实施例金属栅RFLDMOS器件，还形成有P阱111，栅氧层19和栅110；N-漂移区112，N+源区114和N+漏区114，并形成表面电极即源极117、漏极118和栅极。在所述P阱111中还形成有P+区116，用以实现所述源极117的接触孔115内的金属和所述P阱111间的欧姆接触。最后在对所述P+硅衬底11背面进行减薄后淀积背面金属119，该背面金属119通过所述P+衬底11、所述金属塞与源极相连。
如图2B所示，为发明实施例二金属塞RFLDMOS器件结构图，和图2A所示的实施例一不同的是，所述N+源极114与所述P阱111之间的接触是通过在表面区到所述P阱111间注入P+注入区216实现的方式。
如图2C所示，为本发明实施例三金属塞RFLDMOS器件结构图，和图2A所示的实施例一不同的是，当所述P阱111浓度大于1E17CM-3时，所述N+源极114通过接触孔315直接与所述P阱111相连形成欧姆接触。
如图2D所示，为本发明实施例四金属塞RFLDMOS器件结构图，和图2A所示的实施例一不同的是，所述N+源极114是通过所述金属塞、所述P+衬底11以及所述P型外延层12来实现和所述P阱111的连接。
如图3A至图3I所示，为本发明实施例一金属塞RFLDMOS器件的第一种制造方法的各步骤中的器件结构示意图。包括如下步骤：
步骤一、如图3A所示，在P+硅衬底11上成长P型外延层12。所述P+硅衬底11掺有硼杂质，电阻率为0.01欧姆·厘米～0.02欧姆·厘米；所述P型外延层12的掺杂浓度和厚度能够按器件耐压的设计不同而调整，如耐压为60伏时，采用的电阻率为10欧姆·厘米～20欧姆·厘米，厚度为5微米～8微米。之后在所述P型外延层12上由下往上依次淀积氧化硅膜120和氮化硅膜121，所述氧化硅膜120厚度为150埃～1000埃，所述氮化硅膜121的厚度为500埃～3000埃。之后在所述氮化硅膜121上涂光刻胶进行光刻、显影工艺定义处沟槽的光刻胶图形，在要形成沟槽的地方形成光刻胶窗口。再利用光刻胶做掩膜进行刻蚀形成沟槽14，所述沟槽14要刻穿到所述P+硅衬底11中即所述沟槽14的底部要进入所述P+硅衬底11中，之后将光刻胶除去。
步骤二、如图3B所示，在所述沟槽14的侧壁和底部上淀积氧化硅膜15，氧化硅膜15能采用炉管工艺进行生长，形成的厚度为150埃～1000埃。淀积氮化硅膜131，所述氮化硅膜131形成于所述沟道的侧壁和底部以及所述氮化硅膜121的表面上，厚度为100埃～500埃，所述氮化硅膜131的厚度应小于所述氮化硅膜121的厚度，以使之后的沟槽14底部氮化硅回刻工艺有足够的工艺窗口。
步骤三、如图3C所示，将所述沟槽14底部的氮化硅膜131完全刻蚀掉，刻蚀时采用各向异性的刻蚀工艺以使刻蚀后所述沟槽14侧壁的氮化硅膜131有一定的保留厚度，该保留厚度要厚于150埃，并在所述P+硅衬底表面的所述氮化硅膜121和氮化硅膜131也有一定的保留有一大于150埃的厚度。之后利用所包括保留的所述P+硅衬底表面和所述沟槽14侧壁的氮化硅膜做所述P+硅衬底表面的氧化硅膜120和所述沟槽14侧壁的氧化硅膜15的保护，采用湿法和干法刻蚀工艺将所述沟槽14底部的氧化硅膜15刻蚀掉。
步骤四、如图3D所示，利用湿法或干法刻蚀工艺将氮化硅膜完成去除，就得到只有沟槽14底部没有氧化硅膜15的结构。
步骤五、如图3E所示，在所述P+硅衬底表面淀积金属如钛，厚度为100埃～1000埃，所淀积的金属钛在所述沟槽14的底部和所述P+硅衬底11直接接触，在所述沟槽14以及衬底表面的其它地方和所述氧化硅膜15或20接触。
步骤六、如图3F所示，进行快速退火工艺使钛与硅直接接触处形成钛硅合金；所述快速退火工艺能选择分两次进行、也能一次完成；分两次进行时第一次的退火温度为640度～750度、第二次的退火温度为790度～860度，其中第一次退火后要进行一次剩余钛的刻蚀。
步骤七、如图3G所示，由于在所述沟槽14的侧壁和衬底表面的钛与硅之间有氧化硅膜，该部分的钛不能形成合金，因此退火处理后，在所述沟槽14的侧壁和衬底表面的氧化硅膜之上仍然是金属钛，利用湿法刻蚀去除掉该部分金属钛，所述湿法液不会对钛硅合金造成刻蚀，因此化硅膜上的钛去除后，形成一只在所述沟槽底部含有钛硅合金的结构。
步骤八、如图3H所示，将掺杂多晶硅或掺杂无定形硅18淀积在所述沟槽14和硅衬底表面上。如采用多晶硅，淀积所述多晶硅的工艺温度为600度～670度，如采用无定形硅，淀积所述无定形硅的工艺温度为500度～550度。所述多晶硅或无定形硅18的掺杂能为N型杂质液、也能为P型杂质，杂质浓度要大于1E19CM-3，所述多晶硅或无定形硅18淀积完成后要将所述沟槽14填满。
步骤九、如图3I所示，利用反刻或化学机械研磨将硅衬底表面多晶硅或无定形硅18去除。从而形成了本发明实施例的金属塞。
步骤十、如图2所示，形成本发明实施例一金属塞RFLDMOS的P阱111、栅氧层19和栅110，形成N-漂移区112，N+源区114和N+漏区114，并形成表面电极即源极、漏极和栅极。在所述P阱111中还要形成P+区116，用以实现所述源极和所述P阱111间的欧姆接触。最后在对所述P+硅衬底11背面进行减薄后淀积背面金属，该背面金属通过所述P+衬底、所述金属塞与源极相连。
在本发明实施例一金属塞RFLDMOS器件中，由于采用了金属塞结构代替现有RFLDMOS器件中的P+下沉层，且该金属塞由合金和掺杂多晶硅或掺杂无定形硅组成，且在所述金属塞的侧壁方向与P型外延层区域有氧化硅膜进行隔离，因此掺杂多晶硅或掺杂无定形硅中的杂质不能扩散到P型外延中，从而使所述金属塞形成的下沉层尺寸可以做得很小，如小于1微米。
同时，由于所述掺杂多晶硅或掺杂无定形硅与所述P+硅衬底的接触是通过钛硅合金实现的，因此掺杂不限于P型，可以是P型也可以是N型，使采用普遍，成熟的N+掺杂工艺称为可能。
同时，由于所述掺杂多晶硅或掺杂无定形硅将钛硅合金完成盖在底部，因此形成所述钛硅合金的工艺能在栅氧形成之前进行，而不需要考虑对现有工艺的污染问题，而只需要根据在底部的金属或合金的电学性能对后面的温度的要求，来设计后续高温工艺的温度。例如对于钛硅合金，由于太高温度可能使钛硅的象态发生变化，可能引起电阻变大，因此建议后续的温度低于900度；对钴硅合金建议后续的温度低于900度；对钼硅合金，由于其能承受高温，就不需要考虑该问题。
如图4A、图4B、图4C和图3G所示，为本发明实施例一金属塞RFLDMOS器件的第二种制造方法的器件结构示意图，包括如下步骤：
采用和第一种制造方法相同的步骤直到形成如图3F所示的金属和金属硅化物如钛化硅合金17，所述金属或金属合金也能为钛、氮化钛、钛-钨双层结构、钛-氮化钛-钨三层结构、钴硅合金或钼硅合金；
如图4A所示，涂上涂层140，所述涂层140为光刻胶或抗反射涂层；
如图4B所示，再通过干法或湿法刻蚀工艺将硅衬底表面和所述沟槽14上部的涂层140刻蚀掉；
如图4C所示，通过干法或湿法刻蚀工艺将未被所述涂层140保护的金属和金属硅化物刻蚀掉；
如图3G所示，最后将所述涂层140全部除掉，形成了只在所述沟槽14底部含有钛化硅合金17的结构。后续其它步骤和第一种制造方法一样。本发明实施例一金属塞底部的金属或金属硅化物如钛、氮化钛、钛-钨双层结构、钛-氮化钛-钨三层结构等都具有良好的可靠性，且已得到验证，并且可以有很好的耐温特性，不需要考虑之后的热过程的限制，易于集成。
如图2A中所示的所述氧化膜硅15的厚度，如果根据器件设计要求与之前工艺中的氧化硅膜厚度不一样，可以将相应的制造方法加以调整，如图5A至图5B所示，本发明实施例一金属塞RFLDMOS器件的第三种制造方法的器件结构示意图，相应的调整方法为：
采用和第一种制造方法相同的步骤直到形成如图3G所示的结构后，在所述金属硅化物如钛化硅合金17形成后，将原来的侧壁氧化硅膜15去除，得到如图5A所示的结构；
如图5B所示，之后再淀积所需厚度的氧化硅膜55，该氧化硅膜55可采用热氧化工艺生长；后续步骤和第一种制造方法步骤八到步骤十相同。
如图2A中所示的所述金属塞下沉层也能是单一层金属塞，如图6A至6B所示，本发明实施例一金属塞RFLDMOS器件的第四种制造方法的器件结构示意图，实现含单一层金属塞的制造方法为：
在如图3D所示的步骤四完成后，进行金属膜68淀积并将将沟槽填满，得到如图6A所示的结构；
如图6B所示，利用反刻或化学机械研磨将硅衬底表面的金属膜68去除；最后按照第一种制造方法的步骤十形成器件。
所述第四种制造方法的工艺要考虑工艺的集成性，如果所述金属膜68为钨或钨硅，那么它的形成步骤需要在栅形成之后；如果是不能耐高温的金属膜，那么该金属膜要在所有的高温工艺完成之后进行；如果所述金属膜采用钛-钨双层结构、钛-氮化钛-钨三层结构、钛-钨硅双层结构、钛-氮化钛-钨硅三层结构，由于这些结构有很好的耐温特性，不需要考虑之后的热过程的限制，易于集成。
如图2A中所示的所述金属塞下沉层的组成结构也能是下部金属层加上部掺杂多晶硅或掺杂无定形硅。如图7A至7D所示，本发明实施例一金属塞RFLDMOS器件的第五种制造方法的器件结构示意图，所述金属塞结构的制造方法为：
如图7A所示，在如图3D所示的步骤四完成后，先进行金属膜76淀积；
如图7B所示，之后将硅衬底表面和沟槽上部的大部分金属膜76刻蚀，留下所述沟槽底部的金属膜76和所述硅衬底形成接触；
如图7C所示，再进行淀积掺杂多晶硅或掺杂无定形硅77；
如图7D所示，最后利用反刻或化学机械研磨将硅衬底表面的掺杂多晶硅或掺杂无定形硅去除，从而形成所述金属塞下沉层；后续步骤和所述第一种制造方法的步骤十相同。在上述结构中，由于所述多晶硅或无定形硅下有金属，因此工艺集成上要有所考虑：如果所述金属膜76为钨或钨硅，那么它需要在栅形成之后就可，如果是不能耐高温的金属膜，那么其要在所有的高温工艺完成之后进行；如果所述金属膜采用钛-钨双层结构、钛-氮化钛-钨三层结构、钛-钨硅双层结构、钛-氮化钛-钨硅三层结构，由于这些结构有很好的耐温特性，不需要考虑之后的热过程的限制，易于集成。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (10)
1.一种金属塞的制造方法，其特征在于，包含以下步骤：
步骤一、在硅衬底上依次生长第一层介质一和第二层介质二，利用光刻、刻蚀工艺在所述硅衬底上形成沟槽图形；
步骤二、在所述沟槽的底部和侧壁形成第三层介质一，在所述沟槽底部和侧壁以及所述硅衬底的表面形成第四层介质二；
步骤三、通过反刻工艺将所述沟槽底部的第四层介质二去掉，保持所述沟槽侧壁的第四层介质二存在；
步骤四、将所述沟槽底部的第三层介质一去掉；
步骤五、将所述第四层介质二和所述第二层介质二全部去掉，得到所述沟槽底部没有介质层，所述沟槽侧壁保留有第三层介质一和所述衬底表面保留有第一层介质一的结构；
步骤六、在所述沟槽底部、侧壁和所述硅衬底表面淀积金属；
步骤七、在所述沟槽底部形成金属硅化物合金；并将所述沟槽侧壁、所述硅衬底表面的介质一上的所述金属刻蚀掉；
步骤八、在所述沟槽和所述硅衬底表面淀积掺杂多晶硅或掺杂无定形硅；
步骤九、利用反刻或化学机械研磨将所述硅衬底表面的掺杂多晶硅或掺杂无定形硅去掉。
2.一种金属塞的制造方法，其特征在于，包含以下步骤：
步骤一、在硅衬底上依次生长第一层介质一和第二层介质二，利用光刻、刻蚀工艺在所述硅衬底上形成沟槽图形；
步骤二、在所述沟槽的底部和侧壁形成第三层介质一，在所述沟槽底部和侧壁以及所述硅衬底的表面形成第四层介质二；
步骤三、通过反刻工艺将所述沟槽底部的第四层介质二去掉，保持所述沟槽侧壁的第四层介质二存在；
步骤四、将所述沟槽底部的第三层介质一去掉；
步骤五、将所述第四层介质二和所述第二层介质二全部去掉，得到所述沟槽底部没有介质层，所述沟槽侧壁保留有第三层介质一和所述衬底表面保留有第一层介质一的结构；
步骤六、在所述沟槽底部、侧壁和所述硅衬底表面淀积金属硅化物，所述金属硅化物不填满所述沟槽；
步骤七、在所述沟槽和所述硅衬底上形成一涂层，所述涂层为光刻胶或抗反射涂层或有机膜，所述涂层将所述沟槽填满；再将所述硅衬底表面和沟槽上部的涂层刻蚀掉；
步骤八、将所述沟槽侧壁上部未被所述涂层覆盖保护的金属硅化物、以及所述硅衬底表面的第一层介质一上的金属硅化物刻蚀掉；
步骤九、在所述沟槽和所述硅衬底表面淀积掺杂多晶硅或掺杂无定形硅；
步骤十、利用反刻或化学机械研磨将所述硅衬底表面的掺杂多晶硅或掺杂无定形硅去掉。
3.一种金属塞的制造方法，其特征在于，包含以下步骤：
步骤一、在硅衬底上依次生长第一层介质一和第二层介质二，利用光刻、刻蚀工艺在所述硅衬底上形成沟槽图形；
步骤二、在所述沟槽的底部和侧壁形成第三层介质一，在所述沟槽底部和侧壁以及所述硅衬底的表面形成第四层介质二；
步骤三、通过反刻工艺将所述沟槽底部的第四层介质二去掉，保持所述沟槽侧壁的第四层介质二存在；
步骤四、将所述沟槽底部的第三层介质一去掉；
步骤五、将所述第四层介质二和所述第二层介质二全部去掉，得到所述沟槽底部没有介质层，所述沟槽侧壁保留有第三层介质一和所述衬底表面保留有第一层介质一的结构；
步骤六、在所述沟槽底部、侧壁和所述硅衬底表面淀积金属，所述金属不填满所述沟槽；
步骤七、在所述沟槽和所述硅衬底上形成一涂层，所述涂层为光刻胶或抗反射涂层或有机膜，所述涂层将所述沟槽填满；再将所述硅衬底表面和沟槽上部的涂层刻蚀掉；
步骤八、将所述沟槽侧壁上部未被所述涂层覆盖保护的金属、以及所述硅衬底表面的第一层介质一上的金属刻蚀掉；
步骤九、在所述沟槽和所述硅衬底表面淀积掺杂多晶硅或掺杂无定形硅；
步骤十、利用反刻或化学机械研磨将所述硅衬底表面的掺杂多晶硅或掺杂无定形硅去掉。
4.一种金属塞的制造方法，其特征在于，包含以下步骤：
步骤一、在硅衬底上依次生长第一层介质一和第二层介质二，利用光刻、刻蚀工艺在所述硅衬底上形成沟槽图形；
步骤二、在所述沟槽的底部和侧壁形成第三层介质一，在所述沟槽底部和侧壁以及所述硅衬底的表面形成第四层介质二；
步骤三、通过反刻工艺将所述沟槽底部的第四层介质二去掉，保持所述沟槽侧壁的第四层介质二存在；
步骤四、将所述沟槽底部的第三层介质一去掉；
步骤五、将所述第四层介质二和所述第二层介质二全部去掉，得到所述沟槽底部没有介质层，所述沟槽侧壁保留有第三层介质一和所述衬底表面保留有第一层介质一的结构；
步骤六、在所述沟槽底部、侧壁和所述硅衬底表面淀积金属；
步骤七、在所述沟槽底部形成金属硅化物合金；并将所述沟槽侧壁、所述硅衬底表面的介质一上的所述金属刻蚀掉；
步骤八、在沟槽和所述硅衬底表面淀积金属；
步骤九、利用反刻或化学机械研磨将所述硅衬底表面的金属去掉。
5.一种金属塞的制造方法，其特征在于，包含以下步骤：
步骤一、在硅衬底上依次生长第一层介质一和第二层介质二，利用光刻、刻蚀工艺在所述硅衬底上形成沟槽图形；
步骤二、在所述沟槽的底部和侧壁形成第三层介质一，在所述沟槽底部和侧壁以及所述硅衬底的表面形成第四层介质二；
步骤三、通过反刻工艺将所述沟槽底部的第四层介质二去掉，保持所述沟槽侧壁的第四层介质二存在；
步骤四、将所述沟槽底部的第三层介质一去掉；
步骤五、将所述第四层介质二和所述第二层介质二全部去掉，得到所述沟槽底部没有介质层，所述沟槽侧壁保留有第三层介质一和所述衬底表面保留有第一层介质一的结构；
步骤六、在所述沟槽底部、侧壁和所述硅衬底表面淀积金属，并将所述沟槽填满；
步骤七、利用湿法反刻工艺将所述沟槽上部、以及所述硅衬底表面的第一层介质一上的金属刻蚀掉；
步骤八、在所述沟槽中和所示硅衬底表面淀积掺杂多晶硅或掺杂无定形硅；
步骤九、利用反刻或化学机械研磨将所示硅衬底表面的所述掺杂多晶硅或掺杂无定形硅去掉。
6.一种金属塞的制造方法，其特征在于，包含以下步骤：
步骤一、在硅衬底上依次生长第一层介质一和第二层介质二，利用光刻、刻蚀工艺在所述硅衬底上形成沟槽图形；
步骤二、在所述沟槽的底部和侧壁形成第三层介质一，在所述沟槽底部和侧壁以及所述硅衬底的表面形成第四层介质二；
步骤三、通过反刻工艺将所述沟槽底部的第四层介质二去掉，保持所述沟槽侧壁的第四层介质二存在；
步骤四、将所述沟槽底部的第三层介质一去掉；
步骤五、将所述第四层介质二和所述第二层介质二全部去掉，得到所述沟槽底部没有介质层，所述沟槽侧壁保留有第三层介质一和所述衬底表面保留有第一层介质一的结构；
步骤六、在所述沟槽底部、侧壁和所述硅衬底表面淀积金属；
步骤七、利用反刻或化学机械研磨将所述硅衬底表面的第一层介质一上的金属刻蚀掉。
7.如权利要求1或2或4所述的方法，其特征在于：所述金属硅化物为钛硅合金、或钴硅合金、或铌硅合金、或钼硅合金。
8.如权利要求1或3或4或5或6所述的方法，其特征在于：所述金属为钨、或钨硅、或钛、或氮化钛、或铝、或铜、或上述金属的组合。
9.如权利要求1或2或3或5所述的方法，其特征在于：所述掺杂多晶硅或掺杂无定形硅的杂质为P型、或N型；所述掺杂多晶硅的生长温度为600度～680度；所述掺杂无定形硅的生长温度为500度～570度。
10.如权利要求1或2或3或4或5或6所述的方法，其特征在于：所述介质一为氧化硅，所述介质二为氮化硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010108875.5A CN102157493B (zh) | 2010-02-11 | 2010-02-11 | 金属塞及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010108875.5A CN102157493B (zh) | 2010-02-11 | 2010-02-11 | 金属塞及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102157493A CN102157493A (zh) | 2011-08-17 |
| CN102157493B true CN102157493B (zh) | 2013-07-24 |
Family
ID=44438856
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010108875.5A Active CN102157493B (zh) | 2010-02-11 | 2010-02-11 | 金属塞及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102157493B (zh) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102412133B (zh) * | 2011-11-07 | 2013-10-23 | 上海华虹Nec电子有限公司 | 一种rf ldmos栅极金属硅化物形成的工艺方法 |
| CN103050424B (zh) * | 2012-08-17 | 2016-01-20 | 上海华虹宏力半导体制造有限公司 | 半导体器件的保护环 |
| CN103779230B (zh) * | 2012-10-26 | 2016-10-26 | 上海华虹宏力半导体制造有限公司 | 一种ldmos的制备工艺方法 |
| US9735243B2 (en) | 2013-11-18 | 2017-08-15 | Infineon Technologies Ag | Semiconductor device, integrated circuit and method of forming a semiconductor device |
| DE112013005770B4 (de) * | 2012-12-03 | 2022-12-01 | Infineon Technologies Ag | Halbleitervorrichtung, integrierte Schaltung und Verfahren zum Herstellen einer Halbleitervorrichtung |
| US9799762B2 (en) | 2012-12-03 | 2017-10-24 | Infineon Technologies Ag | Semiconductor device and method of manufacturing a semiconductor device |
| CN103904020B (zh) * | 2012-12-24 | 2016-08-17 | 上海华虹宏力半导体制造有限公司 | 优化自对准接触孔底部金属硅化物形貌的方法 |
| CN104425588B (zh) * | 2013-08-20 | 2017-06-06 | 上海华虹宏力半导体制造有限公司 | Rfldmos器件及其制造方法 |
| CN104425589B (zh) * | 2013-08-20 | 2017-08-08 | 上海华虹宏力半导体制造有限公司 | 射频ldmos器件及其制造方法 |
| US9287404B2 (en) | 2013-10-02 | 2016-03-15 | Infineon Technologies Austria Ag | Semiconductor device and method of manufacturing a semiconductor device with lateral FET cells and field plates |
| US9306058B2 (en) | 2013-10-02 | 2016-04-05 | Infineon Technologies Ag | Integrated circuit and method of manufacturing an integrated circuit |
| US9401399B2 (en) | 2013-10-15 | 2016-07-26 | Infineon Technologies Ag | Semiconductor device |
| US20240153876A1 (en) * | 2022-11-03 | 2024-05-09 | Globalfoundries Singapore Pte. Ltd. | Transistors having backside contact structures |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6048772A (en) * | 1998-05-04 | 2000-04-11 | Xemod, Inc. | Method for fabricating a lateral RF MOS device with an non-diffusion source-backside connection |
| US6133610A (en) * | 1998-01-20 | 2000-10-17 | International Business Machines Corporation | Silicon-on-insulator chip having an isolation barrier for reliability and process of manufacture |
| CN1290403A (zh) * | 1998-02-07 | 2001-04-04 | 斋摩德股份有限公司 | 包括连接横向rf mos器件的源区与背侧的插头的类网状栅结构 |
| US6620663B1 (en) * | 2001-05-18 | 2003-09-16 | Episil Technologies, Inc. | Self-aligned copper plating/CMP process for RF lateral MOS device |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6686627B2 (en) * | 2001-12-26 | 2004-02-03 | Sirenza Microdevices, Inc. | Multiple conductive plug structure for lateral RF MOS devices |
| US7952145B2 (en) * | 2007-02-20 | 2011-05-31 | Texas Instruments Lehigh Valley Incorporated | MOS transistor device in common source configuration |
-
2010
- 2010-02-11 CN CN201010108875.5A patent/CN102157493B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6133610A (en) * | 1998-01-20 | 2000-10-17 | International Business Machines Corporation | Silicon-on-insulator chip having an isolation barrier for reliability and process of manufacture |
| CN1290403A (zh) * | 1998-02-07 | 2001-04-04 | 斋摩德股份有限公司 | 包括连接横向rf mos器件的源区与背侧的插头的类网状栅结构 |
| US6048772A (en) * | 1998-05-04 | 2000-04-11 | Xemod, Inc. | Method for fabricating a lateral RF MOS device with an non-diffusion source-backside connection |
| US6620663B1 (en) * | 2001-05-18 | 2003-09-16 | Episil Technologies, Inc. | Self-aligned copper plating/CMP process for RF lateral MOS device |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102157493A (zh) | 2011-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102157493B (zh) | 金属塞及其制造方法 | |
| CN105702739B (zh) | 屏蔽栅沟槽mosfet器件及其制造方法 | |
| CN101663760B (zh) | 自对准的沟槽型金属氧化物半导体场效应晶体管及其制造方法 | |
| US10636883B2 (en) | Semiconductor device including a gate trench and a source trench | |
| CN101836282B (zh) | 具有较低接触电阻的mos结构及其制造方法 | |
| US7842574B2 (en) | Method of manufacturing a semiconductor power device | |
| TW201301366A (zh) | 製造絕緣閘極半導體裝置之方法及結構 | |
| CN105390548B (zh) | 有场电极结构单元场和终止结构间终止台面的半导体器件 | |
| CN104716177B (zh) | 一种改善漏电的射频ldmos器件的制造方法 | |
| CN101542738A (zh) | 可应用于高频的功率金氧半场效晶体管组件结构 | |
| CN105529256B (zh) | 半导体器件和使用对准层制造半导体器件的方法 | |
| CN102544107A (zh) | 一种改进型终端结构的功率mos器件及其制造方法 | |
| CN109755322A (zh) | 碳化硅mosfet器件及其制备方法 | |
| US11881512B2 (en) | Method of manufacturing semiconductor device with silicon carbide body | |
| CN113921607B (zh) | 一种阶梯沟槽横向绝缘栅双极型晶体管结构及制造方法 | |
| CN102237406A (zh) | 射频ldmos器件及其制造方法 | |
| CN102456574A (zh) | 一种自对准金属硅化物的沟槽型半导体器件及制造方法 | |
| WO2024099436A1 (zh) | 一种沟槽型SiC MOSFET器件结构及其制造方法 | |
| CN106158927A (zh) | 一种优化开关特性的超结半导体器件及制造方法 | |
| CN206574721U (zh) | 一种集成肖特基二极管的SiC双沟槽型MOSFET器件 | |
| CN106935645B (zh) | 具有底部栅极的金氧半场效晶体管功率元件 | |
| CN105244277A (zh) | 无结场效应晶体管及其形成方法 | |
| CN101807546A (zh) | 沟道式金属氧化物半导体元件及其制作方法 | |
| CN100448027C (zh) | 一种不对称肖特基势垒mos晶体管及其制作方法 | |
| CN104051524A (zh) | 半导体器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI Effective date: 20140108 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20140108 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge Patentee before: Shanghai Huahong NEC Electronics Co., Ltd. |