CN102456574A - 一种自对准金属硅化物的沟槽型半导体器件及制造方法 - Google Patents
一种自对准金属硅化物的沟槽型半导体器件及制造方法 Download PDFInfo
- Publication number
- CN102456574A CN102456574A CN2010105230073A CN201010523007A CN102456574A CN 102456574 A CN102456574 A CN 102456574A CN 2010105230073 A CN2010105230073 A CN 2010105230073A CN 201010523007 A CN201010523007 A CN 201010523007A CN 102456574 A CN102456574 A CN 102456574A
- Authority
- CN
- China
- Prior art keywords
- semiconductor device
- self
- contact hole
- mask
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 61
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 58
- 239000002184 metal Substances 0.000 title claims abstract description 58
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 37
- 229910021332 silicide Inorganic materials 0.000 title claims abstract description 27
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 title claims abstract description 26
- 238000000034 method Methods 0.000 claims abstract description 33
- 238000005530 etching Methods 0.000 claims abstract description 26
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 19
- 229910000881 Cu alloy Inorganic materials 0.000 claims abstract description 9
- WPPDFTBPZNZZRP-UHFFFAOYSA-N aluminum copper Chemical compound [Al].[Cu] WPPDFTBPZNZZRP-UHFFFAOYSA-N 0.000 claims abstract description 9
- 229910052914 metal silicate Inorganic materials 0.000 claims description 44
- 230000008021 deposition Effects 0.000 claims description 31
- 238000013459 approach Methods 0.000 claims description 24
- 238000000576 coating method Methods 0.000 claims description 20
- 239000011248 coating agent Substances 0.000 claims description 18
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 16
- 230000015572 biosynthetic process Effects 0.000 claims description 16
- 229910052796 boron Inorganic materials 0.000 claims description 16
- 229920005591 polysilicon Polymers 0.000 claims description 15
- 238000001459 lithography Methods 0.000 claims description 13
- 238000000137 annealing Methods 0.000 claims description 10
- 229910052723 transition metal Inorganic materials 0.000 claims description 10
- 150000003624 transition metals Chemical class 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 229910020968 MoSi2 Inorganic materials 0.000 claims description 5
- 229910004217 TaSi2 Inorganic materials 0.000 claims description 5
- 229910008479 TiSi2 Inorganic materials 0.000 claims description 5
- 229910008814 WSi2 Inorganic materials 0.000 claims description 5
- DFJQEGUNXWZVAH-UHFFFAOYSA-N bis($l^{2}-silanylidene)titanium Chemical compound [Si]=[Ti]=[Si] DFJQEGUNXWZVAH-UHFFFAOYSA-N 0.000 claims description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 4
- 239000010936 titanium Substances 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 239000010937 tungsten Substances 0.000 claims description 4
- 238000002347 injection Methods 0.000 claims description 3
- 239000007924 injection Substances 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 230000008569 process Effects 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims description 3
- JRBRVDCKNXZZGH-UHFFFAOYSA-N alumane;copper Chemical compound [AlH3].[Cu] JRBRVDCKNXZZGH-UHFFFAOYSA-N 0.000 claims description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 2
- 238000000151 deposition Methods 0.000 abstract description 26
- 230000008901 benefit Effects 0.000 abstract description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract 1
- 229910052698 phosphorus Inorganic materials 0.000 abstract 1
- 239000011574 phosphorus Substances 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 230000005669 field effect Effects 0.000 description 5
- 206010010144 Completed suicide Diseases 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007773 growth pattern Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
一种自对准金属硅化物的沟槽型半导体器件及制造方法，该方法包括：利用源区掩模形成基区；利用沟槽掩模蚀刻出沟槽，并沉积多晶硅；注入磷元素，形成源区；在所述多晶硅和源区表面形成硅化物；沉积铝铜合金，形成源极金属垫层，栅极金属垫层和金属连线。本发明的制造方法由于采用了较少的掩模板，减少了自对准金属硅化物的沟槽型半导体器件的制造工序和污染，保证了半导体器件的阈值电压等电参数的一致性。由于本发明的制造方法简单、容易，制造工艺容易实现，使器件的质量以及可靠性得到了较大的提高。
Description
技术领域
本发明涉及一种半导体器件，尤其涉及一种沟槽型半导体器件及制造方法。
背景技术
在现有的沟槽型半导体器件制造过程中，通常采用形成自对准金属硅化物来改善在源区、漏区和栅区硅的薄膜电阻以及硅和金属之間的接触电阻，以达到器件更低的导通电阻和栅极电阻，提高器件的效率。
美国专利文献（US20030168695A1）公开了一种金属氧化物半导体场效应晶体管沟槽硅化物栅极的制造方法，如图18所示，该方法中，只在半导体场效应晶体管沟槽的导电多晶硅栅极的表面沉积有一层硅化物（例如硅化钛），然后在其表面沉积局部的厚氧化层。
美国专利文献（US20070023828A1）公开了一种半导体器件及其制造方法，如图19所示，该半导体器件首先把沟槽里的栅极在垂直方向分成两半，中间以氧化物作为隔离，然后在其上部份沉积一层硅化物。
采用公开号为US20030168695A1美国专利文献制造的半导体场效应晶体管，其硅化物表面的局部厚氧化层会使表面不平坦，导致源金属厚度的不均匀,影响了器件的导通电阻一致性，而采用公开号为US20070023828A1美国专利文献制造的半导体场效应晶体管，对沟槽蚀刻的要求高、工序比较复杂，使得多晶硅宽度难以控制，影响了器件的一致性。
发明内容
为了解决现有技术存在的不足，本发明提供一种自对准金属硅化物的沟槽型半导体器件及制造方法，用较少的工艺步骤和掩模，避免了有关工序造成的污染和一致性的控制，达到阈值电压和导通电阻等电参数的一致性。
为了实现上述目的，根据本发明的自对准金属硅化物的沟槽型半导体器件的制造方法，包括以下步骤：
1) 利用源区掩模形成基区；
2) 利用沟槽掩模蚀刻出沟槽，并沉积多晶硅；
3) 注入磷元素，形成源区；
4) 在所述多晶硅和源区表面形成硅化物；
5) 沉积铝铜合金，形成源极金属垫层，栅极金属垫层和金属连线。
其中，所述步骤1）进一步包括以下步骤：
a) 在衬底的外延层上沉积厚度为8000??左右的第一氧化层；
b) 蚀刻第一氧化层形成源区掩模，然后在暴露的外延层部分注入硼元素，並推进扩散到外延层中形成基区。
其中，所述步骤2）进一步包括以下步骤：
a) 生成屏敝氧化层，沉积光刻涂层，并对其进行蚀刻形成沟槽掩模；
b) 利用沟槽掩模，在暴露的外延层部分蚀刻出沟槽；
c) 移除光刻涂层，并对暴露的外延层部分、沟槽侧壁和底部表面进行牺牲氧化，然后再形成第二氧化层。
其中，所述步骤3）进一步包括以下步骤：
a) 在沟槽中沉积以掺杂的多晶硅，并对多晶硅进行回蚀；
b) 注入磷元素，并采用退火作业将其推进扩散到基区中形成源区。
其中，所述步骤3）和步骤4）之间还包括以下步骤：沉积光刻涂层，并对其进行蚀刻形成第二基区掩模，注入硼元素的步骤。
其中，所述步骤3）和步骤4）之间还包括以下步骤：
a) 沉积并蚀刻光刻涂层，形成第一接触孔掩模；
b) 通过第一接触孔掩模蚀刻出接触孔沟槽；向接触孔沟槽中注入硼元素，并将其推进扩散到基区。
其中，所述步骤4）还包括：
a) 去掉源区表面上的氧化物后；
b) 沉积过渡金属,进行退火作业使金属和单晶硅反应而形成硅化物；
c) 选择性蝕刻多餘的未反应的过渡金属。
其中，所述步骤5）进一步包括以下步骤：
a) 通过接触孔掩模形成接触孔沟槽；
b) 对接触孔沟槽进行填充形成沟槽插塞；
c) 沉积铝铜合金，并进行退火，然后通过金属掩模进行金属浸蚀，形成源极金属垫层，栅极金属垫层和金属连线。
其中，所述步骤5）进一步包括以下步骤：
a) 在沟槽中沉积层间介质并进行回蚀；
b) 沉积并蚀刻光刻涂层，形成第二接触孔掩模；
c) 利用第二接触孔掩模，蚀刻接触孔中的层间介质；
d) 对接触孔沟槽进行填充形成沟槽插塞；
e) 沉积一层铝铜合金，通过金属掩模进行金属浸蚀，使形成源极金属垫层，栅极金属垫层和金属连线。
其中，所述硅化物为WSi2、TiSi2、MoSi2或 TaSi2。
本发明具有明显的优点和积极效果，采用本发明的制造方法由于采用了掩模板, 避免了有关工序造成的污染和一致性的控制，减少了自对准金属硅化物的沟槽型半导体器件的制造工序，保证了半导体器件的阈值电压等电参数的一致性；由于本发明的制造方法简单、容易，制造工艺容易实现，使器件的质量以及可靠性得到了较大的提高。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起，用于解释本发明，并不构成对本发明的限制。在附图中：
图1为根据本发明的自对准金属硅化物的沟槽型半导体器件制造方法实施例1流程图；
图2位为根据本发明的自对准金属硅化物的沟槽型半导体器件制造方法中沉积第一氧化层并形成源区掩模，注入硼元素示意图；
图3为根据本发明的自对准金属硅化物的沟槽型半导体器件制造方法中形成的基区和沟槽掩模示意图；
图4为根据本发明的自对准金属硅化物的沟槽型半导体器件制造方法中蚀刻出沟槽及生成第二氧化层示意图；
图5为根据本发明的自对准金属硅化物的沟槽型半导体器件制造方法中注入磷元素、形成源区和栅极(多晶硅)示意图；
图6为根据本发明的自对准金属硅化物的沟槽型半导体器件制造方法实施例1中源区和多晶硅表面生成的硅化物示意图；
图7为根据本发明的自对准金属硅化物的沟槽型半导体器件制造方法实施例1中沉积和化学机械抛光层间介质示意图；
图8为根据本发明的自对准金属硅化物的沟槽型半导体器件制造方法实施例1中利用接触孔掩模形成的接触孔示意图；
图9为根据本发明的自对准金属硅化物的沟槽型半导体器件制造方法实施例1中扩大接触孔上部份和注入P+后的示意图；
图10为根据本发明的自对准金属硅化物的沟槽型半导体器件制造方法实施例1中形成的金属垫层及金属连线示意图；
图11为根据本发明的自对准金属硅化物的沟槽型半导体器件制造方法实施例2流程图；
图12为根据本发明的自对准金属硅化物的沟槽型半导体器件制造方法实施例2中利用第二基区掩模，注入硼元素后的示意图；
图13为根据本发明的自对准金属硅化物的沟槽型半导体器件制造方法实施例2中在第二基区和多晶硅表面生成硅化物后，沿图12中B-B′横切面示意图；
图14为根据本发明的自对准金属硅化物的沟槽型半导体器件制造方法实施例2中在硅化物表面直接沉积铝铜合金，形成的金属垫层及金属连线后，沿图12中A-A′横切面示意图；
图15为根据本发明的自对准金属硅化物的沟槽型半导体器件制造方法实施例3流程图；
图16为根据本发明的自对准金属硅化物的沟槽型半导体器件制造方法实施例3中利用接触孔掩模形成的接触孔并注入硼元素示意图；
图17为根据本发明的自对准金属硅化物的沟槽型半导体器件制造方法实施例3中通过金属掩模形成的金属垫层及金属连线示意图；
图18为现有技术中美国专利文献(US20030168695A1)公开的半导体场效应晶体管示意图；
图19为现有技术中美国专利文献（US20070023828A1）公开的半导体器件示意图。
具体实施方式
以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。
实施例1
图1为根据本发明的自对准金属硅化物的沟槽型半导体器件制造方法实施例1流程图，下面将参考图1，对本发明的自对准金属硅化物的沟槽型半导体器件制造方法实施例1进行详细阐述：
首先，在步骤101，利用源区掩模注入硼元素形成基区。该步骤包括：在衬底的外延层上采用积淀或热生长方式生成第一氧化层（氧化物硬光罩），第一氧化层的厚度约为8000??；蚀刻第一氧化层形成源区掩模，然后在暴露的外延层部分注入硼元素，如图2所示；采用退火作业将硼元素推进扩散到外延层中形成基区，如图3所示；
在步骤102，利用沟槽掩模蚀刻出沟槽，并生成第二氧化层。该步骤包括：在暴露的外延层表面生成屏敝氧化层，沉积光刻涂层，并对其进行蚀刻形成沟槽掩模，如图3所示；利用沟槽掩模，在暴露的外延层部分蚀刻出沟槽；移除光刻涂层，并对暴露的外延层部分、沟槽侧壁和底部表面进行牺牲氧化，然后再形成第二氧化层（栅极氧化层），如图4所示；
在步骤103，沉积多晶硅，并注入磷元素形成源区。在该步骤中，首先在沟槽中沉积以掺杂的多晶硅，并对多晶硅进行回蚀；然后，注入磷元素，并采用退火作业将其推进扩散到基区中形成源区，如图5所示；
在步骤104，在源区和多晶硅表面生成硅化物。该步骤包括：第一，移除源区表面的第二氧化层；第二，沉积过渡金属,进行退火作业使金属和单晶硅反应而形成硅化物；第三，选择性蝕刻多餘的未反应的过渡金属，在多晶硅和源区表面生成硅化物，如图6所示，形成的硅化物可以是WSi2、TiSi2、MoSi2或 TaSi2。
在步骤105，通过接触孔掩模形成接触孔沟槽。首先，在器件的表面沉积一层层间介质，并对其进行化学机械抛光处理，使层间介质保持一定厚度，如图7所示；其次，在层间介质表面沉积一层光刻涂层，并对其进行蚀刻，形成接触孔掩模；最后，通过接触孔掩模，利用干法由层间介质蚀刻到基区中形成接触孔沟槽，如图8所示；
在步骤106，向接触孔沟槽中注入p+（硼元素），并将其推进扩散到基区。在本步骤中，首先通过接触孔掩模利用湿法蚀刻层间介质，然后移除光刻涂层，最后向接触孔中注入P+，采用快速高温退火作业将其推进扩散到基区中，如图9所示；
在步骤107，对接触孔沟槽进行填充形成沟槽插塞。在该步骤中，先后使用钛/氮化钛层和钨层对接触孔沟槽进行填充以形成沟槽插塞，并对表层进行浸蚀，以去除顶层的钛/氮化钛和钨；
在步骤108，利用金属掩模形成金属垫层和连线。首先该器件的上面沉积一层铝铜合金，并进行退火，然后通过金属掩模进行金属浸蚀，形成源极金属垫层，栅极金属垫层和金属连线，如图10所示。
实施例2
图11为根据本发明的自对准金属硅化物的沟槽型半导体器件制造方法实施例2流程图，下面将参考图11进行详细阐述：
在步骤1101-1103，与实施例1的制造方法相同，参考步骤101-103，这里不再赘述；
在步骤1104，在该步骤中，首先，沉积一层光刻涂层，并对其进行蚀刻形成基区掩模，然后注入硼元素，如图12所示；
在步骤1105，然后采用快速高温退火作业，移除光刻涂层以及源区表面的第二氧化层；沉积过渡金属,进行退火作业使金属和单晶硅反应而形成硅化物；选择性蝕刻多餘的未反应的过渡金属，在第二基区、源区和多晶硅表面生成硅化物，如图6和图13所示，形成的硅化物可以是WSi2、TiSi2、MoSi2或 TaSi2；
在步骤1106，在沟槽中沉积层间介质并进行回蚀；
在步骤1107，在顶层沉积铝铜合金，使其直接接触硅化物，形成源极金属垫层，栅极金属垫层和金属连线，如图14所示。
实施例3
图15为根据本发明的自对准金属硅化物的沟槽型半导体器件制造方法实施例3流程图，下面将参考图15进行详细阐述：
在步骤1501-1503，与实施例1的制造方法相同，参考步骤101-103，这里不再赘述；
在步骤1504，沉积并蚀刻光刻涂层，形成第一接触孔掩模；通过第一接触孔掩模形成接触孔沟槽；向接触孔沟槽中注入硼元素（P+），并将其推进扩散到基区，如图16所示；
在步骤1505，移除光刻涂层以及源区表面的第二氧化层；沉积过渡金属,进行退火作业使金属和单晶硅反应而形成硅化物；选择性蝕刻多餘的未反应的过渡金属，在源区和多晶硅表面生成硅化物，如图6所示，硅化物为WSi2、TiSi2、MoSi2或 TaSi2；
在步骤1506，第一步，在沟槽中沉积层间介质并进行回蚀；第二步，沉积并蚀刻光刻涂层，形成第二接触孔掩模；第三步，利用第二接触孔掩模，蚀刻接触孔中的层间介质；
在步骤1507 - 1508，与实施例1的制造方法相同，参考步骤107-108，这里不再赘述。
实施例3中通过金属掩模形成的金属垫层及金属连线后的結构如图17所示。
上述实施例是以自对准金属硅化物的N型通道沟槽型半导体功率器件的制造过程进行说明,对于自对准金属硅化物的P型通道半导体功率器件的制造, 主要不同是掺杂物的类型，采用上述实施例的方法，改变掺杂物的类型，同样可以用于制造自对准金属硅化物的P型通道半导体器件。
本领域普通技术人员可以理解，以上所述仅为本发明的优选实施例而已，并不用于限制本发明，本发明不排它地涉及用于制造半导体器件(例如，MOS器件或绝缘栅双极晶体管(IGBT)类型的器件或双极结型晶体管(BJT)类型的器件或双极二极管或肖特基二极管）的工艺及对应的器件。
尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述实施例记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (15)
1.一种自对准金属硅化物的沟槽型半导体器件的制造方法，该方法包括以下步骤：
1）利用源区掩模形成基区；
2）利用沟槽掩模蚀刻出沟槽，并沉积多晶硅；
3）注入磷元素，形成源区；
4）在所述多晶硅和源区表面形成硅化物；
5）沉积铝铜合金，形成源极金属垫层，栅极金属垫层和金属连线。
2.根据权利要求1所述的自对准金属硅化物的沟槽型半导体器件的制造方法，其特征在于，所述步骤1）进一步包括以下步骤：
a)在衬底的外延层上沉积厚度为8000??左右的第一氧化层；
b)蚀刻第一氧化层形成源区掩模，然后在暴露的外延层部分注入硼元素，並推进扩散到外延层中形成基区。
3.根据权利要求1所述的自对准金属硅化物的沟槽型半导体器件的制造方法，其特征在于，所述步骤2）进一步包括以下步骤：
a)生成屏敝氧化层，沉积光刻涂层，并对其进行蚀刻形成沟槽掩模；
b)利用沟槽掩模，在暴露的外延层部分蚀刻出沟槽；
c)移除光刻涂层，并对暴露的外延层部分、沟槽侧壁和底部表面进行牺牲氧化，然后再形成第二氧化层。
4.根据权利要求1所述的自对准金属硅化物的沟槽型半导体器件的制造方法，其特征在于，所述步骤3）进一步包括以下步骤：
a)在沟槽中沉积以掺杂的多晶硅，并对多晶硅进行回蚀；
b)注入磷元素，并采用退火作业将其推进扩散到基区中形成源区。
5.根据权利要求1所述的自对准金属硅化物的沟槽型半导体器件的制造方法，其特征在于，所述步骤3）和步骤4）之间还包括以下步骤：沉积光刻涂层，并对其进行蚀刻形成第二基区掩模，注入硼元素的步骤。
6.根据权利要求1所述的自对准金属硅化物的沟槽型半导体器件的制造方法，其特征在于，所述步骤3）和步骤4）之间还包括以下步骤：
a)沉积并蚀刻光刻涂层，形成第一接触孔掩模；
b)通过第一接触孔掩模蚀刻出接触孔沟槽；向接触孔沟槽中注入硼元素，并将其推进扩散到基区。
7.根据权利要求1所述的自对准金属硅化物的沟槽型半导体器件的制造方法，其特征在于，所述步骤4）还包括：
a)去掉源区表面上的氧化物后；
b)沉积过渡金属,进行退火作业使金属和单晶硅反应而形成硅化物；
c)选择性蝕刻多餘的未反应的过渡金属。
8.根据权利要求1或7所述的自对准金属硅化物的沟槽型半导体器件的制造方法，其特征在于，所述硅化物为WSi2、TiSi2、MoSi2或 TaSi2。
9.根据权利要求1所述的自对准金属硅化物的沟槽型半导体器件的制造方法，其特征在于，所述步骤5）进一步包括以下步骤：
a)通过接触孔掩模形成接触孔沟槽；
b)对接触孔沟槽进行填充形成沟槽插塞；
c)沉积铝铜合金，并进行退火，然后通过金属掩模进行金属浸蚀，形成源极金属垫层，栅极金属垫层和金属连线。
10.根据权利要求9所述的自对准金属硅化物的沟槽型半导体器件的制造方法，其特征在于，所述步骤a）还包括：
a)沉积一层层间介质，并对其进行化学机械抛光处理；
b)在层间介质表面沉积一层光刻涂层，并对其进行蚀刻，形成接触孔掩模；
c)通过接触孔掩模，利用干法由层间介质蚀刻到基区中形成接触孔沟槽；
d)利用湿法，把层间介质中的接触孔扩大。
11.根据权利要求9所述的自对准金属硅化物的沟槽型半导体器件的制造方法，其特征在于，所述步骤b）还包括：
a)向接触孔沟槽中注入硼元素，并将其推进扩散到基区；
b)先后使用钛/氮化钛层和钨层对接触孔沟槽进行填充以形成沟槽插塞，并对表层进行浸蚀，以去除顶层的钛/氮化钛和钨。
12.根据权利要求1所述的自对准金属硅化物的沟槽型半导体器件的制造方法，其特征在于，所述步骤5）中是将所述铝铜合金直接与硅化物接触。
13.根据权利要求1所述的自对准金属硅化物的沟槽型半导体器件的制造方法，其特征在于，所述步骤5）进一步包括以下步骤：
a)在沟槽中沉积层间介质并进行回蚀；
b)沉积并蚀刻光刻涂层，形成第二接触孔掩模；
c)利用第二接触孔掩模，蚀刻接触孔中的层间介质；
d)对接触孔沟槽进行填充形成沟槽插塞；
e)沉积一层铝铜合金，通过金属掩模进行金属浸蚀，使形成源极金属垫层，栅极金属垫层和金属连线。
14.一种自对准金属硅化物的沟槽型半导体器件，其特征在于，采用权利要求1-13任一项所述的方法制造而成的N通道沟槽型半导体器件。
15.一种自对准金属硅化物的沟槽型半导体器件，其特征在于，采用权利要求1-13任一项所述的方法制造而成的P通道沟槽型半导体器件。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010523007.3A CN102456574B (zh) | 2010-10-27 | 2010-10-27 | 一种自对准金属硅化物的沟槽型半导体器件及制造方法 |
| PCT/CN2011/078878 WO2012055288A1 (zh) | 2010-10-27 | 2011-08-25 | 一种自对准金属硅化物的沟槽型半导体器件及制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010523007.3A CN102456574B (zh) | 2010-10-27 | 2010-10-27 | 一种自对准金属硅化物的沟槽型半导体器件及制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102456574A true CN102456574A (zh) | 2012-05-16 |
| CN102456574B CN102456574B (zh) | 2014-07-16 |
Family
ID=45993148
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010523007.3A Active CN102456574B (zh) | 2010-10-27 | 2010-10-27 | 一种自对准金属硅化物的沟槽型半导体器件及制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN102456574B (zh) |
| WO (1) | WO2012055288A1 (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106531810A (zh) * | 2016-12-23 | 2017-03-22 | 西安锴威半导体有限公司 | 一种分立的功率mos场效应管及其制造方法 |
| CN106952957A (zh) * | 2017-02-09 | 2017-07-14 | 香港商莫斯飞特半导体有限公司 | 一种纵向型氮化镓基半导体器件及制造方法 |
| CN111986997A (zh) * | 2020-08-26 | 2020-11-24 | 上海华虹宏力半导体制造有限公司 | 超级结器件的制造方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103205809B (zh) * | 2013-04-12 | 2016-04-06 | 西北工业大学 | 一种制备Si基TaSi2纳米尖锥阵列的方法 |
| CN103205808B (zh) * | 2013-04-12 | 2016-05-25 | 西北工业大学 | 一种Spindt型阴极阵列的制备方法 |
| CN108766965B (zh) * | 2018-08-03 | 2023-06-13 | 淄博汉林半导体有限公司 | 一种漏极共用的沟槽式双mos管器件及制造方法 |
| CN110190030B (zh) * | 2019-06-24 | 2024-06-04 | 南京华瑞微集成电路有限公司 | 一种通过连接孔改善uis的方法及功率器件 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1787194A (zh) * | 2004-12-08 | 2006-06-14 | 上海华虹Nec电子有限公司 | 小线宽沟槽型结构大功率mos管制造方法 |
| CN101009328A (zh) * | 2006-01-24 | 2007-08-01 | 万国半导体股份有限公司 | 生成低电阻自对准多晶硅化物栅极和台面接触区mosfet器件的结构和方法 |
| US20080035989A1 (en) * | 2006-08-11 | 2008-02-14 | Mosel Vitelic Inc. | Fabricating process and structure of trench power semiconductor device |
| CN101345259A (zh) * | 2007-07-13 | 2009-01-14 | 半导体元件工业有限责任公司 | 垂直型mos晶体管及其方法 |
| CN101834142A (zh) * | 2010-05-21 | 2010-09-15 | 香港商莫斯飞特半导体有限公司 | 一种具有厚绝缘底部的沟槽及其半导体器件的制造方法 |
-
2010
- 2010-10-27 CN CN201010523007.3A patent/CN102456574B/zh active Active
-
2011
- 2011-08-25 WO PCT/CN2011/078878 patent/WO2012055288A1/zh active Application Filing
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1787194A (zh) * | 2004-12-08 | 2006-06-14 | 上海华虹Nec电子有限公司 | 小线宽沟槽型结构大功率mos管制造方法 |
| CN101009328A (zh) * | 2006-01-24 | 2007-08-01 | 万国半导体股份有限公司 | 生成低电阻自对准多晶硅化物栅极和台面接触区mosfet器件的结构和方法 |
| US20080035989A1 (en) * | 2006-08-11 | 2008-02-14 | Mosel Vitelic Inc. | Fabricating process and structure of trench power semiconductor device |
| CN101345259A (zh) * | 2007-07-13 | 2009-01-14 | 半导体元件工业有限责任公司 | 垂直型mos晶体管及其方法 |
| CN101834142A (zh) * | 2010-05-21 | 2010-09-15 | 香港商莫斯飞特半导体有限公司 | 一种具有厚绝缘底部的沟槽及其半导体器件的制造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106531810A (zh) * | 2016-12-23 | 2017-03-22 | 西安锴威半导体有限公司 | 一种分立的功率mos场效应管及其制造方法 |
| CN106952957A (zh) * | 2017-02-09 | 2017-07-14 | 香港商莫斯飞特半导体有限公司 | 一种纵向型氮化镓基半导体器件及制造方法 |
| CN106952957B (zh) * | 2017-02-09 | 2020-02-04 | 香港商莫斯飞特半导体有限公司 | 一种纵向型氮化镓基半导体器件及制造方法 |
| CN111986997A (zh) * | 2020-08-26 | 2020-11-24 | 上海华虹宏力半导体制造有限公司 | 超级结器件的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102456574B (zh) | 2014-07-16 |
| WO2012055288A1 (zh) | 2012-05-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101663760B (zh) | 自对准的沟槽型金属氧化物半导体场效应晶体管及其制造方法 | |
| CN102456574A (zh) | 一种自对准金属硅化物的沟槽型半导体器件及制造方法 | |
| CN102668093B (zh) | 用于鳍式fet和三栅极器件的环绕式接触 | |
| CN101083284B (zh) | 具有槽电荷补偿区的半导体器件及方法 | |
| CN101834142B (zh) | 一种具有厚绝缘底部的沟槽及其半导体器件的制造方法 | |
| CN102157493B (zh) | 金属塞及其制造方法 | |
| CN101777514B (zh) | 一种沟槽型半导体功率器件及其制备方法 | |
| CN102270660B (zh) | 沟槽型金属氧化物半导体场效应晶体管形成方法 | |
| CN1695237B (zh) | 半导体器件处理 | |
| CN102097378B (zh) | 一种沟槽金属氧化物半导体场效应管的制造方法 | |
| US10249721B2 (en) | Semiconductor device including a gate trench and a source trench | |
| KR20130106784A (ko) | 트렌치와 그 안에서 쇼트키 영역의 접촉부를 갖는 전도성 구조를 포함하는 전자 디바이스 및 이를 형성하는 공정 | |
| US8536004B2 (en) | Method for fabricating semiconductor power device | |
| CN109755322A (zh) | 碳化硅mosfet器件及其制备方法 | |
| CN103855018A (zh) | 沟槽底部进行离子注入调节bv和改善导通电阻的方法 | |
| CN113921607B (zh) | 一种阶梯沟槽横向绝缘栅双极型晶体管结构及制造方法 | |
| CN105070663A (zh) | 一种碳化硅mosfet沟道自对准工艺实现方法 | |
| JP2014508409A (ja) | 半導体素子及び関連する形成方法 | |
| CN101728266B (zh) | 沟渠式功率半导体的制作方法 | |
| CN109887993A (zh) | 金属氧化物半导体场效应管及其制造方法 | |
| JP2006121082A (ja) | 集積回路の領域に、特にトランジスタの電極にコンタクト・パッドを生成するための方法 | |
| CN104425247A (zh) | 一种绝缘栅双极型晶体管的制备方法 | |
| CN106057676B (zh) | 沟槽mosfet及其制造方法 | |
| CN102751191A (zh) | 功率半导体装置的制作方法 | |
| CN112530867A (zh) | 沟槽型场效应晶体管结构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |