CN104425589B - 射频ldmos器件及其制造方法 - Google Patents

射频ldmos器件及其制造方法 Download PDF

Info

Publication number
CN104425589B
CN104425589B CN201310365073.6A CN201310365073A CN104425589B CN 104425589 B CN104425589 B CN 104425589B CN 201310365073 A CN201310365073 A CN 201310365073A CN 104425589 B CN104425589 B CN 104425589B
Authority
CN
China
Prior art keywords
layer
region
metal silicide
thickness
polysilicon gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310365073.6A
Other languages
English (en)
Other versions
CN104425589A (zh
Inventor
遇寒
蔡莹
周正良
李�昊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201310365073.6A priority Critical patent/CN104425589B/zh
Publication of CN104425589A publication Critical patent/CN104425589A/zh
Application granted granted Critical
Publication of CN104425589B publication Critical patent/CN104425589B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66689—Lateral DMOS transistors, i.e. LDMOS transistors with a step of forming an insulating sidewall spacer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种射频LDMOS器件，在多晶硅栅的顶部表面形成的第一金属硅化物层的厚度大于在源漏区表面形成的第二金属硅化物层的厚度，第一金属硅化物层和第二金属硅化物层都由形成有硅表面的钛和氮化钛经快速热退火后形成。本发明还公开了一种射频LDMOS器件的制造方法。本发明通过第一金属硅化层的加厚能降低栅极的电阻，容易保证栅极低电阻；第二金属硅化物层的厚度不会随着第一金属硅化层的厚度的增加而增加，能通过降低第二金属硅化物层的厚度来降低第二金属硅化物层对源区和漏区的第二导电类型重掺杂区的消耗，使射频LDMOS器件的反向击穿电压稳定，从而能整体提高器件的击穿电压、提高器件的可靠性。

Description

射频LDMOS器件及其制造方法
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种射频LDMOS器件；本发明还涉及一种射频LDMOS器件的制造方法。
背景技术
射频横向场效应晶体管（RF LDMOS）是应用于射频基站和广播站的常用器件。如图1所示，是现有射频LDMOS器件的结构示意图，以N型器件为例，现有射频LDMOS器件包括：P型重掺杂即P+掺杂的硅衬底101，硅衬底101的掺杂浓度大于1e20cm-3；P型轻掺杂的硅外延层102，硅外延层102的掺杂浓度和厚度取决于器件的漏端工作电压，漏端工作电压越高，硅外延层102掺杂越低、厚度越厚；栅介质层如栅氧化层103和多晶硅栅104；N型漂移区105，形成于硅外延层102中；P型掺杂的沟道区106，沟道区105和漂移区106在横向上直接接触或通过硅外延层102连接；N型重掺杂即N+掺杂的源区107、漏区108；在源区107、漏区108和多晶硅栅104的表面形成有金属硅化物110；介质层如氧化硅层109用于定义出源区107、漏区108的形成金属硅化物110的区域。
在现有射频LDMOS工艺中，为了获得较小的栅极电阻，需要将栅极金属硅化物即多晶硅栅104上的金属硅化物110厚度做厚。由于源/漏极金属硅化物即源区107和漏区108上的金属硅化物110与栅极金属硅化物是同一步淀积形成的，导致源/漏极金属硅化物的厚度过厚，大量消耗了源区107和漏区108的N型重掺杂，从而致使射频LDMOS反向击穿时有较大的漏电流，击穿电压也不够稳定，从而导致器件可靠性的降低。
发明内容
本发明所要解决的技术问题是提供一种射频LDMOS器件，能保证栅极低电阻，同时又能减少源漏区的N型重掺杂的消耗，从而能提高器件的击穿电压、提高器件的可靠性。为此，本发明还提供一种射频LDMOS器件的制造方法。
为解决上述技术问题，本发明提供的射频LDMOS器件包括：
第一导电类型重掺杂的硅衬底。
第一导电类型掺杂的硅外延层，该硅外延层形成于所述硅衬底表面上。
漂移区，由形成于所述硅外延层的选定区域中的第二导电类型离子注入区组成，所述漂移区的顶部表面和所述硅外延层的顶部表面相平、所述漂移区的深度小于所述硅外延层的厚度。
沟道区，由形成于所述硅外延层的选定区域中的第一导电类型离子注入区组成，所述沟道区的顶部表面和所述硅外延层的顶部表面相平、所述沟道区的深度小于所述硅外延层的厚度；所述沟道区和所述漂移区在横向上直接接触，或者所述沟道区和所述漂移区在横向上通过所述硅外延层相连接。
多晶硅栅，形成于所述硅外延层上方，所述多晶硅栅和所述硅外延层间隔离有栅介质层，所述多晶硅栅覆盖部分所述沟道区并延伸到所述漂移区上方，被所述多晶硅栅覆盖的所述沟道区表面用于形成沟道。
源区，由形成于所述沟道区中的第二导电类型重掺杂区组成，所述源区和所述多晶硅栅的第一侧自对准。
漏区，由形成于所述漂移区中的第二导电类型重掺杂区组成，所述漏区和所述多晶硅栅的第二侧相隔一横向距离。
在所述多晶硅栅的顶部表面形成有第一金属硅化物层，在所述源区和所述漏区表面都形成有第二金属硅化物层，所述第一金属硅化物层和所述第二金属硅化物层都由形成有硅表面的钛和氮化钛经快速热退火后形成，所述第一金属硅化物层的厚度大于所述第二金属硅化物层的厚度，通过增加所述第一金属硅化物层的厚度降低所述多晶硅栅的寄生电阻；通过降低所述第二金属硅化物层的厚度来降低所述第二金属硅化物层对所述源区和所述漏区的第二导电类型重掺杂区的消耗，使射频LDMOS器件的反向击穿电压稳定。
进一步的改进是，所述第一金属硅化物层由300埃的第一钛层加300埃的第二钛和氮化钛层经快速热退火后形成；所述第二金属硅化物由300埃的第二钛和氮化钛层经快速热退火后形成。
进一步的改进是，所述射频LDMOS器件为N型器件，所述第一导电类型为P型，所述第二导电类型为N型；或者，所述射频LDMOS器件为P型器件，所述第一导电类型为N型，所述第二导电类型为P型。
为解决上述技术问题，本发明提供的射频LDMOS器件的制造方法包括如下步骤：
步骤一、在第一导电类型重掺杂的硅衬底表面上外延生长形成第一导电类型掺杂的硅外延层。
步骤二、在所述硅外延层表面依次淀积栅介质层、多晶硅，对所述多晶硅进行注入掺杂。
步骤三、采用光刻刻蚀工艺对所述多晶硅进行刻蚀形成多晶硅栅。
步骤四、在形成有所述多晶硅栅的所述硅外延层中进行全面第二导电类型离子注入，由位于所述多晶硅栅第二侧的第二导电类型离子注入区组成漂移区，所述漂移区的顶部表面和所述硅外延层的顶部表面相平、所述漂移区的深度小于所述硅外延层的厚度。
步骤五、在所述硅外延层的选定区域中的进行第一导电类型离子注入形成沟道区，形成所述沟道区的选定区域由光刻工艺定义、且所述沟道区的选定区域和所述多晶硅栅的第一侧自对准；进行快速热退火推进，快速热退火推进后所述沟道区和所述漂移区都相所述多晶硅栅底部扩散，所述沟道区和所述漂移区在横向上直接接触、或者所述沟道区和所述漂移区在横向上通过所述硅外延层相连接；所述沟道区的顶部表面和所述硅外延层的顶部表面相平、所述沟道区的深度小于所述硅外延层的厚度；被所述多晶硅栅覆盖的所述沟道区表面用于形成沟道。
步骤六、光刻定义出源区和漏区，进行第二导电类型重掺杂离子注入形成所述源区和所述漏区，所述源区和所述多晶硅栅的第一侧自对准；所述漏区和所述多晶硅栅的第二侧相隔一横向距离。
步骤七、在形成有所述源区和所述漏区的所述硅外延层正面淀积氧化硅层，所述氧化硅层覆盖所述多晶硅栅顶部、侧部表面以及所述多晶硅栅外部的所述硅外延层表面。
步骤八、采用干法刻蚀工艺将所述多晶硅栅顶部表面的所述氧化硅层去除，所述多晶硅栅侧部表面和外部的所述氧化硅层保留，所述多晶硅栅侧部表面的所述氧化硅层作为所述多晶硅栅的侧墙。
步骤九、淀积第一钛层，所述第一钛层和所述多晶硅栅的顶部表面接触并延伸到所述多晶硅栅外部的所述氧化硅层表面。
步骤十、采用光刻工艺定义出所述源区和所述漏区需要形成金属硅化物层的区域，通过干法刻蚀工艺将所述源区和所述漏区需要形成金属硅化物层的区域打开。
步骤十一、淀积第二钛和氮化钛层，在所述多晶硅栅上方所述第二钛和氮化钛层和所述第一钛层接触，在所述源区和所述漏区需要形成金属硅化物层的区域中所述第二钛和氮化钛层分别和所述源区和所述漏区接触。
步骤十二、采用快速热退火工艺进行钛和硅的合金化，合金化后在所述多晶硅栅的顶部表面形成第一金属硅化物层，在所述源区和所述漏区表面都形成第二金属硅化物层，所述第一金属硅化物层的厚度大于所述第二金属硅化物层的厚度，通过增加所述第一金属硅化物层的厚度降低所述多晶硅栅的寄生电阻；通过降低所述第二金属硅化物层的厚度来降低所述第二金属硅化物层对所述源区和所述漏区的第二导电类型重掺杂区的消耗，使射频LDMOS器件的反向击穿电压稳定。
进一步的改进是，步骤九中所述第一钛层的厚度为300埃，步骤十一中所述第二钛和氮化钛层的厚度为300埃。
进一步的改进是，步骤二中所述栅介质层的材料为氧化层，所述栅介质层的厚度为300埃，所述多晶硅的厚度为3000埃。
进一步的改进是，步骤七中所述氧化硅层的厚度为800埃。
进一步的改进是，所述射频LDMOS器件为N型器件，所述第一导电类型为P型，所述第二导电类型为N型；或者，所述射频LDMOS器件为P型器件，所述第一导电类型为N型，所述第二导电类型为P型。
本发明能够实现多晶硅栅的顶部表面形成的第一金属硅化物层和源区和漏区表面形成的第二金属硅化物层厚度不一样的设置，且第一金属硅化物层的厚度大于第二金属硅化物层的厚度，通过第一金属硅化层的加厚能降低栅极的电阻，容易保证栅极低电阻；第二金属硅化物层的厚度不会随着第一金属硅化层的厚度的增加而增加，能通过降低第二金属硅化物层的厚度来降低第二金属硅化物层对源区和漏区的第二导电类型重掺杂区的消耗，使射频LDMOS器件的反向击穿电压稳定，从而能整体提高器件的击穿电压、提高器件的可靠性。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有射频LDMOS器件的结构示意图；
图2是本发明实施例射频LDMOS器件的结构示意图；
图3A-图3I是本发明实施例方法各步骤中射频LDMOS器件的结构示意图。
具体实施方式
如图2所示，是本发明实施例射频LDMOS器件的结构示意图；本发明实施例射频LDMOS器件包括：
第一导电类型重掺杂的硅衬底1。硅衬底1的掺杂浓度大于1e20cm-3。
第一导电类型掺杂的硅外延层2，该硅外延层2形成于所述硅衬底1表面上。所述硅外延层2的掺杂浓度和厚度取决于器件的漏端工作电压，漏端工作电压越高，硅外延层2掺杂越低、厚度越厚；较佳为，硅外延层2的掺杂浓度范围5×1014cm-3至2×1015cm-3。
多晶硅栅4，形成于所述硅外延层2上方，所述多晶硅栅4和所述硅外延层2间隔离有栅介质层3。所述栅介质层3的材料为氧化层，厚度为300埃左右。所述多晶硅栅4的厚度为3000埃左右。
漂移区5，由形成于所述硅外延层2的选定区域中的第二导电类型离子注入区组成，所述漂移区5的顶部表面和所述硅外延层2的顶部表面相平、所述漂移区5的深度小于所述硅外延层2的厚度。
沟道区6，由形成于所述硅外延层2的选定区域中的第一导电类型离子注入区组成，所述沟道区6的顶部表面和所述硅外延层2的顶部表面相平、所述沟道区6的深度小于所述硅外延层2的厚度；所述沟道区6和所述漂移区5在横向上直接接触，或者所述沟道区6和所述漂移区5在横向上通过所述硅外延层2相连接。
所述多晶硅栅4覆盖部分所述沟道区6并延伸到所述漂移区5上方，被所述多晶硅栅4覆盖的所述沟道区6表面用于形成沟道。
源区7，由形成于所述沟道区6中的第二导电类型重掺杂区组成，所述源区7和所述多晶硅栅4的第一侧自对准。
漏区8，由形成于所述漂移区5中的第二导电类型重掺杂区组成，所述漏区8和所述多晶硅栅4的第二侧相隔一横向距离。
在所述多晶硅栅4的顶部表面形成有第一金属硅化物层10，在所述源区7和所述漏区8表面都形成有第二金属硅化物层11。氧化硅层9为金属硅化物阻挡层并用于定义出所述第一金属硅化物层10和所述第二金属硅化物层11的形成区域。所述氧化硅层9的厚度为800埃左右。
所述第一金属硅化物层10和所述第二金属硅化物层11都由形成有硅表面的钛和氮化钛经快速热退火后形成，所述第一金属硅化物层10的厚度大于所述第二金属硅化物层11的厚度，通过增加所述第一金属硅化物层10的厚度降低所述多晶硅栅4的寄生电阻；通过降低所述第二金属硅化物层11的厚度来降低所述第二金属硅化物层11对所述源区7和所述漏区8的第二导电类型重掺杂区的消耗，使射频LDMOS器件的反向击穿电压稳定。较佳为，所述第一金属硅化物层10由300埃的第一钛层加300埃的第二钛和氮化钛层经快速热退火后形成；所述第二金属硅化物由300埃的第二钛和氮化钛层经快速热退火后形成。
本发明实施例射频LDMOS器件的结构既适用于N型器件，也适用于P型器件。当本发明实施例射频LDMOS器件为N型器件时，所述第一导电类型为P型，所述第二导电类型为N型；或者，当本发明实施例射频LDMOS器件为P型器件，所述第一导电类型为N型，所述第二导电类型为P型。
如图3A至图3I所示，是本发明实施例方法各步骤中射频LDMOS器件的结构示意图。本发明实施例射频LDMOS器件的制造方法包括如下步骤：
步骤一、如图3A所示，在第一导电类型重掺杂的硅衬底1表面上外延生长形成第一导电类型掺杂的硅外延层2。所述硅衬底1的掺杂浓度大于1e20cm-3。所述硅外延层2的掺杂浓度和厚度取决于器件的漏端工作电压，漏端工作电压越高，硅外延层2掺杂越低、厚度越厚。较佳为，硅外延层2的掺杂浓度范围5×1014cm-3至2×1015cm-3。
步骤二、如图3A所示，在所述硅外延层2表面依次淀积栅介质层3、多晶硅4，对所述多晶硅4进行注入掺杂。所述栅介质层3的材料为氧化层，厚度为300埃左右。所述多晶硅栅4的厚度为3000埃左右。
步骤三、如图3B所示，采用光刻刻蚀工艺对所述多晶硅4进行刻蚀形成多晶硅栅4。
步骤四、如图3B所示，在形成有所述多晶硅栅4的所述硅外延层2中进行全面第二导电类型离子注入，由位于所述多晶硅栅4第二侧的第二导电类型离子注入区组成漂移区5，所述漂移区5的顶部表面和所述硅外延层2的顶部表面相平、所述漂移区5的深度小于所述硅外延层2的厚度。
步骤五、如图3C所示，在所述硅外延层2的选定区域中的进行第一导电类型离子注入形成沟道区6。
形成所述沟道区6的选定区域由光刻工艺形成的光刻胶5a图形定义、且所述沟道区6的选定区域和所述多晶硅栅4的第一侧自对准。
进行快速热退火推进，快速热退火推进后所述沟道区6和所述漂移区5都相所述多晶硅栅4底部扩散，所述沟道区6和所述漂移区5在横向上直接接触、或者所述沟道区6和所述漂移区5在横向上通过所述硅外延层2相连接；所述沟道区6的顶部表面和所述硅外延层2的顶部表面相平、所述沟道区6的深度小于所述硅外延层2的厚度；被所述多晶硅栅4覆盖的所述沟道区6表面用于形成沟道。
步骤六、如图3D所示，光刻形成光刻胶5a图形定义出源区7和漏区8，进行第二导电类型重掺杂离子注入形成所述源区7和所述漏区8，所述源区7和所述多晶硅栅4的第一侧自对准；所述漏区8和所述多晶硅栅4的第二侧相隔一横向距离。
步骤七、如图3E所示，在形成有所述源区7和所述漏区8的所述硅外延层2正面淀积氧化硅层9，所述氧化硅层9覆盖所述多晶硅栅4顶部、侧部表面以及所述多晶硅栅4外部的所述硅外延层2表面。所述氧化硅层9为金属硅化物阻挡层并用于定义出后续第一金属硅化物层10和第二金属硅化物层11的形成区域。所述氧化硅层9的厚度为800埃左右。
步骤八、如图3F所示，采用干法刻蚀工艺将所述多晶硅栅4顶部表面的所述氧化硅层9去除，所述多晶硅栅4侧部表面和外部的所述氧化硅层9保留，所述多晶硅栅4侧部表面的所述氧化硅层9作为所述多晶硅栅4的侧墙。
步骤九、如图3G所示，淀积第一钛层10a，所述第一钛层10a和所述多晶硅栅4的顶部表面接触并延伸到所述多晶硅栅4外部的所述氧化硅层9表面。所述第一钛层10a的厚度为300埃左右。
步骤十、如图3H所示，采用光刻工艺形成光刻胶5a图形定义出所述源区7和所述漏区8需要形成金属硅化物层的区域，通过干法刻蚀工艺将所述源区7和所述漏区8需要形成金属硅化物层的区域打开。
步骤十一、如图3I所示，淀积第二钛和氮化钛层10b，在所述多晶硅栅4上方所述第二钛和氮化钛层10b和所述第一钛层10a接触，在所述源区7和所述漏区8需要形成金属硅化物层的区域中所述第二钛和氮化钛层10b分别和所述源区7和所述漏区8接触。所述第二钛和氮化钛层10b的厚度为300埃左右。
步骤十二、如图2所示，采用快速热退火工艺进行钛和硅的合金化，合金化后在所述多晶硅栅4的顶部表面形成第一金属硅化物层10，在所述源区7和所述漏区8表面都形成第二金属硅化物层11，所述第一金属硅化物层10的厚度大于所述第二金属硅化物层11的厚度，通过增加所述第一金属硅化物层10的厚度降低所述多晶硅栅4的寄生电阻；通过降低所述第二金属硅化物层11的厚度来降低所述第二金属硅化物层11对所述源区7和所述漏区8的第二导电类型重掺杂区的消耗，使射频LDMOS器件的反向击穿电压稳定。
本发明实施例方法中，所述射频LDMOS器件能为N型器件或P型器件，当本发明实施例方法形成的射频LDMOS器件为N型器件时，所述第一导电类型为P型，所述第二导电类型为N型；此时步骤五中所述沟道区6的P型离子注入的能量为200kev左右，注入剂量为1E12cm-2～1E13cm-2；步骤六中所述源区7和所述漏区8的N型重掺杂离子注入的剂量为1E15cm-2左右。
当本发明实施例一方法形成的射频LDMOS器件为P型器件时，所述第一导电类型为N型，所述第二导电类型为P型。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (7)

1.一种射频LDMOS器件，其特征在于，包括：
第一导电类型重掺杂的硅衬底；
第一导电类型掺杂的硅外延层，该硅外延层形成于所述硅衬底表面上；
漂移区，由形成于所述硅外延层的选定区域中的第二导电类型离子注入区组成，所述漂移区的顶部表面和所述硅外延层的顶部表面相平、所述漂移区的深度小于所述硅外延层的厚度；
沟道区，由形成于所述硅外延层的选定区域中的第一导电类型离子注入区组成，所述沟道区的顶部表面和所述硅外延层的顶部表面相平、所述沟道区的深度小于所述硅外延层的厚度；所述沟道区和所述漂移区在横向上直接接触，或者所述沟道区和所述漂移区在横向上通过所述硅外延层相连接；
多晶硅栅，形成于所述硅外延层上方，所述多晶硅栅和所述硅外延层间隔离有栅介质层，所述多晶硅栅覆盖部分所述沟道区并延伸到所述漂移区上方，被所述多晶硅栅覆盖的所述沟道区表面用于形成沟道；
源区，由形成于所述沟道区中的第二导电类型重掺杂区组成，所述源区和所述多晶硅栅的第一侧自对准；
漏区，由形成于所述漂移区中的第二导电类型重掺杂区组成，所述漏区和所述多晶硅栅的第二侧相隔一横向距离；
在所述多晶硅栅的顶部表面形成有第一金属硅化物层，在所述源区和所述漏区表面都形成有第二金属硅化物层，所述第一金属硅化物层和所述第二金属硅化物层都由形成有硅表面的钛和氮化钛经快速热退火后形成，所述第一金属硅化物层的厚度大于所述第二金属硅化物层的厚度，通过增加所述第一金属硅化物层的厚度降低所述多晶硅栅的寄生电阻；通过降低所述第二金属硅化物层的厚度来降低所述第二金属硅化物层对所述源区和所述漏区的第二导电类型重掺杂区的消耗，使射频LDMOS器件的反向击穿电压稳定；
所述第一金属硅化物层由300埃的第一钛层加300埃的第二钛和氮化钛层经快速热退火后形成；所述第二金属硅化物层由300埃的第二钛和氮化钛层经快速热退火后形成。
2.如权利要求1所述射频LDMOS器件，其特征在于：所述射频LDMOS器件为N型器件，所述第一导电类型为P型，所述第二导电类型为N型；或者，所述射频LDMOS器件为P型器件，所述第一导电类型为N型，所述第二导电类型为P型。
3.一种射频LDMOS器件的制造方法，其特征在于，包括如下步骤：
步骤一、在第一导电类型重掺杂的硅衬底表面上外延生长形成第一导电类型掺杂的硅外延层；
步骤二、在所述硅外延层表面依次淀积栅介质层、多晶硅，对所述多晶硅进行注入掺杂；
步骤三、采用光刻刻蚀工艺对所述多晶硅进行刻蚀形成多晶硅栅；
步骤四、在形成有所述多晶硅栅的所述硅外延层中进行全面第二导电类型离子注入，由位于所述多晶硅栅第二侧的第二导电类型离子注入区组成漂移区，所述漂移区的顶部表面和所述硅外延层的顶部表面相平、所述漂移区的深度小于所述硅外延层的厚度；
步骤五、在所述硅外延层的选定区域中的进行第一导电类型离子注入形成沟道区，形成所述沟道区的选定区域由光刻工艺定义、且所述沟道区的选定区域和所述多晶硅栅的第一侧自对准；进行快速热退火推进，快速热退火推进后所述沟道区和所述漂移区都相所述多晶硅栅底部扩散，所述沟道区和所述漂移区在横向上直接接触、或者所述沟道区和所述漂移区在横向上通过所述硅外延层相连接；所述沟道区的顶部表面和所述硅外延层的顶部表面相平、所述沟道区的深度小于所述硅外延层的厚度；被所述多晶硅栅覆盖的所述沟道区表面用于形成沟道；
步骤六、光刻定义出源区和漏区，进行第二导电类型重掺杂离子注入形成所述源区和所述漏区，所述源区和所述多晶硅栅的第一侧自对准；所述漏区和所述多晶硅栅的第二侧相隔一横向距离；
步骤七、在形成有所述源区和所述漏区的所述硅外延层正面淀积氧化硅层，所述氧化硅层覆盖所述多晶硅栅顶部、侧部表面以及所述多晶硅栅外部的所述硅外延层表面；
步骤八、采用干法刻蚀工艺将所述多晶硅栅顶部表面的所述氧化硅层去除，所述多晶硅栅侧部表面和外部的所述氧化硅层保留，所述多晶硅栅侧部表面的所述氧化硅层作为所述多晶硅栅的侧墙；
步骤九、淀积第一钛层，所述第一钛层和所述多晶硅栅的顶部表面接触并延伸到所述多晶硅栅外部的所述氧化硅层表面；
步骤十、采用光刻工艺定义出所述源区和所述漏区需要形成金属硅化物层的区域，通过干法刻蚀工艺将所述源区和所述漏区需要形成金属硅化物层的区域打开；
步骤十一、淀积第二钛和氮化钛层，在所述多晶硅栅上方所述第二钛和氮化钛层和所述第一钛层接触，在所述源区和所述漏区需要形成金属硅化物层的区域中所述第二钛和氮化钛层分别和所述源区和所述漏区接触；
步骤十二、采用快速热退火工艺进行钛和硅的合金化，合金化后在所述多晶硅栅的顶部表面形成第一金属硅化物层，在所述源区和所述漏区表面都形成第二金属硅化物层，所述第一金属硅化物层的厚度大于所述第二金属硅化物层的厚度，通过增加所述第一金属硅化物层的厚度降低所述多晶硅栅的寄生电阻；通过降低所述第二金属硅化物层的厚度来降低所述第二金属硅化物层对所述源区和所述漏区的第二导电类型重掺杂区的消耗，使射频LDMOS器件的反向击穿电压稳定。
4.如权利要求3所述方法，其特征在于：步骤九中所述第一钛层的厚度为300埃，步骤十一中所述第二钛和氮化钛层的厚度为300埃。
5.如权利要求3所述方法，其特征在于：步骤二中所述栅介质层的材料为氧化层，所述栅介质层的厚度为300埃，所述多晶硅的厚度为3000埃。
6.如权利要求3所述方法，其特征在于：步骤七中所述氧化硅层的厚度为800埃。
7.如权利要求3所述方法，其特征在于：所述射频LDMOS器件为N型器件，所述第一导电类型为P型，所述第二导电类型为N型；或者，所述射频LDMOS器件为P型器件，所述第一导电类型为N型，所述第二导电类型为P型。
CN201310365073.6A 2013-08-20 2013-08-20 射频ldmos器件及其制造方法 Active CN104425589B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310365073.6A CN104425589B (zh) 2013-08-20 2013-08-20 射频ldmos器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310365073.6A CN104425589B (zh) 2013-08-20 2013-08-20 射频ldmos器件及其制造方法

Publications (2)

Publication Number Publication Date
CN104425589A CN104425589A (zh) 2015-03-18
CN104425589B true CN104425589B (zh) 2017-08-08

Family

ID=52974079

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310365073.6A Active CN104425589B (zh) 2013-08-20 2013-08-20 射频ldmos器件及其制造方法

Country Status (1)

Country Link
CN (1) CN104425589B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI628792B (zh) * 2017-09-21 2018-07-01 新唐科技股份有限公司 半導體基底結構及半導體裝置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1120835A2 (en) * 2000-01-26 2001-08-01 Siliconix incorporated MOSFET and method of manufacturing the same
CN102157493B (zh) * 2010-02-11 2013-07-24 上海华虹Nec电子有限公司 金属塞及其制造方法
CN103137667B (zh) * 2011-12-02 2015-10-14 上海华虹宏力半导体制造有限公司 具有双金属硅化物的射频ldmos器件的制造方法
CN102446733B (zh) * 2011-12-08 2014-03-12 上海先进半导体制造股份有限公司 高压射频横向扩散结构的功率器件及其制造方法
CN103035727B (zh) * 2012-11-09 2015-08-19 上海华虹宏力半导体制造有限公司 Rfldmos器件及制造方法

Also Published As

Publication number Publication date
CN104425589A (zh) 2015-03-18

Similar Documents

Publication Publication Date Title
JP2011512677A (ja) 半導体素子構造及び関連プロセス
CN105789311B (zh) 横向扩散场效应晶体管及其制造方法
EP3089216B1 (en) Split-gate power semiconductor field-effect transistor
CN101043053B (zh) 具有改善性能的功率半导体器件和方法
CN101840934A (zh) 底部漏极ldmos功率mosfet的结构及制备方法
TW201032278A (en) Trench device structure and fabrication
CN105070759A (zh) Nldmos器件及其制造方法
CN103477439A (zh) 半导体装置及其制造方法
CN104716177A (zh) 一种改善漏电的射频ldmos器件及其制造方法
CN102364688A (zh) 一种垂直双扩散金属氧化物半导体场效应晶体管
CN102130000B (zh) 沟槽型双层栅mos器件的制备方法
CN101692426A (zh) 一种垂直双扩散mos晶体管的制备方法
CN104409507B (zh) 低导通电阻vdmos器件及制备方法
CN104377244A (zh) 一种降低ldmos导通电阻的器件结构
CN102760754A (zh) 耗尽型vdmos及其制造方法
WO2022193656A1 (zh) 降低开关损耗的半导体器件及其制作方法
CN103872054B (zh) 一种集成器件及其制造方法、分立器件、cdmos
CN109585445B (zh) 功率mosfet
CN101719472B (zh) 一种垂直双扩散mos晶体管的制备方法
CN109830538A (zh) Ldmos器件及其制造方法
CN105957885A (zh) 一种具有低导通电阻特性的槽栅mosfet器件
CN103117309A (zh) 一种横向功率器件结构及其制备方法
CN105679831B (zh) 横向扩散场效应晶体管及其制造方法
CN109888015A (zh) Ldmos器件及其制备方法
CN105047716B (zh) 射频ldmos器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant