CN105244277A - 无结场效应晶体管及其形成方法 - Google Patents

无结场效应晶体管及其形成方法 Download PDF

Info

Publication number
CN105244277A
CN105244277A CN201410298265.4A CN201410298265A CN105244277A CN 105244277 A CN105244277 A CN 105244277A CN 201410298265 A CN201410298265 A CN 201410298265A CN 105244277 A CN105244277 A CN 105244277A
Authority
CN
China
Prior art keywords
substrate
fin
doped region
grid structure
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410298265.4A
Other languages
English (en)
Inventor
肖德元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410298265.4A priority Critical patent/CN105244277A/zh
Publication of CN105244277A publication Critical patent/CN105244277A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种无结场效应晶体管及其形成方法,包括:提供具有第一区域以及第二区域的衬底;形成第一和第二掺杂区;形成第一和第二栅极结构;去除部分衬底以形成第一和第二开口;在所述开口中填充含有金属的材料层,以在所述第一和第二开口中形成源漏区。本发明还提供一种无结场效应晶体管,包括:衬底;第一和第二掺杂区;第一和第二栅极结构;第一和第二开口,所述第一和第二开口中具有作为源漏区的含有金属的材料层。本发明的有益效果自在于,源漏区与导电插塞之间的接触电阻较小且开启电流增加,提高了无结场效应晶体管的性能;简化了掺杂工艺的难度并在一定程度上减少掺杂区中可能发生的界面散射问题的程度。

Description

无结场效应晶体管及其形成方法
技术领域
本发明涉及半导体制造领域,具体涉及一种无结场效应晶体管及其形成方法。
背景技术
金属-氧化层半导体场效晶体管(MetalOxideSemiconductorFieldEffectTransistor,MOSFET)中除了包含源漏区、栅极之外,在源漏区之间的沟道区中还存在诸如PN结、异质结等的沟道结(junction)。
随着的MOSFET的特征尺寸逐渐减小,越来越多的问题开始逐渐显现。例如,随着MOSFET的尺寸减小,MOSFET在工作时的漏电程度增加。
另外,为了进一步提高MOSFET的性能,尽量地减小源漏区之间的电阻也是较为关键的问题之一。一般来说,减小栅极的尺寸或者是调整源漏区的掺杂程度可以在一定程度上减小源漏区之间的电阻。
但是随着特征尺寸的减小,掺杂工艺的难度增加,随着掺杂工艺难度的增加,通过掺杂来减小源漏区之间的电阻变得较为困难,而减小栅极的尺寸意味着沟道区的尺寸也相应的变小,这可能加剧MOSFET的短沟道效应。
另外,由于现有技术中的MOSFET的源漏区均为掺杂的半导体材料,在后续形成与源漏区相连的导电插塞时,导电插塞(通常为金属材料)与源漏区之间存在着较大的接触电阻。
晶体管漏电、源漏区之间的电阻较大、导电插塞与源漏区之间接触电阻较大等问题影响了晶体管的性能。
发明内容
本发明解决的问题是提供一种无结场效应晶体管及其形成方法,以优化晶体管的性能。
为了解决上述问题,本发明提供一种无结场效应晶体管的形成方法,包括:
提供衬底,所述衬底具有第一区域以及第二区域;
对所述第一区域的衬底进行第一掺杂以形成第一掺杂区,对所述第二区域的衬底进行第二掺杂以形成第二掺杂区,所述第一掺杂与所述第二掺杂类型不同;
在衬底上形成第一栅极结构以及第二栅极结构,使所述第一栅极结构与所述第一掺杂区的位置相对应,并使第二栅极结构与所述第二掺杂区的位置相对应;
去除位于所述第一和第二栅极结构之间的衬底以形成第一开口,并分别在第一栅极结构远离第二栅极结构一侧的衬底中以及第二栅极结构远离第一栅极结构一侧的衬底中形成第二开口;
在所述第一开口和第二开口中填充含有金属的材料层,以在所述第一开口中形成共漏区并在所述第二开口中形成源区,或者,在所述第一开口中形成共源区并在所述第二开口中形成漏区。
可选的,在第一开口和第二开口中填充含有金属的材料层的步骤包括:形成铝、钨、铜、镍、银、金、钛、氮化钛、碳化钽或者合金材料的材料层。
可选的,在开口中填充含有金属的材料层以形成源区或者漏区的步骤之后,所述形成方法还包括:
对所述含有金属的材料层进行退火处理。
可选的,退火处理的步骤包括:采用快速热退火工艺对所述含有金属的材料层进行退火处理。
可选的,提供衬底的步骤包括:
提供基底;
在所述基底上形成埋氧层;
在所述埋氧层上形成半导体层;
去除部分所述半导体层,以形成鳍;
形成第一和第二掺杂区的步骤包括:在所述鳍中分别形成所述第一和第二掺杂区;
形成第一和第二栅极结构的步骤包括:形成横跨所述鳍中第一掺杂区的第一栅极结构,并使第一栅极结构覆盖所述鳍的侧壁与顶部;形成横跨所述鳍中第二掺杂区的第二栅极结构,并使第二栅极结构覆盖所述鳍的侧壁与顶部;
形成第一和第二开口的步骤包括:去除位于所述第一和第二栅极结构之间的鳍以形成第一开口,并分别在第一栅极结构远离第二栅极结构一侧的鳍中以及第二栅极结构远离第一栅极结构一侧的鳍中形成第二开口,所述第一开口以及第二开口露出所述埋氧层。
可选的,提供基底的步骤包括:提供硅材料的基底;形成埋氧层的步骤包括:形成氧化硅埋氧层。
可选的,形成埋氧层的步骤包括:使所述埋氧层的厚度在20~50纳米的范围内。
可选的,在所述埋氧层上形成半导体层的步骤包括:形成硅、锗材料的半导体层。
可选的,去除部分所述半导体层,以形成鳍的步骤包括:去除部分所述半导体层,使形成的鳍的厚度在10~100纳米的范围内。
可选的,去除部分半导体层,以形成鳍的步骤包括:形成截面为三角形、矩形或者圆形的鳍。
可选的,形成第一和第二掺杂区的步骤包括:使第一掺杂区以及第二掺杂区的掺杂浓度从衬底表面到衬底中心逐渐减小。
可选的,形成第一和第二掺杂区的步骤包括:形成砷掺杂的第一掺杂区以及硼掺杂的第二沟掺杂区。
可选的,形成第一和第二掺杂区的步骤包括:
使砷的掺杂能量在5~40千电子伏的范围内,且掺杂剂量在1×1016~5×1016平方厘米的范围内;
使硼的掺杂能量在1~10千电子伏的范围内,且掺杂剂量在1×1016~5×1016平方厘米的范围内。
此外,本发明还提供一种无结场效应晶体管,包括:
衬底,所述衬底具有第一区域以及第二区域;
位于第一区域的衬底中的第一掺杂区以及位于第二区域的衬底中的第二掺杂区,所述第一和第二掺杂区的掺杂类型不同;
位于第一掺杂区的衬底上的第一栅极结构以及位于所述第二掺杂区衬底上的第二栅极结构;
所述第一和第二栅极结构之间的衬底中形成有含有金属的第一材料层,用作共漏区;第一栅极结构远离第二栅极结构的一侧以及第二栅极结构远离第一栅极结构的一侧的衬底中形成有含有金属的第二材料层,用作源区;或者,第一材料层用作共源区,第二材料层用作漏区。
可选的,所述衬底包括:
基底;
形成于所述基底上的埋氧层;
形成于所述埋氧层上的第一鳍和第二鳍,第一鳍与第二鳍分别掺杂不同掺杂类型的离子;
所述第一栅极结构横跨所述第一鳍,且覆盖所述第一鳍的侧壁与顶部,所述第二栅极结构横跨所述第二鳍,且覆盖所述第二鳍的侧壁与顶部;
所述第一材料层位于所述第一鳍和第二鳍之间,所述第二材料层位于所述第一鳍远离所述第一材料层的一侧以及所述第二鳍远离所述第一材料层的一侧。
可选的,所述鳍的材料为硅或者锗材料。
可选的,所述鳍的截面为三角形、矩形或者圆形。
可选的,所述第一掺杂区以及第二掺杂区的掺杂浓度从衬底表面到衬底中心逐渐减小。
可选的,所述第一掺杂区为砷掺杂区,所述第二掺杂区为硼掺杂区。
可选的,所述含有金属的材料层的材料为铝、钨、铜、镍、银、金、钛、氮化钛、碳化钽或者合金材料。
与现有技术相比,本发明的技术方案具有以下优点:
去除位于所述第一和第二栅极结构两侧的部分衬底以形成第一和第二开口,然后在所述第一和第二开口中填充含有金属的材料层,以形成源区、漏区、共源区或共漏区。由于金属的电阻远小于半导体材料的电阻,这种源漏区相较于现有技术中的半导体材料的源漏区,一方面,源区、漏区与后续将要形成的导电插塞之间的接触电阻较小,无需像现有技术一样额外设置工序步骤形成减小接触电阻的硅化物的接触层;另一方面,源区与漏区之间的电阻相对较小,即是说,在同样大小的开启电压下开启电流相对增加,这在一定程度上有利于提高无结场效应晶体管的性能(例如,改善无结场效应晶体管关断时的漏电程度等)。
此外,本发明的技术方案在所述衬底中分别形成掺杂类型不同的第一和第二掺杂区,也就是第一和第二掺杂区各自的掺杂类型是相同的,这在一定程度上简化了掺杂工艺的难度;同时,形成的源漏区位于第一和第二掺杂区两侧,也就是说晶体管工作状态下,源漏区之间的沟道区为均经过掺杂的第一或者第二掺杂区,这样载流子几乎能够分布于整个第一和第二掺杂区当中,相对于现有的场效应晶体管可以在一定程度上减少掺杂区中可能发生的界面散射问题的程度。
进一步,使第一掺杂区以及第二掺杂区的掺杂浓度从衬底表面到衬底中心逐渐减小,有利于无结场效应晶体管的关断,进而减小漏电程度。其原因在于,在无结场效应晶体管关断时,由于电场强度与距离成反比,越远离掺杂区表面电场强度越小,也就是远离掺杂区表面的载流子比较不容易被耗尽;本发明使掺杂浓度从衬底表面到衬底中心逐渐减小,而在一定程度上减少了远离掺杂区表面的载流子的数量,这样有利于远离掺杂区表面的载流子在无结场效应晶体管关断时尽量地被耗尽,进而减小无结场效应晶体管关断时发生漏电的几率。
附图说明
图1是本发明无结场效应晶体管一实施例的结构示意图;
图2以及图3分别是图1沿A-A`方向以及B-B`方向的结构示意图;
图4至图14是本发明无结场效应晶体管的形成方法一实施例中各个步骤的结构示意图;
图15是本发明无结场效应晶体管一实施例中具体工作时的示意图。
具体实施方式
由于现有的无结场效应晶体管(例如MOSFET)的特征尺寸逐渐减小,对于制作MOSFET时的掺杂工艺的难度也逐渐地增加。
同时,由于现有的MOSFET的源漏区一般为半导体材料,源漏区之间的电阻一直难以得到改善;并且半导体材料与互连结构中的导电插塞之间存在较大的接触电阻,一般需要额外的流程步骤以在源漏区上形成降低接触电阻的硅化物接触层。
此外,在MOSFET处于工作状态时,载流子在沟道区中的发生的界面散射(surfacescattering)现象也变得较为严重,界面散射现象会在一定程度上影响无结场效应晶体管的工作性能,例如,导致MOSFET工作时的噪声变大等。
所以为了解决上述问题,本发明提供一种无结场效应晶体管,在本实施例中,包括以下结构:
衬底,所述衬底具有第一区域以及第二区域;
位于第一区域的衬底中的第一掺杂区以及位于第二区域的衬底中的第二掺杂区,所述第一和第二掺杂区的掺杂类型不同;
位于第一掺杂区的衬底上的第一栅极结构以及位于所述第二掺杂区衬底上的第二栅极结构;
所述第一和第二栅极结构之间的衬底中形成有含有金属的第一材料层,用作共漏区;第一栅极结构远离第二栅极结构的一侧以及第二栅极结构远离第一栅极结构的一侧的衬底中形成有含有金属的第二材料层,用作源区;或者,第一材料层用作共源区,第二材料层用作漏区。
由于金属的电阻远小于半导体材料的电阻,采用含有金属的材料层形成的源漏区相较于现有技术中由半导体材料形成的源漏区来说,一方面,源漏区与后续将要形成的导电插塞之间的接触电阻可以相对地变小,因而无需向现有技术中那样额外设置工序步骤形成减小接触电阻的硅化物的接触层。
另一方面,金属的材料层形成的源漏区之间的电阻也相应的变小,这意味着在同样的开启电压下,开启电流相对增加。电流相对增加在一定程度上有利于提高无结场效应晶体管的性能(例如改善无结场效应晶体管关断时的漏电程度等)。
此外,第一掺杂区以及第二掺杂区掺杂类型不同,也就是说第一掺杂区以及第二掺杂区各自均为同种类型掺杂,这在一定程度上简化了掺杂工艺的难度。
同时,形成的源漏区位于第一和第二掺杂区两侧,也就是说晶体管工作状态下,源漏区之间的沟道区为均经过掺杂的第一掺杂区或者第二掺杂区,这样载流子几乎能够分布于整个第一和第二掺杂区当中,相对于现有的场效应晶体管可以在一定程度上减少掺杂区中可能发生的界面散射(surfacescattering)问题的程度,其原因在于,现有的场效应晶体管对于沟道区的掺杂一般仅仅分布于沟道区的表面,在这种现有场效应晶体管工作时,载流子也仅仅是集中于沟道区表面,这会使发生界面散射的程度更大。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例作详细的说明。
参考图1至图3,为本实施例中,本发明的无结场效应晶体管的结构示意图。
首先参考图1,为本发明的无结场效应晶体管在一实施例的结构示意图,同时结合参考图2以及图3,其中,图2为图1沿A-A`方向的剖视图,图3为图1沿B-B`向的剖视图。从图中可以看出,在本实施例中,所述无结场效应晶体管具体为互补型的鳍式场效晶体管(FinField-EffectTransistor,FinFET)结构,所述无结场效应晶体管包括:
衬底,所述衬底包括基底1、埋氧层2以及鳍3,在本实施例的图1中,所述鳍3包括第一鳍和第二鳍。
所述衬底具有第一区域10以及第二区域20,分别用于形成P型无结场效应晶体管或者N型无结场效应晶体管。
所述埋氧层2形成于基底1的表面;所述鳍3形成于所述埋氧层2表面,并位于所述衬底的第一区域10以及第二区域20中。
具体的,本实施例中可以采用硅材料的基底,相应的,所述埋氧层2可以是二氧化硅埋氧层。但是需要说明的是,此处为现有技术,本发明对此不作赘述,也不作任何限定。
在本实施例中,所述鳍3的材料可以是硅或者锗等半导体材料。但是本发明对此并不作限定,其他III-V族材料例如铟镓砷(InGaAs)等也可以作为所述鳍3的材料。
此外,在本实施例中,所述鳍3的截面也不仅限于图中所示的矩形,在本发明的其他实施例中,也可以是三角形或者圆形等其它形状,本发明对此不做限定。
第一鳍和第二鳍分别掺杂不同掺杂类型的离子,进而形成第一掺杂区6以及第二掺杂区7;所述第一掺杂区6以及第二掺杂区7分别位于第一区域10以及第二区域20中。由于第一掺杂区6与第二掺杂区7之间掺杂类型不同,也就是第一和第二掺杂区各自的掺杂类型是相同的,这在一定程度上简化了在制作第一区域10以及第二区域20时掺杂工艺的难度。
另一方面,源漏区位于第一和第二掺杂区两侧,也就是说在本发明的无结场效应晶体管处于工作状态时,源漏区之间的沟道区为均经过掺杂的第一掺杂区6或者第二掺杂区7,也就是说,载流子能够几乎分布于整个第一掺杂区6以及第二掺杂区7当中,相对于现有的场效应晶体管,可以在一定程度上减少掺杂区中可能发生的界面散射问题的程度,其原因在于,现有的场效应晶体管对于沟道区的掺杂一般仅仅分布于沟道区的表面,在这种现有的场效应晶体管工作时,载流子也仅仅集中于沟道区表面,发生界面散射的程度比较大。
具体的,在本实施例中,所述第一掺杂区6为N型掺杂物的砷(As)掺杂,所述第二掺杂区7则为与之相对应的P型掺杂物的硼(B)掺杂,但是本发明对具体采用何种元素进行N型或者P型掺杂并不作限定;同时,也不限定必须是对第一掺杂区6进行N型掺杂、对第二掺杂区7进行P型掺杂,一掺杂区6以及第二掺杂区7之间的掺杂类型可以互换,也就是说,在本发明的其他实施例中,也可以是对第一掺杂区6进行P型掺杂、对第二掺杂区7进行N型掺杂。
此外,在本实施例中,第一掺杂区6以及第二掺杂区7的掺杂浓度从衬底表面到衬底中心逐渐减小,这样有利于本发明的无结场效应晶体管的关断,进而减小漏电程度。其原因在于,在场效应晶体管关断时,基于电场强度与距离成反比的原理,离掺杂区表面越远,电场强度相应地越小,也就是说远离掺杂区表面的载流子不容易被耗尽;本发明使第一掺杂区6以及第二掺杂区7的掺杂浓度从衬底表面到衬底中心逐渐减小,而减少了远离沟道区上表面的载流子的数量,这样有利于远离掺杂区上表面的载流子尽量地被耗尽,进而减小无结场效应晶体管关断时发生漏电的几率。
此外,在本实施例中,所述第一沟道区6以及第二沟道区7表面的掺杂浓度大于或者等于1×1019原子每立方厘米,在此掺杂浓度范围内的第一和第二沟道区6和7比较容易形成,同时无结场效应晶体管在工作时的性能也较佳。但是需要说明的是,以上的取值范围仅仅为本实施例为了说明所采用,本发明对具体的掺杂浓度以及不做限定。
本实施例的无结场效应晶体管还包括第一和第二栅极结构4,分别横跨于所述第一鳍和第二鳍上,所述第一和第二栅极结构4的位置与所述第一掺杂区6以及第二掺杂区7相对应,也就是说,所述第一栅极结构横跨所述第一鳍,且覆盖于所述第一鳍的侧壁与顶部;第二栅极结构横跨所述第二鳍,且覆盖所述第二鳍的侧壁与顶部。
在本实施例中,所述第一和第二栅极结构4包括栅极41、栅氧层43以及形成于所述栅极侧壁的侧墙42。
本实施例的无结场效应晶体管还包括第一材料层32以及第二材料层31、33,其中所述第一材料层32设于所述第一和第二栅极结构之间衬底中的含有金属的第一材料层32,所述第一材料层32用作共漏区;此时,第一栅极结构远离第二栅极结构的一侧以及第二栅极结构远离第一栅极结构的一侧的衬底中的含有金属的第二材料层31、33,用作源区;或者,第一材料层32用作共源区,相应的第二材料层31、33用作漏区。
由于形成的源漏区包括(共漏区或者共源区,以及源区或者漏区)含有金属,这样有利于减小所述源漏区与后续步骤中形成的导电插塞(图中未示出)之间的接触电阻,且无需像现有技术中那样额外形成一层降低源漏区与到导电插塞之间接触电阻的硅化物接触层这在一定程度上简化了工艺流程。
此外,相对于现有技术,含有金属的源漏区之间的电阻也能够得到一定程度的减小,源漏区之间的电阻减小意味着在同样的开启电压下,开启电流变大,这在一定程度上有利于提高无结场效应晶体管的性能(例如,改善无结场效应晶体管关断时的漏电程度等)。
进一步,在本实施例中,可以采用铝、钨、铜、镍、银、金、钛、氮化钛、碳化钽或者合金材料等形成所述含有金属的材料层。但是本发明对此不作限定,其它金属或者含有金属的材料同样能够作为本发明的源区以及漏区的材料。
此外需要说明的是,上述FinFET结构的无结场效应晶体管仅仅是本发明起示意作用的一个实施例,在本发明的其他实施例中,也可以是其它结构的无结场效应晶体管,例如平面结构的无结场效应晶体管。
此外,本发明还提供一种无结场效应晶体管及其形成方法,可以但不限于形成上述的无结场效应晶体管。
在本实施例中,所述形成方法包括以下步骤:
提供衬底,所述衬底具有第一区域以及第二区域;对所述第一区域的衬底进行第一掺杂以形成第一掺杂区,对所述第二区域的衬底进行第二掺杂以形成第二掺杂区,所述第一掺杂与所述第二掺杂类型不同;在衬底上形成第一栅极结构以及第二栅极结构,使所述第一栅极结构与所述第一掺杂区的位置相对应,并使第二栅极结构与所述第二掺杂区的位置相对应;去除位于所述第一和第二栅极结构之间的衬底以形成第一开口,并分别在第一栅极结构远离第二栅极结构一侧的衬底中以及第二栅极结构远离第一栅极结构一侧的衬底中形成第二开口;在所述第一开口和第二开口中填充含有金属的材料层,以在所述第一开口中形成共漏区并在所述第二开口中形成源区,或者,在所述第一开口中形成共源区并在所述第二开口中形成漏区。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例作详细的说明。
本实施例以形成图1至图3中的FinFET结构的无结场效应晶体管为例。
图6、图8、图10以及图14为制备图1所示的无结场效应晶体管过程时各个步骤沿B-B`方向的剖面结构示意图;
图4、图5、图7、图9、图11至图13以及图15为制备图1所示的无结场效应晶体管过程时各个步骤沿A-A`方向的剖面结构示意图。
首先参考图4,提供衬底,并使所述衬底具有分别用于形成P型无结场效应晶体管或者N型无结场效应晶体管的第一区域11以及第二区域22。
在本实施例中,提供衬底的步骤具体包括:
提供基底100;在本实施例中,所述基底100采用硅作为材料。
在所述基底100上形成埋氧层110;由于所述基底100采用硅作为材料,相应的,所述埋氧层110可以为氧化硅材料的埋氧层;
具体的,可以使埋氧层110的厚度在20~50纳米的范围内,这样所述埋氧层可以在具有足够厚度隔离基底100与后续将要形成的鳍200的同时,又不至于过厚而影响整个无结场效应晶体管的结构。但是本发明对埋氧层110的材料以及厚度并不作限定,而是应当根据实际情况进行调整,本发明对此不作赘述,也不做任何限定。
在形成所述埋氧层之后,在所述埋氧层110上形成半导体层(图中未示出),所述半导体层用于形成鳍;
具体的,在本实施例中,可以采用硅或者锗作为材料形成所述半导体层,但是本发明对此并不作限定,其他III-V族材料例如铟镓砷(InGaAs)等也可以作为所述半导体层的材料。
在形成所述半导体层后,去除部分所述半导体层以形成所述鳍200。
此时的鳍200为非掺杂状态,所述鳍200用于在后续的步骤中进行掺杂以形成第一掺杂区以及第二掺杂区,进而在本发明的无结场效应晶体管工作时形成第一沟道区以及第二沟道区。
在本实施例中,可以使形成的鳍200的厚度在10~100纳米的范围内。但是这仅仅是本实施例中所采用的厚度范围,实际操作时应当根据无结场效应晶体管的尺寸进行相应的调整,本发明对此不作任何限定。
参考图5以及图6,分别对鳍200在第一区域11以及第二区域22中的部分进行掺杂以形成第一掺杂区210、第二掺杂区210。其中,对所述第一区域的衬底进行第一掺杂以形成第一掺杂区210,对所述第二区域的衬底进行第二掺杂以形成第二掺杂区220,所述第一和第二掺杂区210、220用于分别形成无结场效应晶体管工作时的第一沟道区和第二沟道区。
使所述第一掺杂区210和第二掺杂区220之间的掺杂类型不同,也就是说,第一掺杂区210和第二掺杂区220各自为同种物质掺杂,在后续无结场效应晶体管工作时,将不存在现有场效应晶体管沟道区中的“结”,这在达到与现有的无结场效应晶体管同样作用的同时,在一定程度上简化了掺杂工艺的难度。
具体的,在本实施例中,所述第一掺杂区210为N型掺杂物的砷(As)掺杂,所述第二掺杂区220则为对应的P型掺杂物的硼(B)掺杂,但是本发明对采用何种元素进行N型或者P型掺杂并不作限定;同时,也不限定必须是对第一掺杂区210进行N型掺杂、对第二掺杂区220进行P型掺杂,一掺杂区210以及第二掺杂区220之间的掺杂类型可以互换,也就是说,在本发明的其他实施例中,也可以是对第一掺杂区210进行P型掺杂、对第二掺杂区220进行N型掺杂。
进一步,本实施例可以使砷的掺杂能量在5~40千电子伏的范围内,且掺杂剂量在1×1016~5×1016每平方厘米的范围内;并使硼的掺杂能量在1~10千电子伏的范围内,且掺杂剂量在1×1016~5×1016每平方厘米的范围内。
但是,同样的,上述的掺杂离子以及掺杂工艺的参数仅在本实施例中所采用,本发明对具体的掺杂能量、掺杂剂量并不做限定,而是应当根据实际情况进行相应的调整。
在本实施例中,在具体操作时,可以先采用掩模层(例如,带有图案的光刻胶等)遮挡第一区域11或者第二区域22,然后对未被遮挡的区域进行掺杂,然后,去除掩模并形成新的掩模以遮挡掺杂后的区域,以对未掺杂的区域进行掺杂。具体的掺杂过程为现有技术,本发明对此不作赘述,也不做任何限定。
此外,在本实施例中,可以使第一掺杂区210以及第二掺杂区220的掺杂浓度从垂直衬底表面的方向从衬底表面到衬底中心逐渐减小,也就是说,在本实施例中,靠近鳍200表面的掺杂浓度较高,越是接近鳍200中心,掺杂浓度越低。这样有利于在无结场效应晶体管工作时,作为第一和第二沟道区的第一掺杂区210以及第二掺杂区220的关断,进而减小无结场效应晶体管关断时的漏电程度。
其原因在于,在无结场效应晶体管关断时,由于电场强度与距离成反比,越远离沟道区表面电场强度越小,远离沟道区表面的载流子不容易被耗尽;本发明使掺杂浓度从衬底表面到衬底中心逐渐减小,而减少了远离沟道区表面的载流子的数量,这样有利于远离沟道区表面的载流子尽量地被耗尽,进而减小无结场效应晶体管关断时发生漏电的几率。
具体来说,本实施例中可以在对鳍200进行掺杂时,可以采用有限表面源扩散的方式对鳍200进行掺杂:分别在将要形成所述第一掺杂区210与第二掺杂区220的位置分别形成带有掺杂离子的掺杂层,然后通过高温退火的方式,使掺杂层中的掺杂离子逐渐进入鳍200中。由于采用有限表面源扩散(即本实施例中的掺杂层)的离子掺杂一般遵循高斯分布,这样便能够形成所述的掺杂浓度从衬底表面到衬底中心逐渐减小的第一掺杂区210以及第二掺杂区220。
在本实施例中,可以使第一掺杂区210以及第二掺杂区220表面的掺杂浓度大于或者等于1×1019原子每立方厘米。但是本发明对此同样不做限定,而是应当根据实际情况进行相应的调整。
参考图7至图10,在第一区域11以及第二区域22中分别形成横跨所述鳍200的第一栅极结构以及第二栅极结构300,并使所述第一和第二栅极结构300的位置分别与后续将要形成的所述第一和第二沟道区的位置相对应,也就是说,第一栅极结构形成于所述第一掺杂区上方并覆盖所述鳍的侧壁与顶部;第二栅极结构形成于所述第二掺杂区上方并覆盖所述鳍的侧壁与顶部;所述第一栅极结构以及第二栅极结构300用于定义后续形成的源漏区的位置。
在本实施例中,形成所述第一栅极结构以及第二栅极结构300包括以下分步骤:
分别在所述鳍位于第一区域11以及第二区域22的部分分别形成横跨所述鳍200的栅氧层320;
在所述栅氧层320上形成横跨所述鳍200的栅极310;
在所述栅极310的侧壁形成侧墙330。
但是需要说明的是,以上形成栅极结构的步骤仅为本实施例所采用,本发明对此并不做限定。
参考图11,在形成所述第一栅极结构以及第二栅极结构300之后,去除位于所述第一和第二栅极结构300之间的衬底(在本实施例中为鳍200)以形成单独的第一开口50,并在第一栅极结构远离第二栅极结构一侧以及第二栅极结构远离第一栅极结构一侧的衬底(在本实施例中为鳍200)中分别形成第二开口51。所述第一开口50以及第二开口51用于在后续步骤形成源漏区。
此时,剩余的鳍200中的第一掺杂区210与第二掺杂区220将在无结场效应晶体管工作时变为第一沟道区以及第二沟道区。
由于第一掺杂区210与第二掺杂区220各自为同种物质掺杂,在无结场效应晶体管处于工作状态时,整个第一掺杂区210与第二掺杂区220变为第一和第二沟道区,也就是说,载流子几乎分布于整个第一和第二沟道区当中。而现有的场效应晶体管的掺杂一般仅限于衬底表面,也就是说,现有的场效应晶体管在工作时大多数载流子集中于沟道区表面,这会导致界面散射的程度增加,所以本发明可以在一定程度上减少沟道区中可能发生的界面散射问题。
继续参考图12,在所述第一开口50以及第二开口51中填充含有金属的材料层70,以形成无结场效应晶体管的源漏区,此处的源漏区包括源区、漏区、共源区或者共漏区。其中,第一开口50中形成共漏区并在第二开口51中则对应地形成源区;或者,在所述第一开口50中形成共源区并在所述第二开口51中形成漏区。
在本实施例中,可以形成镍材料层,但是本发明对所述材料层70的具体材料并不做限定,其它金属或者含有金属的化合物同样可用于形成所述材料层70,例如铝、钨、铜、银、金、钛、氮化钛、碳化钽以及其它的一些合金材料同样可以用于形成所述材料层70。
具体来说,本实施例中可以采用选择性化学气相沉积(selectiveCVD),在所述开口50中形成所述含有金属的材料层70。由于在沉积过程中,反应前驱物在非生长表面的反应速率小于在生长表面(开口50的侧壁以及底部)的反应速率,这样可以选择性地在开口50中形成所述材料层70。所以,这种形成方式可以在不形成掩模的情况下沉积形成材料层70,并且具有较好的阶梯覆盖性能。
进一步,可以采用有机金属化学气相沉积(Metal-organicChemicalVaporDeposition,MOCVD)这样形成的含有金属的材料层70的台阶覆盖性较更好,能够较好的覆盖于第一开口50当中。
含有金属的源漏区有利于减小与后续形成的导电插塞之间的接触电阻,且无需像现有技术中那样额外形成一层硅化物接触层来降低源漏区与导电插塞之间的接触电阻。
此外,含有金属的源漏区之间的电阻也能够在一定程度上变小小,这意味着在同样的开启电压下,开启电流变大,这在一定程度上有利于提高无结场效应晶体管的性能(例如,改善工作状态下的无结场效应晶体管在关断时的漏电程度等)。
在本实施例中,在形成所述材料层70后,还包括以下步骤:
对所述含有金属的材料层70进行退火处理。
退火处理可以尽量地修复之前的刻蚀鳍200以形成第一开口50时对鳍200的半导体材料(本实施例中为硅)产生的损伤,使形成的源区以及漏区的金属材料与半导体材料形成良好的欧姆接触,进而降低所形成金属的源区、漏区与半导体材料之间的接触电阻。
具体的,可以采用快速热退火(RapidThermalAnnealing,RTA)工艺进行所述退火处理,并使退火处理的温度在450~550摄氏度的范围内,在此温度范围内能够在退火的同时尽量减小对器件的其他部分的影响。
继续参考图13以及图14,在所述衬底、第一和第二栅极结构300以及源漏区上形成层间介质层500,并形成导电插塞90。如前文所述,由于所述源区以及漏区采用含有金属的材料形成,源区以及漏区与导电插塞90之间的接触电阻相对较小。
参考图15,在无结场效应晶体管工作时,将第一和第二栅极结构300接信号输入端VIN,将第一和第二栅极结构300的共漏区接信号输出端VOUT;由于第一掺杂区210为N型掺杂,且第二掺杂区220则为对应的P型掺杂,将第一栅极结构远离第二栅极结构的一侧接地GND,将第二栅极结构远离第一栅极结构的一侧接工作电压VDD(+)。
当VIN输入为低电平时,第一掺杂区210耗尽,此时VOUT输出为高电平;反之,当VIN输入为高电平时,第二掺杂区220耗尽,此时VOUT输出为低电平,从而实现输入与输出反相的功能。
此外需要说明的是,上述的形成方法仅为本发明的一个实施例,在本发明的其他实施例中,所述鳍200并不仅限于形成上述的截面为矩形的结构,在本发明的其他实施中,还可以形成其他结构,例如截面呈三角形或者圆形的鳍,本发明对此并不作任何限定。
此外,本发明也不仅限于形成上述实施例中FinFET结构的无结场效应晶体管,在本发明的其他实施例中,也可以形成其他结构的无结场效应晶体管,例如,平面结构的无结场效应晶体管。
以形成平面结构的无结场效应晶体管为例,具体来说,可以在衬底中形成半导体层,并在平面结构的半导体层中形成第一掺杂区以及第二掺杂区,并形成分别与第一掺杂区以及第二掺杂位置相对应的第一栅极结构以及第二栅极结构;
在此之后,在半导体层中形成位于第一栅极结构以及第二栅极结构的第一开口以及位于第一栅极结构以及第二栅极结构另一侧的第二开口,并在第一和第二开口中形成含有金属的材料层,以形成源漏区。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种无结场效应晶体管的形成方法,其特征在于,包括:
提供衬底,所述衬底具有第一区域以及第二区域;
对所述第一区域的衬底进行第一掺杂以形成第一掺杂区,对所述第二区域的衬底进行第二掺杂以形成第二掺杂区,所述第一掺杂与所述第二掺杂类型不同;
在衬底上形成第一栅极结构以及第二栅极结构,使所述第一栅极结构与所述第一掺杂区的位置相对应,并使第二栅极结构与所述第二掺杂区的位置相对应;
去除位于所述第一和第二栅极结构之间的衬底以形成第一开口,并分别在第一栅极结构远离第二栅极结构一侧的衬底中以及第二栅极结构远离第一栅极结构一侧的衬底中形成第二开口;
在所述第一开口和第二开口中填充含有金属的材料层,以在所述第一开口中形成共漏区并在所述第二开口中形成源区,或者,在所述第一开口中形成共源区并在所述第二开口中形成漏区。
2.如权利要求1所述的形成方法,其特征在于,在第一开口和第二开口中填充含有金属的材料层的步骤包括:形成铝、钨、铜、镍、银、金、钛、氮化钛、碳化钽或者合金材料的材料层。
3.如权利要求1或2所述的形成方法,其特征在于,在开口中填充含有金属的材料层以形成源区或者漏区的步骤之后,所述形成方法还包括:
对所述含有金属的材料层进行退火处理。
4.如权利要求3所述的形成方法,其特征在于,退火处理的步骤包括:采用快速热退火工艺对所述含有金属的材料层进行退火处理。
5.如权利要求1所述的形成方法,其特征在于,提供衬底的步骤包括:
提供基底;
在所述基底上形成埋氧层;
在所述埋氧层上形成半导体层;
去除部分所述半导体层,以形成鳍;
形成第一和第二掺杂区的步骤包括:在所述鳍中分别形成所述第一和第二掺杂区;
形成第一和第二栅极结构的步骤包括:形成横跨所述鳍中第一掺杂区的第一栅极结构,并使第一栅极结构覆盖所述鳍的侧壁与顶部;形成横跨所述鳍中第二掺杂区的第二栅极结构,并使第二栅极结构覆盖所述鳍的侧壁与顶部;
形成第一和第二开口的步骤包括:去除位于所述第一和第二栅极结构之间的鳍以形成第一开口,并分别在第一栅极结构远离第二栅极结构一侧的鳍中以及第二栅极结构远离第一栅极结构一侧的鳍中形成第二开口,所述第一开口以及第二开口露出所述埋氧层。
6.如权利要求5所述的形成方法,其特征在于,提供基底的步骤包括:提供硅材料的基底;形成埋氧层的步骤包括:形成氧化硅埋氧层。
7.如权利要求5或6所述的形成方法,其特征在于,形成埋氧层的步骤包括:使所述埋氧层的厚度在20~50纳米的范围内。
8.如权利要求5所述的形成方法,其特征在于,在所述埋氧层上形成半导体层的步骤包括:形成硅、锗材料的半导体层。
9.如权利要求5或8所述的形成方法,其特征在于,去除部分所述半导体层,以形成鳍的步骤包括:去除部分所述半导体层,使形成的鳍的厚度在10~100纳米的范围内。
10.如权利要求5或8所述的形成方法,其特征在于,去除部分半导体层,以形成鳍的步骤包括:形成截面为三角形、矩形或者圆形的鳍。
11.如权利要求1所述的形成方法,其特征在于,形成第一和第二掺杂区的步骤包括:使第一掺杂区以及第二掺杂区的掺杂浓度从衬底表面到衬底中心逐渐减小。
12.如权利要求1或11所述的形成方法,其特征在于,形成第一和第二掺杂区的步骤包括:形成砷掺杂的第一掺杂区以及硼掺杂的第二沟掺杂区。
13.如权利要求12所述的形成方法,其特征在于,形成第一和第二掺杂区的步骤包括:
使砷的掺杂能量在5~40千电子伏的范围内,且掺杂剂量在1×1016~5×1016每平方厘米的范围内;
使硼的掺杂能量在1~10千电子伏的范围内,且掺杂剂量在1×1016~5×1016每平方厘米的范围内。
14.一种无结场效应晶体管,其特征在于,包括:
衬底,所述衬底具有第一区域以及第二区域;
位于第一区域的衬底中的第一掺杂区以及位于第二区域的衬底中的第二掺杂区,所述第一和第二掺杂区的掺杂类型不同;
位于第一掺杂区的衬底上的第一栅极结构以及位于所述第二掺杂区衬底上的第二栅极结构;
所述第一和第二栅极结构之间的衬底中形成有含有金属的第一材料层,用作共漏区;第一栅极结构远离第二栅极结构的一侧以及第二栅极结构远离第一栅极结构的一侧的衬底中形成有含有金属的第二材料层,用作源区;或者,第一材料层用作共源区,第二材料层用作漏区。
15.如权利要求14所述的无结场效应晶体管,其特征在于,所述衬底包括:
基底;
形成于所述基底上的埋氧层;
形成于所述埋氧层上的第一鳍和第二鳍,第一鳍与第二鳍分别掺杂不同掺杂类型的离子;
所述第一栅极结构横跨所述第一鳍,且覆盖所述第一鳍的侧壁与顶部,所述第二栅极结构横跨所述第二鳍,且覆盖所述第二鳍的侧壁与顶部;
所述第一材料层位于所述第一鳍和第二鳍之间,所述第二材料层位于所述第一鳍远离所述第一材料层的一侧以及所述第二鳍远离所述第一材料层的一侧。
16.如权利要求15所述的无结场效应晶体管,其特征在于,所述鳍的材料为硅或者锗材料。
17.如权利要求16所述的无结场效应晶体管,其特征在于,所述鳍的截面为三角形、矩形或者圆形。
18.如权利要求14或15所述的无结场效应晶体管,其特征在于,所述第一掺杂区以及第二掺杂区的掺杂浓度从衬底表面到衬底中心逐渐减小。
19.如权利要求14或15所述的无结场效应晶体管,其特征在于,所述第一掺杂区为砷掺杂区,所述第二掺杂区为硼掺杂区。
20.如权利要求14所述的无结场效应晶体管,其特征在于,所述含有金属的材料层的材料为铝、钨、铜、镍、银、金、钛、氮化钛、碳化钽或者合金材料。
CN201410298265.4A 2014-06-26 2014-06-26 无结场效应晶体管及其形成方法 Pending CN105244277A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410298265.4A CN105244277A (zh) 2014-06-26 2014-06-26 无结场效应晶体管及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410298265.4A CN105244277A (zh) 2014-06-26 2014-06-26 无结场效应晶体管及其形成方法

Publications (1)

Publication Number Publication Date
CN105244277A true CN105244277A (zh) 2016-01-13

Family

ID=55041876

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410298265.4A Pending CN105244277A (zh) 2014-06-26 2014-06-26 无结场效应晶体管及其形成方法

Country Status (1)

Country Link
CN (1) CN105244277A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105448718A (zh) * 2014-07-01 2016-03-30 中芯国际集成电路制造(上海)有限公司 无结场效应管及其制作方法
CN107968072A (zh) * 2016-10-20 2018-04-27 上海新昇半导体科技有限公司 互补cmos管的制造方法
CN108807514A (zh) * 2017-05-05 2018-11-13 中芯国际集成电路制造(北京)有限公司 半导体器件及其形成方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060284220A1 (en) * 2005-06-09 2006-12-21 Seiko Epson Corporation Semiconductor device and manufacturing method of the semiconductor device
US20130078777A1 (en) * 2011-09-23 2013-03-28 International Business Machines Corporation Method for fabricating junctionless transistor
US20140035059A1 (en) * 2011-12-19 2014-02-06 Martin D. Giles Semiconductor device having metallic source and drain regions
CN103700631A (zh) * 2013-11-29 2014-04-02 上海华力微电子有限公司 无结mos fet器件的制备方法
CN103812501A (zh) * 2014-02-13 2014-05-21 清华大学 反相器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060284220A1 (en) * 2005-06-09 2006-12-21 Seiko Epson Corporation Semiconductor device and manufacturing method of the semiconductor device
US20130078777A1 (en) * 2011-09-23 2013-03-28 International Business Machines Corporation Method for fabricating junctionless transistor
US20140035059A1 (en) * 2011-12-19 2014-02-06 Martin D. Giles Semiconductor device having metallic source and drain regions
CN103700631A (zh) * 2013-11-29 2014-04-02 上海华力微电子有限公司 无结mos fet器件的制备方法
CN103812501A (zh) * 2014-02-13 2014-05-21 清华大学 反相器

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105448718A (zh) * 2014-07-01 2016-03-30 中芯国际集成电路制造(上海)有限公司 无结场效应管及其制作方法
CN107968072A (zh) * 2016-10-20 2018-04-27 上海新昇半导体科技有限公司 互补cmos管的制造方法
CN107968072B (zh) * 2016-10-20 2020-05-01 上海新昇半导体科技有限公司 互补cmos管的制造方法
CN108807514A (zh) * 2017-05-05 2018-11-13 中芯国际集成电路制造(北京)有限公司 半导体器件及其形成方法

Similar Documents

Publication Publication Date Title
US8969953B2 (en) Method of forming a self-aligned charge balanced power DMOS
US9012965B2 (en) Semiconductor device and manufacturing method thereof
US10636883B2 (en) Semiconductor device including a gate trench and a source trench
US20090315103A1 (en) Trench mosfet with shallow trench for gate charge reduction
TWI567830B (zh) 溝槽式功率電晶體結構及其製造方法
CN107924941B (zh) 隧穿场效应晶体管及其制备方法
KR20210115016A (ko) 트렌치 전계효과 트랜지스터 구조 및 그 제조 방법
CN107045980B (zh) 晶体管的形成方法
KR20140038826A (ko) 트랜지스터를 포함하는 반도체 소자 및 그 제조 방법
WO2016015501A1 (zh) 隧穿晶体管结构及其制造方法
CN104282563A (zh) Ldmos器件及其形成方法
US10304935B2 (en) Semiconductor device having a trench gate electrode
US20060223260A1 (en) Trench MOSFET with sidewall spacer gates
CN104701177B (zh) 晶体管的形成方法
CN103681315A (zh) 埋层的形成方法
CN104425520B (zh) 半导体器件及形成方法
CN105244277A (zh) 无结场效应晶体管及其形成方法
CN103872095B (zh) P型ldmos器件的沟槽及工艺方法
WO2012034515A1 (en) High-voltage mos device and method for manufacturing the same
CN106328503A (zh) 半导体结构的形成方法
KR101063567B1 (ko) Mos 디바이스 및 그 제조방법
US20140120670A1 (en) Trenched power mosfet with enhanced breakdown voltage and fabrication method thereof
CN105336774A (zh) 垂直双扩散场效应晶体管及其制作方法
CN105405889B (zh) 一种具有全方位电流扩展路径的沟槽mosfet
CN105990138A (zh) 晶体管及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160113