CN102237406A - 射频ldmos器件及其制造方法 - Google Patents
射频ldmos器件及其制造方法 Download PDFInfo
- Publication number
- CN102237406A CN102237406A CN 201010154881 CN201010154881A CN102237406A CN 102237406 A CN102237406 A CN 102237406A CN 201010154881 CN201010154881 CN 201010154881 CN 201010154881 A CN201010154881 A CN 201010154881A CN 102237406 A CN102237406 A CN 102237406A
- Authority
- CN
- China
- Prior art keywords
- epitaxial loayer
- etching
- polysilicon
- silica
- low impedance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种射频LDMOS器件，利用低阻通道取代了传统的掺杂载流子通道。该低阻通道例如是CMOS工艺中的钨塞或其他金属塞，连接硅衬底和源极，一方面是低电阻的电流通道，另一方面是高性能的散热通道。低阻通道的结构设计，有利于提高射频LDMOS器件的工作频率和功率。本发明还公开了所述射频LDMOS器件的制造方法，省去了高温热退火工艺，一方面节省了工艺成本，另一方面低阻通道即使采用有掺杂的多晶硅，其中掺杂的离子也不会产生横向扩散，从而使得器件结构可以作小。
Description
技术领域
本发明涉及一种半导体器件及其制造方法。
背景技术
射频LDMOS是一种应用于通讯领域的功率器件。该器件因为需要通大电流，在设计时需要考虑散热及降低电阻的要求。请参阅图1，这是现有的射频LDMOS器件的简单示意图。硅衬底10上具有外延层11，外延层11中具有掺杂载流子通路13。外延层11就是淀积的单晶硅。掺杂载流子通路13就是具有掺杂的单晶硅，其中所掺杂的杂质作为载流子。外延层11之上具有栅氧化层14及其上方的栅极15。外延层11中具有阱20，阱20在栅极15的下方。外延层11之上且在栅极15的两侧分别是源极181和漏极182。掺杂载流子通路13中具有重掺杂源区171，源极181在掺杂载流子通路13和源区171的上方。外延层11中还具有重掺杂漏区172，漏极182在漏区172的上方。栅极15和漏极182之间区域的外延层11中还具有漂移区16。
由于射频LDMOS器件需要进行高压应用，因此需要较厚的外延层。现有的射频LDMOS器件的外延层11和掺杂载流子通路13是通过多次外延生长、多次高掺杂的离子注入和多次高温热退火工艺形成的。请参阅图2a，这是在硅衬底10上第一次生长外延层11a，然后第一次进行高掺杂的离子注入形成离子注入区12a。请参阅图2b，这是将图2a所示硅片经过高温热退火工艺后，第一次离子注入区12a变为第一部分的掺杂载流子通路13a。如此重复地进行外延生长、离子注入、高温热退火工艺，直至总的外延层厚度达到要求。
由于采用多次外延生长、离子注入和高温热退火的工艺，使得现有的射频LDMOS的制造工艺较为复杂。为了使结深达到较深的要求，需要进行高剂量、高能量的离子注入，这对于离子注入机台的要求很高，并且离子注入的工艺时间也很长。对于n型或p型的LDMOS而言，掺杂载流子通路13中的载流子类型不同，还需要分别进行离子注入。此外，所掺杂的离子经过多次高温热退火工艺后，会出现较为严重的横向扩散，导致了射频LDMOS器件的横向尺寸较大，从而增加了器件面积，限制了器件频率和功率的提升。
发明内容
本发明所要解决的技术问题是提供一种小面积、高频率、高功率的射频LDMOS器件。为此，本发明还要提供所述射频LDMOS器件的制造方法。
为解决上述技术问题，本发明射频LDMOS器件为：硅衬底10上具有外延层11，外延层11中具有低阻通道22；所述低阻通道22或者是有掺杂的多晶硅，或者是金属；
外延层11之上具有栅氧化层14及其上方的栅极15；
外延层11中具有阱20，阱20在栅极15的下方；
外延层11之上且在栅极15的两侧分别是源极181和漏极182；
外延层11和低阻通道22中具有重掺杂源区171，源极181在低阻通道22和源区171的上方；
外延层11中还具有重掺杂漏区172，漏极182在漏区172的上方；
栅极15和漏极182之间区域的外延层11中还具有漂移区16。
本发明射频LDMOS器件的制造方法包括如下步骤：
第1步，在硅衬底10上生长一层外延层11；
第2步，在外延层11之上淀积一层氧化硅；
第3步，采用光刻工艺暴露出低阻通道的刻蚀窗口；
第4步，采用刻蚀工艺对刻蚀窗口中的氧化硅、外延层11进行刻蚀，直至刻蚀掉部分的硅衬底10才停止刻蚀，此时在硅片上形成一个沟槽；
第5步，在硅片表面淀积一层有掺杂的多晶硅或金属，至少将第4步形成的沟槽填充满；
第6步，对硅片表面进行干法反刻工艺或化学机械研磨工艺，将硅片表面所淀积的多晶硅或金属研磨至与氧化硅表面齐平，此时仅有第4步形成的沟槽处具有多晶硅或金属，即为低阻通道22；
第7步，去除硅片表面的氧化硅；
第8步，在硅片表面热氧化生长或淀积一层氧化硅，再淀积一层多晶硅，刻蚀该多晶硅和氧化硅形成栅氧化层14和多晶硅栅极15；
第9步，在多晶硅栅极15一侧下方的外延层11进行轻掺杂离子注入，形成漂移区16；
第10步，在多晶硅栅极15另一侧下方的外延层11进行重掺杂离子注入，形成源区171；同时在漂移区16外侧的外延层11中进行重掺杂离子注入，形成漏区172；
第11步，在硅片表面淀积一层多晶硅，刻蚀后形成源极181和漏极182；其中源极181在低阻通道22和源区171的上方，漏极182在漏区172的上方。
本发明射频LDMOS器件，利用低阻通道取代了传统的掺杂载流子通道。该低阻通道例如是CMOS工艺中的钨塞或其他金属塞，连接硅衬底和源极，一方面是低电阻的电流通道，另一方面是高性能的散热通道。低阻通道的结构设计，有利于提高射频LDMOS器件的工作频率和功率。
本发明射频LDMOS器件的制造方法，省去了高温热退火工艺，一方面节省了工艺成本，另一方面低阻通道即使采用有掺杂的多晶硅，其中掺杂的离子也不会产生横向扩散，从而使得器件结构可以作小。
附图说明
图1是现有的射频LDMOS器件的结构示意图；
图2a～图2b是图1中外延层和掺杂载流子通路的制造方法的示意图；
图3是本发明射频LDMOS器件的结构示意图；
图4a、图4b是本发明射频LDMOS器件的制造方法的两个实施例的流程图。
图中附图标记说明：
10为硅衬底；11为外延层；11a为第一次生长的外延层；12a为第一次离子注入区；13为掺杂载流子通路；13a为第一次高温热退火形成的部分掺杂载流子通路；14为栅氧化层；15为栅极；16为漂移区；171为重掺杂源区；172为重掺杂漏区；181为源极；182为漏极；20为阱；22为低阻通道。
具体实施方式
请参阅图3，本发明射频LDMOS器件的结构为：硅衬底10上具有外延层11，外延层11中具有低阻通道22。外延层11就是淀积的单晶硅。低阻通道22或者是有掺杂的多晶硅，其中所掺杂的杂质作为载流子；或者是金属。外延层11之上具有栅氧化层14及其上方的栅极15。外延层11中具有阱20，阱20在栅极15的下方。外延层11之上且在栅极15的两侧分别是源极181和漏极182。外延层11和低阻通道22中具有重掺杂源区171，源极181在低阻通道22和源区171的上方。外延层11中还具有重掺杂漏区172，漏极182在漏区172的上方。栅极15和漏极182之间区域的外延层11中还具有漂移区16。
与传统的射频LDMOS器件相比，本发明采用低阻通道22的结构取代了现有的掺杂载流子通路13的结构。该低阻通道22的一端在硅衬底10的上表面或硅衬底10中，另一端在源极181的下表面，低阻通道22连接硅衬底10和源极181。显然，该低阻通道22的厚度大于或等于外延层11的厚度。本发明中载流子通路依次是漏区172、漂移区16、阱20，源区171、低阻通道22、硅衬底10。
该低阻通道优选为金属，其次可以采用有掺杂的多晶硅。当采用金属低阻通道时，显然其电阻比掺杂的单晶硅低，并显然具有更佳的散热效果，并且可同时适用于n型和p型LDMOS。典型的金属低阻通道例如为CMOS工艺中的钨塞或铜、铝、金等。与传统射频LDMOS器件中的掺杂载流子通道(有掺杂的单晶硅)相比，在相同的尺寸下，本发明的器件频率和功率都可以做高。
请参阅图4a，本发明射频LDMOS器件的制造方法的第一实施例为：
第1步，在硅衬底10上生长一层外延层11，即在硅衬底10表面淀积一层单晶硅11。
第2步，在外延层11之上淀积一层氧化硅。
第3步，采用光刻工艺暴露出低阻通道的刻蚀窗口。具体而言是在硅片表面旋涂光刻胶，然后曝光、显影，暴露出硅片上准备形成低阻通道的区域，硅片其余区域的表面仍然由光刻胶所覆盖。
第4步，采用刻蚀工艺对刻蚀窗口中的氧化硅、外延层11和/或硅衬底10进行刻蚀，此时在硅片上形成一个沟槽，沟槽位置即准备形成低阻通道的区域。
第5步，在硅片表面淀积一层有掺杂的多晶硅或金属，至少将第4步形成的沟槽填充满。
第6步，对硅片表面进行干法反刻工艺或化学机械研磨(CMP)工艺，将硅片表面所淀积的多晶硅或金属研磨至与氧化硅表面齐平。此时仅有第4步形成的沟槽处具有多晶硅或金属，即为低阻通道22。
第7步，去除第2步在硅片表面所淀积的氧化硅，例如使用干法反刻工艺去除。
第8步，在硅片表面热氧化生长或淀积一层氧化硅，再淀积一层多晶硅，刻蚀该多晶硅和氧化硅形成栅氧化层14和多晶硅栅极15。
第9步，在多晶硅栅极15一侧下方的外延层11进行轻掺杂离子注入，形成漂移区16。
第10步，在多晶硅栅极15另一侧下方的外延层11进行重掺杂离子注入，形成源区171；同时在漂移区16外侧的外延层11中进行重掺杂离子注入，形成漏区172。
第11步，在硅片表面淀积一层多晶硅，刻蚀后形成源极181和漏极182。其中源极181在低阻通道22和源区171的上方，漏极182在漏区172的上方。
请参阅图4b，本发明射频LDMOS器件的制造方法的第二实施例为：
第1步，在硅衬底10上生长一层外延层11。
第2步，在硅片表面热氧化生长或淀积一层氧化硅，再淀积一层多晶硅，刻蚀该多晶硅和氧化硅形成栅氧化层14和多晶硅栅极15。
第3步，在多晶硅栅极15一侧下方的外延层11进行轻掺杂离子注入，形成漂移区16。
第4步，在多晶硅栅极15另一侧下方的外延层11进行重掺杂离子注入，形成源区171；同时在漂移区16外侧的外延层11中进行重掺杂离子注入，形成漏区172。
第5步，在硅片表面淀积一层多晶硅，刻蚀后形成源极181和漏极182。其中源极181在低阻通道22和源区171的上方，漏极182在漏区172的上方。
第6步，在外延层11之上淀积一层氧化硅。
第7步，采用光刻工艺暴露出低阻通道的刻蚀窗口。
第8步，采用刻蚀工艺对刻蚀窗口中的氧化硅、外延层11和/或硅衬底10进行刻蚀，此时在硅片上形成一个沟槽，沟槽位置即准备形成低阻通道的区域。
第9步，在硅片表面淀积一层有掺杂的多晶硅或金属，至少将第8步形成的沟槽填充满。
第10步，对硅片表面进行干法反刻工艺或化学机械研磨(CMP)工艺，将硅片表面所淀积的多晶硅或金属研磨至与氧化硅表面齐平。此时仅有第8步形成的沟槽处具有多晶硅或金属，即为低阻通道22。
在上述第一实施例的第4步和第二实施例的第8步刻蚀沟槽的步骤中，一种实现方式是以光刻胶作为刻蚀阻挡层，一次性地对刻蚀窗口处的氧化硅、外延层11和/或硅衬底10进行刻蚀。另一种实现方式是先以光刻胶作为刻蚀阻挡层，对刻蚀窗口处的氧化硅进行刻蚀；再以氧化硅作为刻蚀阻挡层，对刻蚀窗口处的外延层11和/或硅衬底10进行刻蚀。这两种实现方式均至少刻蚀到硅衬底10上表面，也可以刻蚀掉部分的硅衬底10。
在上述第一实施例的第5步和第二实施例的第9步填充沟槽的步骤中，可以采用化学气相淀积(CVD)或物理气相淀积(PVD)工艺，例如采用溅射工艺。所淀积的金属例如为钨，因为其具有极好的间隙填充性能，特别是在高深宽比通孔的填充方面。所淀积的金属还可以铜、铝、金等。为了将沟槽填充满，在刻蚀沟槽时，应使沟槽的关键尺寸满足沟槽填充物的填充特性对沟槽深宽比的要求。
上述第二实施例与第一实施例相比，具有如下区别：
首先是调换了部分步骤的顺序；
其次，第一实施例中具有第7步去除外延层上氧化硅的步骤，而第二实施例中，则无此步骤。实际上在第二实施例中，外延层上的氧化硅可以去除，也可以保留，对后续工艺步骤没有影响。
再次，在第二实施例的第6步和第7步之间还可以增加一步，对硅片表面的氧化硅采用化学机械研磨工艺进行平坦化处理，使氧化硅具有平整的表面。由于第二实施例中淀积氧化硅时，硅片表面已具有栅极等凸起结构，因此所淀积的氧化硅必然是不平整的。所增加的这一步是对氧化硅进行平坦化处理，有利于提高光刻的精度，可以使低阻通路的尺寸作小。
在上述两个实施例中，均省去了多次外延生长、多次离子注入和多次高温热退火的工艺，而改用一次外延生长、刻蚀沟槽、填充沟槽、平坦化处理的工艺。由于只需要一次外延生长，提高了工艺的精度和洁净度。由于不需要高能量和高剂量的离子注入，可以不用高成本的离子注入机台，也不要长时间的离子注入工艺时间。由于省去了高温热退火，没有载流子横向扩散的顾虑，器件的尺寸可以做到极小，增加器件的密度。
Claims (9)
1.一种射频LDMOS器件，其特征是，硅衬底(10)上具有外延层(11)，外延层(11)中具有低阻通道(22)；所述低阻通道(22)或者是有掺杂的多晶硅，或者是金属；
外延层(11)之上具有栅氧化层(14)及其上方的栅极(15)；
外延层(11)中具有阱(20)，阱(20)在栅极(15)的下方；
外延层(11)之上且在栅极(15)的两侧分别是源极(181)和漏极(182)；
外延层(11)和低阻通道(22)中具有重掺杂源区(171)，源极(181)在低阻通道(22)和源区(171)的上方；
外延层(11)中还具有重掺杂漏区(172)，漏极(182)在漏区(172)的上方；
栅极(15)和漏极(182)之间区域的外延层(11)中还具有漂移区(16)。
2.根据权利要求1所述的射频LDMOS器件，其特征是，所述低阻通道(22)的一端在硅衬底(10)中，另一端在源极(181)的下表面，所述低阻通道(22)连接硅衬底(10)和源极(181)。
3.根据权利要求1所述的射频LDMOS器件，其特征是，所述低阻通道(22)的厚度大于或等于外延层(11)的厚度。
4.根据权利要求1所述的射频LDMOS器件，其特征是，所述低阻通道(22)为钨、铜、铝或金。
5.如权利要求1所述的射频LDMOS器件的制造方法，其特征是，包括如下步骤：
第1步，在硅衬底(10)上生长一层外延层(11)；
第2步，在外延层(11)之上淀积一层氧化硅；
第3步，采用光刻工艺暴露出低阻通道的刻蚀窗口；
第4步，采用刻蚀工艺对刻蚀窗口中的氧化硅、外延层(11)和/或硅衬底(10)进行刻蚀，此时在硅片上形成一个沟槽；
第5步，在硅片表面淀积一层有掺杂的多晶硅或金属，至少将第4步形成的沟槽填充满；
第6步，对硅片表面进行干法反刻工艺或化学机械研磨工艺，将硅片表面所淀积的多晶硅或金属研磨至与氧化硅表面齐平，此时仅有第4步形成的沟槽处具有多晶硅或金属，即为低阻通道(22)；
第7步，去除第2步在硅片表面淀积的氧化硅；
第8步，在硅片表面热氧化生长或淀积一层氧化硅，再淀积一层多晶硅，刻蚀该多晶硅和氧化硅形成栅氧化层(14)和多晶硅栅极(15)；
第9步，在多晶硅栅极(15)一侧下方的外延层11进行轻掺杂离子注入，形成漂移区(16)；
第10步，在多晶硅栅极(15)另一侧下方的外延层(11)进行重掺杂离子注入，形成源区(171)；同时在漂移区(16)外侧的外延层(11)中进行重掺杂离子注入，形成漏区(172)；
第11步，在硅片表面淀积一层多晶硅，刻蚀后形成源极(181)和漏极(182)；其中源极(181)在低阻通道(22)和源区(171)的上方，漏极(182)在漏区(172)的上方。
6.根据权利要求5所述的射频LDMOS器件的制造方法，其特征是，所述方法第4步中，以光刻胶作为刻蚀阻挡层，一次性地对刻蚀窗口处的氧化硅、外延层(11)和/或硅衬底(10)进行刻蚀；
或者先以光刻胶作为刻蚀阻挡层，对刻蚀窗口处的氧化硅进行刻蚀；再以氧化硅作为刻蚀阻挡层，对刻蚀窗口处的外延层(11)和/或硅衬底(10)进行刻蚀；
所述刻蚀至少到硅衬底(10)上表面，或者刻蚀到硅衬底(10)之中。
7.如权利要求1所述的射频LDMOS器件的制造方法，其特征是，包括如下步骤：
第1步，在硅衬底(10)上生长一层外延层(11)；
第2步，在硅片表面热氧化生长或淀积一层氧化硅，再淀积一层多晶硅，刻蚀该多晶硅和氧化硅形成栅氧化层(14)和多晶硅栅极(15)；
第3步，在多晶硅栅极(15)一侧下方的外延层11进行轻掺杂离子注入，形成漂移区(16)；
第4步，在多晶硅栅极(15)另一侧下方的外延层(11)进行重掺杂离子注入，形成源区(171)；同时在漂移区(16)外侧的外延层(11)中进行重掺杂离子注入，形成漏区(172)；
第5步，在硅片表面淀积一层多晶硅，刻蚀后形成源极(181)和漏极(182)；其中源极(181)在低阻通道(22)和源区(171)的上方，漏极(182)在漏区(172)的上方。
第6步，在外延层(11)之上淀积一层氧化硅；
第7步，采用光刻工艺暴露出低阻通道的刻蚀窗口；
第8步，采用刻蚀工艺对刻蚀窗口中的氧化硅、外延层(11)和/或硅衬底(10)进行刻蚀，此时在硅片上形成一个沟槽；
第9步，在硅片表面淀积一层有掺杂的多晶硅或金属，至少将第8步形成的沟槽填充满；
第10步，对硅片表面进行干法反刻工艺或化学机械研磨工艺，将硅片表面所淀积的多晶硅或金属研磨至与氧化硅表面齐平，此时仅有第8步形成的沟槽处具有多晶硅或金属，即为低阻通道(22)。
8.根据权利要求7所述的射频LDMOS器件的制造方法，其特征是，所述方法第8步中，以光刻胶作为刻蚀阻挡层，一次性地对刻蚀窗口处的氧化硅、外延层(11)和/或硅衬底(10)进行刻蚀；
或者先以光刻胶作为刻蚀阻挡层，对刻蚀窗口处的氧化硅进行刻蚀；再以氧化硅作为刻蚀阻挡层，对刻蚀窗口处的外延层(11)和/或硅衬底(10)进行刻蚀；
所述刻蚀至少到硅衬底(10)上表面，或者刻蚀到硅衬底(10)之中。
9.根据权利要求7所述的射频LDMOS器件的制造方法，其特征是，在所述方法第6步和第7步之间增加一步，对硅片表面的氧化硅采用化学机械研磨工艺进行平坦化处理，使氧化硅具有平整的表面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010154881 CN102237406A (zh) | 2010-04-22 | 2010-04-22 | 射频ldmos器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010154881 CN102237406A (zh) | 2010-04-22 | 2010-04-22 | 射频ldmos器件及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102237406A true CN102237406A (zh) | 2011-11-09 |
Family
ID=44887873
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201010154881 Pending CN102237406A (zh) | 2010-04-22 | 2010-04-22 | 射频ldmos器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102237406A (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102522336A (zh) * | 2011-12-16 | 2012-06-27 | 上海华虹Nec电子有限公司 | 射频ldmos多晶硅沟道平坦化的工艺方法 |
| CN103035718A (zh) * | 2012-08-17 | 2013-04-10 | 上海华虹Nec电子有限公司 | 半导体器件及其制作方法 |
| CN103035719A (zh) * | 2012-08-30 | 2013-04-10 | 上海华虹Nec电子有限公司 | 射频ldmos器件及其制造方法 |
| CN103779230A (zh) * | 2012-10-26 | 2014-05-07 | 上海华虹宏力半导体制造有限公司 | 一种ldmos的制备工艺方法 |
| CN103855210A (zh) * | 2012-12-03 | 2014-06-11 | 上海华虹宏力半导体制造有限公司 | 射频横向双扩散场效应晶体管及其制造方法 |
| CN103872095A (zh) * | 2012-12-18 | 2014-06-18 | 上海华虹宏力半导体制造有限公司 | P型ldmos器件的沟槽及工艺方法 |
| US9543431B2 (en) | 2014-12-29 | 2017-01-10 | Shanghai Huahong Grace Semiconductor Manufacturing Corporation | Radio frequency LDMOS device and a fabrication method therefor |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5869875A (en) * | 1997-06-10 | 1999-02-09 | Spectrian | Lateral diffused MOS transistor with trench source contact |
| US6063678A (en) * | 1998-05-04 | 2000-05-16 | Xemod, Inc. | Fabrication of lateral RF MOS devices with enhanced RF properties |
| CN1290403A (zh) * | 1998-02-07 | 2001-04-04 | 斋摩德股份有限公司 | 包括连接横向rf mos器件的源区与背侧的插头的类网状栅结构 |
| US6620663B1 (en) * | 2001-05-18 | 2003-09-16 | Episil Technologies, Inc. | Self-aligned copper plating/CMP process for RF lateral MOS device |
-
2010
- 2010-04-22 CN CN 201010154881 patent/CN102237406A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5869875A (en) * | 1997-06-10 | 1999-02-09 | Spectrian | Lateral diffused MOS transistor with trench source contact |
| CN1290403A (zh) * | 1998-02-07 | 2001-04-04 | 斋摩德股份有限公司 | 包括连接横向rf mos器件的源区与背侧的插头的类网状栅结构 |
| US6063678A (en) * | 1998-05-04 | 2000-05-16 | Xemod, Inc. | Fabrication of lateral RF MOS devices with enhanced RF properties |
| US6620663B1 (en) * | 2001-05-18 | 2003-09-16 | Episil Technologies, Inc. | Self-aligned copper plating/CMP process for RF lateral MOS device |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102522336A (zh) * | 2011-12-16 | 2012-06-27 | 上海华虹Nec电子有限公司 | 射频ldmos多晶硅沟道平坦化的工艺方法 |
| CN103035718A (zh) * | 2012-08-17 | 2013-04-10 | 上海华虹Nec电子有限公司 | 半导体器件及其制作方法 |
| CN103035718B (zh) * | 2012-08-17 | 2015-10-14 | 上海华虹宏力半导体制造有限公司 | 半导体器件及其制作方法 |
| CN103035719A (zh) * | 2012-08-30 | 2013-04-10 | 上海华虹Nec电子有限公司 | 射频ldmos器件及其制造方法 |
| CN103035719B (zh) * | 2012-08-30 | 2015-08-19 | 上海华虹宏力半导体制造有限公司 | 射频ldmos器件及其制造方法 |
| CN103779230A (zh) * | 2012-10-26 | 2014-05-07 | 上海华虹宏力半导体制造有限公司 | 一种ldmos的制备工艺方法 |
| CN103855210A (zh) * | 2012-12-03 | 2014-06-11 | 上海华虹宏力半导体制造有限公司 | 射频横向双扩散场效应晶体管及其制造方法 |
| CN103872095A (zh) * | 2012-12-18 | 2014-06-18 | 上海华虹宏力半导体制造有限公司 | P型ldmos器件的沟槽及工艺方法 |
| CN103872095B (zh) * | 2012-12-18 | 2016-10-26 | 上海华虹宏力半导体制造有限公司 | P型ldmos器件的沟槽及工艺方法 |
| US9543431B2 (en) | 2014-12-29 | 2017-01-10 | Shanghai Huahong Grace Semiconductor Manufacturing Corporation | Radio frequency LDMOS device and a fabrication method therefor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10763351B2 (en) | Vertical trench DMOSFET having integrated implants forming enhancement diodes in parallel with the body diode | |
| CN102723277B (zh) | 具有厚底部屏蔽氧化物的沟槽双扩散金属氧化物半导体器件的制备 | |
| CN102810566B (zh) | 具有高阻断电压能力的功率半导体器件 | |
| US8940606B2 (en) | Method for fabricating trench type power transistor device | |
| CN102237406A (zh) | 射频ldmos器件及其制造方法 | |
| CN101138093A (zh) | 沟槽型mosfet及其制造方法 | |
| CN109065621A (zh) | 一种绝缘栅双极晶体管及其制备方法 | |
| CN102931090A (zh) | 一种超结mosfet的制造方法 | |
| KR20180057658A (ko) | 스페이서와 자기 정렬된 바디 콘택을 갖는 트렌치 mosfet | |
| US8492221B2 (en) | Method for fabricating power semiconductor device with super junction structure | |
| CN115642088A (zh) | 一种沟槽型SiC MOSFET器件结构及其制造方法 | |
| KR20170021743A (ko) | 보디 영역과 드리프트 영역 사이의 수직 ｐｎ 접합을 포함하는 반도체 디바이스 | |
| CN101506956A (zh) | 半导体设备的制作方法 | |
| CN108155230A (zh) | 一种横向rc-igbt器件及其制备方法 | |
| US10707342B2 (en) | Transistor having at least one transistor cell with a field electrode | |
| CN110212026A (zh) | 超结mos器件结构及其制备方法 | |
| CN113871481B (zh) | 一种具有碳化硅超级结的半导体功率器件 | |
| CN105280493A (zh) | 一种沟槽igbt器件的制造方法 | |
| CN103094329B (zh) | 具有深赝埋层的锗硅hbt器件及其制造方法 | |
| CN114899239A (zh) | 一种碳化硅mosfet及其制备方法 | |
| CN110223959B (zh) | 深浅沟槽的金属氧化物半导体场效应晶体管及其制备方法 | |
| CN116072712A (zh) | 沟槽栅半导体器件及其制造方法 | |
| CN113363315A (zh) | 平面t型栅晶体管原胞结构及制作方法 | |
| CN103378178A (zh) | 一种具有沟槽结构肖特基半导体装置及其制备方法 | |
| CN103137711A (zh) | 一种具有绝缘层隔离结构肖特基半导体装置及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI Effective date: 20140109 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI |
|
| TA01 | Transfer of patent application right |
Effective date of registration: 20140109 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge Applicant before: Shanghai Huahong NEC Electronics Co., Ltd. |
|
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20111109 |