CN102148257A - 薄膜晶体管及其制造方法 - Google Patents

薄膜晶体管及其制造方法 Download PDF

Info

Publication number
CN102148257A
CN102148257A CN2010106209652A CN201010620965A CN102148257A CN 102148257 A CN102148257 A CN 102148257A CN 2010106209652 A CN2010106209652 A CN 2010106209652A CN 201010620965 A CN201010620965 A CN 201010620965A CN 102148257 A CN102148257 A CN 102148257A
Authority
CN
China
Prior art keywords
semiconductor layer
layer
semiconductor
side wall
wall insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010106209652A
Other languages
English (en)
Other versions
CN102148257B (zh
Inventor
笹川慎也
石塚章广
古川忍
仓田求
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN102148257A publication Critical patent/CN102148257A/zh
Application granted granted Critical
Publication of CN102148257B publication Critical patent/CN102148257B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一个实施例是一种薄膜晶体管，它包括：栅电极层；栅绝缘层，设置成使得覆盖栅电极层；第一半导体层，与栅电极层完全重叠；第二半导体层，设置在第一半导体层之上并且与其接触，而且具有比第一半导体层更低的载流子迁移率；杂质半导体层，设置成与第二半导体层接触；侧壁绝缘层，设置成使得覆盖第一半导体层的至少侧壁；以及源和漏电极层，设置成至少与杂质半导体层接触。第二半导体层可由在第一半导体层之上相互分开的部分组成。

Description

薄膜晶体管及其制造方法
技术领域
本发明涉及薄膜晶体管及其制造方法。此外，本发明涉及显示装置和电子装置，它们包括薄膜晶体管，并且可对其应用薄膜晶体管的制造方法。
背景技术
近年来，各包括具有绝缘表面的衬底(例如玻璃衬底)之上的半导体薄膜(厚度为大约数纳米至数百纳米)的薄膜晶体管(TFT)已经引起关注。例如，作为例如液晶显示装置等显示装置的开关元件的TFT的发展得到促进。对于这类TFT，主要使用非晶半导体或多晶半导体。另外，其中使用微晶半导体的TFT也是已知的(例如专利文献1)。在显示装置中，安装的TFT的开关特性对显示质量、功率消耗等等具有影响。
确定TFT的开关特性的参数之一是电流的通/断比。电流的通/断比可通过增加通态电流而减小断态电流来增加。
在本说明书中，“通/断比”指的是晶体管中的通态电流与断态电流的比率。注意，“断态电流”指的是在TFT关断时的漏极电流，而“通态电流”指的是当TFT导通时在源极与漏极之间流动的电流。此外，在本说明书中，“漏极电流”指的是在源极与漏极之间流动的电流。
作为断态电流的路径，可给出通过半导体层从源电极和漏电极其中之一到其中另一个的路径。这个断态电流可通过提供与半导体层的侧壁接触的侧壁绝缘层来减小(例如专利文献2)。
但是，仅通过实现高通/断比无法获得有利的TFT。例如，减小光诱导泄漏电流也是重要的。在这里，光诱导泄漏电流指的是因光到达TFT的半导体层时的光伏效应而引起的在源极与漏极之间流动的电流。具体来说，由于用作液晶显示装置的像素晶体管的TFT接收来自衬底侧的背光的光线，所以光诱导泄漏电流应当充分小。为此，用于防护TFT的半导体层免于遇到光线的技术已经有许多发展(例如参见专利文献3)。
[参考文献]
[专利文献]
[专利文献1]Japanese Published Patent Application No.2009-044134
[专利文献2]Japanese Published Patent Application No.H01-117068
[专利文献3]Japanese Published Patent Application No.H10-020298
发明内容
本发明的实施例的一个目的是提供一种TFT，它具有高通/断比，并且其光诱导泄漏电流很小。
此外，本发明的实施例的一个目的是提供一种用于易于制造具有高通/断比并且其光诱导泄漏电流很小的TFT的方法。
本发明的一个实施例是一种TFT，其中至少沟道形成区包括结晶半导体，通过使该结晶半导体与栅电极完全重叠来防护其免于遇到光线，并且侧壁绝缘层设置在结晶半导体的至少侧表面上。
本发明的一个实施例是一种TFT，包括：第一布线层；绝缘层，设置成使得覆盖第一布线层；第一半导体层，之间隔着绝缘层定位在第一布线层之上，并且与第一布线层完全重叠；第二半导体层，设置在第一半导体层之上并且与其接触，而且具有比第一半导体层更低的载流子迁移率；杂质半导体层，设置成与第二半导体层接触；侧壁绝缘层，设置成使得覆盖第一半导体层的至少侧壁；以及第二布线层，设置成至少与杂质半导体层接触。
本发明的一个实施例是一种TFT，包括：第一布线层；绝缘层，设置成使得覆盖第一布线层；第一半导体层，之间隔着绝缘层定位在第一布线层之上，并且与第一布线层完全重叠；第二半导体层，相互分开地设置在第一半导体层之上并且与其接触，而且具有比第一半导体层更低的载流子迁移率；杂质半导体层，设置成与第二半导体层接触；侧壁绝缘层，设置成使得覆盖第一半导体层的至少侧壁；以及第二布线层，设置成至少与杂质半导体层接触。
本发明的一个实施例是一种TFT的制造方法，包括下列步骤：形成第一布线层；形成绝缘层，使得覆盖第一布线层；形成半导体岛，其中与第一布线层重叠的第一半导体层、具有比第一半导体层更低的载流子迁移率的第二半导体层以及杂质半导体层进行堆叠；形成绝缘膜，使得覆盖半导体岛；各向异性蚀刻绝缘膜，以便露出杂质半导体层，使得形成覆盖第一半导体层的至少侧壁的侧壁绝缘层；在杂质半导体层和侧壁绝缘层之上形成第二布线层；以及蚀刻第二半导体层的一部分和杂质半导体层的一部分，使得形成源区和漏区。
本发明的一个实施例是一种TFT的制造方法，包括下列步骤：形成第一布线层；形成绝缘层，使得覆盖第一布线层；形成半导体岛，其中与第一布线层重叠的第一半导体层、具有比第一半导体层更低的载流子迁移率的第二半导体层和杂质半导体层进行堆叠；形成第一绝缘膜和第二绝缘膜，使得覆盖半导体岛；各向异性蚀刻第二绝缘膜，以便露出第一绝缘膜，使得形成第一侧壁绝缘层；蚀刻没有与第一侧壁绝缘层重叠的第一绝缘膜的一部分，以便露出杂质半导体层，使得形成第二侧壁绝缘层，其连同第一侧壁绝缘层一起覆盖第一半导体层的至少侧壁；在杂质半导体层和第二侧壁绝缘层之上形成第二布线层；以及蚀刻第二半导体层的一部分和杂质半导体层的一部分，使得形成源区和漏区。
注意，在本说明书中，“膜”指的是通过CVD方法(包括等离子体CVD方法等)、溅射方法等等在物体的整个表面之上形成的膜。另一方面，“层”指的是通过处理在物体的整个表面之上形成的膜或层来形成并且不需要进一步处理的层。
本发明的实施例的TFT可具有小的光诱导泄漏电流和高通/断比。
使用制造本发明的一个实施例的TFT的方法，可易于制造具有小的光诱导泄漏电流和高通/断比的TFT。
附图说明
附图包括：
图1示出实施例1的TFT；
图2A和图2B示出取决于第一布线层和半导体层是否相互重叠的I-V曲线之间的差；
图3A和图3B示出取决于第一半导体层的存在的I-V曲线之间的差；
图4A和图4B示出取决于侧壁绝缘层的存在的I-V曲线之间的差；
图5示出其I-V曲线在图4A示出的TFT的STEM图像；
图6A至图6C示出图1所示的TFT的制造方法；
图7A至图7C示出图1所示的TFT的制造方法；
图8A至图8C示出图1所示的TFT的制造方法；
图9A和图9B示出实施例3的TFT；
图10A至图10C示出图9A和图9B所示的TFT的制造方法；
图11示出实施例5的TFT；
图12A至图12C示出图11所示的TFT的制造方法；
图13示出实施例7的TFT；
图14A至图14C示出图13所示的TFT的制造方法；
图15A至图15C示出显示装置的阵列衬底的制造方法的一个示例；
图16示出设置在显示装置的阵列衬底中的TFT的一个示例；以及
图17A至图17D示出电子装置。
具体实施方式
下面将参照附图详细描述本发明的实施例。注意，本发明并不局限于以下描述，并且本领域的技术人员易于理解，模式和细节可通过各种方式进行修改，而没有背离本发明的精神和范围。因此，本发明不应当被理解为局限于以下实施例的描述。注意，在参照附图对本发明的结构的描述中，相同的参考标号共同用于表示不同附图之间的相同部件。相同的阴影图案应用于相似部分，并且在一些情况下，相似的部分没有由参考标号专门表示。另外，为了方便起见，在一些情况下，绝缘层在平面图中未示出。但是，侧壁绝缘层在平面图中示出而未省略。
(实施例1)
在这个实施例中，将描述作为本发明的一个实施例的TFT的结构的示例。
图1示出这个实施例的TFT的平面图和截面图(沿平面图的X-Y)。图1所示的TFT设置在衬底100之上，并且包括：第一布线层102；绝缘层104，设置成使得覆盖第一布线层102；第一半导体层106，与第一布线层102完全重叠；第二半导体层108，设置在第一半导体层106之上并且与其接触，而且具有比第一半导体层106更低的载流子迁移率；杂质半导体层110，设置成与第二半导体层108接触；上侧壁绝缘层112，设置成使得覆盖第一半导体层106的至少侧壁；以及第二布线层114，设置成至少与杂质半导体层110接触。另外，下侧壁绝缘层113设置在因第一布线层102而形成的绝缘层104的阶梯之上。
由于上侧壁绝缘层112和下侧壁绝缘层113实现与设置在上侧壁绝缘层112和下侧壁绝缘层113之上的层的覆盖面积的增加，所以第一半导体层106和第二半导体层108无需处理成锥形形状。相应地，第一半导体层106和第二半导体层108在侧表面可具有大于或等于60°但小于或等于90°的锥角。
衬底100是绝缘衬底。例如，玻璃衬底或石英衬底可用作衬底100。在这个实施例中，使用玻璃衬底。在衬底100是母板玻璃的情况下，衬底可具有从第一代(例如320mm×400mm)到第十代(例如2950mm×3400mm)的任何尺寸。但是，衬底并不局限于此。
第一布线层102可使用导电材料(例如金属、对其添加赋予一种导电类型的杂质元素的半导体等等)来形成。第一布线层102可具有单层结构或者多个层的叠层结构。在这里，例如采用其中铝层夹在钛层之间的三层结构。注意，第一布线层102形成至少扫描线和栅电极。
绝缘层104可使用绝缘材料(例如氮化硅、氮氧化硅、氧氮化硅、氧化硅等等)来形成。绝缘层104可具有单层结构或者多个层的叠层结构。在这里，例如采用其中氧氮化硅层层叠在氮化硅层之上的二层结构。注意，绝缘层104形成至少栅绝缘层。
注意，“氧氮化硅”包含比氮更多的氧，并且在使用卢瑟福后向散射能谱测量(RBS)和氢前向散射(HFS)来进行测量的情况下，氧氮化硅优选地包含浓度范围分别从50at.％至70at.％、0.5at.％至15at.％、25at.％至35at.％和0.1at.％至10at.％的氧、氮、硅和氢。
此外，“氮氧化硅”包含比氧更多的氮，并且在使用RBS和HFS来进行测量的情况下，氮氧化硅优选地包含浓度范围分别从5at.％至30at.％、20at.％至55at.％、25at.％至35at.％和10at.％至30at.％的氧、氮、硅和氢。注意，氮、氧、硅和氢的百分比属于上述范围内，其中氧氮化硅或氮氧化硅中包含的原子总数定义为100at.％。
第一半导体层106可使用高载流子迁移率的半导体材料来形成。作为高载流子迁移率的半导体材料，作为举例可给出结晶半导体。作为结晶半导体，作为举例可给出微晶半导体。在这里，微晶半导体是具有非晶结构与结晶结构(包括单晶结构和多晶结构)之间的中间结构的半导体。微晶半导体是具有在自由能方面是稳定的第三状态的半导体，并且是具有短程有序和晶格畸变的结晶半导体，其中晶粒大小为2nm至200nm(包含端值)、优选地为10nm至80nm(包含端值)、进一步优选地为20nm至50nm(包含端值)的柱状或针状晶体沿垂直于衬底表面的方向生长。因此，在一些情况下，晶粒边界在柱状或针状晶体的界面处形成。
作为微晶半导体之一的微晶硅具有拉曼光谱的峰值，它偏移到比表示单晶硅的520cm-1更低的波数侧。换言之，微晶硅的拉曼光谱的峰值在表示单晶硅的520cm-1与表示非晶硅的480cm-1之间。另外，微晶硅包含至少1at.％或更大的氢或卤素，以便端接悬空键(dangling bond)。此外，当微晶半导体包含例如He、Ar、Kr或Ne等稀有气体元素以便进一步促进晶格畸变时，稳定性增加，并且可获得有利的微晶半导体。
此外，当包含在第一半导体层106中的氧和氮浓度(它由二次离子质谱法来测量)小于1×1018cm-3时，第一半导体层106的结晶性可增加。
第二半导体层108用作缓冲层，并且因此可使用较低载流子迁移率的半导体材料来形成。第二半导体层108优选地包括非晶半导体和微小半导体晶粒，并且与常规非晶半导体相比，在Urbach边缘具有通过恒定光电流方法(CPM)或光致发光光谱所测量的较低能量以及缺陷的更少量吸收光谱。也就是说，与常规非晶半导体相比，这样的半导体层是规则性良好半导体层，它具有更少缺陷，并且它在价带中的能带边缘(迁移率边缘)的水平的尾部斜率很陡。这种半导体层在本说明书中称作“包含非晶半导体的层”。
第二半导体层108可使用“包含非晶半导体的层”、包含卤素的“包含非晶半导体的层”或者包含氮的“包含非晶半导体的层”来形成，并且优选地使用包含NH基团或NH2基团的“包含非晶半导体的层”来形成。注意，本发明并不局限于此。
第一半导体层106与第二半导体层108之间的界面区域包括微晶半导体区以及微晶半导体区之间的非晶半导体。具体来说，第一半导体层106与第二半导体层108之间的界面区域包括从第一半导体层106延伸的锥形或金字塔形微晶半导体区以及与第二半导体层108相似的“包含非晶半导体的层”。
例如，当第二半导体层108使用“包含非晶半导体的层”、包含卤素的“包含非晶半导体的层”、包含氮的“包含非晶半导体的层”或者包含NH基团或NH2基团的“包含非晶半导体的层”来形成时，TFT的断态电流可减小。此外，由于界面区域具有锥形或金字塔形微晶半导体区，所以垂直方向(膜厚度方向)的电阻、即第二半导体层108与使用杂质半导体层110所形成的源区或漏区之间的电阻可减小，使得TFT的通态电流可增加。
当第一半导体层106很薄时，通态电流很小，而当第一半导体层106很厚时，第一半导体层106与第二布线层114之间的接触面积增加，并且由此增加断态电流。
优选的是，微晶半导体区的大部分由其宽度从绝缘层104到第二半导体层108变窄的锥形或金字塔形晶粒来形成。备选地，微晶半导体区的大部分可由其宽度从绝缘层104到第二半导体层108变宽的晶粒来形成。
当微晶半导体区在上述界面区域中包括其宽度从绝缘层104到第二半导体层108变窄的锥形或金字塔形晶粒时，第一半导体层106侧的微晶半导体区的比例比第二半导体层108侧上的要高。微晶半导体区从第一半导体层106的表面沿膜厚度方向生长。当氢的流率在源气体中相对于硅烷的流率很低(即，稀释比很低)或者包含氮的源气体的浓度很高时，微晶半导体区的晶体生长减小，并且因此晶粒成为具有锥体或金字塔形状，并且沉积半导体的较大部分成为非晶的。
此外，界面区域优选地包括氮，具体来说包括NH基团或NH2基团。这是因为缺陷减少，并且当氮、特别是NH基团NH2基团与硅原子的悬空键在包含于微晶半导体区的晶体的界面处或者在微晶半导体区与非晶半导体区之间的界面处成键时，载流子易于流动。相应地，通过将氮、优选地将NH基团或NH2基团的浓度设置在1×1020cm-3至1×1021cm-3，硅原子的悬空键可易于与氮、优选地与NH基团或NH2基团交联，使得载流子可易于流动。因此，促进载流子传输的键在晶粒边界或缺陷处形成，由此增加界面区域的载流子迁移率。因此，TFT的场效应迁移率增加。
此外，当界面区域的氧浓度减小时，在微晶半导体区与非晶半导体区之间的界面或者晶粒之间的界面处的缺陷可减少，使得阻止载流子传输的键可减少。
当从绝缘层104的界面到第二半导体层108的锥形或金字塔形晶粒尖部的距离设置在大于或等于3nm但小于或等于80nm、优选地大于或等于5nm但小于或等于30nm时，TFT的断态电流可有效地减小。
杂质半导体层110使用对其添加赋予一个导电类型的杂质的半导体来形成。在TFT为n型的情况下，例如，磷(P)或砷(As)可用作赋予一种导电类型的杂质元素。在TFT为p型的情况下，例如，硼(B)可作为赋予一种导电类型的杂质元素来添加。但是，TFT优选地为n型。因此，对其添加磷(P)的硅在这里用作一个示例。杂质半导体层110可使用非晶半导体或者结晶半导体、如微晶半导体来形成。
在杂质半导体层110使用非晶半导体来形成的情况下，稀释气体的流率为沉积气体的流率的1倍至10倍、优选地为1倍至5倍。在杂质半导体层110使用结晶半导体来形成的情况下，稀释气体的流率为沉积气体的流率的10倍至2000倍、优选地为50倍至200倍。
上侧壁绝缘层112可使用绝缘材料(例如氮化硅、氮氧化硅、氧氮化硅、氧化硅等等)通过与绝缘层104相似的方式来形成。备选地，上侧壁绝缘层112可使用非晶硅来形成。在这里，例如形成氧氮化硅层。
下侧壁绝缘层113可使用与上侧壁绝缘层112相同的材料来形成，并且可在与上侧壁绝缘层112相同的步骤中形成。下侧壁绝缘层113减小因第一布线层102而形成的绝缘层104之上的阶梯，使得可获得与第二布线层114的有利覆盖面积(coverage)。此外，足够的距离可在第一布线层102与第二布线层114之间保持，由此寄生电容可减小。
第二布线层114可使用导电材料(例如金属、对其添加赋予一种导电类型的杂质元素的半导体等等)通过与第一布线层102相似的方式来形成。第二布线层114可具有单层结构或者多个层的叠层结构。在这里，例如采用其中铝层夹在钛层之间的三层结构。注意，第二布线层114形成至少信号线、源电极和漏电极。
在这里，描述图1所示的TFT的结构。
在图1所示的TFT中，设置作为第一半导体层106的具有高载流子迁移率的半导体层，并且设置作为第二半导体层108的具有低载流子迁移率的半导体层，它实现通态电流的增加和断态电流的减小。通态电流的主要路径是第一半导体层106，而断态电流的主要路径是第二半导体层108。
另外，图1所示的TFT提供有上侧壁绝缘层112，它至少覆盖第一半导体层106的侧壁，使得可使断态电流更小。
为了防止在用光线照射TFT的情况下的断态电流的增加(光电流的增加)，第一半导体层106的衬底100侧的一部分需要屏蔽光线。如果增加提供用于屏蔽的层的步骤，则生产率降低。因此，优选的是，用作栅电极的第一布线层102配置成防护第一半导体层106免于遇到光线。
在这里，由于在图1所示的TFT中第一半导体层106与第一布线层102完全重叠，所以由来自衬底100侧的光线引起的光电流的影响可降低。
图2A示出图1的TFT(具有图1的结构，但提供有侧壁绝缘层)中的漏电流Id相对栅电压Vg的变化。图2B示出TFT中的漏电流Id相对栅电压Vg的变化，在TFT中，由第一布线层102所形成的栅电极很窄，并且第一半导体层106的端部的至少一部分没有与第一布线层102重叠，而是位于第一布线层102的边缘以外的外侧。注意，图2A和图2B示出在没有采用来自衬底100侧的光线进行照射的情况下执行的测量的结果。
在本说明书中，“栅电压”指的是源极的电位与栅极的电位之间的电位差。
将图2A与图2B进行比较，当栅电压Vg在图2A中沿负方向位移时，断态电流增加，而甚至当栅电压Vg在图2B中沿负方向位移时，断态电流的增加被减小。相应地，可以发现，具有图2A的结果的TFT的断态电流(TFT具有图1的结构，但没有提供有绝缘层)增加，并且充分开关特性难以获得。
图3A示出具有图2B的结果的TFT中的漏电流Id相对栅电压Vg的变化。图3A中，曲线130示出在光线照射下所测量的结果，而曲线131示出在没有光线照射的情况下所测量的结果。具有图3B的结果的TFT没有提供有第一半导体层106，但包括作为非晶半导体层的第二半导体层108；除了这些方面之外，图3B的TFT与具有图3A的结果的TFT差不多相似。图3B中，曲线132示出光线照射下所测量的结果，而曲线133示出在没有光线照射的情况下所测量的结果。注意，测量时的漏电压为10V。
在本说明书中，“漏电压”指的是源极的电位与漏极的电位之间的电位差。
非晶半导体层可通过增加沉积气体的流率来形成。例如，稀释气体的流率为沉积气体的流率的1倍至10倍、优选地为1倍至5倍。
将图3A与图3B相比，可以发现，在半导体层仅由非晶半导体层来形成的情况下，在光线照射下的断态电流的增加甚至对于其中半导体层的端部定位在栅电极的边缘之外的外侧的结构也被减小。
因此发现，在光线照射下的断态电流的增加在其半导体层是非晶半导体层的TFT中不成问题，但在其半导体层具有结晶性的TFT是一特别的问题。
图4A示出图1的TFT中的漏电流Id相对栅电压Vg的变化。具有图4B的结果的TFT没有提供有上侧壁绝缘层112和下侧壁绝缘层113；除了这个方面之外，图4B的TFT与图1的TFT相同。
图4A示出在从上侧壁绝缘层112的表面到第一半导体层106的表面的距离(为了方便起见，以下将这种距离称作“侧壁绝缘层的厚度”)为30nm至40nm的情况下漏电流Id相对栅电压Vg的变化。在这里，从上侧壁绝缘层112的表面到第一半导体层106的表面的距离指的是将上侧壁绝缘层112的表面的任意点连接到第一半导体层106的表面的任意点的线段之中最短线段的长度。此外，图5示出在这种情况下的上侧壁绝缘层112附近的扫描透射电子显微镜(STEM)图像。
将图4A与图4B相比，甚至当栅电压Vg沿负方向位移时，断态电流的增加在图4A中也减小。此外，在图4A与图4B之间的通态电流中无法看到差别。
相应地，如同图1中那样的上侧壁绝缘层112的提供可减小断态电流。
在图5所示的STEM图像中，示出第一布线层102A、绝缘层104A、第一半导体层106A、第二半导体层108A、杂质半导体层110A、上侧壁绝缘层112A和第二布线层114A。上侧壁绝缘层112A的厚度d可近似估计为35nm。
从图4A中，优选的是，上侧壁绝缘层112的厚度至少在上述范围中。
在图4A中观察到不规则曲线140。其原因大概是，上侧壁绝缘层112由一个绝缘层形成，并且这可能阻碍衬底平面之上的厚度变化的减小。这个问题可通过采用实施例3中所述的TFT来解决。
如上所述，这个实施例的TFT是具有小的光诱导泄漏电流和高通/断比的TFT。
(实施例2)
在这个实施例中，将描述作为本发明的一个实施例的TFT的制造方法。具体来说，将描述实施例1中所述的TFT的制造方法。注意，与实施例1相同的部分一般由相同参考标号表示。
首先，第一布线层102在衬底100之上形成(图6A)。第一布线层102可通过下列方式来形成：使得导电材料膜通过CVD方法或溅射方法在衬底100的整个表面之上形成，并且通过光刻方法来处理。
随后，绝缘层104形成为使得覆盖第一布线层102。第一半导体膜200、第二半导体膜202和杂质半导体膜204在绝缘层104之上形成(图6B)。
在等离子体CVD设备的反应室中使用借助于氢和包含硅的沉积气体(例如SiH4)的混合物的辉光放电等离子体，来形成第一半导体膜200。备选地，使用借助于氢、例如氦(He)、氖(Ne)或氪(Kr)等稀有气体和包含硅的沉积气体的混合物的辉光放电等离子体，来形成第一半导体膜200。在形成第一半导体膜200中，氢的流率为包含硅的沉积气体的流率的10倍至2000倍、优选地为10倍至200倍。
备选地，第一半导体膜200可使用例如GeH4或Ge2H6等沉积气体来形成，以便包括锗。
在形成第一半导体膜200之前，等离子体CVD设备的反应室中的杂质元素可通过引入包含硅或锗的沉积气体并且将反应室内的空气排出来去除，使得沉积膜界面的杂质元素可减少。相应地，TFT的电特性可增加。
在等离子体CVD设备的反应室中使用借助于氢和包含硅的沉积气体的混合物的辉光放电等离子体，来形成第二半导体膜202。这时，与第一半导体膜200的形成条件相比，氢的流率相对包含硅的沉积气体的流率的比率被减小(即，稀释比减小)。相应地，晶体生长被减小，并且沉积半导体膜以形成没有包含微晶半导体区的第二半导体膜202。
在沉积第二半导体膜202的初始阶段，通过与第一半导体膜200的形成条件相比减小氢的流率相对包含硅的沉积气体的流率的比率(即，通过减小稀释比)，微晶半导体区可保持在第二半导体膜202中。备选地，在与上述条件相比氢的流率相对包含硅的沉积气体的流率的比率进一步减小(即，稀释比进一步减小)的情况下，作为“包含非晶半导体的层)的半导体膜可形成为第二半导体膜202。此外，在与上述条件相比氢的流率相对包含硅的沉积气体的流率的比率进一步减小(即，稀释比进一步减小)并且混合了包含氮的气体的情况下，可使第二半导体膜202中的非晶半导体区形成为很大。注意，第二半导体膜202可使用锗来形成。
另外，在沉积第二半导体膜202的初始阶段，第一半导体膜200用作晶种(seed crystal)，并且在整个表面沉积该膜。此后，部分抑制晶体生长，并且锥形或金字塔形微晶半导体区生长(在沉积的中间阶段)。此外，抑制锥形或金字塔形微晶半导体区的晶体生长，并且形成第二半导体膜202，其在上部没有包括微晶半导体区(在沉积的稍后阶段)。
优选的是，在第二半导体膜202中可包含1×1020cm-3至1×1021cm-3的氮。这时，氮优选地存在于NH基团或NH2基团的状态中。这是因为半导体原子的悬空键易于与氮、NH基团或NH2基团交联，并且载流子可以毫不费力地流动。
在形成第二半导体膜202时，稀释气体的流率为沉积气体的流率的10倍至2000倍、优选地为50倍至200倍。优选地，稀释气体的流率相对沉积气体的流率的比率比形成第一半导体膜200的情况要低。
第二半导体膜202中的氧浓度优选地为很低。通过减小第二半导体膜202中的氧浓度，可减少在微晶半导体区与非晶半导体区之间的界面处或者在第一半导体膜200中的微晶半导体区与第二半导体膜202中的微晶半导体区之间的界面处的阻止载流子传输的键。
杂质半导体膜204可使用对其添加赋予一种导电类型的杂质元素的第一半导体膜200或者第二半导体膜202的形成气体来形成。例如，可将包含PH3的气体添加到形成气体。
随后，抗蚀剂掩模206在杂质半导体膜204之上形成(图6C)。
然后，第一半导体膜200、第二半导体膜202和杂质半导体膜204使用抗蚀剂掩模206来处理，使得形成第一半导体层106、第二半导体层208和杂质半导体层210(图7A)。
随后，侧壁绝缘膜212形成为使得覆盖第一半导体层106、第二半导体层208和杂质半导体层210(图7B)。
然后，蚀刻侧壁绝缘膜212，以便形成上侧壁绝缘层112和下侧壁绝缘层113(图7C)。在这里，采用高各向异性蚀刻方法。也就是说，执行蚀刻，使得侧壁绝缘膜212的厚度在垂直于衬底100的表面的方向均匀减小。在这个实施例中，执行蚀刻，直到露出杂质半导体层210。通过这种高各向异性蚀刻方法，可形成覆盖第一半导体层106的至少侧壁的上侧壁绝缘层112，另外，下侧壁绝缘层113可在因第一布线层102而形成的绝缘层104的阶梯之上形成。
随后，导电膜214形成为使得覆盖杂质半导体层210、上侧壁绝缘层112和下侧壁绝缘层113(图8A)。导电膜214可通过CVD方法或溅射方法来形成。
随后，抗蚀剂掩模216在导电膜214之上形成(图8B)。
然后，导电膜214、杂质半导体层210和第二半导体层208使用抗蚀剂掩模216来处理，使得形成第二布线层114、杂质半导体层110和第二半导体层108(图8C)。在这种处理中，没有露出第一半导体层106，但露出第二半导体层108。
通过上述过程，可制造图1所示的TFT。使用这个实施例的TFT的制造方法，可易于制造具有小的光诱导泄漏电流和高通/断比的TFT。
(实施例3)
在实施例1和2中所述的TFT的模式及其制造方法中，侧壁绝缘层具有单层结构；但是，本发明并不局限于此。侧壁绝缘层可由不同材料的多个层来形成。在这个实施例中，将描述侧壁绝缘层具有二层结构的模式。
也就是说，图9A所示的这个实施例的TFT设置在衬底300之上，并且包括：第一布线层302；绝缘层304，设置成使得覆盖第一布线层302；第一半导体层306，与第一布线层302完全重叠；第二半导体层308，设置在第一半导体层306之上并且与其接触，而且具有比第一半导体层306更低的载流子迁移率；杂质半导体层310，设置成与第二半导体层308接触；侧壁绝缘层，具有设置成使得覆盖第一半导体层306的至少侧壁的层叠结构；以及第二布线层314，设置成至少与杂质半导体层310接触。在这里，具有层叠结构的侧壁绝缘层通过层叠上基底侧壁绝缘层322和上侧壁绝缘层312来形成。上基底侧壁绝缘层322和上侧壁绝缘层312优选地使用不同材料来形成。另外，下基底侧壁绝缘层323和下侧壁绝缘层313层叠在因第一布线层302而形成的绝缘层304的阶梯之上。
在将侧壁绝缘层形成为具有层叠结构的情况下，与采用单层绝缘层的情况相比，在形成时的蚀刻易于控制。例如，甚至在使用第十代的母板玻璃(例如2950mm×3400mm)作为衬底300的情况下，也可使衬底平面之上的侧壁绝缘层的总厚度均匀。
其它结构与实施例1相似。
这个实施例的TFT并不局限于图9所示的实施例，而是可形成如图9B所示的TFT。也就是说，可对上基底侧壁绝缘层322和下基底侧壁绝缘层323进行过蚀刻，并且凹陷部分330、凹陷部分331、凹陷部分332和凹陷部分333可提供在第二布线层314的表面。这时，可提供空腔334、空腔335、空腔336和空腔337。
(实施例4)
在这个实施例中，将描述作为本发明的一个实施例的TFT的制造方法。具体来说，将描述实施例3中所述的TFT的制造方法。注意，与实施例3相同的部分一般由相同参考标号表示。
实施例3中所述的TFT包括具有二层结构的侧壁绝缘层。在这里，将描述包括具有层叠结构的侧壁绝缘层的TFT的制造方法，在层叠结构中，氧氮化硅层层叠在氮化硅层之上。
首先，形成与实施例2的图7A所示相似的状态。然后，去除抗蚀剂掩模206。
然后，氮化硅膜413和氧氮化硅膜412形成为使得覆盖第一半导体层306、第二半导体层408和杂质半导体层410(图10A)。
随后，蚀刻氧氮化硅膜412，使得形成上侧壁绝缘层312和下侧壁绝缘层313(图10B)。在这里，采用高各向异性蚀刻方法。也就是说，执行蚀刻，使得氧氮化硅膜412的厚度在垂直于衬底300的表面的方向被均匀减小。在这个实施例中，执行蚀刻，直到露出氮化硅膜413。
氧氮化硅膜412的蚀刻优选地在下列条件下执行：使得关于氮化硅膜413的蚀刻速率较低，而关于氧氮化硅膜412的蚀刻速率较高。例如，蚀刻可使用电感耦合等离子体(ICP)来执行，ICP使用C4F8和Ar的混合气体在施加偏压的情况下生成。备选地，可使用CHF3和He的混合气体。
随后，蚀刻氮化硅膜413，使得形成上基底侧壁绝缘层322和下基底侧壁绝缘层323(图10C)。后续步骤与实施例2相似。
氮化硅膜413的蚀刻优选地在下列条件下执行：使得关于氧氮化硅膜412的蚀刻速率较低，而关于氮化硅膜413的蚀刻速率较高。例如，干式蚀刻可使用CHF3和He的混合气体作为蚀刻气体来执行。备选地，湿式蚀刻可使用稀释H3PO4或浓缩H3PO4作为蚀刻剂来执行。
因此，由不同材料的多个层所形成的侧壁绝缘层可通过形成不同材料的多个膜并且蚀刻这些材料膜来形成。
在形成具有这个实施例中所述的层叠结构的侧壁绝缘层中，蚀刻可易于控制。例如，甚至在使用第十代的母板玻璃(例如2950mm×3400mm)作为衬底300的情况下，也可使衬底平面之上的侧壁绝缘层的厚度的变化很小。此外，除了减小侧壁绝缘层的厚度变化之外，还可减小在侧壁绝缘层具有单层结构的情况下可能引起的对绝缘层304或杂质半导体层410的等离子体损伤及其厚度减小。
在本说明书中，“厚度减小”指的是层或膜通过例如蚀刻等过程变得更薄的现象。
注意，侧壁绝缘层的结构并不局限于氮化硅膜413和氧氮化硅膜412的上述组合。组合可以是氮化硅膜和氧化硅膜的组合、氮氧化硅膜和氧氮化硅膜的组合或者氮氧化硅膜和氧化硅膜的组合。优选的是，组合可确保蚀刻选择性。也就是说，优选的是，采用蚀刻剂对绝缘膜之一的蚀刻速率高于或低于采用该蚀刻剂对绝缘膜中的另一个的蚀刻速率。
通过上述方式，可制造实施例3的TFT。
(实施例5)
在实施例1至4中所述的TFT及其制造方法中，采用一种模式，其中在与沟道形成区重叠的区域中，第二半导体层保留，并且余下的第二半导体层覆盖与第一半导体层中的沟道形成区重叠的一部分。但是，本发明并不局限于上述模式，而是可露出第一半导体层。在这个实施例中，将描述一种模式，其中在与沟道形成区重叠的区域中，第二半导体层没有保留，而是露出第一半导体层。
也就是说，图11所示的这个实施例的TFT设置在衬底500之上，并且包括：第一布线层502；绝缘层504，设置成使得覆盖第一布线层502；第一半导体层506，与第一布线层502完全重叠；第二半导体层508，它们相互分开地设置在第一半导体层506之上并且与其接触，而且具有比第一半导体层506更低的载流子迁移率；杂质半导体层510，设置成与第二半导体层508接触；上侧壁绝缘层512，设置成使得覆盖第一半导体层506的至少侧壁；以及第二布线层514，设置成至少与杂质半导体层510接触。也就是说，第二半导体层508仅设置在与第一半导体层506之上的杂质半导体层510重叠的区域中。此外，下侧壁绝缘层513设置在因第一布线层502而形成的绝缘层504的阶梯之上。
在第二半导体层508仅设置在与第一半导体层506之上的杂质半导体层510重叠的区域中的情况下，TFT的场效应迁移率和通态电流可增加。
此外，稍后在实施例9中描述，当附加栅电极在与沟道形成区重叠的区域中形成时，TFT的场效应迁移率和通态电流可易于控制并且显著增加。
其它结构与实施例1和3相似。
这个实施例的TFT可与实施例3中所述的TFT进行组合。也就是说，这个实施例的TFT的上侧壁绝缘层512可通过层叠不同材料的多个层来形成。这种侧壁绝缘层可按照实施例4中所述的方式来形成。
(实施例6)
在这个实施例中，将描述作为本发明的一个实施例的TFT的制造方法。具体来说，将描述实施例5中所述的TFT的制造方法。注意，与实施例5相同的部分一般由相同参考标号表示。
在实施例5所述的TFT中，第二半导体层仅设置在与第一半导体层之上的杂质半导体层重叠的区域中。
首先，形成与实施例2的图8A所示相似的状态。也就是说，在提供上侧壁绝缘层512和下侧壁绝缘层513之后，导电膜614形成为使得覆盖第一半导体层506、第二半导体层608和杂质半导体层610(图12A)。
随后，抗蚀剂掩模616在导电膜614之上形成(图12B)。
然后，导电膜614、杂质半导体层610和第二半导体层608使用抗蚀剂掩模616来处理，使得形成第二布线层514、杂质半导体层510和第二半导体层508(图12C)。在这里，执行处理，直到露出第一半导体层506；因此，这些第二半导体层508相互分开设置。
用于露出第一半导体层506的这种处理可通过单个蚀刻步骤或者多个蚀刻步骤来执行。例如，在蚀刻导电膜614和杂质半导体层610之后，可蚀刻第二半导体层608。
在采用湿式蚀刻以便蚀刻第二半导体层608的情况下，例如，N2H4可用作蚀刻剂。此外，可使用包含KOH或NH2CH2CH2NH2的蚀刻剂。备选地，可使用包含HF和HNO3的蚀刻剂。又备选地，可使用氢氧化四甲基铵(又称作TMAH)水溶液。
在采用干式蚀刻的情况下，例如，包含氢的气体可用作源气体。备选地，可使用包含氯、溴或碘等的气体，或者可使用包含HCl、HBr、HI等的气体。可使用包含CF4、SF6、NF3、SiF4、BF3、XeF2、ClF3、SiCl4、PCl3、BCl3等的气体。此外，可使用CF4和O2的混合气体或者SF6和Cl2的混合气体。
通过上述方式，可制造实施例5的TFT。
(实施例7)
虽然“包含非晶半导体的层”在实施例1至6中所述的TFT及其制造方法中用作第二半导体层，但是本发明并不局限于此。第二半导体层可以是非晶半导体层。
图13所示的这个实施例的TFT设置在衬底700之上，并且包括：第一布线层702；绝缘层704，设置成使得覆盖第一布线层702；第一半导体层706，与第一布线层702完全重叠；第二半导体层708，设置在第一半导体层706之上并且与其接触，而且具有比第一半导体层706更低的载流子迁移率；杂质半导体层710，设置成与第二半导体层708接触；上侧壁绝缘层712，设置成使得覆盖第一半导体层706的至少侧壁；以及第二布线层714，设置成至少与杂质半导体层710接触。在这里，第二半导体层708具有作为非晶半导体层的特征。此外，下侧壁绝缘层713设置在因第一布线层702而形成的绝缘层704的阶梯之上。
甚至在第二半导体层708是非晶半导体层的情况下，断态电流也可以充分小。
其它结构与实施例1相似。
这个实施例的TFT可与实施例3中所述的TFT进行组合。也就是说，这个实施例的TFT的上侧壁绝缘层712可通过层叠不同材料的多个层来形成。这种侧壁绝缘层可按照实施例4中所述的方式来形成。
这个实施例的TFT可与实施例5中所述的TFT进行组合。也就是说，在这个实施例的TFT中可露出第一半导体层706中的用作沟道形成区的一部分。这种TFT可按照实施例6中所述的方式来制造。
如上所述，这个实施例的TFT可适当地结合其它实施例的TFT的任一个来实现。
(实施例8)
在这个实施例中，将描述作为本发明的一个实施例的TFT的制造方法。具体来说，将描述实施例7中所述的TFT的制造方法。注意，与实施例7相同的部分一般由相同参考标号表示。
在实施例7所述的TFT中，待处理成第二半导体层708的第二半导体膜802由非晶半导体来形成。为了形成非晶半导体的第二半导体层708，可采用非晶半导体的一般形成方法。也就是说，第二半导体膜802可在使得不生成晶核的条件下形成。例如，在形成半导体膜中不生成晶核的这类条件可通过降低硅烷的稀释比来设置。
首先，第一布线层702在衬底700之上形成(图14A)。第一布线层702可通过下列方式来形成：使得导电材料膜通过CVD方法或溅射方法在衬底700的整个表面之上形成，并且通过光刻方法来处理。
随后，绝缘层704形成为使得覆盖第一布线层702。第一半导体膜800、第二半导体膜802和杂质半导体膜804在绝缘层704之上形成(图14B)。
第一半导体膜800可使用与实施例2的第一半导体膜200相似的材料和方法来形成。
可通过与用于形成第一半导体膜800的气体的该比率相比，降低稀释气体的流率相对沉积气体的流率的比率，来形成第二半导体膜802。例如，稀释气体的流率为沉积气体的流率的1倍至10倍、优选地为1倍至5倍。
杂质半导体膜804可使用与实施例2的杂质半导体膜204相似的材料和方法来形成。
随后，抗蚀剂掩模806在杂质半导体膜804之上形成(图14C)。后续步骤与实施例2相似。
通过上述方式，可制造实施例7的TFT。
(实施例9)
实施例1至8中所述的TFT及其制造方法可适用于显示装置的阵列衬底。在这个实施例中，将作为举例来描述包括实施例1中所述的TFT的阵列衬底及其制造方法，并且还将描述显示装置及其制造方法。
首先，绝缘薄膜900形成为使得覆盖图1的TFT(图15A)。
绝缘膜900可使用绝缘材料(例如氮化硅、氮氧化硅、氧氮化硅、氧化硅等等)来形成。绝缘膜900可具有单层结构或者多个层的叠层结构。在这里，例如，绝缘膜900使用氮化硅来形成。
然后，开口部分902在绝缘膜900中形成，使得达到第二布线层114；因此形成绝缘层904(图15B)。开口部分902可通过光刻方法来形成。
在已经例如通过经由喷墨方法形成绝缘膜900而形成了开口部分902的情况下，不需要形成开口部分902的另一个步骤。
随后，像素电极层906形成为使得通过开口部分902连接到第二布线层114(图15C)。
像素电极层906可使用包含具有透光性质的导电高分子(又称作导电聚合物)的导电成分(composition)来形成。使用这种导电成分所形成的像素电极层906优选地在波长550nm具有10000欧姆/平方或更小的表面电阻和70％或更高的透光率。此外，导电成分中包含的导电高分子的电阻率优选地为小于或等于0.1Ω·cm。
作为导电高分子，可使用所谓的π电子共轭导电高分子。例如，可给出聚苯胺和其衍生物、聚吡咯和其衍生物、聚噻吩和其衍生物以及这些材料的两种或更多的共聚物。
可使用例如包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡(以下称作ITO)、氧化铟锌、添加了氧化硅的氧化铟锡等等，来形成像素电极层906。
可通过经由光刻方法处理使用上述材料的任一种形成的膜，来形成像素电极层906。
虽然未示出，但是使用有机树脂通过旋涂方法等所形成的绝缘层可设置在绝缘层904与像素电极层906之间。
在按照上述方式已经完成像素电极层906的形成的状态中使用有源矩阵衬底，可制造显示装置。
顺便提到，附加栅电极可由与沟道形成区重叠的区域中的像素电极层来形成。通过提供与沟道形成区重叠的附加栅电极，TFT的场效应迁移率和通态电流可增加。具体来说，在提供实施例5中所述的图11的TFT的附加栅电极的情况下，TFT的场效应迁移率和通态电流可明显增加。这是因为附加栅电极与用作沟道形成区的半导体层之间的距离很短。
其中为图11的TFT提供附加栅电极的模式如图16所示。图16所示的TFT设置在衬底500之上，并且包括：第一布线层502；第一绝缘层504，设置成使得覆盖第一布线层502；第一半导体层506，与第一布线层502完全重叠；第二半导体层508，它们相互分开地设置在第一半导体层506之上并且与其接触，而且具有比第一半导体层506更低的载流子迁移率；杂质半导体层510，设置成与第二半导体层508接触；上侧壁绝缘层512，设置成使得覆盖第一半导体层506的至少侧壁；以及第二布线层514，设置成至少与杂质半导体层510接触。TFT覆盖有绝缘层910，并且绝缘层910包括开口部分912。用作设置在绝缘层910之上的像素电极层914中的像素电极的部分914A通过开口部分912连接到第二布线层514。用作设置在绝缘层910之上的像素电极层914中的附加栅电极的部分914B设置成使得与第一半导体层506的沟道形成区重叠。
图16中，绝缘层910用作作为部分914B的附加栅电极的栅绝缘层。绝缘层910优选地使用与第一绝缘层504相同的材料、采用与第一绝缘层504近似相同的厚度来形成。
虽然由第一布线层502所形成的栅电极以及由部分914B所形成的“附加栅电极”在图16中有相同电位，但是本发明并不局限于此。连接到“附加栅电极”的布线可单独设置，使得“附加栅电极”的电位不同于由第一布线层502所形成的栅电极的电位。
图16所示的TFT可具有特别高的电场迁移率和极大的通态电流。相应地，可获得有利的开关特性。包括这样的TFT的显示装置可具有高对比率。作为显示装置，可给出液晶显示装置和EL显示装置。
液晶显示装置可通过使上述有源矩阵衬底经过单元工序和模块工序来制造。下面将描述单元工序和模块工序的一个示例。
在单元工序中，在上述过程中制造的有源矩阵衬底以及与有源矩阵衬底相对的衬底(以下称作对衬底)相互贴附，并且注入液晶。下面首先简要描述对衬底的制造方法。
首先，挡光层在衬底之上形成；红色、绿色和蓝色的任一种的滤色器层在挡光层之上形成；对电极层在滤色器层之上形成；以及然后凸缘(rib)在对电极层之上形成。
作为挡光层，选择性地形成具有挡光性质的材料膜。作为具有挡光性质的材料，例如可使用包含黑树脂(碳黑)的有机树脂或者包含铬作为其主要成分的材料(铬、氧化铬或氮化铬)。为了选择性地形成具有挡光性质的材料膜，可采用光刻方法等。
可通过使用在用白光照射时仅透射具有红色、绿色和蓝色的任一种的光线的材料选择性地形成有色材料(color material)，从而选择性地形成滤色器层。滤色器的排列可以是条状排列、三角形排列或正方形排列。
对衬底之上的对电极层可使用与有源矩阵衬底中包含的像素电极层相似的材料和方法，在对衬底的整个表面之上形成。
设置对电极层之上的凸缘，以便拓宽视角，并且凸缘使用有机树脂材料选择性地形成。凸缘可在必要时适当地形成。
在形成滤色器层之后以及在形成对电极层之前，可形成外涂层(overcoat layer)。通过形成外涂层，其上形成对电极层的表面的平坦性可得到改进，并且可防止滤色器层中包含的材料的一部分进入液晶材料。对于外涂层，使用包含丙烯酸树脂或环氧树脂作为基底的热固材料。
此外，在形成凸缘之前或之后，可形成作为间隔件的间隔柱(柱状间隔件)。在使用珠形间隔珠(球形间隔件)的情况下，不需要形成间隔柱。
随后，定向膜在有源矩阵衬底和对衬底上形成。例如按照如下方式来形成定向膜：使得聚酰亚胺树脂等在有机溶剂中熔融；通过印刷方法、旋涂方法等涂敷这种溶液；以及然后蒸馏出有机溶剂并且烘焙衬底。打磨处理优选地对定向膜来执行，以便使液晶分子以某个预倾角排列。例如可通过用糙面绒布等打磨定向膜，来执行打磨处理。
然后，采用密封剂来贴附有源矩阵衬底和对衬底。在使用珠形间隔件的情况下，珠形间隔件可分散在期望区域中，然后可执行贴附。
随后，将液晶材料注入相互贴附的有源矩阵衬底与对衬底之间的空间中。在注入液晶材料之后，采用紫外线固化树脂等来密封注入口。备选地，在将液晶材料滴到有源矩阵衬底和对衬底其中之一上面之后，这些衬底可相互贴附。
随后，起偏振片贴附到通过有源矩阵衬底和对衬底的贴附所形成的液晶单元的两个表面。然后，单元工序完成。
随后，作为模块工序，柔性印刷电路(FPC)连接到端子部分的输入端子。FPC具有使用导电膜在聚酰亚胺等的有机树脂膜之上形成的布线，并且通过各向异性导电膏(ACP)连接到输入端子。ACP包括用作粘合剂的软膏和镀金微粒以具有导电表面，镀金微粒直径为数十微米至数百微米。当软膏中混合的微粒通过输入端子与导电层接触并且通过连接到FPC中形成的布线的端子与导电层接触时，实现它们之间的电连接。备选地，在连接FPC之后，起偏振片可贴附到有源矩阵衬底和对衬底。
通过上述方式，可制造液晶显示装置。
呈现蓝相的液晶可用作液晶材料。蓝相是就在胆甾型相在胆甾型液晶的温度增加的同时变成各向同性相之前生成的液晶相的一种。由于蓝相仅在窄温度范围中生成，所以使用包含5wt.％或以上的手性试剂的液晶成分，以便改进温度范围。包含呈现蓝相的液晶材料和手性试剂的液晶成分具有10微秒至100微秒(包含端值)的短响应时间，并且在光学上是各向同性的；因此，定向处理不是必要的，并且视角相关性很小。
此外，这个实施例的液晶装置可以是EL显示装置。在这个实施例的显示装置是EL显示装置的情况下，EL层可在像素电极层906之上形成，并且另一个像素电极层可在EL层之上形成。
由于按照上述方式所形成的像素电极层906可用作阳极，用作阴极的另一个像素电极层的材料可以是具有低功函的材料(例如Ca、Al、MgAg或AlLi)。
EL层可以是单层膜或者其中层叠多个层的层叠膜。EL层包括至少发光层。优选的是，发光层可通过空穴传输层连接到另一个像素电极层。
这个实施例的EL显示装置可具有顶部发射(top emission)结构、底部发射结构或双向反射结构。
虽然在这个实施例中描述了包括实施例1的TFT的阵列衬底，但是本发明并不局限于这种模式。阵列衬底可包括实施例3、5和7的TFT的任一个。
(实施例10)
上述实施例的TFT和显示装置可适用于各种电子装置(包括游戏机)。这类电子装置的示例是电视机(又称作电视或电视接收器)、计算机的监视器、电子纸张、例如数码相机或数码摄像机等拍摄装置、数码相框、移动电话(又称作蜂窝电话或移动电话装置)、便携游戏控制台、便携信息终端、音频回放装置、日本弹球机等大型游戏机等等。
例如，上述实施例中所述的显示装置可适用于电子纸张。电子纸张可用于显示信息的各种领域的电子装置。例如，电子纸张可用于电子书籍阅读器(电子书)、海报、例如火车等车辆中的广告、例如***等各种卡的显示器等等。
图17A示出电子书籍阅读器的一个示例。图17A所示的电子书籍阅读器包括壳体1000和壳体1001。壳体1000和壳体1001与铰链1004结合，使得电子书籍阅读器可开启和闭合。通过这种结构，可像纸书一样来操纵电子书籍阅读器。
显示部分1002和显示部分1003分别结合在壳体1000和壳体1001中。显示部分1002和显示部分1003可显示一个图像或者不同图像。在其中不同的图像显示于不同显示部分的结构中，例如右显示部分(图17A中的显示部分1002)可显示文本，而左显示部分(图17A中的显示部分1003)可显示图形。上述实施例中所述的显示装置的任一个可适用于显示部分1002和显示部分1003。
图17A中，壳体1000提供有电源输入端子1005、操作按键1006、喇叭1007等等。例如，操作按键1006可具有翻页的功能。注意，键盘、指针装置等也可设置在其上设置显示部分的壳体的表面。此外，外部连接端子(耳机端子、USB端子、可连接到例如USB缆线等各种缆线的端子等等)、记录介质***部分等等可设置在壳体的背面或侧表面上。此外，图17A所示的电子书籍阅读器还具有能够无线传送和接收数据的结构。
图17B示出数码相框的一个示例。在图17B的数码相框中，显示部分1012结合到壳体1011中。上述实施例中所述的显示装置的任一个可适用于显示部分1012。
注意，图17B所示的数码相框可提供有操作部分、外部连接端子(例如USB端子、可连接到例如USB缆线等各种缆线的端子等)、记录介质***部分等等。虽然这些部件可设置在其上设置显示部分的表面，但对于数码相框的设计，优选的是将它们设置在侧表面或背面。例如，将存储由数码相机所拍摄的图像数据的存储器***数码相框的记录介质***部分并且加载该数据，由此可在显示部分1012显示图像。图17B所示的数码相框可具有能够无线传送和接收数据的结构。
图17C示出电视装置的一个示例。在图17C所示的电视装置中，显示部分1022结合到壳体1021中，并且壳体1021由支架1023支承。上述实施例中所述的显示装置的任一个可适用于显示部分1022。
图17C所示的电视装置可通过壳体1021的操作开关或者独立遥控器来操作。频道和音量可采用遥控器的操作按键来控制，使得可选择显示部分1022上显示的图像。此外，遥控器可提供有显示部分，用于显示从遥控器输出的数据。
图17C所示的电视装置可提供有接收器、调制解调器等等。通过接收器，可接收一般电视广播。此外，当电视装置通过有线或无线连接经由调制解调器连接到通信网络时，可执行单向(从发射器到接收器)或双向(在发射器与接收器之间、接收器之间等等)数据通信。
图17D示出移动电话的一个示例。图17D所示的移动电话提供有结合在壳体1031中的显示部分1032、操作按钮1033、操作按钮1037、外部连接端口1034、喇叭1035、话筒1036等等。上述实施例中所述的显示装置的任一个可适用于显示部分1032。
在图17D所示的移动电话中，显示部分1032可以是触摸屏。在显示部分1032是触摸屏的情况下，例如拨打电话和写邮件等操作可使用显示部分1032作为触控面板来执行。
主要存在显示部分1032的三种屏幕模式。第一模式是主要用于显示图像的显示模式。第二模式是主要用于输入例如文本等信息的输入模式。第三模式是显示/输入模式，其中结合了显示模式和输入模式这两种模式。
例如，在拨打电话或者写邮件的情况下，对显示部分1032选择主要用于输入文本的文本输入模式，使得可输入屏幕上显示的文本。在那种情况下，优选的是在显示部分1032的几乎整个屏幕上显示键盘或数字按钮。
当包括例如陀螺仪或加速传感器等用于检测倾斜的传感器的检测装置设置在图17D所示的移动电话内部时，显示部分1032上显示的数据可通过检测移动电话的取向(移动电话是对于风景模式或肖像模式的水平还是垂直放置)自动切换。
此外，屏幕模式可通过触摸显示部分1032或者操作壳体1031的操作按钮1037来切换。备选地，屏幕模式可根据显示部分1032上显示的图像种类来切换。
此外，在输入模式中，信号由显示部分1032中的光学传感器来检测，以及如果通过触摸显示部分1032进行的输入在某个时间段没有执行，则屏幕模式可控制成从输入模式切换到显示模式。
显示部分1032还可用作图像传感器。例如，掌纹、指纹等的图像在用手掌或手指触摸显示部分1032时来拍摄，由此可执行个人鉴别。此外，当背光或者发出近红外光的感测光源设置在显示部分时，可拍摄指静脉、掌静脉等的图像。
如上所述，上述实施例中所述的TFT和显示装置可适用于各种电子装置。
本申请基于2009年12月21日向日本专利局提交的日本专利申请序号2009-289802，通过引用将它们的完整内容结合于此。

Claims (23)

1.一种薄膜晶体管，包括：
第一布线层；
栅绝缘层，设置成使得覆盖所述第一布线层；
之间隔着所述栅绝缘层在所述第一布线层之上的第一半导体层，其中所述第一半导体层与所述第一布线层完全重叠；
第二半导体层，设置在所述第一半导体层之上并且与其接触，而且具有比所述第一半导体层更低的载流子迁移率；
与所述第二半导体层接触的杂质半导体层；
侧壁绝缘层，其覆盖所述第一半导体层的至少侧表面；以及
至少与所述杂质半导体层接触的第二布线层。
2.如权利要求1所述的薄膜晶体管，其中，附加布线层设置成使得与所述第一半导体层中用作沟道形成区的一部分重叠。
3.如权利要求1所述的薄膜晶体管，其中，另一个侧壁绝缘层设置在因所述第一布线层的厚度而形成的所述栅绝缘层的阶梯之上。
4.如权利要求1所述的薄膜晶体管，
其中，所述第一半导体层是微晶半导体层，
所述第二半导体层包括非晶半导体和微晶半导体，以及
从所述第一半导体层所生长的晶体的尖部达到所述第二半导体层。
5.如权利要求1所述的薄膜晶体管，其中，从所述侧壁绝缘层的表面到所述第一半导体层的表面的距离大于30nm。
6.如权利要求1所述的薄膜晶体管，其中，所述第一半导体层和所述第二半导体层的侧表面具有大于或等于60°但小于或等于90°的锥角。
7.如权利要求1所述的薄膜晶体管，其中，所述侧壁绝缘层通过层叠不同材料的多个层来形成。
8.如权利要求1所述的薄膜晶体管，其中，在所述侧壁绝缘层中，氧化硅层或氧氮化硅层层叠在氮化硅层之上。
9.如权利要求1所述的薄膜晶体管，其中，所述第一布线层比所述第一半导体层要宽。
10.一种薄膜晶体管，包括：
第一布线层；
栅绝缘层，设置成使得覆盖所述第一布线层；
之间隔着所述栅绝缘层在所述第一布线层之上的第一半导体层，其中所述第一半导体层与所述第一布线层完全重叠；
第二半导体层，它们相互分开地设置在所述第一半导体层之上并且与其接触，而且具有比所述第一半导体层更低的载流子迁移率；
与所述第二半导体层接触的杂质半导体层；
侧壁绝缘层，其覆盖所述第一半导体层的至少侧表面；以及
至少与所述杂质半导体层接触的第二布线层。
11.如权利要求10所述的薄膜晶体管，其中，附加布线层设置成使得与所述第一半导体层中的用作沟道形成区的一部分重叠。
12.如权利要求10所述的薄膜晶体管，其中，另一个侧壁绝缘层设置在因所述第一布线层的厚度而形成的所述栅绝缘层的阶梯之上。
13.如权利要求10所述的薄膜晶体管，
其中，所述第一半导体层是微晶半导体层，
所述第二半导体层包括非晶半导体和微晶半导体，以及
从所述第一半导体层所生长的晶体的尖部达到所述第二半导体层。
14.如权利要求10所述的薄膜晶体管，其中，从所述侧壁绝缘层的表面到所述第一半导体层的表面的距离大于30nm。
15.如权利要求10所述的薄膜晶体管，其中，所述第一半导体层和所述第二半导体层的侧表面具有大于或等于60°但小于或等于90°的锥角。
16.如权利要求10所述的薄膜晶体管，其中，所述侧壁绝缘层通过层叠不同材料的多个层来形成。
17.如权利要求10所述的薄膜晶体管，其中，在所述侧壁绝缘层中，氧化硅层或氧氮化硅层层叠在氮化硅层之上。
18.如权利要求10所述的薄膜晶体管，其中，所述第一布线层比所述第一半导体层要宽。
19.一种薄膜晶体管的制造方法，包括下列步骤：
形成第一布线层；
形成栅绝缘层，使得覆盖所述第一布线层；
在所述栅绝缘层之上形成与所述第一布线层重叠的第一半导体层，
在所述第一半导体层之上形成具有比所述第一半导体层更低的载流子迁移率的第二半导体层，
在所述第二半导体层之上形成杂质半导体层；
形成第一绝缘膜和第二绝缘膜，使得覆盖所述第一半导体层、所述第二半导体层和所述杂质半导体层；
各向异性蚀刻所述绝缘膜，以便露出所述杂质半导体层，使得形成覆盖所述第一半导体层的至少侧表面的侧壁绝缘层；
在所述杂质半导体层和所述侧壁绝缘层之上形成第二布线层；以及
蚀刻所述第二半导体层的一部分和所述杂质半导体层的一部分，使得形成源区和漏区。
20.如权利要求19所述的薄膜晶体管的制造方法，其中，蚀刻所述第二半导体层的部分，使得露出所述第一半导体层。
21.一种薄膜晶体管的制造方法，包括下列步骤：
形成第一布线层；
形成栅绝缘层，使得覆盖所述第一布线层；
在所述栅绝缘层之上形成与所述第一布线层重叠的第一半导体层，
在所述第一半导体层之上形成具有比所述第一半导体层更低的载流子迁移率的第二半导体层，
在所述第二半导体层之上形成杂质半导体层；
形成第一绝缘膜和第二绝缘膜，使得覆盖所述第一半导体层、所述第二半导体层和所述杂质半导体层；
各向异性蚀刻所述第二绝缘膜，以便露出所述第一绝缘膜，使得形成第一侧壁绝缘层；
蚀刻没有与所述第一侧壁绝缘层重叠的所述第一绝缘膜的一部分，以便露出杂质半导体层，使得形成第二侧壁绝缘层，其连同所述第一侧壁绝缘层一起覆盖所述第一半导体层的至少侧表面；
在所述杂质半导体层和所述第二侧壁绝缘层之上形成第二布线层；以及
蚀刻所述第二半导体层的一部分和所述杂质半导体层的一部分，使得形成源区和漏区。
22.如权利要求21所述的薄膜晶体管的制造方法，
其中，所述第一侧壁绝缘层包括氮化硅；以及
所述第二侧壁绝缘层包括氮化硅或氧氮化硅。
23.如权利要求21所述的薄膜晶体管的制造方法，其中，蚀刻所述第二半导体层的一部分，使得露出所述第一半导体层。
CN201010620965.2A 2009-12-21 2010-12-21 薄膜晶体管及其制造方法 Expired - Fee Related CN102148257B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009289802 2009-12-21
JP2009-289802 2009-12-21

Publications (2)

Publication Number Publication Date
CN102148257A true CN102148257A (zh) 2011-08-10
CN102148257B CN102148257B (zh) 2015-03-11

Family

ID=44149809

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010620965.2A Expired - Fee Related CN102148257B (zh) 2009-12-21 2010-12-21 薄膜晶体管及其制造方法

Country Status (5)

Country Link
US (1) US8575608B2 (zh)
JP (1) JP5667864B2 (zh)
KR (1) KR101836067B1 (zh)
CN (1) CN102148257B (zh)
TW (1) TWI512835B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104350600A (zh) * 2012-08-13 2015-02-11 索尼公司 薄膜晶体管及其制造方法、显示装置和电子设备

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI535028B (zh) * 2009-12-21 2016-05-21 半導體能源研究所股份有限公司 薄膜電晶體
US8476744B2 (en) 2009-12-28 2013-07-02 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with channel including microcrystalline and amorphous semiconductor regions
US8704230B2 (en) 2010-08-26 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9230826B2 (en) 2010-08-26 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Etching method using mixed gas and method for manufacturing semiconductor device
JP5848918B2 (ja) * 2010-09-03 2016-01-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5767073B2 (ja) 2010-10-15 2015-08-19 株式会社半導体エネルギー研究所 エッチング方法及び半導体装置の作製方法
US9048327B2 (en) * 2011-01-25 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Microcrystalline semiconductor film, method for manufacturing the same, and method for manufacturing semiconductor device
WO2014103901A1 (en) 2012-12-25 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2019135740A1 (en) * 2018-01-03 2019-07-11 Intel Corporation Self-aligned process for thin film transistor contact structures
CN108415200B (zh) * 2018-02-09 2021-01-29 咸阳彩虹光电科技有限公司 低色偏像素单元及其设计方法
KR20210088318A (ko) * 2020-01-06 2021-07-14 삼성전자주식회사 플라즈마를 이용하는 박막 형성 장치 및 박막 형성 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101404294A (zh) * 2007-10-05 2009-04-08 株式会社半导体能源研究所 薄膜晶体管、及具有其的显示装置、和其制造方法
US20090114921A1 (en) * 2007-11-01 2009-05-07 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, and display device having the thin film transistor
US20090140250A1 (en) * 2007-12-03 2009-06-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Family Cites Families (114)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4242156A (en) 1979-10-15 1980-12-30 Rockwell International Corporation Method of fabricating an SOS island edge passivation structure
US5091334A (en) * 1980-03-03 1992-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JPS56122123A (en) * 1980-03-03 1981-09-25 Shunpei Yamazaki Semiamorphous semiconductor
JPS5713777A (en) * 1980-06-30 1982-01-23 Shunpei Yamazaki Semiconductor device and manufacture thereof
USRE34658E (en) * 1980-06-30 1994-07-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device of non-single crystal-structure
JPH01117068A (ja) * 1987-10-29 1989-05-09 Toshiba Corp 薄膜半導体素子
US5221631A (en) * 1989-02-17 1993-06-22 International Business Machines Corporation Method of fabricating a thin film transistor having a silicon carbide buffer layer
JP2839529B2 (ja) * 1989-02-17 1998-12-16 株式会社東芝 薄膜トランジスタ
JPH0311744A (ja) * 1989-06-09 1991-01-21 Citizen Watch Co Ltd 薄膜トランジスタの製造方法
US5849601A (en) * 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US5514879A (en) * 1990-11-20 1996-05-07 Semiconductor Energy Laboratory Co., Ltd. Gate insulated field effect transistors and method of manufacturing the same
KR950013784B1 (ko) * 1990-11-20 1995-11-16 가부시키가이샤 한도오따이 에네루기 겐큐쇼 반도체 전계효과 트랜지스터 및 그 제조방법과 박막트랜지스터
US7115902B1 (en) * 1990-11-20 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JP2838318B2 (ja) * 1990-11-30 1998-12-16 株式会社半導体エネルギー研究所 感光装置及びその作製方法
US7098479B1 (en) * 1990-12-25 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JP2717237B2 (ja) * 1991-05-16 1998-02-18 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
US5414442A (en) * 1991-06-14 1995-05-09 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method of driving the same
JP3255942B2 (ja) * 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
DE69229314T2 (de) 1991-09-10 1999-11-11 Sharp Kk Halbleiteranordnung und Verfahren zur Herstellung
EP0535979A3 (en) 1991-10-02 1993-07-21 Sharp Kabushiki Kaisha A thin film transistor and a method for producing the same
JPH0653505A (ja) * 1992-07-29 1994-02-25 Sharp Corp 逆スタッガ型薄膜トランジスタ及びその製造方法
US6835523B1 (en) 1993-05-09 2004-12-28 Semiconductor Energy Laboratory Co., Ltd. Apparatus for fabricating coating and method of fabricating the coating
US5932302A (en) * 1993-07-20 1999-08-03 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating with ultrasonic vibration a carbon coating
JPH07131030A (ja) * 1993-11-05 1995-05-19 Sony Corp 表示用薄膜半導体装置及びその製造方法
JP3152829B2 (ja) 1994-01-18 2001-04-03 株式会社東芝 半導体装置の製造方法
US6433361B1 (en) * 1994-04-29 2002-08-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit and method for forming the same
JPH07335906A (ja) * 1994-06-14 1995-12-22 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
US6337232B1 (en) * 1995-06-07 2002-01-08 Semiconductor Energy Laboratory Co., Ltd. Method of fabrication of a crystalline silicon thin film semiconductor with a thin channel region
JP3412277B2 (ja) * 1994-08-23 2003-06-03 カシオ計算機株式会社 薄膜トランジスタおよびその製造方法
JP3474286B2 (ja) 1994-10-26 2003-12-08 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JP3497627B2 (ja) * 1994-12-08 2004-02-16 株式会社東芝 半導体装置およびその製造方法
TW303526B (zh) * 1994-12-27 1997-04-21 Matsushita Electric Ind Co Ltd
US5677236A (en) * 1995-02-24 1997-10-14 Mitsui Toatsu Chemicals, Inc. Process for forming a thin microcrystalline silicon semiconductor film
JPH09232235A (ja) * 1995-02-24 1997-09-05 Mitsui Toatsu Chem Inc 光電変換素子
JP3176527B2 (ja) * 1995-03-30 2001-06-18 シャープ株式会社 半導体装置の製造方法
JP3504025B2 (ja) * 1995-06-06 2004-03-08 三菱電機株式会社 半導体装置およびその製造方法
KR0164079B1 (ko) * 1995-06-30 1998-12-01 김주용 반도체 소자 및 그 제조방법
KR970077745A (ko) * 1996-05-28 1997-12-12 장진 염소가 함유된 비정질 실리콘/비정질 실리콘 다층을 활성층으로 이용한 박막 트랜지스터의 구조 및 제조 방법
JPH1020298A (ja) * 1996-07-03 1998-01-23 Sharp Corp 液晶表示装置
KR100219117B1 (ko) 1996-08-24 1999-09-01 구자홍 박막트랜지스터 액정표시장치 및 그 제조방법
US5989998A (en) 1996-08-29 1999-11-23 Matsushita Electric Industrial Co., Ltd. Method of forming interlayer insulating film
US5920772A (en) * 1997-06-27 1999-07-06 Industrial Technology Research Institute Method of fabricating a hybrid polysilicon/amorphous silicon TFT
US6121660A (en) * 1997-09-23 2000-09-19 Semiconductor Energy Laboratory Co., Ltd. Channel etch type bottom gate semiconductor device
US6013930A (en) * 1997-09-24 2000-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having laminated source and drain regions and method for producing the same
US6218219B1 (en) * 1997-09-29 2001-04-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
JP4376979B2 (ja) * 1998-01-12 2009-12-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6087208A (en) * 1998-03-31 2000-07-11 Advanced Micro Devices, Inc. Method for increasing gate capacitance by using both high and low dielectric gate material
TW444252B (en) * 1999-03-19 2001-07-01 Toshiba Corp Semiconductor apparatus and its fabricating method
JP2000277439A (ja) 1999-03-25 2000-10-06 Kanegafuchi Chem Ind Co Ltd 結晶質シリコン系薄膜のプラズマｃｖｄ方法およびシリコン系薄膜光電変換装置の製造方法
TW518650B (en) 1999-04-15 2003-01-21 Semiconductor Energy Lab Electro-optical device and electronic equipment
JP2001007024A (ja) 1999-06-18 2001-01-12 Sanyo Electric Co Ltd 多結晶シリコン膜の形成方法
US6426245B1 (en) * 1999-07-09 2002-07-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
JP2001053283A (ja) * 1999-08-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
TW494444B (en) * 1999-08-18 2002-07-11 Semiconductor Energy Lab Laser apparatus and laser annealing method
JP2001257350A (ja) * 2000-03-08 2001-09-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4683688B2 (ja) * 2000-03-16 2011-05-18 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP4683761B2 (ja) * 2000-05-12 2011-05-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2002026333A (ja) * 2000-07-11 2002-01-25 Nec Corp アクティブマトリクス基板の製造方法
JP4718677B2 (ja) * 2000-12-06 2011-07-06 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP4926329B2 (ja) * 2001-03-27 2012-05-09 株式会社半導体エネルギー研究所 半導体装置およびその作製方法、電気器具
JP4439766B2 (ja) * 2001-08-02 2010-03-24 シャープ株式会社 薄膜トランジスタ装置及びその製造方法
EP1326273B1 (en) * 2001-12-28 2012-01-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4187497B2 (ja) * 2002-01-25 2008-11-26 Ｊｓｒ株式会社 半導体基板の化学機械研磨方法
JP4604440B2 (ja) * 2002-02-22 2011-01-05 日本電気株式会社 チャネルエッチ型薄膜トランジスタ
KR100979926B1 (ko) * 2002-03-05 2010-09-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체소자 및 그것을 사용한 반도체장치
KR100436181B1 (ko) * 2002-04-16 2004-06-12 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판 제조방법
US7592980B2 (en) * 2002-06-05 2009-09-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2004014958A (ja) 2002-06-11 2004-01-15 Fuji Electric Holdings Co Ltd 薄膜多結晶太陽電池とその製造方法
JP2004165621A (ja) * 2002-09-20 2004-06-10 Seiko Epson Corp 半導体装置、電気光学装置、電子機器、半導体装置の製造方法
JP4869601B2 (ja) 2003-03-26 2012-02-08 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
TW577176B (en) * 2003-03-31 2004-02-21 Ind Tech Res Inst Structure of thin-film transistor, and the manufacturing method thereof
US7374981B2 (en) * 2003-04-11 2008-05-20 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, electronic device having the same, and method for manufacturing the same
JP2005019659A (ja) 2003-06-26 2005-01-20 Hanshin Electric Co Ltd 内燃機関用点火コイル
JP3779286B2 (ja) * 2003-06-27 2006-05-24 沖電気工業株式会社 Ｓｏｉ構造を用いたしきい値電圧可変相補型ｍｏｓｆｅｔ
TWI368774B (en) * 2003-07-14 2012-07-21 Semiconductor Energy Lab Light-emitting device
JP4748954B2 (ja) 2003-07-14 2011-08-17 株式会社半導体エネルギー研究所 液晶表示装置
JP2005050905A (ja) * 2003-07-30 2005-02-24 Sharp Corp シリコン薄膜太陽電池の製造方法
JP4540320B2 (ja) * 2003-09-19 2010-09-08 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
JP4574158B2 (ja) * 2003-10-28 2010-11-04 株式会社半導体エネルギー研究所 半導体表示装置及びその作製方法
KR20050052029A (ko) * 2003-11-28 2005-06-02 삼성에스디아이 주식회사 박막트랜지스터
JP5159021B2 (ja) 2003-12-02 2013-03-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101188356B1 (ko) * 2003-12-02 2012-10-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 레이저 조사장치, 레이저 조사방법 및 반도체장치의제조방법
JP2005167051A (ja) 2003-12-04 2005-06-23 Sony Corp 薄膜トランジスタおよび薄膜トランジスタの製造方法
JP4447305B2 (ja) 2003-12-22 2010-04-07 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
TWI366701B (en) * 2004-01-26 2012-06-21 Semiconductor Energy Lab Method of manufacturing display and television
US7338888B2 (en) * 2004-03-26 2008-03-04 Texas Instruments Incorporated Method for manufacturing a semiconductor device having a silicided gate electrode and a method for manufacturing an integrated circuit including the same
JP2005322845A (ja) * 2004-05-11 2005-11-17 Sekisui Chem Co Ltd 半導体デバイスと、その製造装置、および製造方法
JP4671765B2 (ja) * 2004-06-03 2011-04-20 株式会社半導体エネルギー研究所 記憶装置及びその作製方法
JP4986415B2 (ja) * 2004-06-14 2012-07-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2006073939A (ja) * 2004-09-06 2006-03-16 Toshiba Corp 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の製造方法
US7582904B2 (en) * 2004-11-26 2009-09-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device and method for manufacturing thereof, and television device
US7345343B2 (en) * 2005-08-02 2008-03-18 Texas Instruments Incorporated Integrated circuit having a top side wafer contact and a method of manufacture therefor
JP4964442B2 (ja) * 2005-08-10 2012-06-27 三菱電機株式会社 薄膜トランジスタおよびその製造方法
KR101239889B1 (ko) * 2005-08-13 2013-03-06 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
TWI409934B (zh) * 2005-10-12 2013-09-21 Semiconductor Energy Lab 半導體裝置
JP4533304B2 (ja) * 2005-11-29 2010-09-01 富士通セミコンダクター株式会社 半導体装置の製造方法
US7692223B2 (en) 2006-04-28 2010-04-06 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and method for manufacturing the same
EP2259294B1 (en) 2006-04-28 2017-10-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
JP2008124392A (ja) 2006-11-15 2008-05-29 Sharp Corp 半導体装置、その製造方法及び表示装置
US7968884B2 (en) * 2006-12-05 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI418036B (zh) * 2006-12-05 2013-12-01 Semiconductor Energy Lab 半導體裝置及其製造方法
US8921858B2 (en) * 2007-06-29 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US9176353B2 (en) 2007-06-29 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US7897971B2 (en) * 2007-07-26 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5435907B2 (ja) * 2007-08-17 2014-03-05 株式会社半導体エネルギー研究所 表示装置の作製方法
KR101576813B1 (ko) * 2007-08-17 2015-12-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP5244364B2 (ja) * 2007-10-16 2013-07-24 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP5377940B2 (ja) * 2007-12-03 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
US7910929B2 (en) * 2007-12-18 2011-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5527966B2 (ja) * 2007-12-28 2014-06-25 株式会社半導体エネルギー研究所 薄膜トランジスタ
CN102077331B (zh) 2008-06-27 2014-05-07 株式会社半导体能源研究所 薄膜晶体管
JP5888802B2 (ja) 2009-05-28 2016-03-22 株式会社半導体エネルギー研究所 トランジスタを有する装置
TWI535028B (zh) * 2009-12-21 2016-05-21 半導體能源研究所股份有限公司 薄膜電晶體
JP2012089708A (ja) * 2010-10-20 2012-05-10 Semiconductor Energy Lab Co Ltd 微結晶シリコン膜の作製方法、半導体装置の作製方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101404294A (zh) * 2007-10-05 2009-04-08 株式会社半导体能源研究所 薄膜晶体管、及具有其的显示装置、和其制造方法
US20090114921A1 (en) * 2007-11-01 2009-05-07 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, and display device having the thin film transistor
US20090140250A1 (en) * 2007-12-03 2009-06-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104350600A (zh) * 2012-08-13 2015-02-11 索尼公司 薄膜晶体管及其制造方法、显示装置和电子设备

Also Published As

Publication number Publication date
JP2011151382A (ja) 2011-08-04
KR101836067B1 (ko) 2018-03-08
TWI512835B (zh) 2015-12-11
KR20110073278A (ko) 2011-06-29
US20110147745A1 (en) 2011-06-23
US8575608B2 (en) 2013-11-05
CN102148257B (zh) 2015-03-11
TW201137992A (en) 2011-11-01
JP5667864B2 (ja) 2015-02-12

Similar Documents

Publication Publication Date Title
CN102148257B (zh) 薄膜晶体管及其制造方法
KR102132155B1 (ko) 반도체 장치 및 그 제작 방법
CN101728383B (zh) 逻辑电路
KR102023128B1 (ko) 아날로그 회로 및 반도체 장치
CN102213882B (zh) 液晶显示器和用于驱动该液晶显示器的方法
CN102859704B (zh) 半导体装置的制造方法
KR101455308B1 (ko) 박막 트랜지스터의 제작 방법 및 표시 장치의 제작 방법
CN101740633B (zh) 半导体器件及其制造方法
CN102246310B (zh) 薄膜晶体管及显示装置
CN101939694B (zh) 液晶显示器件及其制造方法以及电子装置
KR20110019413A (ko) 반도체 장치의 제작 방법
KR20090024092A (ko) 박막 트랜지스터의 제작 방법, 및 표시 장치의 제작 방법
JP5759833B2 (ja) 半導体装置及びその作製方法
KR101840622B1 (ko) 박막 트랜지스터와 그 제작 방법
US9178071B2 (en) Method for manufacturing semiconductor device
KR102209874B1 (ko) 반도체 장치 및 그 제작 방법
US20110309361A1 (en) Photoelectric Conversion Element, Display Device, Electronic Device, and Method for Manufacturing Photoelectric Conversion Element
TW202418581A (zh) 半導體裝置及包括該半導體裝置的顯示裝置
KR20120125172A (ko) 반도체 장치
CN102569193A (zh) 画素结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150311

Termination date: 20181221

CF01 Termination of patent right due to non-payment of annual fee