CN102569193A - 画素结构及其制造方法 - Google Patents
画素结构及其制造方法 Download PDFInfo
- Publication number
- CN102569193A CN102569193A CN201210063485XA CN201210063485A CN102569193A CN 102569193 A CN102569193 A CN 102569193A CN 201210063485X A CN201210063485X A CN 201210063485XA CN 201210063485 A CN201210063485 A CN 201210063485A CN 102569193 A CN102569193 A CN 102569193A
- Authority
- CN
- China
- Prior art keywords
- electrode
- grid
- dielectric layer
- image element
- element structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 238000000034 method Methods 0.000 claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 239000010410 layer Substances 0.000 claims description 85
- 239000000463 material Substances 0.000 claims description 25
- 239000011241 protective layer Substances 0.000 claims description 21
- 239000004020 conductor Substances 0.000 claims description 16
- 238000000059 patterning Methods 0.000 claims description 7
- 238000003860 storage Methods 0.000 description 13
- 230000008021 deposition Effects 0.000 description 12
- 239000003989 dielectric material Substances 0.000 description 12
- 239000003990 capacitor Substances 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 239000007769 metal material Substances 0.000 description 7
- 239000012528 membrane Substances 0.000 description 6
- 239000011248 coating agent Substances 0.000 description 5
- 238000000576 coating method Methods 0.000 description 5
- 238000001259 photo etching Methods 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- RQIPKMUHKBASFK-UHFFFAOYSA-N [O-2].[Zn+2].[Ge+2].[In+3] Chemical compound [O-2].[Zn+2].[Ge+2].[In+3] RQIPKMUHKBASFK-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- -1 aluminium tin-oxide Chemical compound 0.000 description 1
- JYMITAMFTJDTAE-UHFFFAOYSA-N aluminum zinc oxygen(2-) Chemical compound [O-2].[Al+3].[Zn+2] JYMITAMFTJDTAE-UHFFFAOYSA-N 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical group [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000013081 microcrystal Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000007779 soft material Substances 0.000 description 1
Images
Landscapes
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
一种画素结构的制造方法，包括下列步骤。于一基板上形成一第一介电层，其中第一介电层具有一栅极开口。于基板上形成一栅极与一下电极，栅极位于栅极开口处，下电极位于第一介电层上。形成一第二介电层，覆盖第一介电层、栅极与下电极。于第二介电层上形成一通道、一上电极、一源极与一漏极，其中通道位于源极与漏极之间且位于栅极上方，上电极位于下电极上方。形成与漏极电性连接的一画素电极。一种画素结构也被提出。
Description
【技术领域】
本发明是有关于一种画素结构及其制造方法，且特别是有关于一种于同一道光罩制程中制作栅极与下电极的画素结构及其制造方法。
【背景技术】
近年来，随着光电技术与半导体制造技术的日益成熟，平面显示装置便蓬勃发展起来。其中，液晶显示装置基于其低电压操作、无辐射线散射、重量轻以及体积小等优点，更逐渐取代传统的阴极射线管显示装置而成为近年来显示装置产品的主流。一般而言，薄膜电晶体液晶显示器主要是由一薄膜电晶体阵列基板、一彩色滤光基板与夹于两基板之间的液晶层所构成。
现有的薄膜电晶体阵列基板包括多条扫描线、多条数据线及多个画素结构。画素结构包括薄膜电晶体与画素电极。详细地说，薄膜电晶体包括栅极、位于栅极上的通道及位于通道上的源极与漏极。另外，画素结构中可包括储存电容(storage capacitor)，使得画素结构具有电压保持的功能，以维持显示画面的稳定性。为了形成储存电容，一般会需要在画素结构中形成电容电极，其中电容电极可由上电极与下电极组成。然而，储存电容的单位面积的电荷储存能力低落时，会连带降低液晶显示器的开口率而影响画质。
【发明内容】
本发明提供一种画素结构及其制造方法，其减少制程步骤。
本发明提出一种画素结构的制造方法，包括下列步骤。首先，于一基板上形成一第一介电层，其中第一介电层具有一栅极开口。接着，于基板上形成一栅极与一下电极，栅极位于栅极开口处，下电极位于第一介电层上。然后，形成一第二介电层，其中第二介电层覆盖第一介电层、栅极与下电极。接着，于第二介电层上形成一通道、一上电极、一源极与一漏极，其中通道位于源极与漏极之间且位于栅极上方，上电极位于下电极上方。接着，形成与漏极电性连接的一画素电极。
在本发明的一实施例中，上述的形成栅极与下电极的方法，包括下列步骤。首先，于基板上形成一导电材料层。接着，图案化导电材料层以形成栅极与下电极。
在本发明的一实施例中，上述的栅极填入栅极开口。
在本发明的一实施例中，上述的画素结构的制造方法更包括在形成源极与漏极之后与形成画素电极之前，于基板上形成一保护层，其中保护层覆盖上电极、源极、漏极与通道，且保护层具有一第一接触开口，画素电极经由第一接触开口电性连接漏极。
在本发明的一实施例中，上述的画素结构的制造方法更包括在形成保护层之后与形成画素电极之前，于基板上形成一平坦层，其中平坦层具有一第二接触开口，画素电极经由第一接触开口与第二接触开口电性连接漏极。
本发明提出一种画素结构，其包括一基板、一第一介电层、一栅极、一下电极、一第二介电层、一通道、一上电极、一源极与一漏极及一画素电极。其中第一介电层配置于基板上且具有一栅极开口。栅极配置于栅极开口处。下电极配置于第一介电层上。第二介电层覆盖第一介电层、栅极与下电极。通道、上电极、源极与漏极配置于第二介电层上，其中通道位于源极与漏极之间且位于栅极上方，上电极位于下电极上方。画素电极电性连接漏极。
在本发明的一实施例中，上述的栅极与下电极的厚度与材料相同。
在本发明的一实施例中，上述的栅极填入栅极开口中。
在本发明的一实施例中，上述的画素结构更包括一保护层，覆盖上电极、源极与漏极与通道，且保护层具有一第一接触开口，画素电极经由第一接触开口电性连接漏极。
在本发明的一实施例中，上述的画素结构更包括一平坦层，配置于保护层上且具有一第二接触开口，画素电极经由第一接触开口与第二接触开口电性连接漏极。
基于上述，在本发明的画素结构及其制造方法中，除了利用同一光罩制程制作栅极与下电极，可节省制程时间、材料及成本外，由于储存电容的上下电极之间的距离较短，单位面积的电荷储存能力增加，因此可缩小储存电容的面积以增加开口率而提升显示品质。此外，栅极填入栅极开口中，可降低漏电流效应。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
【附图说明】
图1A到图1I是依照本发明一实施例的一种画素结构的制造方法的流程剖面示意图。
图2为依照本发明另一实施例的画素结构的剖面图。
【主要元件符号说明】
10、20：画素结构
100：基板
102：第一介电层
104：栅极
106：下电极
108：第二介电层
110：通道
112a：源极
112b：漏极
114：上电极
116：保护层
118：平坦层
120：画素电极
1011：栅极区
1013：电容区
1015：薄膜电晶体区
202：缓冲层
C01：第一接触开口
C02：第二接触开口
CL：导电材料层
dD：第一介电层厚度
dG：栅极厚度
G：栅极开口
【具体实施方式】
图1A到1I为依照本发明一实施例的画素结构的制造方法的流程剖面示意图。请参照图1A，首先，可于基板100上规划栅极区1011、电容区1013及薄膜电晶体区1015。接着，于基板100上形成第一介电层102，其中第一介电层102形成有栅极开口G而暴露栅极区1011。
基板100的材料可为玻璃、石英、有机聚合物、不透光/反射材料(例如：导电材料、晶圆、陶瓷、或其它可适用的材料)、或是其它可适用的硬质或软质材料，本发明不以此为限。
第一介电层102的材料包括无机介电材料(例如是氧化硅、氮化硅、氮氧化硅或是其它合适的无机介电材料)或是有机介电材料。形成第一介电层102的方法例如是先采用化学气相沉积法、物理气相沉积法、涂布法或是其他合适的方法以形成一介电材料层于基板100上，之后再以光刻及蚀刻制程图案化所述介电材料层。于此步骤所形成的第一介电层102的厚度为dD，例如为0.3-0.5μm。
请同时参照图1B及1C，接着，于基板100上形成栅极104与下电极106，其中栅极104位于栅极区1011中的栅极开口G处，下电极106位于电容区1013的第一介电层102上。在本实施例中，所述的栅极104与下电极106的材料相同。举例而言，可同时形成栅极104与下电极106。栅极104与下电极106的材料可包括金属、合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、其它导电材料、或是导电材料的堆叠层，本发明不以此为限。同时形成栅极104与下电极106的方法例如是采用沉积程序沉积一层导电材料层CL，如图1B所示，之后再以光刻及蚀刻程序图案化所述导电材料层CL。如此一来，便可系通过同一道光罩制程形成栅极104与下电极106，减化制程步骤。但本发明不以此为限，栅极104与下电极106亦可以由两道光罩制程分别形成。此外，图案化导电材料层CL后所得到的栅极104的厚度为dG，例如为0.3-0.5μm。栅极104的厚度dG可以是大于、等于或小于第一介电层102的厚度dD。在本实施例中，栅极104填入所述栅极开口G。
请参照图1D，接着，于基板100上形成第二介电层108，其中第二介电层108覆盖上述的第一介电层102、栅极104及下电极106。所述的第二介电层108的材料包括无机介电材料(例如是氧化硅、氮化硅、氮氧化硅或是其它合适的无机介电材料)或是有机介电材料，本发明不以此为限。形成第二介电层108的方法例如是采用化学气相沉积法、物理气相沉积法、涂布法或是其他合适的方法。
请参照图1E，接着，于栅极104上方的第二介电层108上形成通道110。在一实施例中，通道110的材料可为非晶硅(amorphous silicon，α-Si)、单晶硅、多晶硅(poly silicon，p-Si)、微晶硅、有机半导体材料、氧化物半导体材料(例如：铟锌氧化物、铟锗锌氧化物、或是其他适合的氧化物半导体材料)、或其他合适的材料、或含有掺杂物(dopant)于上述材料中、或上述材料的组合，本发明不以此为限。形成通道110的方法例如是采用沉积程序沉积一层通道材料层，之后再以光刻及蚀刻程序来图案化通道材料层。
请参照图1F，接着，于薄膜电晶体区1015中的第二介电层108上形成源极112a与漏极112b，且于下电极106上方的第二介电层108上形成上电极114，其中上述的通道110位于源极112a与漏极112b之间。源极112a、漏极112b及上电极114可以是金属、合金、金属材料的氮化物、金属材料的氧化物、或其他合适的导电材料、或金属材料与其他导电材料的堆叠层，本发明不以此为限。形成源极112a、漏极112b及上电极114的方法例如是采用沉积程序沉积一层导电材料层，之后再以光刻及蚀刻程序以图案化所述导电材料层。
请参照图1G，根据本发明一实施例，选择性地于基板100上形成一保护层116，其中所述保护层116覆盖所述上电极114、源极112a、漏极112b与通道110，且所述保护层具有一第一接触开口C01，画素电极120经由所述第一接触开口C01电性连接于漏极112b。所述保护层116的材料可包括无机介电材料(例如是氧化硅、氮化硅、氮氧化硅或是其它合适的无机介电材料)或是有机介电材料，本发明不以此为限。形成保护层116的方法例如是采用化学气相沉积法、物理气相沉积法或是其他合适的方法。保护层116可保护源极112a、漏极112b及上电极114免受后续制程的破坏。
请参照图1H，根据本发明一实施例，选择性地于基板100上形成一平坦层118，其中所述平坦层118具有一第二接触开口C02形成平坦层118的方法例如是采用涂布法或是其他合适的方法。平坦层118可使表面维持较佳的平整度。
请参照图1I，接着，形成与所述漏极112b电性连接的画素电极120，画素电极120经由第一接触开口C01与第二接触开口C02电性连接于漏极112b。画素电极120可为透明画素电极或是反射画素电极。所述透明画素电极的材质可包括金属氧化物，例如是铟锡氧化物、铟锌氧化物、铝锡氧化物、铝锌氧化物、铟锗锌氧化物、或其它合适的氧化物、或者是上述至少二者的堆叠层。反射画素电极的材质例如是具有高反射性的金属材料。形成画素电极120的方法例如是采用沉积程序沉积一层画素电极材料层，之后再以光刻及蚀刻程序图案化所述画素电极材料层。
上述方法所形成的画素结构如图1I所示，其包括一基板100、一第一介电层102、一栅极104、一下电极106、一第二介电层108、一通道110、一上电极114、一源极112a与一漏极112b及一画素电极120。其中第一介电层102配置于基板120上且具有一栅极开口G。栅极104配置于栅极开口G处。下电极106配置于第一介电层102上。第二介电层108覆盖第一介电层102、栅极104与下电极106。通道110、上电极114、源极112a与漏极112b配置于第二介电层108上，其中通道110位于源极112a与漏极112b之间且位于栅极104上方，上电极114位于下电极106上方。画素电极120电性连接漏极112b。图1I的画素结构10中，上电极114与下电极106间的距离短，单位面积的电容储存能力增加，因此可缩小储存电容的面积以增加开口率而提升显示品质。而栅极104填入所述栅极开口G中，可降低漏电流效应。
图2为依照本发明另一实施例的画素结构的剖面图。图2的画素结构20与图1I的画素结构10相似，其中相同的元件以相同的标号表示而不再重复说明，以下仅说明差异处。在画素结构20中，形成第一介电层102之前先形成一缓冲层202。缓冲层202的材料可以是介电材料(例如是二氧化硅或氮化硅)，本发明不以此为限。形成缓冲层202的方法例如是采用化学气相沉积法、物理气相沉积法、涂布法或是其他合适的方法。缓冲层202可防止基板100中的离子或杂质扩散至其他材料层中。
综上所述，本发明的画素结构及其制造方法中，栅极与下电极的厚度及材料实质上相同，且栅极与下电极可在同一道光罩制程中制作。如此一来，可节省制程时间、材料及成本。值得一提的是，本发明的画素结构中，储存电容的上下电极之间的距离较短，单位面积的电容储存能力增加，因此可缩小储存电容的面积以增加开口率而提升显示品质。此外，栅极填入栅极开口中，可降低漏电流效应。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视后附的申请专利范围所界定者为准。
Claims (11)
1.一种画素结构的制造方法，包括：
于一基板上形成一第一介电层，其中该第一介电层具有一栅极开口；
于该基板上形成一栅极与一下电极，该栅极位于该栅极开口处，该下电极位于该第一介电层上；
形成一第二介电层，其中该第二介电层覆盖该第一介电层、该栅极与该下电极；
于该第二介电层上形成一通道、一上电极、一源极与一漏极，其中该通道位于该源极与该漏极之间且位于该栅极上方，该上电极位于该下电极上方；以及
形成与该漏极电性连接的一画素电极。
2.根据权利要求1所述的画素结构的制造方法，其特征在于，形成该栅极与该下电极的方法包括：
于该基板上形成一导电材料层；以及
图案化该导电材料层，以形成该栅极与该下电极。
3.根据权利要求2所述的画素结构的制造方法，其特征在于，图案化该导电材料层系通过同一光罩制程，以同时形成该栅极与该下电极。
4.根据权利要求1所述的画素结构的制造方法，其特征在于，该栅极填入该栅极开口。
5.根据权利要求1所述的画素结构的制造方法，其特征在于，更包括在形成该源极与该漏极之后与形成该画素电极之前，于该基板上形成一保护层，其中该保护层覆盖该上电极、该源极、该漏极与该通道，且该保护层具有一第一接触开口，该画素电极经由该第一接触开口电性连接该漏极。
6.根据权利要求5所述的画素结构的制造方法，其特征在于，更包括在形成该保护层之后与形成该画素电极之前，于该基板上形成一平坦层，其中该平坦层具有一第二接触开口，该画素电极经由该第一接触开口与该第二接触开口电性连接该漏极。
7.一种画素结构，包括：
一基板；
一第一介电层，配置于该基板上且具有一栅极开口；
一栅极，配置于该栅极开口处；
一下电极，配置于该第一介电层上；
一第二介电层，覆盖该第一介电层、该栅极与该下电极；
一通道、一上电极、一源极与一漏极，配置于该第二介电层上，其中该通道位于该源极与该漏极之间且位于该栅极上方，该上电极位于该下电极上方；以及
一画素电极，电性连接该漏极。
8.根据权利要求7所述的画素结构，其特征在于，该栅极与该下电极的厚度与材料实质上相同。
9.根据权利要求7所述的画素结构，其特征在于，该栅极填入该栅极开口中。
10.根据权利要求7所述的画素结构，其特征在于，更包括一保护层，覆盖该上电极、该源极与该漏极与该通道，且该保护层具有一第一接触开口，该画素电极经由该第一接触开口电性连接该漏极。
11.根据权利要求10所述的画素结构，其特征在于，更包括一平坦层，配置于该保护层上且具有一第二接触开口，该画素电极经由该第一接触开口与该第二接触开口电性连接该漏极。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW100145560 | 2011-12-09 | ||
| TW100145560A TWI457676B (zh) | 2011-12-09 | 2011-12-09 | 畫素結構及其製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102569193A true CN102569193A (zh) | 2012-07-11 |
| CN102569193B CN102569193B (zh) | 2014-03-26 |
Family
ID=46414264
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210063485.XA Expired - Fee Related CN102569193B (zh) | 2011-12-09 | 2012-03-12 | 画素结构及其制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN102569193B (zh) |
| TW (1) | TWI457676B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5994157A (en) * | 1998-01-22 | 1999-11-30 | Ois Optical Imaging Systems, Inc. | Method of making a large area imager with UV Blocking layer, and corresponding imager |
| US20040041958A1 (en) * | 2002-09-03 | 2004-03-04 | Yong-Sup Hwang | Array substrate for LCD device having double-layered gate and data lines and manufacturing method thereof |
| KR20050070438A (ko) * | 2003-12-30 | 2005-07-07 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이 기판 및 그 제조 방법 |
| CN101025532A (zh) * | 2006-02-20 | 2007-08-29 | 三星电子株式会社 | 液晶显示面板的阵列基板 |
| US20070262352A1 (en) * | 2006-04-26 | 2007-11-15 | Epson Imaging Devices Corporation | Electro-optical device and electronic apparatus |
| US20090141203A1 (en) * | 2007-12-03 | 2009-06-04 | Samsung Electronics Co., Ltd. | Display devices including an oxide semiconductor thin film transistor |
| CN101750827A (zh) * | 2010-01-20 | 2010-06-23 | 友达光电股份有限公司 | 主动元件阵列基板 |
-
2011
- 2011-12-09 TW TW100145560A patent/TWI457676B/zh not_active IP Right Cessation
-
2012
- 2012-03-12 CN CN201210063485.XA patent/CN102569193B/zh not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5994157A (en) * | 1998-01-22 | 1999-11-30 | Ois Optical Imaging Systems, Inc. | Method of making a large area imager with UV Blocking layer, and corresponding imager |
| US20040041958A1 (en) * | 2002-09-03 | 2004-03-04 | Yong-Sup Hwang | Array substrate for LCD device having double-layered gate and data lines and manufacturing method thereof |
| KR20050070438A (ko) * | 2003-12-30 | 2005-07-07 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이 기판 및 그 제조 방법 |
| CN101025532A (zh) * | 2006-02-20 | 2007-08-29 | 三星电子株式会社 | 液晶显示面板的阵列基板 |
| US20070262352A1 (en) * | 2006-04-26 | 2007-11-15 | Epson Imaging Devices Corporation | Electro-optical device and electronic apparatus |
| US20090141203A1 (en) * | 2007-12-03 | 2009-06-04 | Samsung Electronics Co., Ltd. | Display devices including an oxide semiconductor thin film transistor |
| CN101750827A (zh) * | 2010-01-20 | 2010-06-23 | 友达光电股份有限公司 | 主动元件阵列基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102569193B (zh) | 2014-03-26 |
| TWI457676B (zh) | 2014-10-21 |
| TW201324009A (zh) | 2013-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102856389B (zh) | 薄膜晶体管及其制造方法 | |
| US20080061295A1 (en) | Tft-lcd array substrate and method for manufacturing the same | |
| CN102148257B (zh) | 薄膜晶体管及其制造方法 | |
| CN104218094B (zh) | 一种薄膜晶体管、显示基板及显示装置 | |
| CN104934441B (zh) | 一种goa单元及其制作方法、栅极驱动电路及显示器件 | |
| CN101021658B (zh) | 液晶显示面板的半导体结构及其制作方法 | |
| CN103293797B (zh) | 一种薄膜晶体管液晶显示装置及其制作方法 | |
| CN100529866C (zh) | 液晶显示器制造方法 | |
| US9048322B2 (en) | Display substrate and method of manufacturing the same | |
| CN101562154B (zh) | 薄膜晶体管的制造方法 | |
| CN101236976B (zh) | 有源元件阵列基板、光电装置及其制造方法 | |
| CN103489828A (zh) | 薄膜晶体管阵列基板的制造方法 | |
| CN105070726A (zh) | 薄膜晶体管以及像素结构 | |
| CN102520556A (zh) | 像素结构及其制造方法 | |
| CN101964309B (zh) | 薄膜晶体管的制造方法 | |
| CN101976650B (zh) | 薄膜晶体管及其制造方法 | |
| CN100461379C (zh) | 液晶显示器的像素结构及其制造方法 | |
| CN102768432A (zh) | 彩色滤光阵列基板及其制造方法 | |
| CN100483233C (zh) | 平面显示器的像素结构及其制造方法 | |
| CN102610564A (zh) | Tft阵列基板的制作方法 | |
| CN102244037A (zh) | 画素结构及其制作方法 | |
| CN102931139A (zh) | 阵列基板及其制造方法、显示装置 | |
| CN102569193B (zh) | 画素结构及其制造方法 | |
| CN103996657A (zh) | 一种薄膜晶体管基板及其制作方法和液晶显示器 | |
| CN101409262B (zh) | 像素结构的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20140326 Termination date: 20210312 |