JP5767073B2 - エッチング方法及び半導体装置の作製方法 - Google Patents

エッチング方法及び半導体装置の作製方法 Download PDF

Info

Publication number
JP5767073B2
JP5767073B2 JP2011223577A JP2011223577A JP5767073B2 JP 5767073 B2 JP5767073 B2 JP 5767073B2 JP 2011223577 A JP2011223577 A JP 2011223577A JP 2011223577 A JP2011223577 A JP 2011223577A JP 5767073 B2 JP5767073 B2 JP 5767073B2
Authority
JP
Japan
Prior art keywords
etching
gas
silicon film
film
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011223577A
Other languages
English (en)
Other versions
JP2012104812A5 (ja
JP2012104812A (ja
Inventor
慎也 笹川
慎也 笹川
寛士 藤木
寛士 藤木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2011223577A priority Critical patent/JP5767073B2/ja
Publication of JP2012104812A publication Critical patent/JP2012104812A/ja
Publication of JP2012104812A5 publication Critical patent/JP2012104812A5/ja
Application granted granted Critical
Publication of JP5767073B2 publication Critical patent/JP5767073B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は、エッチング方法及び当該エッチング方法を採用した薄膜素子の作製方法に関する。このような薄膜素子として、例えば薄膜トランジスタが挙げられる。なお、本明細書において、半導体層が設けられた薄膜素子を含む装置全般を半導体装置と呼ぶ。
近年、半導体装置は人間の生活に欠かせないものとなっている。このような半導体装置に含まれる薄膜トランジスタなどの薄膜素子は、基板上に薄膜を形成し、該薄膜をエッチングなどにより所望の形状に加工することで作製される。このような薄膜素子の作製方法は、例えば、液晶表示装置（例えば、液晶テレビ）にも適用されている。
従来の液晶テレビの薄膜トランジスタには、半導体膜として非晶質シリコン膜が用いられることが多い。これは、非晶質シリコン膜により形成した薄膜トランジスタが、比較的作りやすい構造とされているからである。
しかしながら、昨今の動画事情（例えば、３Ｄ映画鑑賞や３Ｄスポーツ観戦など）から、非晶質シリコン膜を用いた液晶テレビでは、動画の鮮明さを表現する事が困難になり、高速に応答するキャリア移動度の高い薄膜トランジスタの開発が進められている。そのため、微結晶シリコン膜の開発が進められている。微結晶シリコン膜を用いた薄膜トランジスタが開示されている先行技術文献として、例えば、特許文献１が挙げられる。
特許文献１には、電界効果移動度が高く、オン電流も大きくすることができる薄膜トランジスタが開示されている。
特許文献１に開示された薄膜トランジスタのように、微結晶シリコン膜上に非晶質シリコン膜が設けられ、微結晶シリコン膜と非晶質シリコン膜が同種の材料により形成されており、薄膜トランジスタのチャネル形成領域において該微結晶シリコン膜の一部が露出された構造を作製するに際しては、該露出された領域における微結晶シリコン膜の厚さが減少し、または、非晶質シリコン膜が十分にエッチングされない。同種の材料により形成された結晶性半導体膜と非晶質半導体膜のエッチングレートを大きく異ならせる（すなわち、エッチング選択比を大きくする）ことが困難だからである。特許文献１ではこの部分のエッチングとして、フッ素系ガスを原料としたドライエッチング及びフッ化水素酸などによるウエットエッチングが例示されているが、フッ素系ガスを原料としたドライエッチングであっても、微結晶シリコン膜と非晶質シリコン膜の間で十分なエッチング選択比をとることは難しい。従って、フッ素系ガスのみを用いたドライエッチングでは、各種半導体装置の特性を良好なものとすることは困難である。
一方で、ＨＢｒガスと、Ｆを含むガスと、酸素ガスの混合ガスを用いたエッチング方法が開示された先行技術文献として、例えば特許文献２が挙げられる。特許文献２には、タングステンシリサイド膜のエッチングにおいて、酸化シリコン膜に対するエッチング選択比が高いエッチング方法が開示されている。特許文献２によれば、タングステンシリサイド膜のエッチングは、ＳＦ６、ＨＢｒ及びＯ２の混合ガスを用いて反応性イオンエッチングにより行う。すなわち、特許文献２に開示された技術は、下地膜が酸化シリコン膜であり、エッチングされる膜がタングステンシリサイド膜である場合のエッチング方法であって、これらのエッチング選択比を高いものとするものである。
特開２００１−２１７４２４号公報 特開平５−２６７２４０号公報
本発明の一態様は、各種半導体装置の特性を良好なものとすることが可能なエッチング方法及び半導体装置の作製方法を提供することを課題とする。
本発明の一態様は、結晶性半導体膜上に非晶質半導体膜が設けられた積層半導体膜の一部に対して、ＣＦ４ガスを用いた第１のエッチング、及びＨＢｒガスと、ＣＦ４ガスと、酸素ガスを含む混合ガスを用いた第２のエッチングを行い、前記積層半導体膜に設けられた前記結晶性半導体膜の一部を露出させるエッチング方法である。
また、本発明の一態様は、前記エッチング方法を採用した半導体装置の作製方法である。
本発明の一態様は、結晶性半導体膜上に非晶質半導体膜が設けられた積層半導体膜の一部に対して、少なくとも第１のエッチングと第２のエッチングを行い、前記積層半導体膜に設けられた前記結晶性半導体膜の一部を露出させ、前記第１のエッチングは、ＣＦ４ガスを用いて行い、前記第２のエッチングは、ＨＢｒガスと、ＣＦ４ガスと、酸素ガスを含む混合ガスを用いて行うことを特徴とするエッチング方法である。
本発明の一態様は、結晶性半導体膜上に非晶質半導体膜が設けられた積層半導体膜の第１の領域上にエッチングマスクを形成し、少なくとも第１のエッチングと第２のエッチングにより、第２の領域の前記結晶性半導体膜を露出させ、前記第１のエッチングは、ＣＦ４ガスを用いて行い、前記第２のエッチングは、ＨＢｒガスと、ＣＦ４ガスと、酸素ガスを含む混合ガスを用いて行うことを特徴とするエッチング方法である。
前記構成における前記第２のエッチングは、０より大きく１００Ｗ以下のバイアス電力で行えばよい。このとき、エッチング装置の上部電極と下部電極のうち、小さい方の電極の面積は、３４０ｃｍ２以上にするとよい。
前記構成において、前記第２のエッチングにおける前記ＨＢｒガスと前記ＣＦ４ガスと前記酸素ガスの流量比は、２４：１：１であるとよい。
前記構成において、前記結晶性半導体膜としては、微結晶半導体膜を用いればよい。
前記構成において、前記微結晶半導体膜としては微結晶シリコンを用いればよく、前記非晶質半導体膜としては非晶質シリコンを用いればよい。
本発明の一態様である前記構成のエッチング方法は、半導体装置の作製方法に適用することができる。
なお、本明細書中において、半導体装置を説明する際にはトランジスタとして画素トランジスタを例示しているが、これに限定されず、本発明の一態様である半導体装置は、画素トランジスタ以外のトランジスタであってもよい。
本発明の一態様であるエッチング方法によれば、結晶性半導体膜に対する非晶質半導体膜のエッチング選択比を高くすることができる。
本発明の一態様である半導体装置の作製方法によれば、結晶性半導体膜上に非晶質半導体膜が設けられ、該非晶質半導体膜の一部がエッチングされることでエッチングされた部分の結晶性半導体膜が露出される場合であっても、電気的特性が良好な半導体装置を作製することができる。すなわち、サブスレッショルドスイング値（Ｓ値）が小さく、閾値電圧が小さく、オフ電流が小さい半導体装置を得ることができる。
本発明の一態様である半導体装置の作製方法を説明する図。 本発明の一態様である半導体装置の作製方法を説明する図。 本発明の一態様である半導体装置を説明する図。 本発明の一態様である半導体装置を説明する図。 本発明の一態様である半導体装置を説明する図。 本発明の一態様である半導体装置を説明する図。 実施例１における比較例サンプル（Ａ）と実施例サンプル（Ｂ）の特性を説明する図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。
（実施の形態１）
本実施の形態では、本発明の一態様である半導体装置の作製方法について、図１及び図２を参照して説明する。
まず、基板２００上に第１の導電層２０２を形成し、第１の導電層２０２を覆って第１の絶縁層２０４を形成する（図１（Ａ））。
基板２００は、絶縁性基板である。基板２００として、例えば、ガラス基板、石英基板、セラミック基板の他、本作製工程の処理温度に耐えうる程度の耐熱性を有するプラスチック基板などを用いることができる。基板２００がガラス基板である場合には、第１世代（例えば、３２０ｍｍ×４００ｍｍ）〜第１０世代（例えば、２９５０ｍｍ×３４００ｍｍ）のものを用いればよいが、これに限定されるものではない。なお、本発明の一態様であるエッチング方法を採用することで、基板面内におけるチャネル形成領域となる半導体層の厚さの減少を抑えることができるため、基板面内における半導体層の厚さのばらつきを抑えることができ、第８世代以降の大面積基板を用いる場合に、本発明の効果が、特に強く表れる。
第１の導電層２０２は、例えば、スパッタリング法を用いて導電膜（例えば金属膜、または一導電型の不純物元素が添加された半導体膜など）を形成し、該導電膜上にエッチングマスクを形成してエッチングを行うことで選択的に形成すればよい。または、インクジェット法などを用いてもよい。なお、第１の導電層２０２となる導電膜は、単層で形成してもよいし、複数の層を積層して形成してもよい。例えば、Ｔｉ層によりＡｌ層を挟持した３層の積層構造とすればよい。なお、第１の導電層２０２は、少なくとも走査線とゲート電極を構成する。
第１の絶縁層２０４は、例えば、プラズマＣＶＤ法を用いて絶縁性材料（例えば、窒化シリコン、窒化酸化シリコン、酸化窒化シリコンまたは酸化シリコンなど）膜を形成すればよい。なお、第１の絶縁層２０４は、単層で形成してもよいし、複数の層を積層して形成してもよい。ここでは、例えば、窒化シリコン層上に酸化窒化シリコン層が積層された２層の積層構造とする。なお、第１の絶縁層２０４は、少なくともゲート絶縁層を構成する。
なお、「窒化酸化シリコン」とは、その組成として、酸素よりも窒素の含有量が多いものであって、好ましくは、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、組成範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、シリコンが２５〜３５原子％、水素が１０〜３０原子％の範囲で含まれるものをいう。
なお、「酸化窒化シリコン」とは、その組成として、窒素よりも酸素の含有量が多いものであって、好ましくは、ＲＢＳ及びＨＦＳを用いて測定した場合に、組成範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、シリコンが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。
ただし、酸化窒化シリコンまたは窒化酸化シリコンを構成する原子の合計を１００原子％としたとき、窒素、酸素、シリコン及び水素の含有比率が上記の範囲内に含まれるものとする。
次に、第１の絶縁層２０４上に第１の半導体膜２０６と、第２の半導体膜２０８と、不純物半導体膜２１０と、を形成する（図１（Ｂ））。
第１の半導体膜２０６は、大部分が結晶性である半導体膜である。結晶性半導体としては、例えば、微結晶半導体が挙げられる。ここで、微結晶半導体とは、非晶質と結晶構造（単結晶、多結晶を含む。）の中間的な構造の半導体をいう。微結晶半導体は、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質な半導体であり、結晶粒径が２ｎｍ以上２００ｎｍ以下、好ましくは１０ｎｍ以上８０ｎｍ以下、より好ましくは２０ｎｍ以上５０ｎｍ以下の柱状または針状の結晶粒が基板表面に対して法線方向に成長している半導体である。このため、柱状または針状の結晶粒の界面には、粒界が形成されることもある。なお、ここでの結晶粒径は、基板表面に対して平行な面における結晶粒の最大直径である。また、結晶粒は、非晶質半導体領域と、単結晶とみなせる微小結晶である結晶子を有する。なお、結晶粒は双晶を有する場合もある。
微結晶半導体としては、微結晶シリコンを用いればよい。微結晶半導体の一である微結晶シリコンでは、そのラマンスペクトルのピークが単結晶シリコンを示す５２０ｃｍ−１よりも低波数側にシフトしている。すなわち、単結晶シリコンを示す５２０ｃｍ−１と非晶質シリコンを示す４８０ｃｍ−１の間に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手（ダングリングボンド）を終端するため水素またはハロゲンを少なくとも１原子％またはそれ以上含ませている。さらに、Ｈｅ、Ａｒ、Ｋｒ、またはＮｅなどの希ガス元素を含ませて格子歪みをさらに助長させることで、安定性が増し良好な微結晶半導体が得られる。
なお、結晶性半導体膜に含まれる酸素及び窒素の濃度（二次イオン質量分析法による測定値）を低くし、好ましくは１×１０１８ｃｍ−３未満とすると、結晶性を高めることができる。
なお、結晶性半導体膜は、２段階の成膜処理により形成することが好ましく、２段階の成膜処理において、例えば、第１段階では５００Ｐａ程度の圧力下で厚さ５ｎｍ程度の微結晶シリコン膜を形成し、第２段階では５０００Ｐａ程度の圧力下で所望の厚さの微結晶シリコン膜を形成するとよい。第２段階では第１段階よりもシランの流量比を小さくし、高希釈な条件とするとよい。
第２の半導体膜２０８は、バッファ層として機能し、大部分が非晶質である半導体膜である。好ましくは、非晶質半導体と微小半導体結晶粒を有し、従来の非晶質半導体と比較して、一定光電流法（ＣＰＭ：Ｃｏｎｓｔａｎｔ Ｐｈｏｔｏｃｕｒｒｅｎｔ Ｍｅｔｈｏｄ）やフォトルミネッセンス分光測定で測定されるＵｒｂａｃｈ端のエネルギーが小さく、欠陥吸収スペクトル量が少ない半導体膜である。このような半導体膜は、従来の非晶質半導体膜と比較して欠陥が少なく、価電子帯のバンド端（移動度端）における準位のテイル（裾）の傾きが急峻である秩序性の高い半導体膜である。
第２の半導体膜２０８には、ハロゲン、窒素を含んでいてもよい。窒素が含まれる場合には、ＮＨ基またはＮＨ２基として含んでいてもよい。
なお、ここで、第１の半導体膜２０６と第２の半導体膜２０８の界面領域は、微結晶半導体領域、及び当該微結晶半導体領域の間に充填される非晶質半導体領域を有する。具体的には、第１の半導体膜２０６から錐形状に伸びた微結晶半導体領域と、第２の半導体膜２０８と同様の「非晶質半導体を含む膜」と、で構成される。
第２の半導体膜２０８によりバッファ層が設けられるため、トランジスタのオフ電流を小さくすることができる。また、上記の界面領域において、錐形状に伸びた微結晶半導体領域を有するため、縦方向（厚さ方向）の抵抗、すなわち、第２の半導体膜２０８と、不純物半導体膜２１０により構成されるソース領域またはドレイン領域と、の間の抵抗を低くすることができ、トランジスタのオン電流を高めることができる。すなわち、従来の非晶質半導体を適用した場合と比較すると、オフ電流を十分に低減させつつ、オン電流の低下をも抑制することができ、トランジスタのスイッチング特性を高くすることができる。
なお、完成したトランジスタにおいて、第１の半導体膜２０６により形成される第１の半導体層が薄くなるとオン電流が低下し、第１の半導体膜２０６により形成される第１の半導体層が厚くなると、第１の半導体膜２０６により形成される第１の半導体層と後に形成される第２の導電層の接触面積が広くなり、オフ電流が増大する。従って、オンオフ比を高くするためには、第１の半導体膜２０６を厚くし、更には後述するように、第１の半導体膜２０６により形成される第１の半導体層を含む薄膜積層体２１２の側壁に絶縁化処理を行うことが好ましい。
上記の微結晶半導体領域は、第１の半導体膜２０６から第２の半導体膜２０８に向かって先端が細くなる錐形状の結晶粒により大部分が構成されているとよい。または、第１の半導体膜２０６から第２の半導体膜２０８に向かって幅が広がる結晶粒により大部分が構成されていてもよい。
上記の界面領域において、微結晶半導体領域が第１の半導体膜２０６から第２の半導体膜２０８に向かって先端が細くなる錐形状に伸びた結晶粒である場合には、第１の半導体膜２０６側のほうが、第２の半導体膜２０８側と比較して、微結晶半導体領域の占める割合が高い。微結晶半導体領域は、第１の半導体膜２０６の表面から厚さ方向に成長するが、原料ガスにおいて堆積性ガス（例えば、シラン）に対する水素の流量が小さく（すなわち、希釈率が低く）、または窒素を含む原料ガスの濃度が高いと、微結晶半導体領域における結晶成長が抑制され、結晶粒が錐形状になり、堆積されて形成される半導体は、大部分が非晶質半導体となる。
なお、上記の界面領域は、窒素、特にＮＨ基若しくはＮＨ２基を含有することが好ましい。これは、微結晶半導体領域に含まれる結晶の界面、微結晶半導体領域と非晶質半導体領域の界面において、窒素、特にＮＨ基若しくはＮＨ２基がシリコン原子のダングリングボンドと結合すると、欠陥を低減させ、キャリアが流れやすくなるためである。このため、窒素、好ましくはＮＨ基若しくはＮＨ２基を１×１０２０ｃｍ−３乃至１×１０２１ｃｍ−３の濃度で含有させると、シリコン原子のダングリングボンドを窒素、好ましくはＮＨ基若しくはＮＨ２基で架橋しやすくなり、キャリアがより流れやすくなる。この結果、結晶粒界や欠陥におけるキャリアの移動を促進する結合ができ、上記の界面領域のキャリア移動度が向上する。そのため、トランジスタの電界効果移動度が向上する。
なお、上記の界面領域の酸素濃度を低減させることにより、微結晶半導体領域と非晶質半導体領域の界面または結晶粒間の界面における欠陥密度を低減させ、キャリアの移動を阻害する結合を低減させることができる。
不純物半導体膜２１０は、一導電型を付与する不純物元素を添加した半導体により形成する。トランジスタがｎ型である場合には、一導電型を付与する不純物元素を添加した半導体として、例えば、ＰまたはＡｓを添加したシリコンが挙げられる。または、トランジスタがｐ型である場合には、一導電型を付与する不純物元素として、例えば、Ｂを添加することも可能であるが、トランジスタはｎ型とすることが好ましい。そのため、ここでは、一例として、Ｐを添加したシリコンを用いる。なお、不純物半導体膜２１０は、非晶質半導体により形成してもよいし、微結晶半導体などの結晶性半導体により形成してもよい。
不純物半導体膜２１０を非晶質半導体により形成する場合には、堆積性ガスの流量に対する希釈ガスの流量を１倍以上１０倍以下、好ましくは１倍以上５倍以下とすればよい。不純物半導体膜２１０を結晶性半導体により形成する場合には、堆積性ガスの流量に対する希釈ガスの流量を１０倍以上２０００倍以下、好ましくは５０倍以上２００倍以下とすればよい。
なお、第１の絶縁層２０４から不純物半導体膜２１０までは同一チャンバー内で連続して形成することが好ましい。第１の絶縁層２０４から不純物半導体膜２１０までの各々の層間の界面に不純物が含まれてしまうことを防止するためである。
次に、不純物半導体膜２１０上にエッチングマスク２１１を形成し、エッチングマスク２１１を用いて第１の半導体膜２０６と、第２の半導体膜２０８と、不純物半導体膜２１０と、をエッチングする。その後、エッチングマスク２１１を除去することで、薄膜積層体２１２を得ることができる（図１（Ｃ））。エッチングマスク２１１は、レジスト材料により形成すればよい。
なお、ここで、上述したように、薄膜積層体２１２の側壁に対して絶縁化処理を行うことが好ましい。なぜなら、完成したトランジスタの第１の半導体層と第２の導電層が接するとオフ電流が増大してしまうことが多いからである。ここで絶縁化処理としては、薄膜積層体２１２の側壁を酸素プラズマ若しくは窒素プラズマに曝す処理、または薄膜積層体２１２の側壁が露出された状態で絶縁膜を形成し、該絶縁膜を異方性の高いエッチング方法により基板２００の表面に垂直な方向のエッチングを行うことで、薄膜積層体２１２の側壁に接してサイドウォール絶縁層を形成する処理が挙げられる。
次に、第１の絶縁層２０４及び薄膜積層体２１２上に導電膜２１４を形成する。導電膜２１４上にはエッチングマスク２１５を形成する（図１（Ｄ））。
導電膜２１４は、第１の導電層２０２と同様に、導電性材料（例えば金属、または一導電型の不純物元素が添加された半導体など）により形成すればよい。なお、導電膜２１４は、単層で形成してもよいし、複数の層を積層して形成してもよい。例えば、Ｔｉ層によりＡｌ層を挟持した３層の積層構造として形成する。
次に、エッチングマスク２１５を用いて導電膜２１４をエッチングすることで、第２の導電層２２２を形成する（図２（Ａ））。その後、エッチングマスク２１５を除去する。なお、第２の導電層２２２は、少なくとも信号線、ソース電極及びドレイン電極を構成する。
次に、第２の導電層２２２をエッチングマスクとして用いて薄膜積層体２１２のエッチングを行う。ここで、エッチングは、第１のエッチングと第２のエッチングにより行う。第１のエッチングは、ＣＦ４ガスを用いて行い、第２のエッチングは、ＨＢｒガスと、ＣＦ４ガスと、酸素ガスを含む混合ガスを用いて行う。第１のエッチングをＣＦ４ガスにより行うことで、第２の半導体膜２０８の表面に自然酸化膜が形成されていても、該自然酸化膜を除去し、且つ第２の半導体膜２０８をエッチングすることができる。そして、第２のエッチングをＨＢｒガスと、ＣＦ４ガスと、酸素ガスを含む混合ガスにより行うことで、第１の半導体膜２０６が結晶性半導体膜であり、第２の半導体膜２０８が非晶質半導体膜である場合には、第１の半導体膜２０６により形成された層と第２の半導体膜２０８により形成された層のエッチング選択比を大きくとることができる。第２の導電層２２２と重畳していない部分の第２の半導体膜２０８を除去し、第２の導電層２２２と重畳していない部分の第１の半導体膜２０６により形成される層を露出させる場合であっても、第２の導電層２２２と重畳していない部分の第１の半導体層２１６の膜減りを抑えることができる（図２（Ｂ））。
すなわち、本発明の一態様である前記エッチング方法は、結晶性半導体膜上に非晶質半導体膜が設けられた積層半導体膜（薄膜積層体２１２）の一部に対して、少なくとも第１のエッチングと第２のエッチングを行い、前記積層半導体膜に設けられた前記結晶性半導体膜の一部を露出させ、前記第１のエッチングは、ＣＦ４ガスを用いて行い、前記第２のエッチングは、ＨＢｒガスと、ＣＦ４ガスと、酸素ガスを含む混合ガスを用いて行うことを特徴の一とする。
または、本発明の一態様である前記エッチング方法の一は、結晶性半導体膜上に非晶質半導体膜が設けられた積層半導体膜の第１の領域上にエッチングマスクを形成し、少なくとも第１のエッチングと第２のエッチングにより、第２の領域の前記結晶性半導体膜を露出させ、前記第１のエッチングは、ＣＦ４ガスを用いて行い、前記第２のエッチングは、ＨＢｒガスと、ＣＦ４ガスと、酸素ガスを含む混合ガスを用いて行うことを特徴の一とする。
なお、前記第２のエッチングは、０より大きく１００Ｗ以下のバイアス電力で行えばよい。このとき、エッチング装置の上部電極と下部電極のうち、小さい方の電極の面積は、３４０ｃｍ２以上にするとよい。
なお、前記第２のエッチングにおけるＨＢｒガスとＣＦ４ガスと酸素ガスの流量比は、２４：１：１であるとよい。
なお、前記第２のエッチングは、エッチングマスク２１５を用いて行ってもよい。
そして、上記説明したように露出させた第１の半導体層２１６は、Ｈ２Ｏプラズマに曝すとよい。または、Ｈ２Ｏプラズマに代えて、水素と酸素の混合ガスにより生じさせたプラズマを用いるとよい。
以上説明したように、トランジスタを作製することができる。このようなトランジスタは、表示装置の画素に用いる画素トランジスタに適用することができる。以下に、画素トランジスタの作製方法について説明する。
その後、これらを覆って第２の絶縁層２２４を形成する。なお、第２の絶縁層２２４は、少なくとも第１の半導体層２１６の露出された部分を覆って形成する。その後、第２の絶縁層２２４に開口部２２５を形成する（図２（Ｃ））。
開口部２２５は、第２の絶縁層２２４上にエッチングマスクを形成してエッチングを行うことにより形成する。
次に、開口部２２５を介して第２の導電層２２２により形成されるソース電極及びドレイン電極の一方に電気的に接続されるように第３の導電層２２６を選択的に形成する。
第３の導電層２２６は、画素トランジスタに接続される画素電極を構成することから、透光性を有する材料により形成するとよい。第３の導電層２２６は、第２の絶縁層２２４上に導電膜を形成し、この導電膜上にエッチングマスクを形成してエッチングを行うことにより形成する。
第３の導電層２２６は、透光性を有する導電性高分子（導電性ポリマーともいう。）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形成した第３の導電層２２６は、シート抵抗が１００００Ω／□以下であり、且つ波長５５０ｎｍにおける透光率が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ以下であることが好ましい。
なお、導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、またはアニリン、ピロール及びチオフェンの２種以上の共重合体またはその誘導体などが挙げられる。
第３の導電層２２６は、例えば、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物などを用いて形成することができる。
なお、図示していないが、第２の絶縁層２２４と第３の導電層２２６との間に、スピンコーティング法などにより形成した有機樹脂により形成される絶縁層を有していてもよい。
なお、上記説明した本実施の形態の薄膜トランジスタは好ましい一形態であり、これに限定されるものではない。例えば、第１の半導体膜２０６は微結晶半導体膜でなくてもよいし、第２の半導体膜２０８には微小半導体結晶粒が含まれていなくてもよい。
以上説明したように、第１の半導体層２１６の膜減りを抑えて図２（Ｄ）に示す薄膜トランジスタを作製することができる。そのため、電気的特性が良好な（例えば、オフ電流が小さい）薄膜トランジスタを作製することができる。
（実施の形態２）
実施の形態１で説明した薄膜トランジスタには、チャネル形成領域と重畳して第３の導電層２２６が設けられており、これがバックゲート電極として機能する。本実施の形態では、薄膜トランジスタへのバックゲート電極の配し方について説明する。
図３（Ａ）乃至（Ｄ）は、バックゲート電極が設けられた薄膜トランジスタの上面図を示す。なお、断面構造は、実施の形態１で説明したものと同様である。
まず、図３（Ａ）に示すように、バックゲート３０８Ａは、ゲート３００Ａと電気的に接続させることなく、独立に引き回して形成することができる。図３（Ａ）に示すようにバックゲート３０８Ａを配することで、バックゲート３０８Ａに供給する電位と、ゲート３００Ａに供給する電位を制御し、各々の電位を独立したものとすることができる。このため、薄膜トランジスタのしきい値電圧を制御することができる。また、キャリアが流れる領域が、第１の半導体層により構成されるチャネル形成領域のゲート側及びバックゲート側の双方に形成されるため薄膜トランジスタのオン電流を大きくすることができる。
なお、図３（Ａ）に示すゲート３００Ａは、ゲート電極とゲート配線であり、実施の形態１における第１の導電層２０２により構成されるものである。
なお、図３（Ａ）に示す配線３０２Ａは、ソース電極とソース配線であり、実施の形態１における第２の導電層２２２により構成されるものである。
なお、図３（Ａ）に示す電極３０４Ａは、ドレイン電極であり、実施の形態１における第２の導電層２２２により構成されるものである。
なお、図３（Ａ）に示す画素電極３０６Ａは、画素電極であり、実施の形態１における第３の導電層２２６により構成されるものである。
なお、図３（Ａ）に示すバックゲート３０８Ａは、バックゲート電極とバックゲート配線であり、実施の形態１における第３の導電層２２６により構成されるものである。
なお、図３（Ａ）に示す開口部３１０Ａは、実施の形態１における開口部２２５に相当する。
または、図３（Ｂ）に示すように、バックゲートは、ゲートと電気的に接続させてもよい。図３（Ｂ）では、ゲート３００Ｂとバックゲート３０８Ｂが、開口部３１２で電気的に接続されている。このため、ゲートの電位とバックゲートの電位は、ほぼ等しいものとなる。従って、図３（Ａ）と同様に、キャリアが流れる領域が、第１の半導体層により構成されるチャネル形成領域のゲート側及びバックゲート側の双方に形成されるため薄膜トランジスタのオン電流を大きくすることができる。
なお、図３（Ｂ）に示すゲート３００Ｂは、ゲート電極とゲート配線であり、実施の形態１における第１の導電層２０２により構成されるものである。
なお、図３（Ｂ）に示す配線３０２Ｂは、ソース電極とソース配線であり、実施の形態１における第２の導電層２２２により構成されるものである。
なお、図３（Ｂ）に示す電極３０４Ｂは、ドレイン電極であり、実施の形態１における第２の導電層２２２により構成されるものである。
なお、図３（Ｂ）に示す画素電極３０６Ｂは、画素電極であり、実施の形態１における第３の導電層２２６により構成されるものである。
なお、図３（Ｂ）に示すバックゲート３０８Ｂは、バックゲート電極であり、実施の形態１における第３の導電層２２６により構成されるものである。
なお、図３（Ｂ）に示す開口部３１０Ｂは、実施の形態１における開口部２２５に相当する。
なお、図３（Ｂ）に示す開口部３１２は、実施の形態１における開口部２２５と同一の工程により設けられたものである。開口部３１２において、ゲート３００Ｂとバックゲート３０８Ｂが接続されている。
または、図３（Ｃ）に示すように、バックゲートは、ゲート電極と電気的に接続させず、且つ独立に引き回すことなく、フローティングにしてもよい。
なお、図３（Ｃ）に示すゲート３００Ｃは、ゲート電極とゲート配線であり、実施の形態１における第１の導電層２０２により構成されるものである。
なお、図３（Ｃ）に示す配線３０２Ｃは、ソース電極とソース配線であり、実施の形態１における第２の導電層２２２により構成されるものである。
なお、図３（Ｃ）に示す電極３０４Ｃは、ドレイン電極であり、実施の形態１における第２の導電層２２２により構成されるものである。
なお、図３（Ｃ）に示す画素電極３０６Ｃは、画素電極であり、実施の形態１における第３の導電層２２６により構成されるものである。
なお、図３（Ｃ）に示すバックゲート３０８Ｃは、バックゲート電極であり、実施の形態１における第３の導電層２２６により構成されるものである。
なお、図３（Ｃ）に示す開口部３１０Ｃは、実施の形態１における開口部２２５に相当する。
または、図３（Ｄ）に示すように、バックゲートは、ソース電極及びドレイン電極と重畳して設けられていてもよい。ここでは、図３（Ａ）に示す構造の薄膜トランジスタについて示したが、図３（Ｂ）及び図３（Ｃ）に示すバックゲートも同様に第２の導電層２２２により構成されるソース電極及びドレイン電極と重畳していてもよい。
なお、図３（Ｄ）に示すゲート３００Ｄは、ゲート電極とゲート配線であり、実施の形態１における第１の導電層２０２により構成されるものである。
なお、図３（Ｄ）に示す配線３０２Ｄは、ソース電極とソース配線であり、実施の形態１における第２の導電層２２２により構成されるものである。
なお、図３（Ｄ）に示す電極３０４Ｄは、ドレイン電極であり、実施の形態１における第２の導電層２２２により構成されるものである。
なお、図３（Ｄ）に示す画素電極３０６Ｄは、画素電極であり、実施の形態１における第３の導電層２２６により構成されるものである。
なお、図３（Ｄ）に示すバックゲート３０８Ｄは、バックゲート電極とバックゲート配線であり、実施の形態１における第３の導電層２２６により構成されるものである。
なお、図３（Ｄ）に示す開口部３１０Ｄは、実施の形態１における開口部２２５に相当する。
（実施の形態３）
上記実施の形態にて作製した薄膜トランジスタを適用した半導体装置としては、電子ペーパーが挙げられる。電子ペーパーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である。例えば、電子ペーパーを用いて、電子書籍（電子ブック）、ポスター、デジタルサイネージ、ＰＩＤ（Ｐｕｂｌｉｃ Ｉｎｆｏｒｍａｔｉｏｎ Ｄｉｓｐｌａｙ）、電車などの乗り物の車内広告、クレジットカード等の各種カードにおける表示等に適用することができる。電子機器の一例を図４に示す。
図４は、電子書籍の一例を示している。例えば、電子書籍４００は、筐体４０１および筐体４０３の２つの筐体で構成されている。筐体４０１および筐体４０３は、軸部４１１により一体とされており、該軸部４１１を軸として開閉動作を行うことができる。このような構成により、紙の書籍と同様に取り扱うことが可能となる。
筐体４０１には表示部４０５及び光電変換装置４０６が組み込まれ、筐体４０３には表示部４０７及び光電変換装置４０８が組み込まれている。表示部４０５及び表示部４０７は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図４では表示部４０５）に文章を表示し、左側の表示部（図４では表示部４０７）に画像を表示することができる。
また、図４では、筐体４０１に操作部などを備えた例を示している。例えば、筐体４０１において、電源４２１、操作キー４２３、スピーカ４２５などを備えている。操作キー４２３により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍４００は、電子辞書としての機能を持たせた構成としてもよい。
また、電子書籍４００は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
（実施の形態４）
上記実施の形態にて作製した薄膜トランジスタを適用した半導体装置としては、電子ペーパー以外にもさまざまな電子機器（遊技機も含む）が挙げられる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。
図５（Ａ）は、テレビジョン装置の一例を示している。テレビジョン装置５００は、筐体５０１に表示部５０３が組み込まれている。表示部５０３により、映像を表示することが可能である。また、ここでは、スタンド５０５により筐体５０１を支持した構成を示している。
テレビジョン装置５００の操作は、筐体５０１が備える操作スイッチや、別体のリモコン操作機５１０により行うことができる。リモコン操作機５１０が備える操作キー５０９により、チャンネルや音量の操作を行うことができ、表示部５０３に表示される映像を操作することができる。また、リモコン操作機５１０に、当該リモコン操作機５１０から出力する情報を表示する表示部５０７を設ける構成としてもよい。
なお、テレビジョン装置５００は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
図５（Ｂ）は、デジタルフォトフレームの一例を示している。例えば、デジタルフォトフレーム５２０は、筐体５２１に表示部５２３が組み込まれている。表示部５２３は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画像データを表示させることで、通常の写真立てと同様に機能させることができる。
なお、デジタルフォトフレーム５２０は、操作部、外部接続用端子（ＵＳＢ端子、ＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像データを取り込み、取り込んだ画像データを表示部５２３に表示させることができる。
また、デジタルフォトフレーム５２０は、無線で情報を送受信できる構成としてもよい。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
図６は携帯型のコンピュータの一例を示す斜視図である。
図６の携帯型のコンピュータは、上部筐体５４１と下部筐体５４２とを接続するヒンジユニットを閉状態として表示部５４３を有する上部筐体５４１と、キーボード５４４を有する下部筐体５４２とを重ねた状態とすることができ、持ち運ぶことが便利であるとともに、使用者がキーボード入力する場合には、ヒンジユニットを開状態として、表示部５４３を見て入力操作を行うことができる。
また、下部筐体５４２はキーボード５４４の他に入力操作を行うポインティングデバイス５４６を有する。また、表示部５４３をタッチ入力パネルとすれば、表示部の一部に触れることで入力操作を行うこともできる。また、下部筐体５４２はＣＰＵやハードディスク等の演算機能部を有している。また、下部筐体５４２は他の機器、例えばＵＳＢの通信規格に準拠した通信ケーブルが差し込まれる外部接続ポート５４５を有している。
上部筐体５４１には更に上部筐体５４１内部にスライドさせて収納可能な表示部５４７を有しており、広い表示画面を実現することができる。また、収納可能な表示部５４７の画面の向きを使用者は調節できる。また、収納可能な表示部５４７をタッチ入力パネルとすれば、収納可能な表示部の一部に触れることで入力操作を行うこともできる。
表示部５４３または収納可能な表示部５４７には、液晶表示パネル、有機発光素子または無機発光素子などの発光表示パネルを用いる。
また、図６の携帯型のコンピュータは、受信機などを備えた構成として、テレビ放送を受信して映像を表示部に表示することができる。また、上部筐体５４１と下部筐体５４２とを接続するヒンジユニットを閉状態としたまま、表示部５４７をスライドさせて画面全面を露出させ、画面角度を調節して使用者がテレビ放送を見ることもできる。この場合には、ヒンジユニットを閉状態として表示部５４３を表示させず、さらにテレビ放送を表示するだけの回路の起動のみを行うため、最小限の消費電力とすることができ、バッテリー容量の限られている携帯型のコンピュータにおいて有用である。
本実施例では、本発明の一態様である半導体装置の作製方法を適用した薄膜トランジスタを実際に作製し、該薄膜トランジスタの特性を調査して比較した。ここでは、実施例サンプルと、比較例サンプルを作製した。なお、本実施例で作製した薄膜トランジスタは、図２（Ｃ）に示すものである。
まず、基板２００上に厚さ２００ｎｍのＳｉＯＮからなる下地膜をプラズマＣＶＤ法により形成する。次に、該下地膜上にスパッタリング法により第１の導電層２０２となる導電膜を形成し、該導電膜を加工して第１の導電層２０２を形成した。第１の導電層２０２は、厚さ５０ｎｍのＴｉ、厚さ１００ｎｍのＡｌ、厚さ５０ｎｍのＴｉが積層された構造である。
次に、第１の導電層２０２を覆って厚さ３００ｎｍの窒化シリコンからなる第１の絶縁層２０４をプラズマＣＶＤ法により形成した。具体的には、基板が搬入された反応室内にモノシランガスを１５ｓｃｃｍ、アンモニアガスを５００ｓｃｃｍ、窒素ガスを１８０ｓｃｃｍ、水素ガスを２００ｓｃｃｍで導入して反応室内の圧力を１００Ｐａとし、反応室内に設けられた上部電極と下部電極の間隔を３０ｍｍとし、上部電極には周波数１３．５６ＭＨｚ、２００Ｗの高周波電力を供給した。なお、上部電極の温度は２５０℃とし、下部電極の温度は２９０℃とした。
次に、第１の絶縁層２０４の表面に対してプラズマ処理を行った。具体的には、基板が搬入された反応室内に一酸化二窒素（Ｎ２Ｏ）ガスを４００ｓｃｃｍで導入して反応室内の圧力を６０Ｐａとし、反応室内に設けられた上部電極と下部電極の間隔を３０ｍｍとし、上部電極には周波数１３．５６ＭＨｚ、３００Ｗの高周波電力を供給した。なお、上部電極の温度は２５０℃とし、下部電極の温度は２９０℃とした。
次に、プラズマ処理後の第１の絶縁層２０４上に第１の半導体膜２０６を形成した。なお、本実施例では、第１の半導体膜２０６は、２段階の成膜処理により形成した。２段階の成膜処理において、第１段階では厚さ５ｎｍの微結晶シリコン膜を形成し、第２段階では厚さ６５ｎｍの微結晶シリコン膜を形成した。具体的には、第１段階では、基板が搬入された反応室内にモノシランガスを４ｓｃｃｍ、アルゴンガスを７５０ｓｃｃｍ、水素ガスを７５０ｓｃｃｍで導入して反応室内の圧力を５３２Ｐａとし、反応室内に設けられた上部電極と下部電極の間隔を１５ｍｍとし、上部電極には周波数１３．５６ＭＨｚ、１５０Ｗの高周波電力を供給した。なお、上部電極の温度は２５０℃とし、下部電極の温度は２９０℃とした。第２段階では、基板が搬入された反応室内にモノシランガスを１．８ｓｃｃｍ、アルゴンガスを７５０ｓｃｃｍ、水素ガスを７５０ｓｃｃｍで導入して反応室内の圧力を５０００Ｐａとし、反応室内に設けられた上部電極と下部電極の間隔を７ｍｍとし、上部電極には周波数１３．５６ＭＨｚ、１２５Ｗの高周波電力を供給した。なお、上部電極の温度は２５０℃とし、下部電極の温度は２９０℃とした。
次に、第１の半導体膜２０６上に厚さ９０ｎｍの第２の半導体膜２０８を形成した。具体的には、基板が搬入された反応室内にモノシランガスを２０ｓｃｃｍ、水素希釈アンモニアガスを５０ｓｃｃｍ、アルゴンガスを７５０ｓｃｃｍ、水素ガスを７００ｓｃｃｍで導入して反応室内の圧力を３５０Ｐａとし、反応室内に設けられた上部電極と下部電極の間隔を２５ｍｍとし、上部電極には周波数１３．５６ＭＨｚ、６０Ｗの高周波電力を供給した。なお、上部電極の温度は２５０℃とし、下部電極の温度は２９０℃とした。
なお、ここで、水素希釈アンモニアガスとは、アンモニアガスを水素により１０００ｐｐｍまで希釈したガスをいう。
次に、第２の半導体膜２０８上に厚さ５０ｎｍの不純物半導体膜２１０を形成した。具体的には、基板が搬入された反応室内にモノシランガスを８０ｓｃｃｍ、水素希釈ホスフィンガスを１５０ｓｃｃｍ、水素ガスを７５０ｓｃｃｍで導入して反応室内の圧力を３５０Ｐａとし、反応室内に設けられた上部電極と下部電極の間隔を１５ｍｍとし、上部電極には周波数１３．５６ＭＨｚ、３０Ｗの高周波電力を供給した。なお、上部電極の温度は２５０℃とし、下部電極の温度は２９０℃とした。
なお、ここで、水素希釈ホスフィンガスとは、ホスフィンガスを水素により０．５％まで希釈したガスをいう。
次に、不純物半導体膜２１０上にレジスト材料によりエッチングマスク２１１を形成した。そして、エッチングマスク２１１を用いて、第１の半導体膜２０６、第２の半導体膜２０８及び不純物半導体膜２１０をエッチングして、薄膜積層体２１２を形成した。ここで、該エッチングは反応性イオンエッチングにより行い、具体的には、基板が搬入された反応室内に三塩化ホウ素（ＢＣｌ３）ガスを３６ｓｃｃｍ、四フッ化メタン（ＣＦ４）ガスを３６ｓｃｃｍ、酸素ガスを８ｓｃｃｍで導入して反応室内の圧力を２．０Ｐａとし、上部電極には周波数１３．５６ＭＨｚ、４５０Ｗの高周波電力を供給し、上部電極と下部電極の間のバイアス電力を１００Ｗとした。なお、上部電極の温度は１００℃とし、下部電極の温度は７０℃とした。
次に、薄膜積層体２１２に対して酸素プラズマ処理を行った。具体的には、基板が搬入された反応室内に酸素ガスを１００ｓｃｃｍで導入して反応室内の圧力を０．６７Ｐａとし、反応室内に設けられた上部電極と下部電極の間隔を２００ｍｍとし、上部電極には２０００Ｗの高周波電力を供給し、バイアス電力を３５０Ｗとした。なお、下部電極の温度は−１０℃とした。
その後、エッチングマスク２１１を除去した。
次に、薄膜積層体２１２を覆って厚さ３００ｎｍの導電膜２１４をスパッタリング法により形成した。導電膜２１４上には、エッチングマスク２１５を形成した。導電膜２１４は、厚さ５０ｎｍのＴｉ、厚さ２００ｎｍのＡｌ、厚さ５０ｎｍのＴｉが積層された構造である。
そして、エッチングマスク２１５を用いて導電膜２１４をエッチングして、第２の導電層２２２を形成しつつ、薄膜積層体２１２の上部もエッチングした。このエッチングでは不純物半導体膜２１０をエッチングして不純物半導体層２２０を形成し、第２の半導体膜２０８の上部のみをエッチングした。具体的には、基板が搬入された反応室内に三塩化ホウ素（ＢＣｌ３）ガスを６０ｓｃｃｍ、塩素ガスを２０ｓｃｃｍで導入して反応室内の圧力を１．９Ｐａとし、上部電極には周波数１３．５６ＭＨｚ、４５０Ｗの高周波電力を供給し、上部電極と下部電極の間のバイアス電力を１００Ｗとした。なお、上部電極の温度は１００℃とし、下部電極の温度は７０℃とした。その後、エッチングマスク２１５を除去した。
次に、上部のみエッチングされた第２の半導体膜２０８を更にエッチングし、第１の半導体膜２０６の一部をエッチングし、第１の半導体層２１６及び第２の半導体層２１８を形成した。ここで、実施例サンプルでは、ＣＦ４ガスを用いて第１のエッチングを行った後に、ＣＦ４ガス、ＨＢｒガス及び酸素ガスの混合ガスを用いて第２のエッチングを行った。比較例サンプルでは、ＣＦ４ガスを用いてエッチングを行った。なお、実施例サンプルのエッチングの詳細な条件を下記の表１に示す。なお、このとき、エッチング装置の上部電極と下部電極のうち、小さい方の電極（上部電極）は、面積３４０ｃｍ２のものを用いた。なお、上部電極の温度は１００℃とし、下部電極の温度は７０℃とした。
Figure 0005767073
なお、比較例サンプルでは、基板が搬入された反応室内にＣＦ４ガスを１００ｓｃｃｍで導入して反応室内の圧力を０．６７Ｐａとし、反応室内に設けられた上部電極と下部電極の間隔を２００ｍｍとし、上部電極には１０００Ｗの高周波電力を供給し、バイアス電力を５０Ｗとした。なお、下部電極の温度は４０℃とした。
なお、実施例サンプル及び比較例サンプルのいずれも前記エッチング工程の後に純水により洗浄を行った。
次に、第１の半導体層２１６の露出された部分をＨ２Ｏプラズマに曝した。具体的には、基板が搬入された反応室内に水蒸気（Ｈ２Ｏ）ガスを３００ｓｃｃｍで導入して反応室内の圧力を６６．５Ｐａとし、周波数１３．５６ＭＨｚ、１８００Ｗの高周波電力を供給した。なお、下部電極の温度は２５０℃とした。
次に、第１の半導体層２１６、第２の半導体層２１８、不純物半導体層２２０、第２の導電層２２２を覆って厚さ３００ｎｍの窒化シリコンからなる第２の絶縁層２２４となる第２の絶縁膜をプラズマＣＶＤ法により形成した。
以上のように形成した実施例サンプル及び比較例サンプルのＩｄ−Ｖｇカーブを取得した。図７（Ａ）は、比較例サンプルについて取得したＩｄ−Ｖｇカーブを示し、図７（Ｂ）は、実施例サンプルについて取得したＩｄ−Ｖｇカーブを示す。なお、図７（Ａ）及び図７（Ｂ）に示すＩｄ−Ｖｇカーブは、基板中央付近に設けられた薄膜トランジスタから取得した値を示すものである。
ここで、Ｉｄは、ソース電極とドレイン電極の間を流れる電流を示し、Ｖｇは、ソース電極の電位を基準としたゲート電極の電位との電位差を示す。
上記の実施例サンプルと比較例サンプルについて、基板内に同時に設けられた複数のサンプルから取得した値を比較すると、実施例サンプルのほうが、Ｓ値を小さくすることができることがわかる。
上記の実施例サンプルと比較例サンプルについて、基板内に同時に設けられた複数のサンプルから取得した値を比較すると、実施例サンプルのほうが、閾値電圧をプラス側にシフトさせることができることがわかる。
上記の実施例サンプルと比較例サンプルについて、基板内に同時に設けられた複数のサンプルから取得した値を比較すると、実施例サンプルのほうが、オフ電流を低く抑えることができることがわかる。
上記した電気的特性の比較結果を下記の表２に示す。
Figure 0005767073
以上説明したように、本発明の一態様である半導体装置の作製方法を適用することで、少なくとも、Ｓ値を小さくし、且つ閾値電圧をプラス側にシフトさせ、オフ電流を小さくすることができる。
更には、チャネル形成領域を露出させるエッチングの際にバイアス電力を小さくし、０より大きく１００Ｗ以下のバイアス電力で行えばよく、より好ましくは、バイアス電力は０より大きく５０Ｗ以下とすればよい。
２００ 基板
２０２ 第１の導電層
２０４ 第１の絶縁層
２０６ 第１の半導体膜
２０８ 第２の半導体膜
２１０ 不純物半導体膜
２１１ エッチングマスク
２１２ 薄膜積層体
２１４ 導電膜
２１５ エッチングマスク
２１６ 第１の半導体層
２１８ 第２の半導体層
２２０ 不純物半導体層
２２２ 第２の導電層
２２４ 第２の絶縁層
２２５ 開口部
２２６ 第３の導電層
３００Ａ ゲート
３００Ｂ ゲート
３００Ｃ ゲート
３００Ｄ ゲート
３０２Ａ 配線
３０２Ｂ 配線
３０２Ｃ 配線
３０２Ｄ 配線
３０４Ａ 電極
３０４Ｂ 電極
３０４Ｃ 電極
３０４Ｄ 電極
３０６Ａ 電極
３０６Ｂ 電極
３０６Ｃ 電極
３０６Ｄ 電極
３０８Ａ バックゲート
３０８Ｂ バックゲート
３０８Ｃ バックゲート
３０８Ｄ バックゲート
３１０Ａ 開口部
３１０Ｂ 開口部
３１０Ｃ 開口部
３１０Ｄ 開口部
３１２ 開口部
４００ 電子書籍
４０１ 筐体
４０３ 筐体
４０５ 表示部
４０６ 光電変換装置
４０７ 表示部
４０８ 光電変換装置
４１１ 軸部
４２１ 電源
４２３ 操作キー
４２５ スピーカ
５００ テレビジョン装置
５０１ 筐体
５０３ 表示部
５０５ スタンド
５０７ 表示部
５０９ 操作キー
５１０ リモコン操作機
５２０ デジタルフォトフレーム
５２１ 筐体
５２３ 表示部
５４１ 上部筐体
５４２ 下部筐体
５４３ 表示部
５４４ キーボード
５４５ 外部接続ポート
５４６ ポインティングデバイス
５４７ 表示部

Claims (8)

  1. 結晶性シリコン膜と、
    前記結晶性シリコン膜上の非晶質シリコン膜と、を有する、積層体に対して、第１のエッチングと第２のエッチングとを行って、前記結晶性シリコン膜の一部を露出させるエッチング方法であって、
    前記第１のエッチングは、ＣＦ４ガスを用い、
    前記第２のエッチングは、ＨＢｒガスと、ＣＦ４ガスと、酸素ガスとの混合ガスを用いることを特徴とするエッチング方法。
  2. 結晶性シリコン膜と、
    前記結晶性シリコン膜上の非晶質シリコン膜と、を有する、積層体の第１の領域上に、エッチングマスクを形成し、
    前記エッチングマスクを用いた、第１のエッチングと第２のエッチングとを行って、第２の領域の前記結晶性シリコン膜を露出させるエッチング方法であって、
    前記第１のエッチングは、ＣＦ４ガスを用い、
    前記第２のエッチングは、ＨＢｒガスと、ＣＦ４ガスと、酸素ガスとの混合ガスを用いることを特徴とするエッチング方法。
  3. 微結晶シリコン膜と、
    前記微結晶シリコン膜上の非晶質シリコン膜と、を有する、積層体の第１の領域上に、エッチングマスクを形成し、
    前記エッチングマスクを用いて、第１のエッチングと第２のエッチングとを行って、第２の領域の前記微結晶シリコン膜を露出させるエッチング方法であって、
    前記第１のエッチングは、ＣＦ４ガスを用い、
    前記第２のエッチングは、ＨＢｒガスと、ＣＦ４ガスと、酸素ガスとの混合ガスを用いることを特徴とするエッチング方法。
  4. 請求項１乃至請求項３のいずれか一において、
    前記第２のエッチングのバイアス電力は、０より大きく１００Ｗ以下を有することを特徴とするエッチング方法。
  5. 請求項１乃至請求項４のいずれか一において、
    前記第２のエッチングにおける前記ＨＢｒガスと前記ＣＦ４ガスと前記酸素ガスの流量比は、２４：１：１であることを特徴とするエッチング方法。
  6. ゲート電極層上に、ゲート絶縁層を形成し、
    前記ゲート絶縁層上に、結晶性シリコン膜を形成し、
    前記結晶性シリコン膜上に、非晶質シリコン膜を形成し、
    前記非晶質シリコン膜上に、不純物が添加されたシリコン膜を形成し、
    前記不純物が添加されたシリコン膜上に、第１のエッチングマスクを選択的に形成し、
    前記第１のエッチングマスクと重畳していない部分の前記結晶性シリコン膜、前記非晶質シリコン膜、及び前記不純物が添加されたシリコン膜を除去して、積層体を形成し、
    前記第１のエッチングマスクを除去し、
    前記積層体上に、導電膜を形成し、
    前記導電膜上に、第２のエッチングマスクを形成し、
    前記導電膜を加工して、ソース電極及びドレイン電極層を形成し、
    前記第２のエッチングマスクを除去し、
    前記ソース電極及びドレイン電極層と重畳していない領域の前記積層体に対し、第１のエッチングと第２のエッチングとを行い、前記積層体の前記ソース電極及びドレイン電極層と重畳していない前記領域の結晶性半導体層を露出させる半導体装置の作製方法であって、
    前記第１のエッチングは、ＣＦ４ガスを用い、
    前記第２のエッチングは、ＨＢｒガスと、ＣＦ４ガスと、酸素ガスとの混合ガスを用いることを特徴とする半導体装置の作製方法。
  7. ゲート電極層上に、ゲート絶縁層を形成し、
    前記ゲート絶縁層上に、微結晶シリコン膜を形成し、
    前記微結晶シリコン膜上に、非晶質シリコン膜を形成し、
    前記非晶質シリコン膜上に、不純物が添加されたシリコン膜を形成し、
    前記不純物が添加されたシリコン膜上に、第１のエッチングマスクを選択的に形成し、
    前記第１のエッチングマスクと重畳していない部分の前記微結晶シリコン膜、前記非晶質シリコン膜、及び前記不純物が添加されたシリコン膜を除去して、積層体を形成し、
    前記第１のエッチングマスクを除去し、
    前記積層体上に、導電膜を形成し、
    前記導電膜上に、第２のエッチングマスクを形成し、
    前記導電膜を加工して、ソース電極及びドレイン電極層を形成し、
    前記第２のエッチングマスクを除去し、
    前記ソース電極及びドレイン電極層と重畳していない領域の前記積層体に対し、第１のエッチングと第２のエッチングとを行い、前記積層体の前記ソース電極及びドレイン電極層と重畳していない前記領域の結晶性半導体層を露出させる半導体装置の作製方法であって、
    前記第１のエッチングは、ＣＦ４ガスを用い、
    前記第２のエッチングは、ＨＢｒガスと、ＣＦ４ガスと、酸素ガスとの混合ガスを用いることを特徴とする半導体装置の作製方法。
  8. 請求項６又は請求項７において、
    前記第１のエッチングマスクを除去することなく、前記積層体の側壁に対して、プラズマ処理を行うことを特徴とする半導体装置の作製方法。
JP2011223577A 2010-10-15 2011-10-11 エッチング方法及び半導体装置の作製方法 Expired - Fee Related JP5767073B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011223577A JP5767073B2 (ja) 2010-10-15 2011-10-11 エッチング方法及び半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010232823 2010-10-15
JP2010232823 2010-10-15
JP2011223577A JP5767073B2 (ja) 2010-10-15 2011-10-11 エッチング方法及び半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2012104812A JP2012104812A (ja) 2012-05-31
JP2012104812A5 JP2012104812A5 (ja) 2014-09-11
JP5767073B2 true JP5767073B2 (ja) 2015-08-19

Family

ID=45934499

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011223577A Expired - Fee Related JP5767073B2 (ja) 2010-10-15 2011-10-11 エッチング方法及び半導体装置の作製方法

Country Status (2)

Country Link
US (1) US8476122B2 (ja)
JP (1) JP5767073B2 (ja)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05267240A (ja) 1992-03-18 1993-10-15 Nec Corp タングステンシリサイド膜のドライエッチング方法
JP3353492B2 (ja) 1994-10-18 2002-12-03 ソニー株式会社 シリコン材料のパターニング方法
JP3371642B2 (ja) 1995-09-28 2003-01-27 ソニー株式会社 シリコン系材料層のプラズマエッチング方法
JP2001217424A (ja) 2000-02-03 2001-08-10 Matsushita Electric Ind Co Ltd 薄膜トランジスタおよびそれを用いた液晶表示装置
US7071037B2 (en) 2001-03-06 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2005050917A (ja) * 2003-07-30 2005-02-24 Toshiba Corp 半導体装置及びその製造方法
US7416928B2 (en) * 2004-09-08 2008-08-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP5480480B2 (ja) 2007-09-03 2014-04-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101452204B1 (ko) * 2007-11-05 2014-10-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터 및 상기 박막 트랜지스터를 구비하는 표시 장치
US7998801B2 (en) 2008-04-25 2011-08-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor having altered semiconductor layer
US8227278B2 (en) 2008-09-05 2012-07-24 Semiconductor Energy Laboratory Co., Ltd. Methods for manufacturing thin film transistor and display device
JP5595003B2 (ja) * 2008-10-23 2014-09-24 株式会社半導体エネルギー研究所 表示装置
TWI535028B (zh) 2009-12-21 2016-05-21 半導體能源研究所股份有限公司 薄膜電晶體
KR101836067B1 (ko) 2009-12-21 2018-03-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터와 그 제작 방법

Also Published As

Publication number Publication date
US20120094445A1 (en) 2012-04-19
US8476122B2 (en) 2013-07-02
JP2012104812A (ja) 2012-05-31

Similar Documents

Publication Publication Date Title
US9917197B2 (en) Thin film element, semiconductor device, and method for manufacturing the same
US9257561B2 (en) Semiconductor device and manufacturing method thereof
US9276124B2 (en) Method for manufacturing semiconductor device with sidewall
JP5759833B2 (ja) 半導体装置及びその作製方法
JP5938179B2 (ja) 半導体装置の作製方法、及び半導体装置
JP5948040B2 (ja) 結晶性半導体膜の作製方法及び半導体装置の作製方法
JP6339632B2 (ja) 薄膜トランジスタの作製方法
KR102209874B1 (ko) 반도체 장치 및 그 제작 방법
JP5767073B2 (ja) エッチング方法及び半導体装置の作製方法
JP5752447B2 (ja) 半導体装置
JP5766022B2 (ja) 半導体装置の作製方法
JP5667868B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140728

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140728

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150414

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150422

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150609

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150618

R150 Certificate of patent or registration of utility model

Ref document number: 5767073

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees