CN101123291A - 氮化物半导体发光装置及其制造方法 - Google Patents

氮化物半导体发光装置及其制造方法 Download PDF

Info

Publication number
CN101123291A
CN101123291A CNA2007101411665A CN200710141166A CN101123291A CN 101123291 A CN101123291 A CN 101123291A CN A2007101411665 A CNA2007101411665 A CN A2007101411665A CN 200710141166 A CN200710141166 A CN 200710141166A CN 101123291 A CN101123291 A CN 101123291A
Authority
CN
China
Prior art keywords
layer
conductive type
type semiconductor
emitting device
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101411665A
Other languages
English (en)
Other versions
CN101123291B (zh
Inventor
笔田麻佑子
角田笃勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN101123291A publication Critical patent/CN101123291A/zh
Application granted granted Critical
Publication of CN101123291B publication Critical patent/CN101123291B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种氮化物半导体发光装置，该氮化物半导体发光装置依次包括导电衬底、第一金属层、第二导电类型的半导体层、发射层、以及第一导电类型的半导体层。该氮化物半导体发光装置附加地具有至少覆盖第二导电类型半导体层、发射层、以及第一导电类型半导体层的侧面的绝缘层。本发明提供了一种氮化物半导体发光装置的制造方法。该氮化物半导体发光装置可进一步包括第二金属层。因此，本发明提供了一种可靠的氮化物半导体发光装置及其制造方法，其中与常规示例相比，PN结部分处的短路以及电流泄漏减小。

Description

氮化物半导体发光装置及其制造方法
技术领域
本发明涉及使用氮化物半导体(InXAlYGa1-X-YN，0≤X，0≤Y，X+Y≤1)的半导体发光装置及其制造方法。
背景技术
氮化物半导体作为各种半导体装置例如发光装置而引起人们关注，且例如蓝光LED(发光二极管)、蓝绿光LED等已经投入实际使用。
常规上，氮化物半导体发光装置是通过在例如蓝宝石、尖晶石、铌酸锂、或者镓酸钕的绝缘衬底上按照叠层方式生长氮化物半导体来制造。然而，当蓝宝石用做衬底材料时，(i)由于蓝宝石是绝缘的，相对的电极必须从蓝宝石衬底的同一表面侧引出，换言之，电极无法从衬底的顶部和底部引出；(ii)因此，芯片尺寸增大，使得无法从晶片获得大量的芯片；以及(iii)由于蓝宝石的高硬度及缺乏解理性，需要复杂的技术来形成芯片。
另一方面，人们已经尝试在例如碳化硅、氧化锌、砷化镓、或磷化镓的导电衬底上生长氮化物半导体，但是这在目前情况下是非常困难的。
为了解决这些问题，例如，日本专利公开No.2000-277804披露了一种氮化物半导体发光装置的制造方法，该发光装置最终具有导电衬底，尽管氮化物半导体层是以叠层方式生长在例如蓝宝石的绝缘衬底上，且其中电极是从该导电衬底的顶部和底部引出。参考图15，该图示意性描述了日本专利公开No.2000-277804中披露的制造氮化物半导体发光装置的示例性方法。
首先，第一欧姆电极1502形成于层叠在蓝宝石衬底上的氮化物半导体层1501的几乎整个表面上。这里，氮化物半导体层1501，从蓝宝石衬底的顺序，至少包括：由掺杂有施主杂质的AlXGa1-XN(0≤X≤1)制成的n型层1503、由InYGa1-YN(0＜Y＜1)制成的有源层1504、以及由掺杂有受主杂质的AlXGa1-XN(0≤X≤1)制成的p型层1505。此外，例如金(Au)、铟、锡、焊料、或者银膏的薄膜形成于欧姆电极1502上，从而改善粘合性。
另一方面，第二欧姆电极1507形成于作为导电衬底的p型GaAs衬底1506的表面上，且例如金(Au)、铟、锡、焊料、或者银膏的薄膜附加形成于第二欧姆电极1507上，从而改善粘合性。接着，上述第一欧姆电极1502和上述第二欧姆电极1507彼此附着并通过加热而被压焊。接着，蓝宝石衬底通过抛光而除去，以露出氮化物半导体层1501的n型层1503，且负电极1508随后形成于n型层1503上。另一方面，正电极1509形成于p型GaAs衬底1506的表面上。氮化物半导体发光装置(晶片)由此获得。最后，利用p型GaAs衬底1506的解理性，将具有正电极和负电极的该晶片划分成例如200μm见方的发光芯片，得到具有如图15所示结构的氮化物半导体发光芯片。
使用这种制造方法，可以实现这样的氮化物半导体发光装置，即，其具有导电衬底且具有从该导电衬底顶部和底部引出的电极。
发明内容
然而，在通过上述方法制造且通过芯片划分而得到的氮化物半导体发光装置中，PN结部分在其末端被暴露。这种情况下，形成于欧姆电极上例如金(Au)、铟、锡、焊料、银膏等的金属层，由于这些金属的不可解理和高粘稠性，延伸离开芯片端部并向下延伸而引起在PN结部分的短路，导致低的产率。此外，对于银膏等作为金属层的情形，即使初始性能是正常的，老化后的漏电流逐渐增大，且作为发光装置的可靠性非常低。这种漏电流增大可以归结于来自金属层的金属泄漏。
本发明旨在解决前述问题。本发明的目的是提供一种可靠的氮化物半导体发光装置，其中电流泄漏以及PN结部分处的短路较常规的氮化物半导体发光装置得到减小，以及该氮化物半导体发光装置的制造方法。
依据本发明的一个方面，提供了一种氮化物半导体发光装置，其依次包括导电衬底、第一金属层、第二导电类型的半导体层、发射层、以及第一导电类型的半导体层，且附加地具有至少覆盖第二导电类型半导体层、发射层、以及第一导电类型半导体层的侧面的绝缘层。
优选地，该绝缘层还覆盖与第一金属层接触的第二导电类型半导体层的表面的部分。
优选地，当绝缘层还覆盖与第一金属层接触的第二导电类型半导体层的表面的部分时，与第一金属层接触的第二导电类型半导体层的表面被该绝缘层覆盖的面积为与第一金属层接触的该第二导电类型半导体层的整个表面的1-50％。
依据本发明的另一个方面，提供了一种氮化物半导体发光装置，其依次包括导电衬底、第一金属层、第二金属层、第二导电类型的半导体层、发射层、以及第一导电类型的半导体层，且附加地具有至少覆盖第二金属层、第二导电类型半导体层、发射层、以及第一导电类型半导体层的侧面的绝缘层。
优选地，该绝缘层还覆盖与第一金属层接触的第二金属层的表面的部分。
优选地，当该绝缘层还覆盖与第一金属层接触的第二金属层的表面的部分时，与第一金属层接触的第二金属层的表面被该绝缘层覆盖的面积为与第一金属层接触的该第二金属层的整个表面的1-99％。
优选地，在本发明的氮化物半导体发光装置中，第二导电类型半导体层、发射层以及第一导电类型半导体层在该装置的端部附近为倒锥形结构。
优选地，第一导电类型半导体层的与接触发射层一侧相对的表面具有凸起和凹陷。
优选地，本发明的氮化物半导体发光装置具有形成于第一导电类型半导体层上的第一电极以及形成于导电衬底的与接触该第一金属层的一侧相对的表面上的第二电极。
该第一金属层可包括与该导电衬底欧姆接触的第一欧姆层和/或与该第二导电类型半导体层欧姆接触的第二欧姆层，且可包括共晶接合层、扩散阻挡层、反射层、以及镀覆底层中的任意一种或多种。
该第二金属层可包括与该第二导电类型半导体层欧姆接触的欧姆层，且可包括反射层、扩散阻挡层、共晶接合层、以及镀覆底层中的任意一种或多种。优选地，位于与该第二导电类型半导体层接触的一侧上的第二金属层的长度等于或短于位于与该第二金属层接触的一侧上的第二导电类型半导体层的长度。
优选地，本发明的氮化物半导体发光装置具有形成于与接触该发射层的一侧相对的该第二导电类型半导体层的部分表面上的电流阻挡层。
优选地，该电流阻挡层形成于与接触该发射层的一侧相对的该第二导电类型半导体层的表面上，且形成大致于该第一电极安装位置紧接下方的位置。
此外，本发明提供了一种制造氮化物半导体发光装置的方法，包括的步骤为：(A)在第一衬底上依次层叠第一导电类型半导体层、发射层、以及第二导电类型半导体层；(B)在该叠层的露出表面上以大致规则的间隔形成多个凹陷部分，各个凹陷部分的深度至少到达面向该发射层的该第一导电类型半导体层的表面；(C)在包括该凹陷部分的侧壁和底面的该叠层整个露出表面上形成绝缘层；(D)通过除去部分该绝缘层而露出与该绝缘层接触的层的部分表面；(E)在该整个露出表面上依次层叠第一金属层和第二衬底；以及(F)通过进行芯片划分而得到多个氮化物半导体发光装置。
本发明的氮化物半导体发光装置制造方法还包括层叠第二金属层的步骤(G)，该步骤(G)介于步骤(A)和步骤(B)之间或者步骤(B)和步骤(C)之间。
本发明的氮化物半导体发光装置制造方法可包括在步骤(E)之后，除去整个或部分该第一衬底的步骤(H)，且在这种情况下，可包括在步骤(H)之后，除去部分该第一导电类型半导体层以露出该凹陷部分的底面的步骤(I)。
优选地，在步骤(I)，部分该第一导电类型半导体层被除去，且凸起和凹陷形成于该第一导电类型半导体层的表面上。
步骤(H)中第一衬底的除去和步骤(I)中第一导电类型半导体层的除去可以通过激光辐射来执行。此外，步骤(H)中第一衬底的除去和步骤(I)中第一导电类型半导体层的除去以及该第一导电类型半导体层表面上凸起和凹陷的形成可以通过激光辐射来执行。
优选地，在步骤(F)，经历芯片划分的位置是该凹陷部分的底面上的任意位置。
优选地，步骤(B)中凹陷部分的形成是通过蚀刻来执行。
步骤(E)中第二衬底的层叠可以通过彼此接合包括在该第一金属层内的第一共晶接合层和形成于该第二衬底上的第二共晶接合层来执行。这种情况下，第一共晶接合层和第二共晶接合层的接合优选地在280-400℃下执行，尤其是当这些共晶接合层是由Au和AuSn形成时。该第一共晶接合层和该第二共晶接合层的接合优选地是在10Pa以下的低压下执行。
步骤(E)中第二衬底的层叠可以通过镀覆方法来执行。这种情况下，该第二衬底是由厚度为50μm以上的金属或合金形成的。
在步骤(D)，该第二金属层可作为蚀刻停止层。
在步骤(E)，该第一金属层以按不连续的方式按大致规则的间隔形成。
根据本发明，PN结涂覆有绝缘层，使得例如金属侵入的漏电流源可以减少，例如在将该氮化物半导体发光装置晶片形成为芯片的步骤中，由此提高产率。此外，可以提供一种可靠的具有更少退化的氮化物半导体发光装置，即使当该装置被长时间供电或者被提供大电流时。
通过接合附图进行的对本发明下述详细描述，本发明的前述和其他目的、特征、方面和优点将变得显而易见。
附图说明
图1为本发明优选实施例中氮化物半导体发光装置的示意性剖面视图。
图2(a)-(f)为示出了本发明方法的优选实例的示意性工艺视图。
图3为示出了本发明另一个优选实施例中氮化物半导体发光装置的示意性剖面视图。
图4(a)和(b)为示出了本发明方法的另一个优选实例的示意性工艺视图。
图5为示出了本发明又一个优选实施例中氮化物半导体发光装置的示意性剖面视图。
图6(a)、(b)和图7(a)、(b)为示出了本发明方法的又一个优选实例的示意性工艺视图。
图8为示出了本发明再一个优选实施例中氮化物半导体发光装置的示意性剖面视图。
图9(a)、(b)为示出本发明方法的再一个优选实例的示意性工艺视图。
图10(a)、(b)，图11(a)、(b)和图12(a)、(b)分别为示出了实例5、7、8的示意性工艺视图。
图13为示出了图12(b)中所示部分放大晶片的示意性剖面视图。
图14(a)、(b)为示出了实例9中的方法的示意性工艺视图。
图15为示出了常规氮化物半导体发光装置的实例的示意性剖面视图。
具体实施方式
在下文中，将通过说明实施例来详细描述本发明。
(第一实施例)
图1为示出了依据本发明优选实施例的氮化物半导体发光装置的示意性剖面视图。如图1所示，本实施例的氮化物半导体发光装置依次包括导电衬底101、第一金属层102、第二导电类型半导体层103、发射层104、以及第一导电类型半导体层105。此外，该氮化物半导体发光装置具有绝缘层106，该绝缘层106覆盖第二导电类型半导体层103、发射层104和第一导电类型半导体层105的侧面以及与第一金属层102接触的第二导电类型半导体层103的部分表面。本实施例的氮化物半导体发光装置附加地具有形成于第一导电类型半导体层105上用于外部连接的第一电极107、以及形成于与其上形成有第一金属层102的表面相对的导电衬底101表面上用于外部连接的第二电极108。
这里，在本实施例的氮化物半导体发光装置中，第二导电类型半导体层103是由p型AlGaN层109和p型GaN层110形成。第一金属层102依次包括第一欧姆层111、共晶接合层112、扩散阻挡层113、反射层114、和第二欧姆层115。第二导电类型半导体层103的p型GaN层110接触第一金属层102的第二欧姆层115。
按照这种方式，由于通过使用绝缘层106覆盖第二导电类型半导体层103、发射层104和第一导电类型半导体层105的侧面，该PN结部分得到保护，因此端面漏电不会发生且产率提高。此外，提供了一种可靠的氮化物半导体发光装置，其中在长时间供电的情况下不会在PN结部分观察到金属侵入。
<导电衬底>
在本实施例的氮化物半导体发光装置中，用于导电衬底101的材料为不允许通过镀覆来形成层的材料。这些材料的示例为Si、GaP、GaAs、SiC和导电金刚石。
<第一金属层>
如上所述，本实施例中的第一金属层102依次包括第一欧姆层111、共晶接合层112、扩散阻挡层113、反射层114和第二欧姆层115。在下文中将描述各个层。
这里，“第一金属层”与下述“第二金属层”不同之处为在该氮化物半导体发光装置中的形成位置。在本说明书中，“第一金属层”是指不同于第一导电类型半导体层、发射层和第二导电类型半导体层的层，且为从绝缘层观察时置于与第二导电类型半导体层相对侧上的金属层。相反，“第二金属层”是指不同于第一导电类型半导体层、发射层和第二导电类型半导体层的层，且为从绝缘层观察时置于第二导电类型半导体层侧上的金属层。
(i)第一欧姆层
在本实施例中，第一金属层102包括与导电衬底101欧姆接触的由金属、合金、或导电氧化物的单层结构或多层结构形成的第一欧姆层111。提供第一欧姆层111可以降低该半导体发光装置的驱动电压。
这里可以采用常规上已知的金属、合金或导电氧化物来形成第一欧姆层111。其示例为Ti、Au、Al以及包括这些金属的合金，以及ITO(铟锡氧化物)等。第一欧姆层111可以是单层结构或多层结构。多层结构的示例为Ti层和Au层的双层结构。第一欧姆层111的厚度没有具体限制，可以采用本领域中通常使用的厚度。第一欧姆层111的厚度可以为例如约1-5000nm。
(ii)共晶接合层
在本实施例中，第一金属层102包括由金属或合金的单层结构或多层结构形成的共晶接合层112，该金属或合金包括共晶接合金属。由于提供了共晶接合层112，导电衬底101和氮化物半导体层之间的粘合强度通过共晶接合得到保持，使得可以提供可靠的氮化物半导体发光装置。
这里可以采用常规已知的包括共晶接合金属的金属或合金。其示例为Au、AuSn、AuGe、AuSi，以及Ag、Pd和Cu的合金。共晶接合层112可以是单层结构或多层结构。多层结构的示例为Au层和AuSn层的双层结构。共晶接合层112的厚度没有具体限制，可以采用本领域中通常使用的厚度。共晶接合层112的厚度可以为例如约50-3000nm。
(iii)扩散阻挡层
在本实施例中，第一金属层102包括由金属或合金的单层结构或多层结构形成的用于防止金属扩散的扩散阻挡层113。提供扩散阻挡层113防止由于金属互扩散引起的降低的接合强度以及由于金属扩散到半导体中引起的装置特性降低，使得可以提供一种可靠的氮化物半导体发光装置。
这里可以采用常规已知的金属或合金来形成扩散阻挡层113。其示例为TI、Ni、W、Mo、Nb、Ta和NiTi。两种以上的这些金属和合金可以组合。扩散阻挡层113可以是单层结构或多层结构。扩散阻挡层113的厚度没有具体限制，可以采用本领域中通常使用的厚度。扩散阻挡层113的厚度例如可以为约50-500nm。
(iv)反射层
在本实施例中，第一金属层102包括由对于该半导体发光装置的主发射波长具有高反射率的金属或合金的单层结构或多层结构形成的反射层114。从发射层104发射的光直接穿过第一导电类型半导体层105以提取到该半导体装置外部，此外，所述光一旦发射到第一金属层102侧，即被第一金属层102反射且随后提取到该半导体装置外部。在第一金属层102中提供反射层114改善了光提取效率，使得可以提供具有高发射效率的氮化物半导体发光装置。这里，“具有高反射率”是指对于该半导体发光装置的主发射波长具有约70-100％的反射率。
对于该半导体发光装置的主发射波长具有高反射率的金属或合金的示例为Ag、AgNd、AgPd、AgCu、Al和AgBi。其中AgNd、Ag和AgBi可以优选地用做反射层114，因为例如对于主发射波长为450nm的情形，反射率高达约90％。反射层114的厚度没有具体限制，可以采用本领域中通常使用的厚度。反射层114的厚度为例如约50-1000nm。
(v)第二欧姆层
在本实施例中，第一金属层102包括与第二导电类型半导体层103欧姆接触的由金属、合金或导电氧化物的单层结构或多层结构形成的第二欧姆层105。提供该第二欧姆层115可以进一步减小半导体发光装置的驱动电压。
可以采用常规已知的金属、合金或导电氧化物来形成第二欧姆层115。其示例为Pd、Ni、Mo、Au、Fe、Cu、Zn、Al、Mg、Ti、W、Ta、Ag等。可以组合两种以上的这些金属。第二欧姆层115可以是单层结构或多层结构。第二欧姆层115的厚度没有具体限制，可以采用本领域中通常使用的厚度。第二欧姆层115的厚度在具有低反射率的材料的情形可以例如为约0.5-10nm，对于具有高反射率的情形下不限于此。第二欧姆层115的厚度通常为约10-5000nm，对于具有高反射率的情形下不限于此。
<第二导电类型半导体层>
在本实施例中，第二导电类型半导体层103由两层即p型AlGaN层109和p型GaN层110形成。p型AlGaN层109和p型GaN层110的各自厚度没有被具体限制，可以分别例如为10-100nm和50-1000nm。
<发射层>
在本实施例中，发射层104包括由GaN制成的势垒层和由InqGa1-qN(0＜q＜1)制成的阱层。该势垒层和阱层的各自厚度没有具体限制，可以分别例如为3-30nm和0.5-5nm。
<第一导电类型半导体层>
在本实施例中，第一导电类型半导体层105由n型GaN层形成。第一导电类型半导体层的厚度没有具体限制，可以例如为2-10nm。
这里，在本实施例的氮化物半导体发光装置中，主要光出射面为与其上形成有发射层104的侧相对的第一导电类型半导体层105的表面，且该表面优选地具有凸起和凹陷。该凸起和凹陷可具有规则性或者是随机的。对于具有规则性的情形，节距为约100-500nm，深度为0.5-1.0μm。这样，通过在主要光出射面上形成凸起和凹陷而改善了光提取效率，使得可以获得具有高发射效率的发光装置。该凸起和凹陷可以通过例如蚀刻、激光辐射、抛光等来形成。这里，可以通过在第一导电类型半导体层105的表面形成凹陷部分来形成该凸起和凹陷，或者在衬底除去时通过留下例如蓝宝石衬底的部分衬底而形成凸起部分，由此形成该凸起和凹陷。对于后一种情形，可以形成例如具有约几十微米深的凸起和凹陷。
<绝缘层>
绝缘层106覆盖前述第二导电类型半导体层103、发射层104和第一导电类型半导体层105的侧面。由于这种配置，该PN结部分得到保护，使得端面漏电不发生且产率提高。此外，在长时间供电时，未观察到PN结处的金属侵入，并提供了可靠的氮化物半导体发光装置。
这里，本实施例中的绝缘层106覆盖第二导电类型半导体层103、发射层104和第一导电类型半导体层105的侧面，此外还覆盖与前述第一金属层102接触的前述第二导电类型半导体层103的部分表面。换言之，绝缘层106覆盖第二导电类型半导体层103、发射层104和第一导电类型半导体层105的侧面，并从第二导电类型半导体层103的侧面延伸到下表面(面向第一金属层102的表面)，使得绝缘层106的一端置于第二导电类型半导体层103的下表面上。这种配置确保了整个侧面，即整个PN结部分被绝缘层106覆盖。
对于绝缘层106覆盖与第一金属层102接触的第二导电类型半导体层103的部分表面的情形，与第一金属层102接触的第二导电类型半导体层103的表面被绝缘层106覆盖的面积优选地为与第一金属层102接触的第二导电类型半导体层103的整个表面的1-50％。如果该涂覆面积大于50％，则电流不注入到绝缘层106与第二导电类型半导体层103彼此接触的区域，因此电流被注入的面积变为低于50％，可能降低发射效率。另一方面，如果涂覆面积小于1％，在下文所述的部分除去形成于第二导电类型半导体层103整个表面上的绝缘层106的步骤中，不良对准发生且产率趋于在一定程度上降低。然而，小于1％，例如最终0％的涂覆面积并不背离本发明的范围，且上述效应可完全实现，只要绝缘层106至少覆盖第二导电类型半导体层103、发射层104和第一导电类型半导体层105的侧面。
任何绝缘材料可用于形成绝缘层106。这些材料的示例为SiO2、SiN、Si3N4、HfO2、TiO2、Al2O3、HfLaO、HfAlO、LaAlO等。其中，SiO2由于具有膜形成的良好控制性而被优选使用。绝缘膜106的厚度没有具体限制，例如为30-3000nm。
<第一电极和第二电极>
本实施例的氮化物半导体发光装置具有：形成于第一导电类型半导体层105上用于外部连接的第一电极107，以及形成于与其上形成有金属层102的表面相对的导电衬底101的表面上用于外部连接的第二电极108。换言之，第一电极107形成于与其上形成有发射层104的表面相对的第一导电类型半导体层105的表面上，第二电极108形成于与其上形成有第一金属层102的表面相对的导电衬底101的表面上。这样，在本实施例的氮化物半导体发光装置中，尽管绝缘层106设于该装置中，但是电极可以从芯片的顶部和底部引出。由于用于外部连接的电极形成于芯片的顶面和底面上，该芯片在安装时可以容易地处理，由此提高安装产率。
常规已知材料可以恰当地作为用于第一电极107和第二电极108的材料。第一电极107和第二电极018可以具有常规已知的结构。例如，第一电极107可以是使用例如Ti、Al等的双层结构。第二电极108类似地可以是使用例如Ti、Al等的双层结构。
这里，如图1所示，第二导电类型半导体层103、发射层104和第一导电类型半导体层105在装置端部附近为倒锥形结构。换言之，各层的表面的面积从第一导电类型半导体层105到第二导电类型半导体层103逐渐减小。这种结构改善了装置端部处的光提取效率，使得可以获得具有高发射效率的发光装置。
如上所述第一实施例中的氮化物半导体发光装置可以进行各种改进而不背离本发明的范围。例如，第一导电类型半导体层105、发射层104和第二导电类型半导体层103的结构和成分不限于如上所述，可以是例如AlInGaN。第一金属层102可以不包括所有的前述第一欧姆层111、共晶接合层112、扩散阻挡层113、反射层114、以及第二欧姆层115。这些层中的一个或两个以上可以排除。例如，反射层114也可以用做第二欧姆接触层。两个以上的各个反射层114和扩散阻挡层13交替形成。
此外，电流阻挡层可以提供于与发射层104接触的一侧相对的第二导电类型半导体层103的部分表面上。提供电流阻挡层允许电流高效地注入到发射区域，使得可以获得具有高发射效率的发光装置。电流阻挡层优选地形成于与其上形成有发射层104的表面相对的第二导电类型半导体层103的表面上，并形成大致于该第一电极107安装位置紧接下方的位置。在该位置形成电流阻挡层允许电流更有效地注入到发射区域。更具体而言，例如，当不透明的厚金属层等用于第一电极107时，光无法从该部分取出且光因此被浪费。然而，通过在第一电极107紧接下方的附近提供电流阻挡层，发射不会发生于第一电极107安装位置接近下方附近的区域内，由此防止损耗，且可以获得具有高发射效率的发光装置。常规已知的材料，例如Ti、SiO2等，可以用于该电流阻挡层。
接着，参考图2，将描述如上所述第一实施例中氮化物半导体发光装置的优选制造方法。图2为示出了依据本发明方法的优选实例的示意性工艺视图。在图2中，以剖面图示示意性示出分成若干步骤的半导体发光装置。本实施例的氮化物半导体发光装置制造方法包括如下顺序的下述步骤：
(1)步骤(A)，在第一衬底上依次层叠第一导电类型半导体层、发射层、以及第二导电类型半导体层；
(2)步骤(B)，在层叠层的露出表面上按大致规则的间隔形成多个凹陷部分，各个凹陷部分具有至少达到面向该发射层的第一导电类型半导体层表面的深度；
(3)步骤(C)，在包括该凹陷部分的侧壁和底面的层叠层的整个露出表面上形成绝缘层；
(4)步骤(D)，通过除去部分绝缘层而露出与该绝缘层接触的层的部分表面；
(5)步骤(E)，在该整个露出表面上层叠第一金属层和第二衬底；
(6)步骤(H)，除去整个或部分该第一衬底；
(7)步骤(I)，除去部分第一导电类型半导体层以露出凹陷部分的底面；以及
(8)步骤(F)，通过执行芯片划分来获得多个氮化物半导体发光装置。
在如上所述第一实施例的氮化物半导体发光装置的制造中，首先例如蓝宝石衬底准备成第一衬底201。随后，由AlrGa1-rN(0≤r≤1)制成的缓冲层202、n型GaN层的第一导电类型半导体层203、包括由GaN制成的势垒层和由InqGa1-qN(0＜q＜1)制成的阱层的发射层204、以及由p型AlGaN层205和p型GaN层206形成的第二导电类型半导体层207通过本领域常用的手段依次生长在第一衬底201上(步骤(A))。
接着，大致方形的光敏抗蚀剂掩模按规则的节距形成，且随后，对于未覆盖有该光敏抗蚀剂的部分，第二导电类型半导体层207、发射层204和第一导电类型半导体层203通过干法蚀刻被除去，如图2(a)所示，由此多个凹陷部分按照与光敏抗蚀剂掩模的规则节距相对应的大致规则的间隔而形成(步骤(B))。凹陷部分的深度优选地设置为使得，该凹陷部分穿过发射层204并到达第一导电类型半导体层203，但是不穿过第一导电类型半导体层203。这里，通过使用光敏抗蚀剂为掩模，凹陷部分形成为大致倒梯形的形状，使得在蚀刻之后的该氮化物半导体层部分，即第二导电类型半导体层207、发射层204和第一导电类型半导体层203部分变为渐缩结构。
凹陷部分的深度优选地设置为使得第一衬底201未露出。如果第一衬底201在凹陷部分中露出，当绝缘层208在后述步骤(C)中形成时，该绝缘层208与凹陷部分内的第一衬底201接触。在后述的步骤(H)中，通过从第一衬底201的背面施加激光而分解缓冲层202和第一导电类型半导体层203，由此除去该第一衬底201。如果绝缘层208和第一衬底201在凹陷部分中彼此接触，激光在该部分透射穿过第一衬底201和绝缘层208且不导致分解。因此，绝缘层208和第一衬底201不彼此分离。更具体而言，当第一衬底201旨在被分离时，凹陷部分内的绝缘层208被第一衬底201牵引且绝缘层208被撕掉，覆盖PN结的绝缘层由此剥离。结果可能发生漏电。
即使可以避免绝缘层在PN结的剥离，但是在除去第一导电类型半导体层203以露出凹陷部分底面的步骤(下述的步骤(I))中，凹陷部分内绝缘层的破损导致从露出的第一金属层形成须状物等，从而导致第一导电类型半导体层203端部和第一金属层之间的漏电。因此为了防止这一点，在形成凹陷部分的步骤中，第一衬底201优选不露出。缓冲层202厚度为几nm，视情况而定，该缓冲层202不总是均匀的膜且不总是覆盖第一衬底201的整个表面。因此，凹陷部分的深度优选地设置为使得其不穿过第一导电类型半导体层203。
接着，在除去光敏抗蚀剂之后，如图2(b)所示，SiO2层形成为绝缘层208以连续覆盖整个表面，即，对应于凹陷部分侧壁的第二导电类型半导体层207、发射层204和第一导电类型半导体层203在步骤(B)中露出的侧面，以及对应于凹陷部分底面的第一导电类型半导体层203在步骤(B)露出的表面(步骤(C))。随后，如图2(c)所示，形成于第二导电类型半导体层207表面上的部分绝缘层208通过蚀刻而除去，以露出与绝缘层208接触的第二导电类型半导体层207的表面(步骤(D))。这里，在蚀刻中使用光敏抗蚀剂掩模。该蚀刻可以是湿法蚀刻或干法蚀刻。这里，如上所述，蚀刻优选地执行，使得覆盖有绝缘层208的第二导电类型半导体层207的表面的面积为与其上形成有发射层204的表面相对的第二导电类型半导体层207的整个表面的1-50％。
随后进行步骤(E)，其中第一金属层和第二衬底依次层叠在整个露出表面上，即，层叠在绝缘层208上以及露出的第二导电类型半导体层207上。在该步骤中，首先，如图2(d)所示，第二欧姆层209、反射层210、扩散阻挡层211、以及第一共晶接合层212依次形成于绝缘层208上以及露出的第二导电类型半导体层207上。第二欧姆层209是由例如Pd、Ni、Mo、Au、Fe、Cu、Zn、Al、Mg、Ti、W、Ta、Ag等形成，且通过例如蒸镀来形成。反射层210是由例如AgNd、Ag、AgPd、AgCu、Al等形成，且通过例如溅镀来形成。扩散阻挡层211是由例如NiTi、Ti、Ni、W、Mo、Nb、Ta等形成，且例如通过溅镀来形成。第一共晶接合层212是由例如Au等形成，且例如通过蒸镀来形成。
接着，如图2(d)所示，在第一欧姆层214通过本领域常用手段形成于例如Si衬底的第二衬底213上之后，第二共晶接合层215形成于该第一欧姆层214上。第一欧姆层214可以是例如Ti层和Au层的双层结构。第二共晶接合层215是由例如AuSn形成，且通过蒸镀来形成。在第二衬底213上形成第一欧姆层214和第二共晶接合层215可以在第一共晶接合层212的形成完成之前的任何时刻实施，或者在第一共晶接合层212的形成的同时或完成之后实施。
接着，使得第一共晶接合层212和第二共晶接合层215相互接触并在减压气氛中通过热压焊而彼此接合。减压优选为10Pa以下。减压气氛可以防止孔洞。此外，接合的温度优选为280-400℃，更优选为300-350℃，特别是对于Au层和AuSn层之间之间的接合的情形。300-350℃时，粘附力可以进一步改善。接合压力可以例如为约10至约300N/cm2，尽管不具体限于此。
接着，通过从第一衬底201背面施加例如355nm或266nm的激光来分解整个或大部分缓冲层202和部分第一导电类型半导体层203，由此除去第一衬底201(步骤(H))。因此得到具有图2(e)所示结构的晶片。尽管第一衬底201以及整个或大部分缓冲层202通过激光辐射而除去，可留下部分第一衬底201。通过留下部分第一衬底201并形成凸起部分，可以改善光提取效率。
接着，通过除去第一衬底201和缓冲层202而露出的部分第一导电类型半导体层203通过干法蚀刻而除去(步骤(I))。执行第一导电类型半导体层203的除去，使得在步骤(B)中形成的凹陷部分的底面露出。这里，在除去第一导电类型半导体层203时，第一导电类型半导体层203整体上大致均匀的厚度被除去从而露出凹陷部分的底面，或者仅位于凹陷部分底面上的第一导电类型半导体层203被除去从而露出该凹陷部分的底面。这里，干法蚀刻允许除去第一导电类型半导体层203，并允许在第一导电类型半导体层203的表面上形成凸起和凹陷。如上所述，形成凸起和凹陷导致光提取效率的改善。在该步骤中，部分第一导电类型半导体层203被除去以露出在步骤(B)中形成的凹陷部分的底面，且此外，用于在下一步骤中划分芯片的芯片划分槽形成于凹陷部分的底面上。作为该步骤的结果，包括第一导电类型半导体层203、发射层204和第二导电类型半导体层207的该半导体层部分按规则的节距不连续。
这里，在前述步骤(B)中，如果凹陷部分形成为较深且第一导电类型半导体层203在接触凹陷部分底面的部分的厚度足够薄，则取代在前述步骤(I)中通过干法蚀刻来除去第一导电类型半导体层203和/或在第一导电类型半导体层203表面上形成凸起和凹陷，第一衬底201可以在步骤(H)通过激光除去，随后在步骤(I)使用相同的激光除去第一导电类型半导体层203和/或在第一导电类型半导体层203的表面上形成凸起和凹陷。该激光还可以用于在第一导电类型半导体层203的表面上形成凸起和凹陷并形成芯片划分槽。使用这样的方法，可以简化步骤(I)中的操作。在使用激光在第一导电类型半导体层203的表面上形成凸起和凹陷时，优选地恰当地调整激光功率或者执行多次激光辐射。这种方法可以适用于在下述实施例中制造氮化物半导体发光装置。
接着，第一电极216沉积在第一导电类型半导体层203的表面中间附近，第二电极217沉积在与其上形成有第一欧姆层214的表面相对的第二衬底213的表面，形成具有图2(f)所示结构的晶片。第一电极216和第二电极217可以形成例如为Ti层和Al层的双层结构。
最后，在绝缘层208按规则节距露出的部分，即在步骤(B)中形成的凹陷部分的底面上的任意位置(图2(f)的虚线示出了最优选的位置)，上述晶片被划分为芯片(步骤(F))。金刚石划片(scribing)方法、切片(dicing)方法、激光划片方法等可以用作划分方法。
第一实施例中的氮化物半导体发光装置可以如上所述来制造。该制造方法的一个特征在于，在由第二导电类型半导体层207形成凹陷部分(步骤(B))之后，绝缘层208被层叠(步骤(C))且绝缘层208被部分除去(步骤(D))。作为使用绝缘层208覆盖PN结部分的另一种方法，例如，在形成绝缘层208之外的所有层之后，芯片划分槽可以从第一导电类型半导体层203侧形成，即从第一电极216侧形成，且随后绝缘层208可以附着到PN结部分。然而，在这种方法中，第一金属层在用于形成划分槽的蚀刻中露出，且第二导电类型半导体层207也被蚀刻。这导致漏电问题，因为由蚀刻第一金属层产生的须状物介于该PN结部分。相反，根据本发明的方法，这种问题不会出现，因为PN结部分在芯片划分之前已经受到绝缘层208保护。此外，仅将绝缘层附着到PN结部分的方法在制造时是困难的且是不可靠的，依据本发明的绝缘层形成方法确保整个PN结部分被更可靠地涂覆。
(第二实施例)
图3为示出了依据本发明另一个优选实施例的氮化物半导体发光装置的示意性剖面视图。如图3所示，本实施例的氮化物半导体发光装置依次包括导电衬底301、第一金属层302、第二导电类型半导体层303、发射层304、以及第一导电类型半导体层305。此外，本实施例的氮化物半导体发光装置具有绝缘层306，该绝缘层306覆盖第二导电类型半导体层303、发射层304和第一导电类型半导体层305的侧面，且还覆盖面向第一金属层302的第二导电类型半导体层303的部分表面。本实施例的氮化物半导体发光装置具有形成于第一导电类型半导体层305上的第一电极107。在本实施例中，用于外部连接的第二电极是导电衬底301本身。
在本实施例的氮化物半导体发光装置中，第二导电类型半导体层303是由p型AlGaN层308和p型GaN层309形成。第一金属层302依次包括镀覆底层310、反射层311、和欧姆层312。
按照这种方式，由于通过使用绝缘层306覆盖第二导电类型半导体层303、发射层304和第一导电类型半导体层305的侧面，该PN结部分得到保护，因此端面漏电不会发生且产率提高。此外，在长时间供电的情况下不会在PN结部分观察到金属侵入，并提供了一种可靠的氮化物半导体发光装置。
在下文中，将仅描述本实施例所特有的部分。此处未描述的部分类似于第一实施例。
<导电衬底>
在本实施例的氮化物半导体发光装置中，用于导电衬底301的材料为允许通过镀覆来形成层的材料。这些材料的示例为金属或包括Ni、Cu、Sn、Au和Ag任意一种为主要成分的合金。由于使用允许通过镀覆形成层的材料用于导电衬底301，导电衬底可以直接引入到该装置，而不使用通过在导电衬底上和第二导电类型半导体层上形成各自共晶接合层并彼此接合这些共晶接合层，由此引入导电衬底的方法，正如如上所述第一实施例中制造氮化物半导体发光装置那样。
<第一金属层>
第一金属层302依次包括镀覆底层310、反射层311和欧姆层312。在下文中将描述镀覆底层310。这里，欧姆层312对应于第一实施例中的第二欧姆层115，且与第二导电类型半导体层303欧姆接触。
在本实施例中，第一金属层302包括镀覆底层310。提供镀覆底层310且在夹置镀覆底层310情况通过镀覆而形成导电衬底310，使得可以高产率地形成导电衬底301。
可以采用常规上已知的金属或合金来形成镀覆底层310。其示例为Au、Ni、Pd、Cu以及包括这些金属的合金。镀覆底层310的厚度没有具体限制，可以采用本领域中通常使用的厚度。镀覆底层310的厚度可以例如为约10-5000nm。
注意，如上所述第二实施例中的氮化物半导体发光装置可进行各种改进而不背离本发明的范围。例如，第一金属层302可具有扩散阻挡层。其他改进类似于第一实施例中的氮化物半导体发光装置。
现在，参考图4，将描述如上所述第二实施例中氮化物半导体发光装置的优选制造方法。图4为示出了依据本发明方法的另一个优选实例的示意性工艺视图。在图4中，以剖面图示示意性示出分成若干步骤的半导体发光装置。本实施例的氮化物半导体发光装置制造方法包括如下顺序的下述步骤：
(1)步骤(A)，在第一衬底上依次层叠第一导电类型半导体层、发射层、以及第二导电类型半导体层；
(2)步骤(B)，在层叠层的露出表面上按大致规则的间隔形成多个凹陷部分，各个凹陷部分具有至少达到面向该发射层的第一导电类型半导体层表面的深度；
(3)步骤(C)，在包括该凹陷部分的侧壁和底面的层叠层的整个露出表面上形成绝缘层；
(4)步骤(D)，通过除去部分绝缘层而露出与该绝缘层接触的层的部分表面；
(5)步骤(E)，在该整个露出表面上层叠第一金属层和第二衬底；
(6)步骤(H)，除去整个或部分该第一衬底；
(7)步骤(I)，除去部分第一导电类型半导体层以露出凹陷部分的底面；以及
(8)步骤(F)，通过执行芯片划分来获得多个氮化物半导体发光装置。
第二实施例中氮化物半导体发光装置的制造方法一直到步骤(D)与第一实施例中氮化物半导体发光装置的制造方法相同。更具体而言，首先，例如蓝宝石衬底准备成第一衬底401。随后，由缓冲层402、第一导电类型半导体层403、发射层404、以及由p型AlGaN层405和p型GaN层406形成的第二导电类型半导体层407依次生长在第一衬底401上(步骤(A))。
接着，使用与第一实施例相同的方法，第二导电类型半导体层407、发射层404和第一导电类型半导体层403被除去以形成多个凹陷部分(步骤(B))。随后SiO2层形成为绝缘层408(步骤(C))。接着，使用与第一实施例相同的方法，形成于第二导电类型半导体层407表面上的部分绝缘层408通过蚀刻而除去，以露出第二导电类型半导体层407的部分表面(步骤(D))。
随后进行步骤(E)，其中第一金属层和第二衬底依次层叠在整个露出表面上，即，层叠在绝缘层408上以及露出的第二导电类型半导体层407上。在该步骤中，首先，如图4(a)所示，反射层410和镀覆底层411依次形成于绝缘层408上以及露出的第二导电类型半导体层407上。欧姆层409是由例如Pd、Ni、Mo、Au、Fe、Cu、Zn、Al、Mg、Ti、W、Ta、Ag等形成，且通过例如蒸镀来形成。反射层410是由例如AgNd、Ag、AgPd、AgCu、Al等形成，且通过例如溅镀来形成。镀覆底层411是由例如Au等形成，且例如通过蒸镀来形成。
接着，如图4(a)所示，在镀覆底层411上通过镀覆形成第二衬底412。第二衬底412的厚度可以例如为20-300μm。为了容易处理芯片，第二衬底412的厚度优选为50μm以上。金属或者包含Ni、Cu、Sn、Au和Ag任意一种作为主要成分的合金可以用于第二衬底412。镀覆方法可以是无电镀镀覆或电解镀覆。
接着，通过从第一衬底401背面施加例如355nm的激光来分解整个或大部分缓冲层402和部分第一导电类型半导体层403，由此除去第一衬底401(步骤(H))。尽管第一衬底401以及整个或大部分缓冲层402通过激光辐射而除去，部分第一衬底401可留下。
接着，通过除去第一衬底401和缓冲层402而露出的部分第一导电类型半导体层403通过干法蚀刻而除去(步骤(I))。执行第一导电类型半导体层403的除去，使得在步骤(B)中形成的凹陷部分的底面露出。这里，在除去第一导电类型半导体层403时，整个第一导电类型半导体层403大致均匀的厚度被除去从而露出凹陷部分的底面，或者仅位于凹陷部分底面上的第一导电类型半导体层403被除去从而露出该凹陷部分的底面。这里，干法蚀刻允许除去第一导电类型半导体层403，并允许在第一导电类型半导体层403的表面上形成凸起和凹陷。这里，在该步骤中，部分第一导电类型半导体层403被除去以露出凹陷部分的底面，且此外，用于在下一步骤中划分芯片的芯片划分槽形成于凹陷部分的底面上。作为步骤的结果，包括第一导电类型半导体层403、发射层404和第二导电类型半导体层407的该半导体层部分按规则的节距不连续。
接着，第一电极413沉积在第一导电类型半导体层403的表面中间附近，形成具有图4(b)所示结构的晶片。第一电极413可以例如为Ti层和Al层的双层结构。
最后，在绝缘层408按规则节距露出的部分，即在步骤(B)中形成的凹陷部分的底面上的任意位置(图4(b)的虚线示出了最优选的位置)，上述晶片被划分为芯片(步骤(F))。金刚石划片方法、切片方法、激光划片方法等可以用作划分方法。
(第三实施例)
图5为示出了依据本发明另一个优选实施例的氮化物半导体发光装置的示意性剖面视图。如图5所示，本实施例的氮化物半导体发光装置依次包括导电衬底501、第一金属层502、第二金属层515、第二导电类型半导体层503、发射层504、以及第一导电类型半导体层505。此外，本实施例中的该氮化物半导体发光装置具有绝缘层506，该绝缘层506覆盖第二金属层515、第二导电类型半导体层503、发射层504和第一导电类型半导体层505的侧面，并覆盖面向第一金属层502的第二金属层515的部分表面。本实施例的氮化物半导体发光装置具有形成于第一导电类型半导体层505上用于外部连接的第一电极507、以及形成于与其上形成有第一金属层502的表面相对的导电衬底501表面上用于外部连接的第二电极508。
在本实施例的氮化物半导体发光装置中，第二导电类型半导体层503是由p型AlGaN层509和p型GaN层510形成。第一金属层502依次包括第一欧姆层511、共晶接合层512、扩散阻挡层513和反射层514。第二金属层515接触包含在第一金属层502内的反射层514。在本实施例中，第二金属层515与第二导电类型半导体层503接触的一侧上沿层方向(横向方向)的长度短于与第二金属层515接触的一侧上第二导电类型半导体层503沿层方向(横向方向)的长度。
按照这种方式，由于通过使用绝缘层506覆盖第二金属层515、第二导电类型半导体层503、发射层504和第一导电类型半导体层505的侧面，该PN结部分得到保护，因此端面漏电不会发生且产率提高。此外，在长时间供电的情况下不会在PN结部分观察到金属侵入，且提供了一种可靠的氮化物半导体发光装置。
现在将描述图1所示氮化物半导体发光装置和图5所示氮化物半导体发光装置的结构之间的差异。在图1所示氮化物半导体发光装置中，电流趋于不扩展到涂覆有绝缘层106的第二导电类型半导体层103部分。另一方面，在图5所示的氮化物半导体发光装置中，第二金属层515形成于绝缘层506内部，即介于第二导电类型半导体层503与覆盖第二金属层515部分表面的绝缘层506之间。因此，即使对于第二金属层515和第一金属层502之间的接触面积非常小的情形(换言之，第二金属层515表面的具有绝缘层506的涂覆面积非常大)，第二金属层515和第二导电类型半导体层503之间的接触面积也得到保证，由此允许电流在整个第二导电类型半导体层503上扩展。
在下文中，将仅描述本实施例所特有的部分。此处未描述的部分类似于第一实施例。
<第一金属层>
如上所述，本实施例中的第一金属层502依次包括如上所述的第一欧姆层511、共晶接合层512、扩散阻挡层513和反射层514。第一欧姆层511对应于第一实施例的氮化物半导体发光装置中的第一欧姆层111，且与导电衬底501欧姆接触。
这里，在本实施例的氮化物半导体发光装置的第一金属层502中不存在与第一实施例中氮化物半导体发光装置内第二欧姆层115相对应的部分。这是因为第二金属层515包括作为替代的欧姆层。
<第二金属层>
本实施例中的第二金属层515包括与第二导电类型半导体层503的p型GaN层510欧姆接触的欧姆层。例如，Pd、Ni、Pt、Ag以及包括其的合金可用于该欧姆层。该欧姆层的厚度没有具体限制，可以例如为约0.5-100nm。优选地，对于低反射率材料的情形，厚度减小；对于高反射率材料的情形，厚度增大。
这里，如图5所示，p型GaN层510侧上作为第二金属层515的欧姆层沿层方向(横向方向)的长度(即，沿与层厚方向垂直的方向的长度)优选地短于第二金属层515侧上p型GaN层510沿层方向(横向方向)的长度。因此漏电流进一步减小且产率提高。
<绝缘层>
绝缘层506覆盖第二金属层515、第二导电类型半导体层503、发射层504和第一导电类型半导体层505的侧面。由于这种配置，该PN结部分得到保护，使得端面漏电不发生且产率提高。此外，在长时间供电时，未观察到PN结处的金属侵入，并提供了可靠的氮化物半导体发光装置。
绝缘层506覆盖第二金属层515、第二导电类型半导体层503、发射层504和第一导电类型半导体层505的侧面，此外还覆盖与第一金属层502接触的第二金属层515的部分表面。
当绝缘层506覆盖与第一金属层502接触的第二金属层515的部分表面时，与第一金属层502接触的第二金属层515的表面被绝缘层506覆盖的面积优选地为与第一金属层502接触的第二金属层515的整个表面的1-99％。在本实施例中，如上所述，第二金属层515形成于绝缘层506的内部，更具体而言，介于第二导电类型半导体层503与覆盖第二金属层515部分表面的绝缘层506之间。因此，即使当绝缘层506涂覆的程度大时，电流在第二金属层515内扩展且电流注入到整个第二导电类型半导体层503。然而，如果涂覆面积大于99％，第一金属层502和第二金属层515之间的接触变差，可能降低产率。另一方面，如果涂覆面积小于1％，在下文所述的部分除去形成于第二金属层515整个表面上的绝缘层506的步骤中，不良对准发生，使得产率趋于在一定程度上降低。然而，小于1％，例如最终0％的涂覆面积并不背离本发明的范围，且上述效应可完全实现，只要绝缘层506至少覆盖第二金属层515、第二导电类型半导体层503、发射层504和第一导电类型半导体层505的侧面。
注意，如上所述第三实施例中的氮化物半导体发光装置可进行各种改进而不背离本发明的范围。例如，第二金属层515不仅包括欧姆层，还包括反射层、扩散阻挡层和共晶接合层中的一种或多种，类似于第一金属层502。因此，可以获得具有高发射效率的可靠发光装置。当第二金属层515不包括欧姆层时，第一金属层502可包括与第一欧姆层511不同的欧姆层。
作为上述第三实施例的氮化物半导体发光装置的改进的具体实例，可考虑下述改进。具体而言，参考图5进行说明，该装置构造成使得第二金属层515包括欧姆层和反射层(该欧姆层面对第二导电类型半导体层503)，且第一金属层502不包括扩散阻挡层513和反射层514而仅包括第一欧姆层511和共晶接合层512。第二金属层515附加地包括扩散阻挡层和共晶接合层。在这种结构中，通过使绝缘层506覆盖第二金属层515的反射层表面的面积足够大，共晶接合层512的金属和第二金属层515的金属在绝缘层506的开口部分相互混合。然而，在其他区域，绝缘层506还起着扩散阻挡层的作用，使得可以防止由于金属互扩散引起的反射率降低。这里，绝缘层506覆盖第二金属层515的反射层表面的面积为整个表面的99％以下。优选地，其约为95％。当绝缘层506如此起着扩散阻挡层的作用时，绝缘层506的厚度可以为30-3000nm。
这里，即使当绝缘层506覆盖第二金属层515的反射层表面的面积足够大(例如，约为整个表面的95％)时，即，当绝缘层506的开口部分足够小时，开口部分内的反射率减小，由此降低了光提取效率。因此，优选地同时使用如上所述的电流阻挡层。这样，在反射率降低的部分不发生发射，使得具有低反射率的开口部分不影响光提取效率且光提取效率可进一步改善。本实施例的其他可能改进类似于第一实施例。
现在，参考图6，将描述如上所述第三实施例中氮化物半导体发光装置的优选制造方法。图6为示出了依据本发明方法的另一个优选实例的示意性工艺视图。在图6中，以剖面图示示意性示出分成若干步骤的半导体发光装置。本实施例的氮化物半导体发光装置制造方法包括如下顺序的下述步骤：
(1)步骤(A)，在第一衬底上依次层叠第一导电类型半导体层、发射层、以及第二导电类型半导体层；
(2)步骤(G)，层叠第二金属层；
(3)步骤(B)，在层叠层的露出表面上按大致规则的间隔形成多个凹陷部分，各个凹陷部分具有至少达到面向该发射层的第一导电类型半导体层表面的深度；
(4)步骤(C)，在包括该凹陷部分的侧壁和底面的层叠层的整个露出表面上形成绝缘层；
(5)步骤(D)，通过除去部分绝缘层而露出与该绝缘层接触的层的部分表面；
(6)步骤(E)，在该整个露出表面上层叠第一金属层和第二衬底；
(7)步骤(H)，除去整个或部分该第一衬底；
(8)步骤(I)，除去部分第一导电类型半导体层以露出凹陷部分的底面；以及
(9)步骤(F)，通过执行芯片划分来获得多个氮化物半导体发光装置。
在如上所述第三实施例的氮化物半导体发光装置的制造中，首先例如蓝宝石衬底准备成第一衬底601。随后，由AlrGa1-rN(0≤r≤1)制成的缓冲层602、n型GaN层的第一导电类型半导体层603、由GaN制成的势垒层和由InqGa1-qN(0＜q＜1)制成的阱层所形成的发射层604、以及由p型AlGaN层605和p型GaN层606形成的第二导电类型半导体层607依次生长在第一衬底601上(步骤(A))。
接着，第二金属层608通过蒸镀层叠在第二导电类型半导体层607的整个表面上(步骤(G))。例如，Pd、Ni、Mo、Au、Fe、Cu、Zn、Al、Mg、Ti、W、Ta、Ag等用于第二金属层608。在本实施例中，第二金属层608为与p型GaN层606形成欧姆结的欧姆层。
随后，大致方形的光敏抗蚀剂掩模按规则的节距形成之后，第二金属层608在露出部分被蚀刻。在该操作时，在恰当的蚀刻条件下，第二金属层608从光敏抗蚀剂掩模端部向内部过蚀刻几微米。因此，漏电流进一步减小且产率增大。
接着，在蚀刻第二金属层608中使用的光敏抗蚀剂被原样用于通过干法蚀刻除去在未覆盖有该光敏抗蚀剂的部分内的第二导电类型半导体层607、发射层604和第一导电类型半导体层603，由此按照与光敏抗蚀剂掩模的规则节距相对应的大致规则的间隔形成多个凹陷部分(步骤(B))。凹陷部分的深度优选地设置为使得，该凹陷部分穿过发射层604并到达第一导电类型半导体层603，但是不穿过第一导电类型半导体层603。这里，由于使用光敏抗蚀剂为掩模，凹陷部分形成为大致倒梯形的形状，使得在蚀刻之后的该氮化物半导体层部分，特别是第二导电类型半导体层607、发射层604和第一导电类型半导体层603部分变为渐缩结构。由于第二金属层608通过过蚀刻从光敏抗蚀剂端部向内部几微米，即使在该渐缩结构内，第二金属层608也不露出。这里，可以在步骤(B)后执行前述步骤(G)。
接着，在除去光敏抗蚀剂之后，SiO2层形成为绝缘层609以连续地覆盖整个表面，即，第二金属层608的表面、在步骤(B)中露出的对应于凹陷部分侧壁的第二导电类型半导体层607、发射层604和第一导电类型半导体层603的侧面、以及在步骤(B)中露出的对应于凹陷部分底面的第一导电类型半导体层603的表面(步骤(C))。随后，形成于第二金属层608表面上的部分绝缘层609通过蚀刻除去，以露出接触绝缘层609的第二金属层608的部分表面(步骤(D))。这里，光敏抗蚀剂掩模用于蚀刻。蚀刻优选为干法蚀刻。对于绝缘层609通过干法蚀刻除去的情形，第二金属层608作为蚀刻停止层。该蚀刻优选地执行，使得第二金属层608被涂覆的表面为与其上形成有发射层604的表面相对的第二金属层608整个表面的1-99％。
随后进行步骤(E)，其中第一金属层和第二衬底依次层叠在整个露出表面上，即，层叠在绝缘层609上以及露出的第二金属层608上。在该步骤中，首先，如图6(a)所示，反射层610、扩散阻挡层611以及第一共晶接合层612依次形成于绝缘层609上以及露出的第二金属层608上。反射层610是由例如AgNd、Ag、AgPd、AgCu、Al等形成，且通过例如溅镀来形成。扩散阻挡层611是由例如NiTi、Ti、Ni、W、Mo、Nb、Ta等形成，且例如通过溅镀来形成。第一共晶接合层612是由例如Au等形成，且例如通过蒸镀来形成。
接着，如图6(a)所示，在第一欧姆层614通过本领域常用手段形成于例如Si衬底的第二衬底613上之后，第二共晶接合层615形成于该第一欧姆层614上。第一欧姆层614可以是例如Ti层和Au层的双层结构。第二共晶接合层615是由例如AuSn形成，且通过蒸镀来形成。这里，在第二衬底613上形成第一欧姆层614和第二共晶接合层615可以在第一共晶接合层612的形成完成之前的任何时刻实施，或者在第一共晶接合层612的形成的同时或完成之后实施。
接着，与第一实施例相似，第一共晶接合层612和第二共晶接合层615相互接触。
接着，通过从第一衬底601背面施加例如266nm的激光来分解整个或大部分缓冲层602和部分第一导电类型半导体层603，由此除去第一衬底601(步骤(H))。尽管第一衬底601以及整个或大部分缓冲层602通过激光辐射而除去，可留下部分第一衬底601。
接着，通过除去第一衬底601和缓冲层602而露出的部分第一导电类型半导体层603通过干法蚀刻而除去(步骤(I))。执行第一导电类型半导体层603的除去，使得在步骤(B)中形成的凹陷部分的底面露出。这里，在除去第一导电类型半导体层603时，第一导电类型半导体层603整体上大致均匀的厚度被除去从而露出凹陷部分的底面，或者仅位于凹陷部分底面上的第一导电类型半导体层603被除去从而露出该凹陷部分的底面。这里，干法蚀刻允许除去第一导电类型半导体层603，并允许在第一导电类型半导体层603的表面上形成凸起和凹陷。这里，在该步骤中，部分第一导电类型半导体层603被除去以露出凹陷部分的底面，且此外，用于在下一步骤中划分芯片的芯片划分槽形成于凹陷部分的底面上。作为该步骤的结果，包括第一导电类型半导体层603、发射层604和第二导电类型半导体层607的该半导体层部分按规则的节距不连续。
接着，用于外部连接的第一电极616沉积在第一导电类型半导体层603的表面中间附近，用于外部连接的第二电极617沉积在与其上形成有第一欧姆层614的表面相对的第二衬底613的表面，形成具有图6(b)所示结构的晶片。第一电极616和第二电极617可以例如为Ti层和Al层的双层结构。
最后，在绝缘层609按规则节距露出的部分，即在步骤(B)中形成的凹陷部分的底面上的任意位置(图6(b)的虚线示出了最优选的位置)，上述晶片被划分为芯片(步骤(F))。金刚石划片方法、切片方法、激光划片方法等可以用作划分方法。
现在参考图7，将描述如上所述第三实施例中氮化物半导体发光装置的另一个优选制造方法。图7为示出了依据本发明方法的另一个优选实例的示意性工艺视图。在图7中，以剖面图示示意性示出分成若干步骤的半导体发光装置。
首先，与图6所示方法类似，缓冲层702、第一导电类型半导体层703、发射层704、以及由p型AlGaN层705和p型GaN层706形成的第二导电类型半导体层707依次生长在第一衬底701上(步骤(A))。接着，第二金属层708通过蒸镀层叠在第二导电类型半导体层707的整个表面上(步骤(G))。
接着，类似于图6所示的方法，在第二金属层708蚀刻之后，在蚀刻第二金属层708中使用的光敏抗蚀剂被原样用于除去未覆盖有该光敏抗蚀剂的部分内的第二导电类型半导体层707、发射层704和第一导电类型半导体层703，由此按照与光敏抗蚀剂掩模的规则节距相对应的大致规则的间隔形成多个凹陷部分(步骤(B))。
接着，在除去光敏抗蚀剂之后，与图6所示方法类似，SiO2层形成为绝缘层709以连续地覆盖第二金属层708的表面，在步骤(B)中露出的对应于凹陷部分侧壁的第二导电类型半导体层707、发射层704和第一导电类型半导体层703的侧面，以及在步骤(B)中露出的对应于凹陷部分底面的第一导电类型半导体层703的表面(步骤(C))。随后，形成于第二金属层708表面上的部分绝缘层709通过蚀刻除去，以露出接触绝缘层709的第二金属层708的部分表面(步骤(D))。这里，光敏抗蚀剂掩模用于蚀刻。
接着，除去用于蚀刻的光敏抗蚀剂掩模，且形成具有大致方形的孔的光敏抗蚀剂掩模，其中这些孔具有约几百微米的规则节距且分别具有短于节距长度的边，从而通过剥离部分地形成第一金属层。这里，大致方形的孔的中心与第二金属层708的露出部分的中心匹配。
随后进行步骤(E)，其中第一金属层和第二衬底依次层叠在整个露出表面上，即，层叠在绝缘层709上以及露出的第二金属层708上。在该步骤中，首先，如图7(a)所示，反射层710、扩散阻挡层711以及第一共晶接合层712依次形成于绝缘层709上以及露出的第二金属层708上。随后进行剥离。按照这种方式，由于在形成第一金属层时使用光敏抗蚀剂掩模，第一金属层可以按照具有规则间隔的不连续方式形成，该规则间隔对应于所形成的光敏抗蚀剂掩模的节距且长度对应于该光敏抗蚀剂掩模的孔的尺寸。第一金属层的中心位置与第二金属层708的中心位置大约匹配，因为光敏抗蚀剂掩模的孔的中心与第二金属层708的露出部分的中心匹配。此外，由于使用光敏抗蚀剂掩模，如图7(a)所示，在绝缘层709上产生未形成层的部分。该部分是用于芯片划分位置的优选部分。
接着，如图7(a)所示，准备例如Si衬底的第二衬底713，且在具有与用于形成第一金属层的光敏抗蚀剂掩模相同尺寸的孔的光敏抗蚀剂掩模形成之后，第一欧姆层714形成于第二衬底713上，且第二共晶接合层715形成于该第一欧姆层714上。随后进行剥离。使用光敏抗蚀剂掩模，类似于第一金属层的形成，第一欧姆层714和第二共晶接合层715按照具有规则间隔的不连续方式形成，该规则间隔对应于所形成的光敏抗蚀剂掩模的节距且长度对应于该光敏抗蚀剂掩模的孔的尺寸。
随后，第一共晶接合层712和第二共晶接合层715对准，接触从而彼此总体交叠，且通过热压焊彼此接合。
下述步骤类似于图6所示方法。具体而言，整个或部分第一衬底701被除去(步骤(H))，且凸起和凹陷通过干法蚀刻形成于第一导电类型半导体层703的表面上。随后，第一电极716和第二电极717形成，得到具有图7(b)所示结构的晶片。最后，执行芯片划分(步骤(F))。这里，芯片划分位置是在绝缘层709露出的部分，即在步骤(B)中形成的凹陷部分的底面上的任意位置(图7(b)的虚线示出了最优选的位置)，
如上所述，在本方法中，光敏抗蚀剂掩模用于以不连续的方式形成第一金属层、第一欧姆层714和第二共晶接合层715。这里，在图7(b)中，在步骤(B)中形成的凹陷部的底面露出。然而，根据该方法，不总是需要提供除去部分第一导电类型半导体层703的步骤(I)以露出绝缘层709(即，凹陷部分的底面)。这是因为芯片划分区域中不存在任何金属层，因此不存在由于金属侵入引起的漏电的任何可能性。这种方法可以优选地用于在本说明书其他实施例中制造氮化物半导体发光装置。
(第四实施例)
图8为示出了依据本发明另一个优选实施例的氮化物半导体发光装置的示意性剖面视图。如图8所示，本实施例的氮化物半导体发光装置是通过提供在第二实施例的氮化物半导体发光装置中提供在第三实施例中采用的第二金属层而形成。更具体而言，本实施例的氮化物半导体发光装置依次包括导电衬底801、第一金属层802、第二金属层812、第二导电类型半导体层803、发射层804、以及第一导电类型半导体层805。此外，本实施例的氮化物半导体发光装置具有绝缘层806，该绝缘层806覆盖第二金属层812、第二导电类型半导体层803、发射层804和第一导电类型半导体层805的侧面，且覆盖接触第一金属层802的第二金属层812的部分表面。本实施例的氮化物半导体发光装置具有形成于第一导电类型半导体层805上的用于外部连接的第一电极807。在本实施例中，用于外部连接的第二电极是导电衬底801本身。
这里，在本实施例的氮化物半导体发光装置中，第二导电类型半导体层803是由p型AlGaN层808和p型GaN层809形成。第一金属层802依次包括镀覆底层810和反射层811。第二金属层812接触包括在第一金属层802内的反射层811。
按照这种方式，由于通过使用绝缘层806覆盖第二金属层812、第二导电类型半导体层803、发射层804和第一导电类型半导体层805的侧面，该PN结部分得到保护，因此端面漏电不会发生且产率提高。此外，在长时间供电的情况下不会在PN结部分观察到金属侵入，并提供了一种可靠的氮化物半导体发光装置。另外，通过提供第二金属层812产生的效果类似于第三实施例。
注意，如上所述第四实施例中的氮化物半导体发光装置可进行各种改进而不背离本发明的范围。例如，第二金属层812不仅包括欧姆层，还包括反射层、扩散阻挡层和共晶接合层中的一种或多种，类似于第一金属层802。因此，可以获得具有高发射效率的可靠发光装置。其他可能的改进类似于第二实施例。
现在，参考图9，将描述如上所述第四实施例中氮化物半导体发光装置的优选制造方法。图9为示出了依据本发明方法的另一个优选实例的示意性工艺视图。在图9中，以剖面图示示意性示出分成若干步骤的半导体发光装置。本实施例的氮化物半导体发光装置制造方法包括如下顺序的下述步骤：
(1)步骤(A)，在第一衬底上依次层叠第一导电类型半导体层、发射层、以及第二导电类型半导体层；
(2)步骤(G)，层叠第二金属层；
(3)步骤(B)，在层叠层的露出表面上按大致规则的间隔形成多个凹陷部分，各个凹陷部分具有至少达到面向该发射层的第一导电类型半导体层表面的深度；
(4)步骤(C)，在包括该凹陷部分的侧壁和底面的层叠层的整个露出表面上形成绝缘层；
(5)步骤(D)，通过除去部分绝缘层而露出与该绝缘层接触的层的部分表面；
(6)步骤(E)，在该整个露出表面上依次层叠第一金属层和第二衬底；
(7)步骤(H)，除去整个或部分该第一衬底；
(8)步骤(I)，除去部分第一导电类型半导体层以露出凹陷部分的底面；以及
(9)步骤(F)，通过执行芯片划分来获得多个氮化物半导体发光装置。
第四实施例中氮化物半导体发光装置的制造方法一直到步骤(D)与第三实施例中氮化物半导体发光装置的制造方法相同。更具体而言，首先，例如蓝宝石衬底准备成第一衬底901。随后，缓冲层902、第一导电类型半导体层903、发射层904、以及由p型AlGaN层905和p型GaN层906形成的第二导电类型半导体层907依次生长在第一衬底901上(步骤(A))。接着，使用与第三实施例相同的方法，由例如Pd形成的第二金属层908被层叠(步骤(G))，且第二金属层908被蚀刻。随后，使用与第三实施例相同的方法，第二导电类型半导体层907、发射层904和第一导电类型半导体层903被除去以形成凹陷部分(步骤(B))，且随后SiO2层形成为绝缘层909(步骤(C))。这里，可以在步骤(B)之后执行前述步骤(G)。
接着，使用与第三实施例相同的方法，形成于第二金属层908表面上的部分绝缘层909通过蚀刻而除去，以露出第二金属层908的部分表面(步骤(D))。
随后进行步骤(E)，其中第一金属层和第二衬底依次层叠在整个露出表面上，即，层叠在绝缘层909上以及露出的第二金属层908上。在该步骤中，首先，如图9(a)所示，反射层910和镀覆底层911依次形成于绝缘层909上以及露出的第二金属层908上。反射层910是由例如AgNd、Ag、AgPd、AgCu、Al等形成，且通过例如溅镀来形成。镀覆底层911是由例如Au等形成，且例如通过蒸镀来形成。
接着，如图9(a)所示，在镀覆底层911上通过镀覆形成第二衬底912。第二衬底912的厚度可以例如为20-300μm。为了容易处理芯片，第二衬底912的厚度优选为50μm以上。金属或者包含Ni、Cu、Sn、Au和Ag任意一种作为主要成分的合金可以用于第二衬底912。镀覆方法可以是无电镀镀覆或电解镀覆。
接着，通过从第一衬底901背面施加例如355nm的激光来分解整个或大部分缓冲层902和部分第一导电类型半导体层903，由此除去第一衬底901(步骤(H))。尽管第一衬底901以及整个或大部分缓冲层902通过激光辐射而除去，可留下部分第一衬底901。
接着，通过除去第一衬底901和缓冲层902而露出的部分第一导电类型半导体层903通过干法蚀刻而除去(步骤(I))。执行第一导电类型半导体层903的除去，使得在步骤(B)中形成的凹陷部分的底面露出。这里，在除去第一导电类型半导体层903时，整个第一导电类型半导体层903大致均匀的厚度被除去从而露出凹陷部分的底面，或者仅位于凹陷部分底面上的第一导电类型半导体层903被除去从而露出该凹陷部分的底面。这里，干法蚀刻允许除去第一导电类型半导体层903，并允许在第一导电类型半导体层903的表面上形成凸起和凹陷。这里，在该步骤中，部分第一导电类型半导体层903被除去以露出凹陷部分的底面，且此外，用于在下一步骤中划分芯片的芯片划分槽形成于凹陷部分的底面上。作为该步骤的结果，包括第一导电类型半导体层903、发射层904和第二导电类型半导体层907的该半导体层部分按规则的节距不连续。
接着，用于外部连接的第一电极913沉积在第一导电类型半导体层903的表面中间附近，形成具有图9(b)所示结构的晶片。用于外部连接的第一电极913可以例如为Ti层和Al层的双层结构。
最后，在绝缘层909按规则节距露出的部分，即在步骤(B)中形成的凹陷部分的底面上的任意位置(图9(b)的虚线示出了最优选的位置)，上述晶片被划分为芯片(步骤(F))。金刚石划片方法、切片方法、激光划片方法等可以用作划分方法。
在下文中，将参考实例来更详细地描述本发明。然而，本发明不限于此。
实例
<实例1>
通过下述方法来制作氮化物半导体发光装置。为了方便解释，将参考图2进行描述。首先，蓝宝石衬底准备成第一衬底201。随后，由AlrGa1-rN(0≤r≤1)制成的50μm厚的缓冲层202、5μm厚的n型GaN层的第一导电类型半导体层203、包括由GaN制成的势垒层和由InqGa1-qN(0＜q＜1)制成的阱层的100nm厚的发射层204、以及由30nm厚的p型AlGaN层205和200nm厚的p型GaN层206形成的第二导电类型半导体层207通过常用手段依次生长在第一衬底201上(步骤(A))。
接着，在每个边长250μm的大致方形的光敏抗蚀剂掩模按350μm的节距形成之后，对于未覆盖有该光敏抗蚀剂的部分，第二导电类型半导体层207、发射层204和第一导电类型半导体层203通过干法蚀刻被除去，如图2(a)所示，由此多个凹陷部分按照与光敏抗蚀剂掩模的规则节距相对应的大致规则的间隔形成，各个凹陷部分成形为倒梯形的形状(步骤(B))。凹陷部分的深度为距其上形成有第一导电类型半导体层203的发射层204表面4μm。
接着，在除去光敏抗蚀剂之后，如图2(b)所示，SiO2层形成为绝缘层208以连续覆盖整个表面，即，对应于凹陷部分侧壁的第二导电类型半导体层207、发射层204和第一导电类型半导体层203在步骤(B)中露出的侧面，以及对应于凹陷部分底面的第一导电类型半导体层203在步骤(B)露出的表面(步骤(C))。随后，如图2(c)所示，形成于第二导电类型半导体层207表面上的部分绝缘层208通过蚀刻而除去，以露出第二导电类型半导体层207的部分表面(步骤(D))。
随后进行步骤(E)，其中第一金属层和第二衬底依次层叠在整个露出表面上，即，层叠在绝缘层208上以及露出的第二导电类型半导体层207上。在该步骤中，首先，如图2(d)所示，在绝缘层208上以及在露出的第二导电类型半导体层207上沉积1.5nm的Pd作为第二欧姆层209。随后，通过溅镀形成100nm厚的AgNd层作为反射层210。随后，通过溅镀形成15nm厚的NiTi层作为扩散阻挡层211。随后，沉积1μm厚的Au作为第一共晶接合层212。
接着，如图2(d)所示，通过常用手段在Si衬底的第二衬底213上形成10nm厚的Ti层和随后200nm厚的Au层作为第一欧姆层214，且随后1μm厚的AuSn沉积在其上作为第二共晶接合层215。
接着，使得第一共晶接合层212和第二共晶接合层215在2×10-3Pa的减压气氛中相互接触，并在100kPa(10N/cm2)的压力下在300℃通过热压焊彼此接合。接着，通过从第一衬底201背面施加355nm的激光来分解缓冲层202和部分第一导电类型半导体层203，由此除去第一衬底201(步骤(H))。因此得到具有图2(e)所示结构的晶片。这里，部分第一衬底201留在第一导电类型半导体层203的表面上。
接着，通过除去第一衬底201和缓冲层202而露出的部分第一导电类型半导体层203通过干法蚀刻而除去(步骤(I))。结果，凹陷部分的底面露出。这里，除了除去部分第一导电类型半导体层203，凸起和凹陷还形成于第一导电类型半导体层203的表面上。作为该步骤的结果，包括第一导电类型半导体层203、发射层204和第二导电类型半导体层207的该半导体层部分按350μm的节距不连续。
接着，在第一导电类型半导体层203的表面中间附近沉积15nm的Ti和100nm的Al作为第一电极216，在与其上形成有第一欧姆层214的表面相对的第二衬底213的表面上沉积15nm的Ti和200nm的Al作为第二电极217，形成具有图2(f)所示结构的晶片。最后，在绝缘层208按350μm的节距露出的部分(图2(f)中虚线所示的位置)，上述晶片通过金刚石划片方法被划分为芯片(步骤(F))，得到氮化物半导体发光装置。
<实例2>
通过下述方法来制作氮化物半导体发光装置。为了方便解释，将参考图4进行描述。直到在步骤(E)形成反射层410，该工艺的执行类似于实例1。随后，沉积200nm厚的Au作为镀覆底层411，如图4(a)所示。接着，如图4(a)所示，使用无电镀镀覆方法，在镀覆底层411上形成70μm厚的Ni作为第二衬底412。
接着，通过从第一衬底401背面施加355nm的激光来分解缓冲层402和部分第一导电类型半导体层403，由此除去第一衬底401(步骤(H))。这里，部分第一衬底401留在第一导电类型半导体层403的表面上。
接着，通过除去第一衬底401和缓冲层402而露出的部分第一导电类型半导体层403通过干法蚀刻而除去(步骤(I))。结果，凹陷部分的底面露出。这里，除了除去部分第一导电类型半导体层403之外，凸起和凹陷形成于第一导电类型半导体层403的表面上。作为该步骤的结果，包括第一导电类型半导体层403、发射层404和第二导电类型半导体层407的该半导体层部分按350μm的节距不连续。
接着，在第一导电类型半导体层403的表面中间附近沉积15nm的Ti和100nm的Al作为第一电极413，形成具有图4(b)所示结构的晶片。最后，在绝缘层408按350μm的节距露出的部分(图4(b)中虚线所示的位置)，上述晶片通过激光划片方法被划分为芯片(步骤(F))，得到氮化物半导体发光装置。
<实例3>
通过下述方法来制作氮化物半导体发光装置。为了方便解释，将参考图6进行描述。首先，蓝宝石衬底准备成第一衬底601。随后，由AlrGa1-rN(0≤r≤1)制成的50nm厚的缓冲层602、5μm厚的n型GaN层的第一导电类型半导体层603、包括由GaN制成的势垒层和由InqGa1-qN(0＜q＜1)制成的阱层的100nm厚的发射层604、以及由30nm厚的p型AlGaN层605和200nm厚的p型GaN层606形成的第二导电类型半导体层607通过常用手段依次生长在第一衬底601上(步骤(A))。接着，在第二导电类型半导体层607的整个表面上沉积1.5nm的Pd作为第二金属层608(步骤(G))。
接着，在每个边长250μm的大致方形的光敏抗蚀剂掩模按350μm的节距形成之后，使用包括盐酸、硝酸和水比例为1∶9∶5(体积比)的混合物的蚀刻液体来蚀刻在露出部分的第二金属层608。这里，在约30℃的蚀刻温度和30秒的蚀刻时间，第二金属层608从250μm的光敏抗蚀剂掩模的端部向内部过蚀刻约5μm。
接着，原样使用在蚀刻第二金属层608中使用的光敏抗蚀剂掩模，通过干法蚀刻除去未覆盖有该光敏抗蚀剂的部分的第二导电类型半导体层607、发射层604和第一导电类型半导体层603，由此按照与光敏抗蚀剂掩模的规则节距相对应的大致规则的间隔形成多个凹陷部分，各个凹陷部分成形为倒梯形的形状(步骤(B))。凹陷部分的深度为距其上形成有第一导电类型半导体层603的发射层604表面4μm。
接着，在除去光敏抗蚀剂之后，SiO2层形成为绝缘层609以连续覆盖整个表面，即，对应于凹陷部分侧壁的第二导电类型半导体层607、发射层604和第一导电类型半导体层603在步骤(B)中露出的侧面，以及对应于凹陷部分底面的第一导电类型半导体层603在步骤(B)露出的表面(步骤(C))。随后，形成于第二金属层608表面上的部分绝缘层609通过蚀刻而除去，以露出第二金属层608的部分表面(步骤(D))。这里，第二金属层608作为蚀刻停止层。
随后进行步骤(E)，其中第一金属层和第二衬底依次层叠在整个露出表面上，即，层叠在绝缘层609上以及露出的第二金属层608上。在该步骤中，首先，如图6(a)所示，通过溅镀在绝缘层609上以及在露出的第二金属层608上沉积100nm厚的AgNd作为反射层610。随后，通过溅镀形成15nm厚的NiTi层作为扩散阻挡层611。随后，沉积1μm厚的Au作为第一共晶接合层612。
接着，如图6(a)所示，通过常用手段在Si衬底的第二衬底613上形成10nm厚的Ti层和随后200nm厚的Au层作为第一欧姆层614，且随后1μm厚的AuSn沉积在其上作为第二共晶接合层615。
接着，第一共晶接合层612和第二共晶接合层615与实例1相似接触并通过热压焊彼此接合。接着，通过从第一衬底601背面施加355nm的激光来分解缓冲层602和部分第一导电类型半导体层603，由此除去第一衬底601(步骤(H))。这里，部分第一衬底601留在第一导电类型半导体层603的表面上。
接着，通过除去第一衬底601和缓冲层602而露出的部分第一导电类型半导体层603通过干法蚀刻而除去(步骤(I))。结果，凹陷部分的底面露出。这里，除了除去部分第一导电类型半导体层603，凸起和凹陷还形成于第一导电类型半导体层603的表面上。作为该步骤的结果，包括第一导电类型半导体层603、发射层604和第二导电类型半导体层607的该半导体层部分按350μm的节距不连续。
接着，在第一导电类型半导体层603的表面中间附近沉积15nm的Ti和100nm的Al作为用于外部连接的第一电极616，在与其上形成有第一欧姆层614的表面相对的第二衬底613的表面上沉积15nm的Ti和200nm的Al作为用于外部连接的第二电极617，形成具有图6(b)所示结构的晶片。最后，在绝缘层609按350μm的节距露出的部分(图6(b)中虚线所示的位置)，上述晶片通过金刚石划片方法被划分为芯片(步骤(F))，得到氮化物半导体发光装置。
<实例4>
通过下述方法来制作氮化物半导体发光装置。为了方便解释，将参考图9进行描述。直到在步骤(E)形成反射层910，该工艺的执行类似于实例3。随后，沉积200nm厚的Au作为镀覆底层911，如图9(a)所示。接着，如图9(a)所示，使用无电镀镀覆方法，在镀覆底层911上形成70μm厚的Ni作为第二衬底912。
接着，通过从第一衬底901背面施加355nm的激光来分解缓冲层902和部分第一导电类型半导体层903，由此除去第一衬底901(步骤(H))。这里，部分第一衬底901留在第一导电类型半导体层903的表面上。
接着，通过除去第一衬底901和缓冲层902而露出的部分第一导电类型半导体层903通过干法蚀刻而除去(步骤(I))。结果，凹陷部分的底面露出。这里，除了除去部分第一导电类型半导体层903之外，凸起和凹陷形成于第一导电类型半导体层903的表面上。作为该步骤的结果，包括第一导电类型半导体层903、发射层904和第二导电类型半导体层907的该半导体层部分按350μm的节距不连续。
接着，在第一导电类型半导体层903的表面中间附近沉积15nm的Ti和100nm的Al作为用于外部连接的第一电极413，形成具有图9(b)所示结构的晶片。最后，在绝缘层909按350μm的节距露出的部分(图9(b)中虚线所示的位置)，上述晶片通过激光划片方法被划分为芯片(步骤(F))，得到氮化物半导体发光装置。
<实例5>
通过下述方法来制作氮化物半导体发光装置。为了方便解释，将参考图10进行描述。图10为示出了本实例中的方法的示意性工艺视图。首先，蓝宝石衬底准备成第一衬底1001。随后，由AlrGa1-rN(0≤r≤1)制成的50nm厚的缓冲层1002、5μm厚的n型GaN层的第一导电类型半导体层1003、包括由GaN制成的势垒层和由InqGa1-qN(0＜q＜1)制成的阱层的100nm厚的发射层1004、以及由30nm厚的p型AlGaN层1005和200nm厚的p型GaN层1006形成的第二导电类型半导体层1007通过常用方式依次生长在第一衬底1001上(步骤(A))。
接着，在p型GaN层1006上按350μm节距形成由直径为100μm且厚度为100nm的Ti形成的电流阻挡层1015。接着，在整个表面上沉积1.5nm的Pd作为第二金属层1008，且随后通过溅镀形成100nm厚的AgNd层作为第二金属层1008(步骤(G))。这里，Pd层与p型GaN层1006形成欧姆结。该AgNd层为反射层。随后，在高减压下在500℃进行热处理3分钟，用于与由第一导电类型半导体层1003、发射层1004和第二导电类型半导体层1007形成的半导体层合金化，由此形成欧姆接触。
接着，每个边长250μm的大致方形的光敏抗蚀剂掩模按350μm的节距形成。这里，电流阻挡层布置成大致位于该250μm的大致方形的中心。随后，使用包括乙酸的蚀刻液体来蚀刻在露出部分的前述AgNd层，以露出AgNd层下的Pd层。这里，AgNd层从光敏抗蚀剂掩模端部向内部过蚀刻。
随后，使用包括盐酸、硝酸和水比例为1∶9∶5(体积比)的混合物的蚀刻液体来蚀刻在露出部分的Pd层。这里，在约30℃的蚀刻温度和30秒的蚀刻时间，Pd层从250μm的光敏抗蚀剂掩模的端部向内部过蚀刻约5μm。
接着，原样使用在蚀刻第二金属层1008中使用的光敏抗蚀剂掩模，通过干法蚀刻除去未覆盖有该光敏抗蚀剂的部分的第二导电类型半导体层1007、发射层1004和第一导电类型半导体层1003，由此按照与光敏抗蚀剂掩模的规则节距相对应的大致规则的间隔形成多个凹陷部分，各个凹陷部分成形为倒梯形的形状(步骤(B))。凹陷部分的深度为距其上形成有第一导电类型半导体层1003的发射层1004表面4μm。
接着，在除去光敏抗蚀剂之后，SiO2层形成为绝缘层1009以连续覆盖整个表面，即，AgNd层的表面，AgNd层的侧面，Pd层的侧面，对应于凹陷部分侧壁的在步骤(B)露出的第二导电类型半导体层1007、发射层1004和第一导电类型半导体层1003的侧面，以及对应于凹陷部分底面的在步骤(B)露出的第一导电类型半导体层1003的表面(步骤(C))。随后，形成于第二金属层1008表面上的部分绝缘层1009通过使用氢氟酸蚀刻而除去，以露出部分AgNd层(步骤(D))。光敏抗蚀剂掩模用于蚀刻。这里，AgNd层作为蚀刻停止层。
随后，用于蚀刻的光敏抗蚀剂掩模被除去，且具有每个边长300μm的大致方形孔的光敏抗蚀剂掩模按350μm的节距形成，从而通过剥离来部分地形成第一金属层。这里，该大致方形的孔的中心与宽度约250μm的上述AgNd层的中心匹配。
随后进行步骤(E)，其中第一金属层和第二衬底依次层叠在整个露出表面上，即，层叠在绝缘层1009上以及露出的第二金属层1008上。在该步骤中，首先，如图10(a)所示，通过在绝缘层1009上以及在露出的第二金属层1008上溅镀，形成15nm厚的NiTi层作为扩散阻挡层1010。随后，沉积1μm厚的Au作为第一共晶接合层1011。随后，通过剥离形成每个边长300μm的方形第一金属层。
接着，如图10(a)所示，准备Si衬底作为第二衬底1012，且在形成具有每个边长300μm的方形孔的光敏抗蚀剂掩模之后，在第二衬底1012上形成10nm厚的Ti层和随后200nm厚的Au层作为第一欧姆层1013。随后，1μm厚的AuSn沉积在其上作为第二共晶接合层1014。随后通过剥离形成每个边长300μm的方形。
接着，图案化成方形的第一共晶接合层1011和第二共晶接合层1014对准且接触而彼此交叠，并通过热压焊彼此接合，类似于实例1。接着，通过从第一衬底1001背面施加355nm的激光来分解缓冲层1002和部分第一导电类型半导体层1003，由此除去第一衬底1001(步骤(H))。这里，部分第一衬底1001留在第一导电类型半导体层1003的表面上。
接着，凸起和凹陷形成于通过干法蚀刻除去第一衬底1001和缓冲层1002而露出的第一导电类型半导体层1003的表面上。接着，在第一导电类型半导体层1003的表面中间附近沉积15nm的Ti和100nm的Al作为用于外部连接的第一电极1016，在与其上形成有第一欧姆层1013的表面相对的第二衬底1012的表面上沉积15nm的Ti和200nm的Al作为用于外部连接的第二电极1017，形成具有图10(b)所示结构的晶片。最后，在装置按350μm的节距部分分离的部分(图10(b)中虚线所示的位置)，上述晶片通过金刚石划片方法被划分为芯片(步骤(F))，得到氮化物半导体发光装置。
<实例6>
通过下述方法来制作氮化物半导体发光装置。为了方便解释，将参考图6进行描述。首先，该工艺的执行类似于实例3，直到步骤(G)，且第二金属层608被蚀刻。接着，原样使用在蚀刻第二金属层608中使用的光敏抗蚀剂掩模，通过干法蚀刻除去未覆盖有该光敏抗蚀剂的部分的第二导电类型半导体层607、发射层604和第一导电类型半导体层603，由此按照与光敏抗蚀剂掩模的规则节距相对应的大致规则的间隔形成多个凹陷部分，各个凹陷部分成形为倒梯形的形状(步骤(B))。凹陷部分的深度为距其上形成有第一导电类型半导体层603的发射层604表面4.8μm。因此，从凹陷部分的底面到其上形成有缓冲层602的第一导电类型半导体层603表面的距离约为0.3μm。
接着，按照与实例3相似的方法执行步骤(C)-(E)。随后，通过从第一衬底601背面施加355nm的激光来分解缓冲层602和部分第一导电类型半导体层603，由此除去第一衬底601(步骤(H))。这里，激光辐射允许除去第一衬底601，允许除去部分第一导电类型半导体层603以露出凹陷部分的底面，且还允许在第一导电类型半导体层603的表面上形成凸起和凹陷。
接着，通过与实例3类似的方法，形成第一电极616和第二电极617。随后，在绝缘层609按350μm的节距露出的部分(图6(b)中虚线所示的位置)，上述晶片通过金刚石划片方法被划分为芯片(步骤(F))，得到氮化物半导体发光装置。这种制作氮化物半导体发光装置的方法可以减少步骤并获得高的产率。
<实例7>
通过下述方法来制作氮化物半导体发光装置。为了方便解释，将参考图11进行描述。图11为示出了本实例的方法的示意性工艺视图。首先，蓝宝石衬底准备成第一衬底1101。随后，由AlrGa1-rN(0≤r≤1)制成的50nm厚的缓冲层1102、5μm厚的n型GaN层的第一导电类型半导体层1103、包括由GaN制成的势垒层和由InqGa1-qN(0＜q＜1)制成的阱层的100nm厚的发射层1104、以及由30nm厚的p型AlGaN层1105和200nm厚的p型GaN层1106形成的第二导电类型半导体层1107通过常用方式依次生长在第一衬底1101上(步骤(A))。
接着，在p型GaN层1106上形成由Pd的欧姆层1108和由AgNd的反射层1109形成的第二金属层1110(步骤(G))。具体而言，在整个表面上沉积1.5nm的Pd，且随后使用光敏抗蚀剂掩模来部分蚀刻Pd，使得按350μm节距形成无Pd的部分，各个部分的长度为100μm。随后，通过溅镀形成100nm厚的AgNd层。随后，在高减压下在500℃进行热处理3分钟，用于与由第一导电类型半导体层1103、发射层1104和第二导电类型半导体层1107形成的半导体层合金化，由此形成欧姆接触。
这里，Pd和AgNd均为与p型GaN层1106形成欧姆结的金属。接触电阻对于Pd约为0.002Ωcm2，对于AgNd约为0.01-0.1Ωcm2，且AgNd接触电阻比Pd高一个量级。因此，在Pd被蚀刻掉的部分中，AgNd直接接触p型GaN层1106，且实现了欧姆接触。然而，因为Pd的接触电阻更低，大多数电流从存在Pd的部分注入。因此，几乎没有电流从AgNd直接接触p型GaN层1106的区域注入。换言之，不存在Pd的区域作为电流阻挡部分。
接着，每个边长250μm的大致方形的光敏抗蚀剂掩模按350μm的节距形成。这里，前述电流阻挡层布置成大致位于该250μm的大致方形的中心。随后，使用包括乙酸和硝酸的蚀刻液体来蚀刻在露出部分的AgNd层和Pd层。由于AgNd和Pd被合金化，二者均可在一次蚀刻中被蚀刻。这里，AgNd层(反射层1109)和Pd层(欧姆层1108)从光敏抗蚀剂掩模端部向内部过蚀刻。这导致漏电流进一步减小和产率增大。
接着，原样使用在蚀刻第二金属层1110中使用的光敏抗蚀剂掩模，通过干法蚀刻除去未覆盖有该光敏抗蚀剂的部分的第二导电类型半导体层1107、发射层1104和第一导电类型半导体层1103，由此按照与光敏抗蚀剂掩模的规则节距相对应的大致规则的间隔形成多个凹陷部分，各个凹陷部分成形为倒梯形的形状(步骤(B))。凹陷部分的深度为距其上形成有第一导电类型半导体层1103的发射层1104表面4μm。
接着，在除去光敏抗蚀剂之后，SiO2层形成为绝缘层1111以连续覆盖整个表面，即，AgNd层的表面，AgNd层的侧面、Pd层的侧面，对应于凹陷部分侧壁的在步骤(B)露出的第二导电类型半导体层1107、发射层1104和第一导电类型半导体层1103的侧面，以及对应于凹陷部分底面的在步骤(B)露出的第一导电类型半导体层1103的表面(步骤(C))。随后，形成于第二金属层1110表面上的部分绝缘层1111通过使用氢氟酸蚀刻而除去，以露出部分AgNd层(反射层1109)(步骤(D))。光敏抗蚀剂掩模用于蚀刻。这里，AgNd层(反射层1109)作为蚀刻停止层。形成于绝缘层1111内的孔具有100μm的直径，且通常直接形成于前述电流阻挡部分的上方。这样形成的绝缘层1111还作为扩散阻挡层，且在除了上述100μm孔之外的部分中不与在后续步骤中形成的第一金属层混合，由此防止反射率减小。
随后，用于蚀刻的光敏抗蚀剂掩模被除去，且具有每个边长300μm的大致方形孔的光敏抗蚀剂掩模按350μm的节距形成，从而通过剥离来部分地形成第一金属层。这里，该大致方形的孔的中心与上述电流阻挡部分的中心匹配。
随后进行步骤(E)，其中第一金属层和第二衬底依次层叠在整个露出表面上，即，层叠在绝缘层1111上以及露出的第二金属层1110上。在该步骤中，首先，如图11(a)所示，在绝缘层1111上以及在露出的第二金属层1110上沉积1μm厚的Au作为第一共晶接合层1112。随后，通过剥离形成每个边长300μm的方形第一金属层。
接着，如图11(a)所示，准备Si衬底作为第二衬底1113，且在形成具有每个边长300μm的方形孔的光敏抗蚀剂掩模之后，在第二衬底1113上形成10nm厚的Ti层和随后200nm厚的Au层作为第一欧姆层1114。随后，1μm厚的AuSn沉积在其上作为第二共晶接合层1115。随后通过剥离形成每个边长300μm的方形。
接着，图案化成方形的第一共晶接合层1112和第二共晶接合层1115对准且接触而彼此交叠，置于真空气氛，并在300℃和100kPa(10N/cm2)的压力下通过热压焊彼此接合。接着，通过从第一衬底1101背面施加355nm的激光来分解缓冲层1102和部分第一导电类型半导体层1103，由此除去第一衬底1101(步骤(H))。
接着，凸起和凹陷形成于通过干法蚀刻除去第一衬底1101和缓冲层1102而露出的第一导电类型半导体层1103的表面上。接着，在第一导电类型半导体层1103的表面中间附近沉积15nm的Ti和100nm的Al作为用于外部连接的第一电极1116，在与其上形成有第一欧姆层1114的表面相对的第二衬底1113的表面上沉积15nm的Ti和200nm的Al作为用于外部连接的第二电极1117，形成具有图11(b)所示结构的晶片。最后，在装置按350μm的节距部分分离的部分(图11(b)中虚线所示的位置)，上述晶片通过金刚石划片方法被划分为芯片(步骤(F))，得到氮化物半导体发光装置。
在本实例的装置中，绝缘层还作为扩散阻挡层，使得扩散阻挡功能得到改善，反射率增大到97％，且光提取效率增大到80％。此外，由于绝缘层也作为扩散阻挡层，在长时间可靠性测试中，扩散在涂覆有绝缘层的区域内根本不发生，获得了可靠的装置。
<实例8>
通过下述方法来制作氮化物半导体发光装置。图12为示出了本实例的方法的示意性工艺视图。首先，蓝宝石衬底准备成第一衬底1201。随后，由AlrGa1-rN(0≤r≤1)制成的50nm厚的缓冲层1202、5μm厚的n型GaN层的第一导电类型半导体层1203、包括由GaN制成的势垒层和由InqGa1-qN(0＜q＜1)制成的阱层的100nm厚的发射层1204、以及由30nm厚的p型AlGaN层1205和200nm厚的p型GaN层1206形成的第二导电类型半导体层1207通过常用方式依次生长在第一衬底1201上(步骤(A))。
接着，在p型GaN层1206上形成由Pd的欧姆层1208和AgNd的反射层1209形成的第二金属层1211(步骤(G))。具体而言，在整个表面上沉积1.5nm的Pd，且随后使用光敏抗蚀剂掩模来部分蚀刻Pd，使得按350μm节距形成无Pd的部分，各个部分的长度为100μm。随后，通过溅镀形成100nm厚的AgNd层和随后形成3.3nm厚的NiTi层。随后，在高减压下在500℃进行热处理3分钟，用于与由第二导电类型半导体层1207形成的半导体层合金化，由此形成欧姆接触。这里，Pd和AgNd均为与p型GaN层1206形成欧姆结的金属。接触电阻对于Pd约为0.002Ωcm2，对于AgNd约为0.01-0.1Ωcm2，且AgNd接触电阻比Pd高一个量级。因此，在Pd被蚀刻掉的部分中，AgNd直接接触p型GaN层1206，且实现欧姆接触。然而，因为Pd的接触电阻更低，大多数电流从存在Pd的部分注入。因此，几乎没有电流从AgNd直接接触p型GaN层1206的区域注入。换言之，不存在Pd的区域作为电流阻挡部分。
接着，每个边长250μm的大致方形的光敏抗蚀剂掩模按350μm的节距形成。这里，前述电流阻挡层布置成大致位于该250μm的大致方形的中心。随后，使用包括乙酸和硝酸的蚀刻液体来蚀刻在露出部分的NiTi层、AgNd层和Pd层。由于NiTi、AgNd和Pd被合金化，三者均可在一次蚀刻中被蚀刻。这里，执行蚀刻来使得NiTi层(附着层1210)、AgNd层(第一反射层1209)和Pd层(欧姆层1208)不从光敏抗蚀剂掩模端部向内部过蚀刻。
接着，用于蚀刻前述第二金属层1211的光敏抗蚀剂掩模被除去，且具有每个边长270μm的大致方形孔的光敏抗蚀剂掩模按350μm的节距形成。这里，前述第二金属层1211布置为位于270μm的大致方形的大致中心。按照该方式，通过再次形成该抗蚀剂掩模，该抗蚀剂掩模可以形成为完全覆盖第二金属层而不过蚀刻第二金属层1211。这防止将会导致漏电的由干法蚀刻引起的银扩散。此外，不执行过蚀刻可以防止电极尺寸减小，因此可以防止注入面积减小。因此，可以防止电流注入密度的增大和发射效率的减小。
接着，通过干法蚀刻除去未覆盖有该光敏抗蚀剂的部分的第二导电类型半导体层1207、发射层1204和第一导电类型半导体层1203，由此按照与光敏抗蚀剂掩模的规则节距相对应的大致规则的间隔形成多个凹陷部分，各个凹陷部分成形为倒梯形的形状(步骤(B))。凹陷部分的深度为距其上形成有第一导电类型半导体层1203的发射层1204表面4μm。
接着，在除去光敏抗蚀剂之后，SiO2层形成为第一绝缘层1212以连续覆盖整个表面，即，NiTi层的表面，NiTi层的侧面，AgNd层的侧面、Pd层的侧面，对应于凹陷部分侧壁的在步骤(B)露出的第二导电类型半导体层1207、发射层1204和第一导电类型半导体层1203的侧面，以及对应于凹陷部分底面的在步骤(B)露出的第一导电类型半导体层1203的表面(步骤(C))。随后，形成于第二金属层1211表面上的部分第一绝缘层1212通过使用氢氟酸蚀刻而除去，以露出部分NiTi层(附着层1210)(步骤(D))。光敏抗蚀剂掩模用于蚀刻。这里，NiTi层(附着层1210)作为蚀刻停止层。形成于第一绝缘层1212内的孔具有90μm的直径，且通常直接形成于前述电流阻挡部分的上方。这样形成的第一绝缘层1212还作为扩散阻挡层，且在除了上述90μm孔之外的部分中不与在后续步骤中形成的第一金属层混合，由此防止反射率减小。通过使形成于第一绝缘层1212内的孔的直径小于电流阻挡部分的尺寸100μm，绝缘层的孔可置于电流阻挡部分内，即使在光刻未对准的情况下，使得反射率由于金属扩散而减小的区域可以置于不发生发射的区域内。因此可以防止发射效率减小。
随后，用于蚀刻的光敏抗蚀剂掩模被除去，且通过溅镀在第一绝缘层1212和露出的第二金属层1211上形成3.3nm的NiTi、300nm的AgNd、3.3nm的NiTi作为第二反射层1213。随后，形成0.3μm的SiO2作为第二绝缘层1214。接着，通过使用氢氟酸蚀刻而除去部分第二绝缘层1214，以露出第二反射层1213的部分NiTi层。光敏抗蚀剂掩模用于蚀刻。这里，NiTi层作为蚀刻停止层。形成于第二绝缘层1214内的孔具有90μm的直径，且通常直接形成于前述电流阻挡部分的上方。这样形成的第二绝缘层1214还作为扩散阻挡层，且在除了上述90μm孔之外的部分中不与在后续步骤中形成的第一金属层混合，由此防止反射率减小。通过使形成于第二绝缘层1214内的孔的直径小于电流阻挡部分的尺寸100μm，第二绝缘层1214的孔可置于电流阻挡部分内，即使在光刻未对准的情况下，使得反射率由于金属扩散而减小的区域可以置于不发生发射的区域内。因此可以防止发射效率减小。
随后，除去用于蚀刻的光敏抗蚀剂掩模，且在第二绝缘层1214上和在露出的第二反射层1213上沉积100nm的Au作为第一金属层1215。第一金属层1215还作为镀覆底层。随后，通过电解镀覆形成100μm厚的Cu层作为第二衬底1216(步骤(E)，见图12(a))。
接着，通过从第一衬底1201背面施加355nm的激光来分解缓冲层1202和部分第一导电类型半导体层1203，由此除去第一衬底1201(步骤(H))。接着，凸起和凹陷形成于通过干法蚀刻除去第一衬底1201和缓冲层1202而露出的第一导电类型半导体层1203的表面上。在形成凸起和凹陷时，除了例如干法蚀刻或湿法蚀刻的自然形成技术之外，还可以采用使用步进光刻机(stepper)或纳米压印的微加工掩模的干法蚀刻技术。
接着，在第一导电类型半导体层1203的表面中间附近沉积15nm的Ti和100nm的Al作为用于外部连接的第一电极1217，形成具有图12(b)所示结构的晶片。Cu的第二衬底1216作为用于外部连接的第二电极。最后，在装置按350μm的节距部分分离的部分(图12(b)中虚线所示的位置)，上述晶片通过金刚石划片方法被划分为芯片(步骤(F))，得到氮化物半导体发光装置。
在本实例的装置中，由于形成第二反射层1213，如图12(b)中箭头和图13中箭头所示的不能被第一反射层1209反射的光可以被第二反射层1213反射。图13为示出图12(b)中所示部分放大晶片的示意性剖面视图。如图13所示，在未形成第一反射层1209且第二导电类型半导体层1207的表面接触第一绝缘层1212的区域内，从发射层1204发射的光透射穿过第一绝缘层1212。然而，提供第二反射层1213允许该光被反射。此外，因为第二绝缘层1214还作为扩散阻挡层，可以改善扩散阻挡功能。根据本实例的装置，整个装置内反射率增大到97％，且光提取效率增大到85％。此外，由于绝缘层也作为扩散阻挡层，在长时间可靠性测试中，在涂覆有绝缘层的所区域内扩散根本不发生，获得了可靠装置。
<实例9>
通过下述方法来制作氮化物半导体发光装置。图14为示出了本实例的方法的示意性工艺视图。首先，蓝宝石衬底准备成第一衬底1401。随后，由AlrGa1-rN(0≤r≤1)制成的50nm厚的缓冲层1402、5μm厚的n型GaN层的第一导电类型半导体层1403、包括由GaN制成的势垒层和由InqGa1-qN(0＜q＜1)制成的阱层的100nm厚的发射层1404、以及由30nm厚的p型AlGaN层1405和200nm厚的p型GaN层1406形成的第二导电类型半导体层1407通过常用方式依次生长在第一衬底1401上(步骤(A))。
接着，在p型GaN层1406上形成由Pd的欧姆层1408、AgNd的反射层1409和NiTi的镀覆底层1410形成的第二金属层1411(步骤(G))。具体而言，在整个表面上沉积1.5nm的Pd，且随后使用光敏抗蚀剂掩模来部分蚀刻Pd，使得按350μm节距形成无Pd的部分，各个部分的长度为100μm。随后，通过溅镀形成300nm厚的AgNd层和随后形成100nm厚的NiTi层。随后，在高减压下在500℃进行热处理3分钟，用于与由第二导电类型半导体层1407形成的半导体层合金化，由此形成欧姆接触。Pd被除去的区域作为电流阻挡部分。
接着，每个边长280μm的大致方形的光敏抗蚀剂掩模按350μm的节距形成。这里，前述电流阻挡层布置成大致位于该280μm的大致方形的中心。随后，使用包括乙酸和硝酸的蚀刻液体来蚀刻在露出部分的NiTi层、AgNd层和Pd层。这里，NiTi层(镀覆底层1410)、AgNd层(反射层1409)和Pd层(欧姆层1408)从光敏抗蚀剂掩模端部向内部过蚀刻。这导致漏电流的进一步减小和产率的提高。
接着，原样使用在蚀刻第二金属层1411中使用的光敏抗蚀剂掩模，通过干法蚀刻除去未覆盖有该光敏抗蚀剂的部分的第二导电类型半导体层1407、发射层1404和第一导电类型半导体层1403，由此按照与光敏抗蚀剂掩模的规则节距相对应的大致规则的间隔形成多个凹陷部分，各个凹陷部分成形为倒梯形的形状(步骤(B))。凹陷部分的深度为距其上形成有第一导电类型半导体层1403的发射层1404表面4μm。
接着，在除去光敏抗蚀剂之后，SiO2层形成为绝缘层1412以连续覆盖整个表面，即，NiTi层的表面，NiTi层的侧面，AgNd层的侧面、Pd层的侧面，对应于凹陷部分侧壁的在步骤(B)露出的第二导电类型半导体层1407、发射层1404和第一导电类型半导体层1403的侧面，以及对应于凹陷部分底面的在步骤(B)露出的第一导电类型半导体层1403的表面(步骤(C))。随后，形成于第二金属层1411表面上的部分绝缘层1412通过使用氢氟酸蚀刻而除去，以露出大部分NiTi层(镀覆底层1410)(步骤(D))。光敏抗蚀剂掩模用于蚀刻。这里，NiTi层(镀覆底层1410)作为蚀刻停止层。形成于绝缘层1412内的孔形成为每个边长为270μm的四边形，且中心与280μm的第二金属层1411的中心匹配。
接着，通过无电镀镀覆形成70μm厚的Cu层作为第一金属层1416(见图14(a))。Cu层形成于NiTi层(镀覆底层1410)上，且该镀覆膜横向伸展。因此，暴露于镀覆液体的NiTi层露出的区域，其边长曾为270μm，由于形成该Cu层而变为通常边长300μm的方形。这里，Cu层可以原样作为第二衬底，该第二衬底为导电衬底。此外，通过使用无电镀镀覆，Cu层可以选择性地形成于镀覆底层1410上。当Cu层作为第二衬底时，Cu镀覆表面优选地镀覆有约100nm的Ni作为抗腐蚀层。在本实例中，通过镀覆在Cu层表面上形成100nm厚的Ni层。
接着，通过从第一衬底1401背面施加355nm的激光来分解缓冲层1402和部分第一导电类型半导体层1403，由此除去第一衬底1401(步骤(H))。接着，凸起和凹陷形成于通过干法蚀刻除去第一衬底1401和缓冲层1402而露出的第一导电类型半导体层1403的表面上。
接着，在第一导电类型半导体层1403的表面中间附近沉积15nm的Ti和100nm的Al作为用于外部连接的第一电极1417，形成具有图14(b)所示结构的晶片。Cu的第一金属层1416作为用于外部连接的第二电极。最后，在Cu层按350μm的节距部分分离的部分(图14(b)中虚线所示的位置)，上述晶片通过激光划片方法被划分为芯片(步骤(F))，得到氮化物半导体发光装置。由于Cu层被分离，芯片划分更容易。
在如上所述制作的实例1-9的氮化物半导体发光装置中，PN结部分涂覆有SiO2，使得由于金属侵入等引起的漏电流源在形成芯片过程中可以减小，由此提高产率。此外，制作出一种可靠的装置，其在长时间供电时遭受更少的退化且即使大电流工作时不遭受退化。此外，由于该氮化物半导体发光装置具有倒锥形结构，因此获得了具有提高的光提取效率和高发射效率的装置。
尽管本发明已经详细地描述和说明，但是应清楚地理解，这些描述和说明书仅仅是出于说明和示例的性质而不是限制性的，本发明的精神和范围仅由所附权利要求来限定。
该申请是基于分别于2006年8月11及2007年5月30日向日本专利局提交的日本专利申请No.2006-290153和2007-143705，其全部内容通过引用的方式引入于此。

Claims (33)

1.一种氮化物半导体发光装置，依次包括导电衬底、第一金属层、第二导电类型的半导体层、发射层、以及第一导电类型的半导体层，
其中所述氮化物半导体发光装置附加地具有至少覆盖所述第二导电类型半导体层、所述发射层、以及所述第一导电类型半导体层的侧面的绝缘层。
2.根据权利要求1的氮化物半导体发光装置，其中所述绝缘层还覆盖与所述第一金属层接触的所述第二导电类型半导体层的表面的部分。
3.根据权利要求2的氮化物半导体发光装置，其中与所述第一金属层接触的所述第二导电类型半导体层的表面被所述绝缘层覆盖的面积为与所述第一金属层接触的所述第二导电类型半导体层的整个表面的1-50％。
4.一种氮化物半导体发光装置，依次包括导电衬底、第一金属层、第二金属层、第二导电类型的半导体层、发射层、以及第一导电类型的半导体层，
其中所述氮化物半导体发光装置附加地具有至少覆盖所述第二金属层、所述第二导电类型半导体层、所述发射层、以及所述第一导电类型半导体层的侧面的绝缘层。
5.根据权利要求4的氮化物半导体发光装置，其中所述绝缘层还覆盖与所述第一金属层接触的所述第二金属层的表面的部分。
6.根据权利要求5的氮化物半导体发光装置，其中与所述第一金属层接触的所述第二金属层的表面被所述绝缘层覆盖的面积为与所述第一金属层接触的所述第二金属层的整个表面的1-99％。
7.根据权利要求1或4的氮化物半导体发光装置，其中所述第二导电类型半导体层、所述发射层以及所述第一导电类型半导体层在该装置的端部附近为倒锥形结构。
8.根据权利要求1或4的氮化物半导体发光装置，其中所述第一导电类型半导体层的与接触所述发射层一侧相对的表面具有凸起和凹陷。
9.根据权利要求1或4的氮化物半导体发光装置，其中该氮化物半导体发光装置具有形成于所述第一导电类型半导体层上的第一电极以及形成于所述导电衬底的与接触所述第一金属层的一侧相对的表面上的第二电极。
10.根据权利要求1或4的氮化物半导体发光装置，其中所述第一金属层包括与所述导电衬底欧姆接触的第一欧姆层和/或与所述第二导电类型半导体层欧姆接触的第二欧姆层。
11.根据权利要求1或4的氮化物半导体发光装置，其中所述第一金属层包括选自由共晶接合层、扩散阻挡层、反射层、以及镀覆底层组成的组中的至少一种层。
12.根据权利要求4的氮化物半导体发光装置，其中所述第二金属层包括与所述第二导电类型半导体层欧姆接触的欧姆层。
13.根据权利要求4的氮化物半导体发光装置，其中所述第二金属层包括选自由反射层、扩散阻挡层、共晶接合层、以及镀覆底层组成的组中的至少一种层。
14.根据权利要求4的氮化物半导体发光装置，其中位于与所述第二导电类型半导体层接触的一侧上的所述第二金属层的长度等于或短于位于与所述第二金属层接触的一侧上的所述第二导电类型半导体层的长度。
15.根据权利要求1或4的氮化物半导体发光装置，其中该氮化物半导体发光装置具有形成于与接触所述发射层的一侧相对的所述第二导电类型半导体层的表面的部分上的电流阻挡层。
16.根据权利要求15的氮化物半导体发光装置，其中所述电流阻挡层形成于与接触所述发射层的一侧相对的所述第二导电类型半导体层的表面上，且形成大致于所述第一电极安装位置紧接下方的位置。
17.一种制造氮化物半导体发光装置的方法，包括的步骤为：
(A)在第一衬底上依次层叠第一导电类型半导体层、发射层、以及第二导电类型半导体层；
(B)在叠层的露出表面上以大致规则的间隔形成多个凹陷部分，各个凹陷部分的深度至少到达面向所述发射层的所述第一导电类型半导体层的表面；
(C)在包括所述凹陷部分的侧壁和底面的所述叠层整个露出表面上形成绝缘层；
(D)通过除去部分所述绝缘层而露出与所述绝缘层接触的层的部分表面；
(E)在该整个露出表面上依次层叠第一金属层和第二衬底；以及
(F)通过进行芯片划分而得到多个氮化物半导体发光装置。
18.根据权利要求17的氮化物半导体发光装置制造方法，还包括层叠第二金属层的步骤(G)，该步骤(G)介于所述步骤(A)和所述步骤(B)之间。
19.根据权利要求17的氮化物半导体发光装置制造方法，还包括层叠第二金属层的步骤(G)，该步骤(G)介于所述步骤(B)和所述步骤(C)之间。
20.根据权利要求17的氮化物半导体发光装置制造方法，还包括在所述步骤(E)之后，除去整个或部分所述第一衬底的步骤(H)。
21.根据权利要求20的氮化物半导体发光装置制造方法，还包括在所述步骤(H)之后，除去部分所述第一导电类型半导体层以露出所述凹陷部分的底面的步骤(I)。
22.根据权利要求21的氮化物半导体发光装置制造方法，其中在所述步骤(I)，部分所述第一导电类型半导体层被除去，且凸起和凹陷形成于所述第一导电类型半导体层的表面上。
23.根据权利要求21的氮化物半导体发光装置制造方法，其中所述步骤(H)中所述第一衬底的除去和所述步骤(I)中所述第一导电类型半导体层的除去通过激光辐射来执行。
24.根据权利要求22的氮化物半导体发光装置制造方法，其中所述步骤(H)中所述第一衬底的除去和所述步骤(I)中所述第一导电类型半导体层的除去以及所述第一导电类型半导体层表面上凸起和凹陷的形成通过激光辐射来执行。
25.根据权利要求17的氮化物半导体发光装置制造方法，其中在所述步骤(F)，经历芯片划分的位置是所述凹陷部分的底面上的任意位置。
26.根据权利要求17的氮化物半导体发光装置制造方法，其中所述步骤(B)中所述凹陷部分的形成是通过蚀刻来执行。
27.根据权利要求17的氮化物半导体发光装置制造方法，其中所述步骤(E)中所述第二衬底的层叠是通过彼此接合包括在所述第一金属层内的第一共晶接合层和形成于所述第二衬底上的第二共晶接合层来执行。
28.根据权利要求27的氮化物半导体发光装置制造方法，其中所述第一共晶接合层和所述第二共晶接合层的接合在280-400℃下执行。
29.根据权利要求27的氮化物半导体发光装置制造方法，其中所述第一共晶接合层和所述第二共晶接合层的接合是在10Pa以下的减压下执行。
30.根据权利要求17的氮化物半导体发光装置制造方法，其中所述步骤(E)中所述第二衬底的层叠是通过镀覆方法来执行。
31.根据权利要求30的氮化物半导体发光装置制造方法，其中所述第二衬底是由厚度为50μm以上的金属或合金形成。
32.根据权利要求18的氮化物半导体发光装置制造方法，其中在所述步骤(D)，所述第二金属层作为蚀刻停止层。
33.根据权利要求17的氮化物半导体发光装置制造方法，其中在所述步骤(E)，以按不连续的方式按大致规则的间隔形成所述第一金属层。
CN2007101411665A 2006-08-11 2007-08-13 氮化物半导体发光装置及其制造方法 Expired - Fee Related CN101123291B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006220153 2006-08-11
JP220153/06 2006-08-11
JP143705/07 2007-05-30
JP2007143705A JP5126875B2 (ja) 2006-08-11 2007-05-30 窒化物半導体発光素子の製造方法

Publications (2)

Publication Number Publication Date
CN101123291A true CN101123291A (zh) 2008-02-13
CN101123291B CN101123291B (zh) 2011-11-16

Family

ID=39049824

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101411665A Expired - Fee Related CN101123291B (zh) 2006-08-11 2007-08-13 氮化物半导体发光装置及其制造方法

Country Status (4)

Country Link
US (3) US8324639B2 (zh)
JP (1) JP5126875B2 (zh)
CN (1) CN101123291B (zh)
TW (2) TWI395351B (zh)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101807635A (zh) * 2009-02-17 2010-08-18 Lg伊诺特有限公司 半导体发光器件
CN102110755A (zh) * 2009-12-25 2011-06-29 鸿富锦精密工业（深圳）有限公司 发光二极管
CN102122692A (zh) * 2009-12-02 2011-07-13 Lg伊诺特有限公司 发光器件及其制造方法、发光器件封装以及照明***
CN102308397A (zh) * 2009-02-10 2012-01-04 昭和电工株式会社 发光二极管和发光二极管灯
CN102738350A (zh) * 2011-03-31 2012-10-17 日本冲信息株式会社 半导体发光器件和头部安装显示设备
CN102005517B (zh) * 2009-08-26 2013-09-18 首尔Opto仪器股份有限公司 利用激光剥离技术制造发光二极管的方法和激光剥离装置
CN103594589A (zh) * 2013-11-07 2014-02-19 溧阳市江大技术转移中心有限公司 一种发光二极管
CN103985800A (zh) * 2013-02-08 2014-08-13 株式会社东芝 半导体发光器件
CN106159045A (zh) * 2015-04-13 2016-11-23 映瑞光电科技(上海)有限公司 倒装led芯片及其制造方法
CN106486351A (zh) * 2015-08-26 2017-03-08 株式会社思可林集团 热处理方法以及热处理装置
CN106972088A (zh) * 2017-05-25 2017-07-21 合肥彩虹蓝光科技有限公司 一种led金属电极结构及其制备方法
CN107425100A (zh) * 2012-11-02 2017-12-01 晶元光电股份有限公司 发光元件
US10411177B2 (en) 2008-08-18 2019-09-10 Epistar Corporation Light emitting device
US10424483B2 (en) 2015-08-26 2019-09-24 SCREEN Holdings Co., Ltd. Light irradiation type heat treatment method and heat treatment apparatus
CN115537764A (zh) * 2022-10-14 2022-12-30 哈尔滨工业大学 金刚石与金属的连接方法、焊接接头及微波窗

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9461201B2 (en) * 2007-11-14 2016-10-04 Cree, Inc. Light emitting diode dielectric mirror
WO2009113659A1 (ja) * 2008-03-13 2009-09-17 昭和電工株式会社 半導体発光素子及びその製造方法
KR20100136973A (ko) * 2008-03-26 2010-12-29 라티스 파워(지앙시) 코포레이션 고반사성 옴-전극을 갖는 반도체 발광 소자
JPWO2009119847A1 (ja) * 2008-03-28 2011-07-28 京セラ株式会社 光学デバイスおよび光学デバイスの製造方法
JP5405039B2 (ja) * 2008-03-31 2014-02-05 Ｄｏｗａエレクトロニクス株式会社 電流狭窄型発光素子およびその製造方法
KR101506264B1 (ko) 2008-06-13 2015-03-30 삼성전자주식회사 발광 소자, 발광 장치 및 상기 발광 소자의 제조 방법
KR101332794B1 (ko) * 2008-08-05 2013-11-25 삼성전자주식회사 발광 장치, 이를 포함하는 발광 시스템, 상기 발광 장치 및발광 시스템의 제조 방법
KR101530876B1 (ko) * 2008-09-16 2015-06-23 삼성전자 주식회사 발광량이 증가된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법
KR101457209B1 (ko) 2008-09-29 2014-10-31 서울바이오시스 주식회사 발광 소자 및 그 제조방법
KR100962898B1 (ko) * 2008-11-14 2010-06-10 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
USRE48774E1 (en) 2008-11-14 2021-10-12 Suzhou Lekin Semiconductor Co., Ltd. Semiconductor light emitting device
KR101064070B1 (ko) * 2008-11-25 2011-09-08 엘지이노텍 주식회사 반도체 발광소자
JP5207944B2 (ja) * 2008-12-11 2013-06-12 スタンレー電気株式会社 半導体発光素子の製造方法
KR101533817B1 (ko) * 2008-12-31 2015-07-09 서울바이오시스 주식회사 복수개의 비극성 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법
JP2010186829A (ja) * 2009-02-10 2010-08-26 Toshiba Corp 発光素子の製造方法
KR100974776B1 (ko) * 2009-02-10 2010-08-06 엘지이노텍 주식회사 발광 소자
US9437785B2 (en) * 2009-08-10 2016-09-06 Cree, Inc. Light emitting diodes including integrated backside reflector and die attach
US9362459B2 (en) 2009-09-02 2016-06-07 United States Department Of Energy High reflectivity mirrors and method for making same
KR101072034B1 (ko) * 2009-10-15 2011-10-10 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR101014013B1 (ko) * 2009-10-15 2011-02-10 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR101081193B1 (ko) 2009-10-15 2011-11-07 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
US9435493B2 (en) 2009-10-27 2016-09-06 Cree, Inc. Hybrid reflector system for lighting device
JP5596375B2 (ja) * 2010-03-08 2014-09-24 スタンレー電気株式会社 半導体発光素子の製造方法及び半導体発光素子
US9012938B2 (en) 2010-04-09 2015-04-21 Cree, Inc. High reflective substrate of light emitting devices with improved light output
US9105824B2 (en) 2010-04-09 2015-08-11 Cree, Inc. High reflective board or substrate for LEDs
KR101020963B1 (ko) 2010-04-23 2011-03-09 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
JP5714250B2 (ja) * 2010-07-14 2015-05-07 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
KR101125025B1 (ko) * 2010-07-23 2012-03-27 엘지이노텍 주식회사 발광소자 및 그 제조방법
US9496454B2 (en) 2011-03-22 2016-11-15 Micron Technology, Inc. Solid state optoelectronic device with plated support substrate
US9728676B2 (en) 2011-06-24 2017-08-08 Cree, Inc. High voltage monolithic LED chip
US10243121B2 (en) 2011-06-24 2019-03-26 Cree, Inc. High voltage monolithic LED chip with improved reliability
US8333860B1 (en) 2011-11-18 2012-12-18 LuxVue Technology Corporation Method of transferring a micro device
US8573469B2 (en) * 2011-11-18 2013-11-05 LuxVue Technology Corporation Method of forming a micro LED structure and array of micro LED structures with an electrically insulating layer
US8349116B1 (en) 2011-11-18 2013-01-08 LuxVue Technology Corporation Micro device transfer head heater assembly and method of transferring a micro device
US8809875B2 (en) 2011-11-18 2014-08-19 LuxVue Technology Corporation Micro light emitting diode
JP6100275B2 (ja) * 2011-11-18 2017-03-22 アップル インコーポレイテッド 電気的絶縁層を持つマイクロｌｅｄ構造体及びマイクロｌｅｄ構造体のアレイの形成方法
JP5787739B2 (ja) * 2011-12-16 2015-09-30 株式会社東芝 半導体発光装置およびその製造方法
US8716743B2 (en) * 2012-02-02 2014-05-06 Epistar Corporation Optoelectronic semiconductor device and the manufacturing method thereof
DE102012101889A1 (de) * 2012-03-06 2013-09-12 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
US9548332B2 (en) 2012-04-27 2017-01-17 Apple Inc. Method of forming a micro LED device with self-aligned metallization stack
JP6025410B2 (ja) 2012-06-12 2016-11-16 株式会社ディスコ 光デバイスの加工方法
JP2013258234A (ja) 2012-06-12 2013-12-26 Disco Abrasive Syst Ltd 光デバイスの加工方法
JP2013258231A (ja) 2012-06-12 2013-12-26 Disco Abrasive Syst Ltd 光デバイスの加工方法
JP6029338B2 (ja) * 2012-06-12 2016-11-24 株式会社ディスコ 光デバイスの加工方法
KR20140028421A (ko) * 2012-08-29 2014-03-10 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
TWI500190B (zh) * 2013-01-18 2015-09-11 Takamatsu Plating Co Ltd Ｌｅｄ用晶圓及其製造方法
JP6119335B2 (ja) * 2013-03-18 2017-04-26 日亜化学工業株式会社 発光素子保持構造体
JP6110217B2 (ja) * 2013-06-10 2017-04-05 ソニーセミコンダクタソリューションズ株式会社 発光素子の製造方法
JP6215612B2 (ja) * 2013-08-07 2017-10-18 ソニーセミコンダクタソリューションズ株式会社 発光素子、発光素子ウェーハ及び電子機器
US20150091032A1 (en) * 2013-09-30 2015-04-02 Intermolecular, Inc. Nickel-Titanium and Related Alloys as Silver Diffusion Barriers
TWI591848B (zh) 2013-11-28 2017-07-11 晶元光電股份有限公司 發光元件及其製造方法
JP6206159B2 (ja) * 2013-12-17 2017-10-04 三菱電機株式会社 半導体装置の製造方法
US10658546B2 (en) 2015-01-21 2020-05-19 Cree, Inc. High efficiency LEDs and methods of manufacturing
US9455300B1 (en) * 2015-03-02 2016-09-27 Rayvio Corporation Pixel array of ultraviolet light emitting devices
US10236413B2 (en) 2015-04-20 2019-03-19 Epistar Corporation Light-emitting device and manufacturing method thereof
WO2017034268A1 (ko) * 2015-08-21 2017-03-02 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
KR102412409B1 (ko) * 2015-10-26 2022-06-23 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
KR102579645B1 (ko) * 2016-09-29 2023-09-18 엘지이노텍 주식회사 반도체 소자 이송방법, 반도체 소자 이송장치 및 표시패널 제조방법
KR102060471B1 (ko) * 2017-02-01 2019-12-30 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조 방법
CN107256871B (zh) * 2017-06-27 2019-09-27 上海天马微电子有限公司 微发光二极管显示面板和显示装置
IL266258B2 (en) 2019-04-28 2024-06-01 Mul T Lock Technologies Ltd Rotating magnetic key attachment element

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06318731A (ja) * 1993-03-12 1994-11-15 Sharp Corp 半導体発光装置
JP3511970B2 (ja) * 1995-06-15 2004-03-29 日亜化学工業株式会社 窒化物半導体発光素子
JP3239061B2 (ja) * 1996-02-29 2001-12-17 シャープ株式会社 発光ダイオード及びその製造方法
US6207995B1 (en) * 1999-02-23 2001-03-27 Advanced Micro Devices, Inc. High K integration of gate dielectric with integrated spacer formation for high speed CMOS
US6329676B1 (en) * 1999-03-01 2001-12-11 Toru Takayama Flat panel solid state light source
US6252221B1 (en) * 1999-06-21 2001-06-26 Agilent Technologies, Inc. Photo-conductive switch having an improved semiconductor structure
US6547249B2 (en) * 2001-03-29 2003-04-15 Lumileds Lighting U.S., Llc Monolithic series/parallel led arrays formed on highly resistive substrates
EP1553640A4 (en) * 2002-08-01 2006-09-06 Nichia Corp SEMICONDUCTOR LIGHT EMISSION ELEMENT, PROCESS FOR ITS MANUFACTURE AND LIGHT EMISSIONING DEVICE THEREWITH
JP4211329B2 (ja) * 2002-09-02 2009-01-21 日亜化学工業株式会社 窒化物半導体発光素子および発光素子の製造方法
TWI221035B (en) * 2003-02-24 2004-09-11 Advanced Epitaxy Technology In Novel light-emitting diode and manufacturing method thereof
JP4325232B2 (ja) * 2003-03-18 2009-09-02 日亜化学工業株式会社 窒化物半導体素子
US7244628B2 (en) * 2003-05-22 2007-07-17 Matsushita Electric Industrial Co., Ltd. Method for fabricating semiconductor devices
JP4295669B2 (ja) * 2003-05-22 2009-07-15 パナソニック株式会社 半導体素子の製造方法
JP2005223165A (ja) * 2004-02-06 2005-08-18 Sanyo Electric Co Ltd 窒化物系発光素子
JP2006100500A (ja) * 2004-09-29 2006-04-13 Sanken Electric Co Ltd 半導体発光素子及びその製造方法
JP4592388B2 (ja) * 2004-11-04 2010-12-01 シャープ株式会社 Ｉｉｉ−ｖ族化合物半導体発光素子およびその製造方法
US7378288B2 (en) * 2005-01-11 2008-05-27 Semileds Corporation Systems and methods for producing light emitting diode array

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10411177B2 (en) 2008-08-18 2019-09-10 Epistar Corporation Light emitting device
CN102308397A (zh) * 2009-02-10 2012-01-04 昭和电工株式会社 发光二极管和发光二极管灯
CN101807635B (zh) * 2009-02-17 2013-04-03 Lg伊诺特有限公司 半导体发光器件
CN101807635A (zh) * 2009-02-17 2010-08-18 Lg伊诺特有限公司 半导体发光器件
CN102005517B (zh) * 2009-08-26 2013-09-18 首尔Opto仪器股份有限公司 利用激光剥离技术制造发光二极管的方法和激光剥离装置
US8624159B2 (en) 2009-08-26 2014-01-07 Seoul Opto Device Co., Ltd. Method of fabricating light emitting diode using laser lift-off technique and laser lift-off apparatus having heater
CN102122692A (zh) * 2009-12-02 2011-07-13 Lg伊诺特有限公司 发光器件及其制造方法、发光器件封装以及照明***
CN102110755A (zh) * 2009-12-25 2011-06-29 鸿富锦精密工业（深圳）有限公司 发光二极管
CN102738350A (zh) * 2011-03-31 2012-10-17 日本冲信息株式会社 半导体发光器件和头部安装显示设备
CN102738350B (zh) * 2011-03-31 2016-08-10 日本冲信息株式会社 半导体发光器件和头部安装显示设备
US11677046B2 (en) 2012-11-02 2023-06-13 Epistar Corporation Electrode structure of light emitting device
US11437547B2 (en) 2012-11-02 2022-09-06 Epistar Corporation Electrode structure of light emitting device
US10847682B2 (en) 2012-11-02 2020-11-24 Epistar Corporation Electrode structure of light emitting device
CN108389945B (zh) * 2012-11-02 2020-08-04 晶元光电股份有限公司 发光元件
CN107425100A (zh) * 2012-11-02 2017-12-01 晶元光电股份有限公司 发光元件
CN108389945A (zh) * 2012-11-02 2018-08-10 晶元光电股份有限公司 发光元件
CN103985800A (zh) * 2013-02-08 2014-08-13 株式会社东芝 半导体发光器件
CN103985800B (zh) * 2013-02-08 2017-04-12 株式会社东芝 半导体发光器件
CN103594589B (zh) * 2013-11-07 2016-04-06 溧阳市江大技术转移中心有限公司 一种发光二极管
CN103594589A (zh) * 2013-11-07 2014-02-19 溧阳市江大技术转移中心有限公司 一种发光二极管
CN106159045A (zh) * 2015-04-13 2016-11-23 映瑞光电科技(上海)有限公司 倒装led芯片及其制造方法
US10424483B2 (en) 2015-08-26 2019-09-24 SCREEN Holdings Co., Ltd. Light irradiation type heat treatment method and heat treatment apparatus
CN106486351A (zh) * 2015-08-26 2017-03-08 株式会社思可林集团 热处理方法以及热处理装置
CN106972088A (zh) * 2017-05-25 2017-07-21 合肥彩虹蓝光科技有限公司 一种led金属电极结构及其制备方法
CN115537764A (zh) * 2022-10-14 2022-12-30 哈尔滨工业大学 金刚石与金属的连接方法、焊接接头及微波窗
CN115537764B (zh) * 2022-10-14 2024-04-02 哈尔滨工业大学 金刚石与金属的连接方法、焊接接头及微波窗

Also Published As

Publication number Publication date
US20080035949A1 (en) 2008-02-14
CN101123291B (zh) 2011-11-16
JP2008066704A (ja) 2008-03-21
US9029884B2 (en) 2015-05-12
TWI395351B (zh) 2013-05-01
US8324639B2 (en) 2012-12-04
TW201236189A (en) 2012-09-01
US20150214424A1 (en) 2015-07-30
TW200826325A (en) 2008-06-16
TWI384642B (zh) 2013-02-01
JP5126875B2 (ja) 2013-01-23
US20130001634A1 (en) 2013-01-03

Similar Documents

Publication Publication Date Title
CN101123291B (zh) 氮化物半导体发光装置及其制造方法
JP5334158B2 (ja) 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
JP5376467B2 (ja) 垂直構造窒化ガリウム系発光ダイオ−ド素子及びその製造方法
US8987776B2 (en) Light-emitting device
CN100514682C (zh) 半导体发光器件、其结构单元及制造方法
EP2426743B1 (en) GaN compound semiconductor light emitting element and method of manufacturing the same
USRE43411E1 (en) Series connection of two light emitting diodes through semiconductor manufacture process
CN101188265B (zh) 半导体发光元件及其制造方法
US6838704B2 (en) Light emitting diode and method of making the same
JP2008053685A (ja) 垂直構造窒化ガリウム系発光ダイオード素子及びその製造方法
JPWO2006082687A1 (ja) ＧａＮ系発光ダイオードおよび発光装置
JP2005136415A (ja) ＩＩＩ−Ｖ族ＧａＮ系化合物半導体及びそれに適用されるｐ型電極
CN106057987A (zh) 用于半导体发光器件的接触
US20050142820A1 (en) Method of manufacturing gallium nitride based semiconductor light emitting device
JP2013168547A (ja) Ｉｉｉ族窒化物半導体発光素子およびその製造方法
KR20160043868A (ko) 수직형 반도체 발광소자 및 그 제조 방법
JP2009170655A (ja) 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
JP2002016286A (ja) 半導体発光素子
US8507938B2 (en) Light-emitting diode structure and method for manufacturing the same
JP4570683B2 (ja) 窒化物系化合物半導体発光素子の製造方法
KR101084641B1 (ko) 3족 질화물 반도체 발광소자
JP3582973B2 (ja) 化合物半導体素子の製造方法
CN114497292A (zh) 三基色发光二极管芯片及其制备方法
KR101233234B1 (ko) 내재전극에 메탈 콜로이드가 채워진 발광다이오드 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111116

CF01 Termination of patent right due to non-payment of annual fee