CN106159045A - 倒装led芯片及其制造方法 - Google Patents

倒装led芯片及其制造方法 Download PDF

Info

Publication number
CN106159045A
CN106159045A CN201510173371.4A CN201510173371A CN106159045A CN 106159045 A CN106159045 A CN 106159045A CN 201510173371 A CN201510173371 A CN 201510173371A CN 106159045 A CN106159045 A CN 106159045A
Authority
CN
China
Prior art keywords
electrode
semiconductor layer
layer
insulating barrier
led chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510173371.4A
Other languages
English (en)
Inventor
徐慧文
张宇
李起鸣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Enraytek Optoelectronics Co Ltd
Original Assignee
Enraytek Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Enraytek Optoelectronics Co Ltd filed Critical Enraytek Optoelectronics Co Ltd
Priority to CN201510173371.4A priority Critical patent/CN106159045A/zh
Publication of CN106159045A publication Critical patent/CN106159045A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

一种倒装LED芯片及其制造方法。其中，所述制作方法包括：在衬底上沉积外延叠层，外延叠层包括第一半导体层、量子阱层和第二半导体层；刻蚀外延叠层，直至形成底部暴露第一半导体层的沟槽，剩余外延叠层为Mesa平台；在沟槽底部的第一半导体层上沉积第一电极，第一电极与Mesa平台之间具有间隙；形成绝缘层覆盖第一电极并填充满间隙；在Mesa平台和绝缘层上形成电极扩展层；在电极扩展层上连接导电基板；将衬底与外延叠层剥离，以暴露第一半导体层的出光面；刻蚀第一半导体层的出光面，直至暴露至少部分第一电极。所述制造方法形成的倒装LED芯片封装良率提高。

Description

倒装LED芯片及其制造方法
技术领域
本发明涉及LED制造领域，尤其涉及一种倒装LED芯片及其制造方法。
背景技术
发光二极管(Light Emitting Diode，LED)芯片，也称LED(发光)芯片，是固态的半导体器件。LED芯片中的发光二极管利用半导体PN结作为发光材料，可以将电转换为光。发光时，半导体PN结的两端加上正向电压，注入PN结中的电子和空穴发生复合，将过剩的能量以光子的形式释放出来。而光的波长也就是光的颜色，是由形成PN结的材料决定的。
LED芯片具有能耗低、体积小、寿命长、稳定性好、响应快和发光波长稳定等光电性能特点，目前已经在照明、家电、显示屏和指示灯等领域有广泛的应用。
为了提高LED产品的照明品质和集成度，单位面积光效[单位面积光效的单位为：lm/(W·cm2)]已成为衡量LED芯片的一个重要指标。
倒装LED芯片具有低电压、高光效和高稳定性，由于倒装LED芯片优秀的散热能力和电流扩展能力，成为满足LED芯片发展趋势要求的热点产品。
现有倒装LED芯片结构的制造方法通常如下：制备LED芯片；同时制备对应LED芯片尺寸的散热基板，并在散热基板上制作电极的导电层和引出导电层；将LED芯片与散热基板焊接在一起。
然而，现有倒装芯片的P、N电极通常在LED芯片的同侧，它对封装技术的要求相对较高，容易造成封装良率的损失，并且较难进行焊接，单位面积光效也有待提高。
更多有关现有倒装LED芯片结构及其制造方法的内容可以参考公开号为CN103078050A的中国发明专利申请。
发明内容
本发明解决的问题是提供一种倒装LED芯片及其制造方法，以提高封装良率。
为解决上述问题，本发明提供一种倒装LED芯片的制造方法，包括：
提供衬底；
在所述衬底上沉积外延叠层，所述外延叠层包括第一半导体层、量子阱层和第二半导体层，所述量子阱层位于所述第一半导体层和所述第二半导体层之间；
刻蚀所述外延叠层，直至形成底部暴露所述第一半导体层的沟槽，剩余所述外延叠层保留为Mesa平台；
在所述沟槽底部的第一半导体层上沉积第一电极，所述第一电极与所述Mesa平台之间具有间隙；
形成绝缘层覆盖所述第一电极并填充满所述间隙；
在所述Mesa平台和所述绝缘层上形成电极扩展层；
在所述电极扩展层上连接导电基板作为第二电极；
将所述衬底与所述外延叠层剥离，以暴露所述第一半导体层的出光面；
刻蚀所述第一半导体层的出光面，直至暴露至少部分所述第一电极。
可选的，所述制造方法还包括：形成覆盖所述Mesa平台表面的绝缘块，所述绝缘层和所述绝缘块暴露至少部分所述Mesa平台表面，所述电极扩展层覆盖被所述绝缘层和所述绝缘块暴露的所述Mesa平台表面，并且所述电极扩展层覆盖所述绝缘层和所述绝缘块。
可选的，所述制造方法还包括：在暴露所述第一半导体层的出光面后，且在刻蚀所述第一半导体层的出光面前，对所述第一半导体层的出光面进行清洁处理和表面粗糙处理的至少一种处理。
可选的，将所述衬底与所述外延叠层剥离包括：采用化学方法或者激光方法将所述衬底与所述外延叠层剥离。
可选的，所述制造方法还包括：在暴露至少部分所述第一电极后，在所暴露的所述第一电极上形成第三电极。
可选的，所述第一半导体层为N型氮化物半导体层且所述第二半导体层为P型氮化物半导体层，或者所述第一半导体层为P型氮化物半导体层且所述第二半导体层为N型氮化物半导体层。
可选的，所述第一电极的材料为Cr、Ni、Ti、Pt、Ag、Al、Rh、Au和Sn中的一种或多种；所述第三电极的材料为Cr、Ni、Ti、Pt、Ag、Al、Rh、Au和Sn中的一种或多种。
可选的，所述绝缘层为单层结构或者多层结构。
可选的，所述绝缘层的材料为SiO2、SiN、SiON、Al2O3和TiO2中的一种或多种。
为解决上述问题，本发明还提供了一种倒装LED芯片，包括：
Mesa平台，所述Mesa平台包括第一半导体层、量子阱层和第二半导体层，所述量子阱层位于所述第一半导体层和所述第二半导体层之间，每个所述芯片单元区域的所述Mesa具有沟槽；
所述沟槽底部具有第一电极，所述第一电极与所述Mesa平台之间具有间隙；
绝缘层，所述绝缘层覆盖所述第一电极且填充所述间隙；
电极扩展层，所述电极扩展层覆盖所述Mesa平台和所述绝缘层；
导电基板，所述导电基板覆盖所述电极扩展层。
可选的，所述倒装LED芯片还包括覆盖所述Mesa平台表面的绝缘块，所述绝缘层和所述绝缘块暴露至少部分所述Mesa平台表面，所述电极扩展层覆盖被所述绝缘层和所述绝缘块暴露的所述Mesa平台表面，并且所述电极扩展层覆盖所述绝缘层和所述绝缘块。
可选的，所述倒装LED芯片还包括位于所述第一电极表面的第三电极。
可选的，所述第一半导体层的出光面为粗糙表面。
可选的，所述第一半导体层为N型氮化物半导体层且所述第二半导体层为P型氮化物半导体层，或者所述第一半导体层为P型氮化物半导体层且所述第二半导体层为N型氮化物半导体层。
可选的，所述绝缘层为单层结构或者多层结构。
可选的，所述绝缘层的材料为SiO2、SiN、SiON、Al2O3和TiO2中的一种或多种。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的技术方案中，通过将LED芯片的将导电基板作为其中一个电极(即第二电极)，而另一电极(即第一电极)设置在与导电基板相对的第一半导体层的出光面，从而将LED芯片的两个电极分离到LED芯片的上下两面，提升了LED芯片的封装的简易度，提高封装良率。
进一步，设置覆盖所述Mesa平台表面的绝缘块。绝缘块的设置可以覆盖所述Mesa平台表面以实现减小第二半导体层与后续形成的电极扩展层之间的电流。第一，由于绝缘块不通电流，因此，可以通过绝缘块设置控制电流分布，使LED芯片的电流分布更加合理；第二，由于绝缘块的存在，LED芯片内部的反射率可以变得更好，特别是绝缘块能够与后续的金属层(即后续的电极扩展层采用金属层形成)配合形成全角反射镜(Omni-DirectionalReflector，ODR)，从而增加整个电极扩展层平面的平均反射率。
附图说明
图1至图12是本发明实施例所提供的倒装LED芯片的制作方法各步骤对应结构示意图；
图13至图20是本发明另一实施例所提供的倒装LED芯片的制作方法各步骤对应结构示意图。
具体实施方式
由背景技术可知，现有倒装LED芯片结构的P、N电极通常在芯片的同侧，因此对封装技术的要求相对较高，容易造成封装良率的损失。
虽然有少数公司的倒装产品设计可以实现P、N电极分布于芯片的两侧，但是它们的设计采用N电极通过通孔的方法与基板互联，导致封装良率仍然较低。并且还造成LED芯片损失的出光面积较大，高反射镜面面积较小，导致单位面积光效降低。因此，现有倒装LED芯片的封装良率较低，且单位面积光效尚有提升空间。
为此，本发明提供一种新的倒装LED芯片及其制造方法。所述倒装LED芯片通过使用导电基板作为芯片的一个电极，而另一电极采用在出光面打线的方法，从而可以将芯片的两个电极分离到芯片的上下两面，提高了封装良率。并且，所述倒装LED芯片还可以保持传统倒装芯片优秀的电流扩展和散热能力，并具有更加易于焊接封装的优点。同时，通过合理的芯片设计，所述倒装LED芯片具有制作工艺简单、单位面积光效高的优点。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
本发明一实施例提供一种倒装LED芯片的制造方法，请结合参考图1至图12。
参考图1，提供衬底100。
本实施例中，衬底100可以为蓝宝石(Al2O3)衬底。在本发明的其它实施例中，根据工艺需要，也可以选用其他适用于LED芯片制造的衬底，例如用尖晶石(MgAl2O4)、SiC、ZnS、ZnO或GaAs等制造的衬底。
继续参考图1，在衬底100上沉积外延叠层(未标注)，所述外延叠层包括第一半导体层110、量子阱层120和第二半导体层130，第一半导体层110、量子阱层120和第二半导体层130从下到上层叠。
本实施例中，第一半导体层110为N型氮化物半导体层且第二半导体层130为P型氮化物半导体层。第一半导体层110可以为N型掺杂的GaN膜。GaN膜的N型掺杂浓度可以为5E17cm-3～1E19cm-3。第二半导体层130可以为P型掺杂的GaN膜。第二半导体层130生长在量子阱层120上。可以通过对半导体层进行掺杂，以形成第二半导体层130。并且，可以通过掺杂提高空穴浓度，改善第二半导体层130的导电性，从而获得了高质量的第二半导体层130，提高LED芯片结构质量。
需要说明的是，在本发明的其它实施例中，第一半导体层110也可以为P型氮化物半导体层，例如P型掺杂的GaN膜。此时第二半导体层130为N型氮化物半导体层，例如N型掺杂的GaN膜。当第一半导体层110为P型氮化物半导体层且第二半导体层130为N型氮化物半导体层时，衬底100可以选用适于第一半导体层110生长的材料来制作。
本实施例中，量子阱层120通常又可以表示为MQW(multiple quantumwell)有源层，也称多量子阱层。量子阱层120可以通过生成含In的窄禁带宽度氮化物膜(未示出)和宽禁带宽度的氮化物膜(未示出)，且让窄禁带宽度的氮化物膜和宽禁带宽度的氮化物膜交替排列，形成量子阱层120。其中，含In的窄禁带宽度氮化物膜可以为InGaN膜，形成温度可以为700℃～900℃。宽禁带宽度的氮化物膜可以为GaN膜，形成温度可以为700℃～900℃。
图2和图3显示的是相同结构的不同视图。其中，图2为俯视图，图3为剖视图。
结合参考图2和图3，刻蚀所述外延叠层，直至形成底部暴露第一半导体层110的沟槽140，剩余所述外延叠层保留为Mesa平台(未标注)。
图2显示了沟槽140和所述Mesa平台的俯视结构。所述Mesa平台为所述外延叠层被刻蚀形成沟槽140后的剩余部分，同时沟槽140底部暴露出第一半导体层110。
本实施例中，沟槽140呈类似于一个勺子的俯视形状，所述形状具有一个面积较大的勺头部分和一个均匀细长的勺柄部分。这种形状的好处是：后续形成的电极也会是这种勺子形状，这样，所述电极就可以只利用勺头部分用于与后续的电极或电极引线电连接而减小连接面积，并利用勺柄部分导通电流而增加所述电极的电流传递范围。
图3显示了沟槽140贯穿量子阱层120和第二半导体层130，但未贯穿第一半导体层110。沟槽140不需要延伸至第一半导体层110内部而只需暴露第一半导体层110表面，但由于过刻蚀作用，通常形成沟槽140会部分延伸至第一半导体层110内部。
本实施例中，沟槽140可以采用BCl3、Cl2或Ar等气体在等离子体状态下，选择性刻蚀量子阱层120和第二半导体层130，直到露出第一半导体层110，从而形成所述Mesa平台和沟槽140。
本实施例中，通常通过上述选择性刻蚀作用，形成的所述Mesa平台具有倾斜的侧壁，即侧壁的底角为锐角而顶角为钝角(需要说明的是，图3中为方便，显示侧壁的底角和顶角均显示为直角)。这种倾斜侧壁有利用后续绝缘层(请参考图6和图7及它们对应的内容)的填充。
图4和图5显示的是相同结构的不同视图，其中，图4为俯视图，图5为剖视图。
结合参考图4和图5，在沟槽140底部的第一半导体层110上沉积第一电极150，第一电极150与所述Mesa平台之间具有间隙(未标注)。
从图4可以看到，沟槽140内形成了第一电极150，但是第一电极150与整个沟槽140侧壁(沟槽140侧壁即为量子阱层120和第二半导体层130)之间存在所述间隙。所述间隙的存在保证了第一电极150与量子阱层120和第二半导体层130两者之间保持绝缘。后续通过在所述间隙中填充绝缘层(请参考图6和图7及它们对应的内容)，以进一步保证上述绝缘关系，并保护第一电极150。
本实施例中，正如前面所述，由于沟槽140呈类似于一个勺子的俯视形状，因此第一电极150也呈类似于一个勺子的俯视形状，即两者的俯视形状相似。但第一电极150的俯视形状的尺寸小于沟槽140的俯视形状，从而保证所述间隙存在于第一电极150俯视平面的整个周边。
本实施例中，所述间隙的宽度可以为1μm以上。所述间隙的宽度为第一电极150到所述Mesa平台之间的距离，由于所述Mesa平台侧壁倾斜，因此所述间隙不同位置的宽度可能不同。然而，当所述间隙的宽度可以为1μm以上能够保证后续绝缘层较易填充，并且填充后的绝缘效果较佳。但是，其它各种不同的具体芯片设计中，所述间隙的大小可以对各种因素进行综合考虑，选择相应的尺寸范围。
需要说明的是，图5还显示了第一电极150的厚度小于沟槽140的深度。这种设置有助于后续绝缘层较好地保护第一电极150，并且防止绝缘层和第一电极150的总厚度太大而影响整个倒闭LED芯片的尺寸。
本实施例中，可以采用蒸镀方法(例如化学气相蒸镀方法)形成第一电极150，并采用运用负胶剥离(lift-off)等方法制备出第一电极150的具体大小和形状，以保证第一电极150更好地形成在沟槽140内，并且保证所述间隙均匀地围绕在第一电极150周边。
本实施例中，第一电极150的材料可以为Cr、Ni、Ti、Pt、Ag、Al、Rh、Au和Sn中的一种或多种。具体的，第一电极150的可以为Cr、Ni、Ti、Pt、Ag、Al、Rh、Au、Sn的单层结构，或者为以它们为基础的复合堆层结构。
本实施例中，第一电极150的可以为200nm～4μm。具体厚度可以根据整体的结构和性能要求设置。
图6和图7显示的是相同结构的不同视图，其中，图6为俯视图，图7为剖视图。
结合参考图6和图7，形成绝缘层160覆盖第一电极150并填充满所述间隙。
图6显示绝缘层160将沟槽140剩余下来的所述间隙以及第一电极150都完全覆盖。前面提到所述Mesa平台具有倾斜的侧壁，这种倾斜侧壁有利于绝缘层160将所述间隙均匀完整的填充完全，从而使第一电极150与量子阱层120和第二半导体层130两者之间保持良好的绝缘作用。
图7显示出，所述间隙被绝缘层160填充，并且绝缘层160高于原来沟槽140的深度，即绝缘层160覆盖第一电极150并填充满所述间隙。
本实施例中，形成绝缘层160的过程可以为，先采用沉积工艺形成绝缘材料层，所述绝缘材料层是均匀而逐步覆盖在各表面上的，然后可以通过采用各向异性刻蚀方法去掉其它位置的所述绝缘材料层，剩余所述绝缘材料层保留为相应的绝缘层160。
本实施例中，绝缘层160可以为单层结构或者多层结构。
本实施例中，绝缘层160的上述单层结构或者多层结构中，所采用的材料可以为SiO2、SiN、SiON、Al2O3和TiO2中的一种或多种。
本实施例中，如果绝缘层160为多层结构，则可以通过选择不同反射率的各层材料，使得所形成的此多层结构能够成为分散式布拉格反射镜(distributed bragg reflectors，DBR)。此时的绝缘层160能够较好地反射光线。在采用此多层结构时，绝缘层160的各层适宜选择反射率较高的材料制作，而SiO2、SiN、SiON、Al2O3、TiO2或以它们为基础的堆层结构满足相应制作要求。
本实施例中，虽然绝缘层160为整体结构覆盖在第一电极150各个表面，但绝缘层160的部分边缘还同时覆盖至少部分所述Mesa平台上表面，以更好地实现绝缘阻挡作用。
需要说明的是图7显示绝缘层160上表面平坦是一种图形的优化，实际结构中，由于绝缘层是沿着各表面(各表面包括所述间隙的侧面和底面，所述第一电极150的上表面)均匀沉积而成的，因此，绝缘层160通常不是平坦的。因此应当理解图7仅是一种理想化的结构示意图。
参考图8，在所述Mesa平台和绝缘层160上形成电极扩展层170。
本实施例中，电极扩展层170的材料可以为透明金属氧化物，例如ITO、AZO或ZnO，也可以为金属，例如Ag、Al、Rh、Ru、TiW、Ti、Pt、Ni、Cr、Au、S或它们的组合，还可以为前述透明金属氧化物和金属的组合。
本实施例中，电极扩展层170的形成工艺可以分为多个步骤，例如1～5个步骤。当电极扩展层170制成透明导电膜时，能够更好地保证后续LED芯片的发光。
参考图9，在电极扩展层170上连接导电基板180作为第二电极。
本实施例中，可以利用键合或其它技术将电极扩展层170连接到导电基板180之上，导电基板180可以是金属板之类的导电材料，导电基板180可以为导电导热型基板。电极扩展层170连接导电基板180后，导电基板180将与电极扩展层170导通，即此时导电基板180可以作为倒装LED芯片的P电极端。
本实施例中，导电基板180可以具体为导电导热型基板，可以是硅、金属板之类的导电材料。
参考图10，将衬底100与所述外延叠层剥离，以暴露第一半导体层110的出光面。
本实施例中，将衬底100与外延叠层剥离可以包括：采用化学蚀刻、机械分割或者激光方法将衬底100与外延叠层剥离，以露出第一半导体层110的出光面。其中，第一半导体层110与衬底100分离后暴露的面为出光面。
参考图11，在暴露第一半导体层110的出光面后，且在刻蚀第一半导体层110的出光面前，对第一半导体层110的出光面进行清洁处理，并进行表面粗糙处理(Surface roughing)。
清洁处理可以采用干刻、湿刻或其组合的方法，对第一半导体层110表面进行清洁。
表面粗糙处理，可以做出具有小凸起111的粗糙表面形态。并在表面粗糙处理后，再对出光面进行清洁。所述表面粗糙处理目的是破坏光在出光面与空气界面的全反射，增加光的出射效率，提高芯片的光提取效率。提高出光效率的方法是将LED芯片做成倒金字塔形或锥形等。当制作成倒金字塔(Truncated Inverted Pyramid，TIP)形状(侧面与垂直方向成一定角度)时，芯片的四个侧面不再是相互平行，可以使得射到芯片侧面的光，经侧面的反射到顶面，以小于全反射临界角的角度出射；同时，射到顶面大于全反射临界角的光可以从侧面出射，从而大大提高了芯片的出光效率。因此，图11中将芯片表面粗糙处理成倒金字塔形状的小凸起111。
需要说明的是，所述清洁处理和表面粗糙处理能够提高倒装LED芯片的性能，例如提高出光效率等性能。但在本发明的其它实施例中，可以选择对第一半导体层110的出光面进行清洁处理和表面粗糙处理的一种处理，也可以不必进行清洁处理和表面粗糙处理。
参考图12，刻蚀第一半导体层110的出光面，直至暴露至少部分第一电极150。
本实施例中，可以利用掩膜(未示出)对第一半导体层110进行选择性刻蚀，直到露出第一电极150。
在暴露至少部分第一电极150后，在所暴露的第一电极150上形成第三电极。并在暴露出的第一电极150表面形成第三电极190。
第三电极190的形成过程可以为：在第一电极150位置进行新的电极材料蒸镀，以在第一电极150上形成第三电极190。
第三电极的材料为Cr、Ni、Ti、Pt、Ag、Al、Rh、Au和Sn中的一种或多种。即第三电极190的材料也可以为Cr、Ni、Ti、Pt、Ag、Al、Rh、Au、Sn或以它们为基础的堆层结构。
在形成第三电极190后，可以采用打线方法将第三电极190焊接相应导线。
需要说明的是，在本发明其它实施例中，在形成第三电极形成之后，还可以在LED芯片出光面选择性地制作一层钝化膜。
需要说明的是，在本发明其它实施例中，也可以不必形成第三电极，而直接在暴露第一电极后，后续封装过程中采用打线方法将第一电极焊接相应导线。
经过上述步骤，本实施例制造出了倒装LED芯片。所述倒装LED芯片中，利用导电基板180作为芯片的P电极(由于导电基板180接触第二半导体层，而本实施例中，第二半导体层为P型氮化物半导体层，具体可以为P-GaN半导体层，因此导电基板180作为芯片的作为P电极)，出光面设计N电极(所述N电极即第一电极150)的方式，实现P电极、N电极分离于LED芯片的两面。
本实施例中，倒装LED芯片的N-GaN部分(即第一半导体层110)通过金属(即第一电极150)接触，P-GaN部分(即第二半导体层130)通过具有高反射率的金属或导电金属氧化物叠层(即电极扩展层170)形成接触，倒装LED芯片的P-GaN及N-GaN接触的金属(即第一电极150)通过绝缘层160隔离，从而形成完整结构。其中，电极扩展层170可以覆盖整个倒装LED芯片表面，并与导电基板180接合。
本实施例中，倒装LED芯片通过将N电极(即第一电极150)及其上的绝缘层160均覆盖高反射材料(即电极扩展层170采用高反射材料制作)的设计，增加倒装LED芯片的反射能力，减少倒装LED芯片对光的吸收损失。其中，绝缘层160可以通过单层非导电材料或具有高反射率、非导电的多层材料实现。绝缘层160的图形可以根据需求合理设计，除达到绝缘的作用外，还可以灵活设计以优化芯片的电流扩展及反射能力。
本实施例中，倒装LED芯片与P-GaN(即第二半导体层130)接触的导电层(即电极扩展层170)可以采用高反射材料，并覆盖于整个倒装LED芯片表面，以最大化反射面积。倒装LED芯片可以通过N电极(即第一电极150)的灵活设计以优化电流扩展分布，提高发光效率。
本实施例所提供的倒装LED芯片的制造方法中，通过将LED芯片的将导电基板180作为其中一个电极(即第二电极)，而另一电极(即第一电极150)采用在出光面(第一半导体层110与导电基板180在整个LED芯片中属于相对位置，它们之间包括了多量子阱层120、第二半导体层130和电极扩展层170等结构)打线的方法，从而将LED芯片的两个电极分离到LED芯片的上下两面，提升了LED芯片的封装的简易度。
由于电极扩展层170可以采用高反射金属层，并整层覆盖整个LED芯片，最大化地提高反射面积，为LED芯片的高光效提供保障。
由于沟槽140和第一电极150的版型设计灵活，可以通过合理的第一电极150分布，优化LED芯片的电流扩展分布情况。由于沟槽140和第一电极150能够进行灵活地设计，因此，其它们的形状和位置都可以根据实际需要进行调整。因此，通过合理的芯片设计，所述倒装LED芯片还可以具有工艺简单和单位面积光效高的优点。由于版型设计灵活，因此本实施例所提供的倒装LED芯片还具有优秀的可延展性，可通过简单地增加基础单元而实现LED芯片工作电压的变换。
相比于P、N在同侧的倒装芯片设计，本实施例所提供的倒装LED芯片中，电极扩展层170与导电基板180的接触面积更大，散热能力更强。因此，所述倒装LED芯片保持并提高了传统倒装芯片优秀的电流扩展和散热能力，并同时具有更加易于焊接封装的优点。
本发明另一实施例还提供了一种倒装LED芯片，所述倒装LED芯片可以采用前述实施例的制造方法形成，因此，所述倒装LED芯片的结构和性质可以参考前述实施例相应内容。
具体的，请参考图12，所述倒装LED芯片包括导电基板180，位于导电基板180下的电极扩展层170，位于电极扩展层170下的Mesa平台，Mesa平台包括第二半导体层130、量子阱层120和至少部分第一半导体层110。第二半导体层130、量子阱层120和第一半导体层110顺次层叠在一起。Mesa平台内具有沟槽140。沟槽140(请参考图2和图3)底部具有第一电极150。第一电极150与电极扩展层170和Mesa平台之间具有绝缘层160。
换言之，所述倒装LED芯片中，所述Mesa平台包括第一半导体层110、量子阱层120和第二半导体层130，每个所述芯片单元区域的所述Mesa具有沟槽140(请参考图2和图3)，沟槽140底部具有第一电极150，第一电极150与所述Mesa平台之间具有间隙(未标注，请参考图5)。所述倒装LED芯片还包括绝缘层160、电极扩展层170和导电基板180。绝缘层160覆盖第一电极150且填充所述间隙，电极扩展层170覆盖所述Mesa平台和绝缘层160，导电基板180覆盖电极扩展层170。
本实施例中，还包括位于第一电极150表面的第三电极190。
本实施例中，第一半导体层110的出光面为粗糙表面，粗糙表面具有小凸起111。
本实施例中，第一半导体层110为N型氮化物半导体层且第二半导体层130为P型氮化物半导体层。
需要说明的是，在本发明的其它实施例中，第一半导体层110也可以为P型氮化物半导体层，此时第二半导体层130为N型氮化物半导体层。
本实施例中，绝缘层160可以为单层结构或者多层结构。绝缘层160的材料可以为SiO2、SiN、SiON、Al2O3和TiO2中的一种或多种。
本实施例所提供的倒装LED芯片中，利用电极扩展层170和导电基板180接触，设计简单，且出光面积损失较小，电极扩展层170和导电基板180的接触也同时使得高反射镜面积最大化，对LED芯片的光效提升有积极作用，同时，所述LED芯片还具有易封装的优点，并且保持传统倒装芯片优秀的电流扩展和散热能力。
本发明另一实施例提供另外一种倒装LED芯片的制造方法，请结合参考图13至图20。
参考图13，提供衬底200。在衬底200上沉积外延叠层(未标注)，所述外延叠层包括第一半导体层210、量子阱层220和第二半导体层230。
本实施例中，衬底200可以为蓝宝石衬底。在本发明的其它实施例中，根据工艺需要，也可以选用其他适用于LED芯片制造的衬底，例如用尖晶石、SiC、ZnS、ZnO或GaAs等制造的衬底。
继续参考图13，在衬底200上沉积外延叠层(未标注)，所述外延叠层包括第一半导体层210、量子阱层220和第二半导体层230。
本实施例中，第一半导体层210为N型氮化物半导体层且第二半导体层230为P型氮化物半导体层。
具体的，第一半导体层210可以为N型掺杂的GaN膜。GaN膜的N型掺杂浓度可以为5E17cm-3～1E19cm-3。
具体的，量子阱层220通常又可以表示为MQW有源层，也称多量子阱层。量子阱层220可以通过生成含In的窄禁带宽度氮化物膜(未示出)和宽禁带宽度的氮化物膜(未示出)，且让窄禁带宽度的氮化物膜和宽禁带宽度的氮化物膜交替排列，形成量子阱层220。其中，含In的窄禁带宽度氮化物膜可以为InGaN膜，形成温度可以为700℃～900℃。宽禁带宽度的氮化物膜可以为GaN膜，形成温度可以为700℃～900℃。
具体的，第二半导体层230可以为P型掺杂的GaN膜。第二半导体层230生长在量子阱层220上。可以通过对半导体层进行掺杂，以形成第二半导体层230。并且，可以通过掺杂提高空穴浓度，改善第二半导体层230的导电性，从而获得了高质量的第二半导体层230，提高LED芯片结构质量。
需要说明的是，在本发明的其它实施例中，第一半导体层210也可以为P型氮化物半导体层，此时第二半导体层230为N型氮化物半导体层。并且，当第一半导体层210也为P型氮化物半导体层且第二半导体层230为N型氮化物半导体层时，衬底200可以选用适于第一半导体层210生长的材料来制作。
图14和图15显示的是相同结构的不同视图，其中，图14为俯视图，图15为剖视图。
结合参考图14和图15，刻蚀所述外延叠层，直至形成底部暴露第一半导体层210的沟槽240，剩余所述外延叠层保留为Mesa平台(未标注)。
图14显示了沟槽240和所述Mesa平台的俯视结构。所述Mesa平台为所述外延叠层被刻蚀形成沟槽240后的剩余部分，同时沟槽240底部暴露出第一半导体层210。
本实施例中，沟槽240呈类似于一个勺子的俯视形状，所述形状具有一个面积较大的勺头部分和一个均匀细长的勺柄部分。这种形状的好处是：后续形成的电极也会是这种勺子形状，这样，所述电极就可以只利用勺头部分用于与后续的电极或电极引线电连接而减小连接面积，并利用勺柄部分导通电流而增加所述电极的电流传递范围。
图15显示了沟槽240贯穿量子阱层220和第二半导体层230，但未贯穿第一半导体层210。沟槽240不需要延伸至第一半导体层210内部而只需暴露第一半导体层210表面，但由于过刻蚀作用，通常形成沟槽240会部分延伸至第一半导体层210内部。
本实施例中，沟槽240可以采用BCl3、Cl2或Ar等气体在等离子体状态下，选择性刻蚀量子阱层220和第二半导体层230，直到露出第一半导体层210，从而形成所述Mesa平台和沟槽240。
本实施例中，通常通过上述选择性刻蚀作用，形成的所述Mesa平台具有倾斜的侧壁，即侧壁的底角为锐角而顶角为钝角(需要说明的是，图15中为方便，显示侧壁的底角和顶角均显示为直角)。这种倾斜侧壁有利用后续绝缘层的填充。
图16和图17显示的是相同结构的不同视图，其中，图16为俯视图，图17为剖视图。
结合参考图16和图17，在沟槽240底部的第一半导体层210上沉积第一电极250，第一电极250与所述Mesa平台之间具有间隙(未标注)。
从图16可以看到，沟槽240内形成了第一电极250，但是第一电极250与整个沟槽240侧壁(沟槽240侧壁即为量子阱层220和第二半导体层230)之间存在所述间隙。所述间隙的存在保证了第一电极250与量子阱层220和第二半导体层230两者之间保持绝缘。后续通过在所述间隙中填充绝缘层(请参考图18和图19及它们对应的内容)，以进一步保证上述绝缘关系，并保护第一电极250。
本实施例中，正如前面所述，由于沟槽240呈类似于一个勺子的俯视形状，因此第一电极250也呈类似于一个勺子的俯视形状，即两者的俯视形状相似。但第一电极250的俯视形状的尺寸小于沟槽240的俯视形状，从而保证所述间隙存在于第一电极250俯视平面的整个周边。
本实施例中，所述间隙的宽度可以为1μm以上。所述间隙的宽度为第一电极250到所述Mesa平台之间的距离，由于所述Mesa平台侧壁倾斜，因此所述间隙不同位置的宽度可能不同。然而，当所述间隙的宽度可以为1μm以上能够保证后续绝缘层较易填充，并且填充后的绝缘效果较佳。但是，其它各种不同的具体芯片设计中，所述间隙的大小可以对各种因素进行综合考虑，选择相应的尺寸范围。
需要说明的是，图17还显示了第一电极250的厚度小于沟槽240的深度。这种设置有助于后续绝缘层较好地保护第一电极250，并且防止绝缘层和第一电极250的总厚度太大而影响整个倒闭LED芯片的尺寸。
本实施例中，可以运用负胶剥离等方法制备第一电极250，以保证第一电极250更好地形成在沟槽240内，并且保证所述间隙均匀分布。
本实施例中，第一电极250的材料可以为Cr、Ni、Ti、Pt、Ag、Al、Rh、Au和Sn中的一种或多种。具体的，第一电极250的可以为Cr、Ni、Ti、Pt、Ag、Al、Rh、Au、Sn的单层结构，或者为以它们为基础的复合堆层结构。
本实施例中，第一电极250的可以为200nm～4μm。具体厚度可以根据整体的结构和性能要求设置。
图18和图19显示的是相同结构的不同视图，其中，图18为俯视图，图19为剖视图。
结合参考图18和图19，形成绝缘层260覆盖第一电极250并填充满所述间隙。并且，本实施例同时形成覆盖所述Mesa平台表面的绝缘块，绝缘块261具体分布在第二半导体层230上。
本实施例中，绝缘块261呈离散分布，绝缘层260和绝缘块261暴露至少部分所述Mesa平台表面(即第二半导体层230表面)，从而保证后续电极扩展层能够覆盖被所述绝缘层和所述绝缘块暴露的所述Mesa平台表面，并且后续的所述电极扩展层同时覆盖绝缘层260和绝缘块261。
本实施例中，绝缘块261的俯视形状呈圆形，在其它实施例中，绝缘块261的俯视形状也可以是其它形状。绝缘块261的分布方式也可以是其它方式，具体可以根据LED芯片需要设置。
图18显示绝缘层260将沟槽240剩余下来的所述间隙以及第一电极250都完全覆盖。前面提到所述Mesa平台具有倾斜的侧壁，这种倾斜侧壁有利于绝缘层260将所述间隙均匀完整的填充完全，从而使第一电极250与量子阱层220和第二半导体层230两者之间保持良好的绝缘作用。
图19显示出，所述间隙被绝缘层260填充，并且绝缘层260高于原来沟槽240的深度，即绝缘层260覆盖第一电极250并填充满所述间隙。
本实施例中，可以采用同一工艺形成绝缘层260和绝缘块261，从而节省工艺步骤，节约成本。此时，形成绝缘层260和绝缘块261的过程可以为，先采用沉积工艺形成绝缘材料层，绝缘材料层是均匀而逐步覆盖在各表面上的，然后可以通过采用各向异性刻蚀方法去掉其它位置的绝缘材料层，剩余绝缘材料层保留为相应的绝缘层260和绝缘块261。
需要说明的是，在其它实施例中，绝缘层260和绝缘块261也可以分别单独制作。
本实施例中，绝缘层260和绝缘块261可以为单层结构或者多层结构。
本实施例中，绝缘层260和绝缘块261的上述单层结构或者多层结构中，所采用的材料可以为SiO2、SiN、SiON、Al2O3和TiO2中的一种或多种。
本实施例中，如果绝缘层260和绝缘块261为多层结构，则可以通过选择不同反射率的各层材料，使得所形成的此多层结构能够成为分散式布拉格反射镜。此时的绝缘层260能够较好地反射光线。在采用此多层结构时，绝缘层260和绝缘块261的各层适宜选择反射率较高的材料制作，而SiO2、SiN、SiON、Al2O3、TiO2或以它们为基础的堆层结构满足相应制作要求。
本实施例中，虽然绝缘层260全部为整体结构覆盖在第一电极250各个表面，但绝缘层260还同时覆盖至少部分所述Mesa平台上表面，以更好地实现绝缘阻挡作用。
本实施例中，绝缘块261的设置可以覆盖所述Mesa平台表面以实现减小第二半导体层230与后续形成的电极扩展层之间的电流。具体来说，绝缘块261具有至少两部分的作用：第一，由于绝缘块261不通电流，因此，可以通过绝缘块261的设置控制电流分布，使LED芯片的电流分布更加合理；第二，由于绝缘块261的存在，LED芯片内部的反射率可以变得更好，特别是，绝缘块261能够与后续的金属层(即后续的电极扩展层采用金属层形成)配合形成全角反射镜，从而增加整个电极扩展层平面的平均反射率。
需要说明的是图19显示绝缘层260和绝缘块261上表面平坦是一种图形的优化，实际结构中，由于上述绝缘材料层是沿着各表面(各表面包括所述间隙的侧面和底面，所述第一电极250的上表面)均匀沉积而成的，因此，绝缘层260通常不是平坦的。因此应当理解图19仅是一种理想化的结构示意图。
参考图20，在所述Mesa平台以及绝缘层260和绝缘块261上形成电极扩展层270。
本实施例中，电极扩展层270的材料可以为金属，例如Ag、Al、Rh、Ru、TiW、Ti、Pt、Ni、Cr、Au、S或它们的组合。在其它实施例中，电极扩展层的材料也可以为透明金属氧化物，例如ITO、AZO或ZnO，还可以为前述透明金属氧化物和金属的组合。
本实施例中，电极扩展层270的形成工艺可以分为多个步骤，例如1～5个步骤。当电极扩展层270制成透明导电膜时，能够更好地保证后续LED芯片的发光。
继续参考图20，在电极扩展层270上连接导电基板280作为第二电极(未标注)。
本实施例中，可以利用键合或其它技术将连接到导电基板280之上，导电基板280可以是金属板之类的导电材料，导电基板280可以为导电导热型基板。电极扩展层270连接导电基板280后，导电基板280将与电极扩展层270导通，即此时导电基板280可以作为倒装LED芯片的P电极端。
继续参考图20，将衬底200与所述外延叠层剥离，以暴露第一半导体层210的出光面。
本实施例中，将衬底200与外延叠层剥离包括：采用化学蚀刻、机械分割或者激光方法将衬底200与外延叠层剥离，露出第一半导体层210。其中，第一半导体层210与衬底200分离后暴露的面为出光面。
继续参考图20，在暴露第一半导体层210的出光面后，且在刻蚀第一半导体层210的出光面前，对第一半导体层210的出光面进行清洁处理，并进行表面粗糙处理。
所述清洁处理可以采用干刻、湿刻或其组合的方法，对第一半导体层210表面进行清洁。
所述表面粗糙处理可以做出具有小凸起211的粗糙表面形态。并在表面粗糙处理后，再对出光面进行清洁。所述表面粗糙处理目的是破坏光在出光面与空气界面的全反射，增加光的出射效率，提高芯片的光提取效率。提高出光效率的方法是将LED芯片做成倒金字塔形或锥形等。当制作成倒金字塔形状(侧面与垂直方向成一定角度)时，芯片的四个侧面不再是相互平行，可以使得射到芯片侧面的光，经侧面的反射到顶面，以小于全反射临界角的角度出射；同时，射到顶面大于全反射临界角的光可以从侧面出射，从而大大提高了芯片的出光效率。因此，图20中将芯片表面粗糙处理成倒金字塔形状的小凸起211。
需要说明的是，所述清洁处理和表面粗糙处理能够提高倒装LED芯片的性能，例如提高出光效率等性能。但在本发明的其它实施例中，可以选择对第一半导体层210的出光面进行清洁处理和表面粗糙处理的一种处理，也可以不必进行清洁处理和表面粗糙处理。
继续参考图20，刻蚀第一半导体层210的出光面，直至暴露至少部分第一电极250。
本实施例中，可以利用掩膜(未示出)对第一半导体层210进行选择性刻蚀，直到露出第一电极250。
在暴露至少部分第一电极250后，在所暴露的第一电极250上形成第三电极。并在暴露出的第一电极250表面形成第三电极290。
第三电极290的形成过程可以为：在第一电极250位置进行新的电极材料蒸镀，以在第一电极250上形成第三电极290。
第三电极的材料为Cr、Ni、Ti、Pt、Ag、Al、Rh、Au和Sn中的一种或多种。即第三电极290的材料可以为Cr、Ni、Ti、Pt、Ag、Al、Rh、Au、Sn或以它们为基础的堆层结构。
在形成第三电极290后，可以采用打线方法将第三电极290焊接相应导线。
需要说明的是，在本发明其它实施例中，在形成第三电极形成之后，还可以在LED芯片出光面选择性地制作一层钝化膜。
需要说明的是，在本发明其它实施例中，也可以不必形成第三电极，而直接在暴露第一电极后，后续封装过程中采用打线方法将第一电极焊接相应导线。
经过上述步骤，本实施例制造出了倒装LED芯片。并且本实施例所提供的倒装LED芯片的制造方法中，通过将LED芯片的将导电基板280作为其中一个电极(即第二电极)，而另一电极(即第一电极250)采用在出光面打线的方法，从而将LED芯片的两个电极分离到LED芯片的上下两面。因此，所述倒装LED芯片可以保持传统倒装芯片优秀的电流扩展和散热能力，并同时具有更加易于焊接封装的优点。
此外，由于本实施例中，沟槽240能够进行灵活地设计，因此，其形状和位置都可以根据实际需要进行调整。因此，通过合理的芯片设计，所述倒装LED芯片还可以具有工艺简单和单位面积光效高的优点。
本发明另一实施例还提供了一种倒装LED芯片，所述倒装LED芯片可以采用前述实施例的制造方法形成，因此，所述倒装LED芯片的结构和性质可以参考前述实施例相应内容。
具体的，参考图20，所述倒装LED芯片包括导电基板280，位于导电基板280上的电极扩展层270，位于电极扩展层270上的Mesa平台，Mesa平台包括第二半导体层230、量子阱层220和至少部分第一半导体层210。Mesa平台内具有沟槽240。沟槽240底部具有第一电极250。第一电极250与电极扩展层270和Mesa平台之间具有绝缘层260和绝缘块261。
换言之，所述倒装LED芯片中，所述Mesa平台包括第一半导体层210、量子阱层220和第二半导体层230，每个所述芯片单元区域的所述Mesa具有沟槽240(请参考图2和图3)，沟槽240底部具有第一电极250，第一电极250与所述Mesa平台之间具有间隙(未标注，请参考图5)。所述倒装LED芯片还包括绝缘层260、绝缘块261、电极扩展层270和导电基板280。绝缘层260覆盖所述第一电极250且填充所述间隙，电极扩展层270覆盖所述Mesa平台、绝缘层260和绝缘块261，导电基板280覆盖电极扩展层270。
本实施例中，电极扩展层270覆盖被绝缘层260和绝缘块261暴露的所述Mesa平台表面，并且电极扩展层270覆盖绝缘层260和绝缘块261。
本实施例中，还包括位于第一电极250表面的第三电极290。
本实施例中，第一半导体层210的出光面为粗糙表面，粗糙表面具有小凸起211。
本实施例中，第一半导体层210为N型氮化物半导体层且第二半导体层230为P型氮化物半导体层。
需要说明的是，在本发明的其它实施例中，第一半导体层210也可以为P型氮化物半导体层，此时第二半导体层230为N型氮化物半导体层。
本实施例中，绝缘层260和绝缘块261可以为单层结构或者多层结构。绝缘层260和绝缘块261的材料可以为SiO2、SiN、SiON、Al2O3和TiO2中的一种或多种。
本实施例所提供的倒装LED芯片保持传统倒装芯片优秀的电流扩展和散热能力，并同时具有更加易于焊接封装的优点，同时还具有工艺简单和单位面积光效高的优点。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (16)

1.一种倒装LED芯片的制造方法，其特征在于，包括：
提供衬底；
在所述衬底上沉积外延叠层，所述外延叠层包括第一半导体层、量子阱层和第二半导体层，所述量子阱层位于所述第一半导体层和所述第二半导体层之间；
刻蚀所述外延叠层，直至形成底部暴露所述第一半导体层的沟槽，剩余所述外延叠层保留为Mesa平台；
在所述沟槽底部的第一半导体层上沉积第一电极，所述第一电极与所述Mesa平台之间具有间隙；
形成绝缘层覆盖所述第一电极并填充满所述间隙；
在所述Mesa平台和所述绝缘层上形成电极扩展层；
在所述电极扩展层上连接导电基板作为第二电极；
将所述衬底与所述外延叠层剥离，以暴露所述第一半导体层的出光面；
刻蚀所述第一半导体层的出光面，直至暴露至少部分所述第一电极。
2.如权利要求1所述的倒装LED芯片的制造方法，其特征在于，还包括：形成覆盖所述Mesa平台表面的绝缘块，所述绝缘层和所述绝缘块暴露至少部分所述Mesa平台表面，所述电极扩展层覆盖被所述绝缘层和所述绝缘块暴露的所述Mesa平台表面，并且所述电极扩展层覆盖所述绝缘层和所述绝缘块。
3.如权利要求1所述的倒装LED芯片的制造方法，其特征在于，还包括：在暴露所述第一半导体层的出光面后，且在刻蚀所述第一半导体层的出光面前，对所述第一半导体层的出光面进行清洁处理和表面粗糙处理的至少一种处理。
4.如权利要求1所述的倒装LED芯片的制造方法，其特征在于，将所述衬底与所述外延叠层剥离包括：采用化学方法或者激光方法将所述衬底与所述外延叠层剥离。
5.如权利要求1所述的倒装LED芯片的制造方法，其特征在于，还包括：在暴露至少部分所述第一电极后，在所暴露的所述第一电极上形成第三电极。
6.如权利要求1所述的倒装LED芯片的制造方法，其特征在于，所述第一半导体层为N型氮化物半导体层且所述第二半导体层为P型氮化物半导体层，或者所述第一半导体层为P型氮化物半导体层且所述第二半导体层为N型氮化物半导体层。
7.如权利要求3所述的倒装LED芯片的制造方法，其特征在于，所述第一电极的材料为Cr、Ni、Ti、Pt、Ag、Al、Rh、Au和Sn中的一种或多种；所述第三电极的材料为Cr、Ni、Ti、Pt、Ag、Al、Rh、Au和Sn中的一种或多种。
8.如权利要求1至7任一项所述的倒装LED芯片的制造方法，其特征在于，所述绝缘层为单层结构或者多层结构。
9.如权利要求8所述的倒装LED芯片的制造方法，其特征在于，所述绝缘层的材料为SiO2、SiN、SiON、Al2O3和TiO2中的一种或多种。
10.一种倒装LED芯片，其特征在于，包括：
Mesa平台，所述Mesa平台包括第一半导体层、量子阱层和第二半导体层，所述量子阱层位于所述第一半导体层和所述第二半导体层之间，每个所述芯片单元区域的所述Mesa具有沟槽；
所述沟槽底部具有第一电极，所述第一电极与所述Mesa平台之间具有间隙；
绝缘层，所述绝缘层覆盖所述第一电极且填充所述间隙；
电极扩展层，所述电极扩展层覆盖所述Mesa平台和所述绝缘层；
导电基板，所述导电基板覆盖所述电极扩展层。
11.如权利要求10所述的倒装LED芯片，其特征在于，其特征在于，还包括覆盖所述Mesa平台表面的绝缘块，所述绝缘层和所述绝缘块暴露至少部分所述Mesa平台表面，所述电极扩展层覆盖被所述绝缘层和所述绝缘块暴露的所述Mesa平台表面，并且所述电极扩展层覆盖所述绝缘层和所述绝缘块。
12.如权利要求10所述的倒装LED芯片，其特征在于，还包括位于所述第一电极表面的第三电极。
13.如权利要求10所述的倒装LED芯片，其特征在于，所述第一半导体层的出光面为粗糙表面。
14.如权利要求10所述的倒装LED芯片，其特征在于，所述第一半导体层为N型氮化物半导体层且所述第二半导体层为P型氮化物半导体层，或者所述第一半导体层为P型氮化物半导体层且所述第二半导体层为N型氮化物半导体层。
15.如权利要求10至14任一项所述的倒装LED芯片，其特征在于，所述绝缘层为单层结构或者多层结构。
16.如权利要求15所述的倒装LED芯片，其特征在于，所述绝缘层的材料为SiO2、SiN、SiON、Al2O3和TiO2中的一种或多种。
CN201510173371.4A 2015-04-13 2015-04-13 倒装led芯片及其制造方法 Pending CN106159045A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510173371.4A CN106159045A (zh) 2015-04-13 2015-04-13 倒装led芯片及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510173371.4A CN106159045A (zh) 2015-04-13 2015-04-13 倒装led芯片及其制造方法

Publications (1)

Publication Number Publication Date
CN106159045A true CN106159045A (zh) 2016-11-23

Family

ID=57336335

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510173371.4A Pending CN106159045A (zh) 2015-04-13 2015-04-13 倒装led芯片及其制造方法

Country Status (1)

Country Link
CN (1) CN106159045A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108281527A (zh) * 2018-01-25 2018-07-13 映瑞光电科技(上海)有限公司 一种led芯片的制备方法
CN114171646A (zh) * 2020-09-11 2022-03-11 成都辰显光电有限公司 微发光二极管及其制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101123291A (zh) * 2006-08-11 2008-02-13 夏普株式会社 氮化物半导体发光装置及其制造方法
CN101409318A (zh) * 2007-10-12 2009-04-15 台达电子工业股份有限公司 发光二极管芯片及其制造方法
CN102024892A (zh) * 2009-09-15 2011-04-20 丰田合成株式会社 Iii族氮化物半导体发光器件
JP2011228696A (ja) * 2010-04-15 2011-11-10 Lg Innotek Co Ltd 発光素子、発光素子パッケージ
US20120056230A1 (en) * 2009-07-28 2012-03-08 Kyong Jun Kim Light emitting device
CN102800768A (zh) * 2011-05-27 2012-11-28 三星电子株式会社 具有电流阻挡层的半导体发光装置
CN103579430A (zh) * 2012-08-07 2014-02-12 Lg伊诺特有限公司 发光器件

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101123291A (zh) * 2006-08-11 2008-02-13 夏普株式会社 氮化物半导体发光装置及其制造方法
CN101409318A (zh) * 2007-10-12 2009-04-15 台达电子工业股份有限公司 发光二极管芯片及其制造方法
US20120056230A1 (en) * 2009-07-28 2012-03-08 Kyong Jun Kim Light emitting device
CN102024892A (zh) * 2009-09-15 2011-04-20 丰田合成株式会社 Iii族氮化物半导体发光器件
JP2011228696A (ja) * 2010-04-15 2011-11-10 Lg Innotek Co Ltd 発光素子、発光素子パッケージ
CN102800768A (zh) * 2011-05-27 2012-11-28 三星电子株式会社 具有电流阻挡层的半导体发光装置
CN103579430A (zh) * 2012-08-07 2014-02-12 Lg伊诺特有限公司 发光器件
US20140042474A1 (en) * 2012-08-07 2014-02-13 Hwan Hee Jeong Light emitting device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108281527A (zh) * 2018-01-25 2018-07-13 映瑞光电科技(上海)有限公司 一种led芯片的制备方法
CN114171646A (zh) * 2020-09-11 2022-03-11 成都辰显光电有限公司 微发光二极管及其制备方法
CN114171646B (zh) * 2020-09-11 2023-05-26 成都辰显光电有限公司 微发光二极管及其制备方法

Similar Documents

Publication Publication Date Title
CN106340576B (zh) 发光元件及发光装置
KR102606543B1 (ko) 발광 디바이스
CN205159352U (zh) 发光设备
CN204792880U (zh) 发光二极管
CN101276863B (zh) 发光二极管及其制造方法
CN102683534A (zh) 垂直式交流发光二极管器件及其制作方法
JP2012044171A (ja) 発光ダイオード構造及びその製造方法
CN108922950A (zh) 一种高亮度倒装led芯片及其制作方法
CN208637453U (zh) 一种高亮度倒装led芯片
CN111433921B (zh) 一种发光二极管
TW201128803A (en) Devices on textured substrates and methods for fabricating semiconductive devices
TW201340403A (zh) 具有凹槽電極與光提取結構的發光二極體晶粒及其製作方法
TWI437737B (zh) 發光二極體結構及其製造方法
CN101222014A (zh) 垂直结构的半导体芯片
CN205488192U (zh) 氮化镓基倒装led芯片
CN104285307A (zh) 高效发光二极管及其制造方法
CN109087981A (zh) 一种防漏电led芯片及其制作方法
CN104993031B (zh) 高压倒装led芯片及其制造方法
CN116885072A (zh) 发光二极管及发光模块
CN104733577A (zh) 垂直结构led芯片及其制造方法
CN104576886A (zh) 一种高品质无损共平面电极的发光器件及其制备方法和交流式垂直发光装置
CN101980391A (zh) 发光二极管及其制造方法
CN106159045A (zh) 倒装led芯片及其制造方法
CN203503689U (zh) 覆晶式led芯片
CN115663079A (zh) 一种发光二极管及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20161123