WO2021131217A1 - ゲート駆動回路 - Google Patents
ゲート駆動回路 Download PDFInfo
- Publication number
- WO2021131217A1 WO2021131217A1 PCT/JP2020/037369 JP2020037369W WO2021131217A1 WO 2021131217 A1 WO2021131217 A1 WO 2021131217A1 JP 2020037369 W JP2020037369 W JP 2020037369W WO 2021131217 A1 WO2021131217 A1 WO 2021131217A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- circuit
- voltage
- power semiconductor
- semiconductor element
- switch
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
Definitions
- the present invention relates to a gate drive circuit for driving a power semiconductor switch such as an IGBT (Insulated Gate Bipolar Transistor) module.
- a gate drive circuit for driving a power semiconductor switch such as an IGBT (Insulated Gate Bipolar Transistor) module.
- IGBT Insulated Gate Bipolar Transistor
- it relates to the protection of the collector-emitter withstand voltage of the IGBT.
- the present invention relates to a driving technique for a high power semiconductor switch represented by an IGBT. Since semiconductor switches such as IGBTs switch a large current of several hundreds to several thousand A and a high voltage of several hundreds to 1000V or more, if the semiconductor switch such as an IGBT is destroyed, the effect is large, and even around the semiconductor switch. It reaches. That is, not only the IGBT itself but also the control circuits around it may be destroyed, causing a failure of the entire system circuit. Therefore, in order to protect these semiconductor switches such as IGBTs from destruction, various protective measures have been adopted. Semiconductors have maximum ratings for current, voltage, power, and temperature, and if these maximum ratings are exceeded even for a moment, the semiconductor switch may be damaged. The present invention relates to a technique for using a collector-emitter voltage within the maximum rated value of a semiconductor switch such as an IGBT.
- the surge voltage Es becomes higher as the value of the inductance component is larger and the rate of change of the current is larger.
- the voltage of this surge voltage Es exceeds the maximum rating of the IGBT, the IGBT is destroyed. Therefore, in order to suppress the surge voltage Es to less than the maximum rating, it is necessary to take measures to reduce the surge voltage Es before the surge voltage Es exceeds the maximum rating.
- a snubber circuit as shown in FIG. 6 has been used as a method for reducing the surge voltage Es.
- a control signal output by a drive circuit (not shown) is supplied to the gate terminal of the IGBT 10, and the ON / OFF state of the IGBT 10 is controlled.
- the load 12 is connected between the collector terminal of the IGBT 10 and the high-voltage power system, and the power supplied to the load 12 is controlled by the ON / OFF state of the IGBT 10.
- the snubber circuit 14 is configured by connecting a parallel circuit of a capacitor Cs and a resistor Rs and a diode Ds in series (see FIG. 6). The snubber circuit 14 is connected between the high voltage power system and the collector terminal of the IGBT 10.
- the snubber circuit 14 shown in FIG. 6 is a general circuit in which a part of the surge voltage Es is stored in the capacitor Cs via the diode Ds, converted into heat by the resistor Rs and consumed, and the surge voltage Es is reduced. ..
- the active clamp method may be adopted.
- the principle diagram of this method is shown in FIG. In FIG. 7, as in FIG. 6, a load 12 is provided between the collector terminal of the IGBT 10 and the high-voltage power system. Then, the active clamp circuit 16 is connected between the collector terminal and the gate terminal of the IGBT 10.
- the active clamp circuit 16 is a series circuit of the diode D1, the constant voltage diode Dz, and the limiting resistor Rz.
- the constant voltage diode Dz may have a configuration in which a plurality of constant voltage diodes are connected in series (see FIG. 7).
- the collector-emitter voltage of the IGBT 10 exceeds the Zener voltage of the constant voltage diode Dz, the constant voltage diode Dz conducts, and the conduction current flows into the gate terminal of the IGBT 10 through the limiting resistor Rz. is there.
- This has the effect of mitigating the turn-off operation of the IGBT 10.
- the turn-off operation is relaxed, the reduction rate of the collector current decreases, and the surge voltage Es tends to decrease according to the above equation (1A).
- the collector-emitter voltage is clamped by the conduction of the constant voltage diode Dz, and the voltage does not exceed the Zener voltage of the constant voltage diode Dz.
- Patent Document 1 Patent No. 4230190
- Patent Document 1 discloses a conventional active clamp circuit.
- a technique for detecting the occurrence of a short circuit failure in any of the constant voltage elements is disclosed.
- the above-mentioned conventional method has the following problems.
- the energy of the generated surge voltage Es does not decrease as it is, but is consumed in the snubber circuit (that is, by the resistor Rs), so that the resistance Rs of the snubber circuit generates heat. It can be a problem.
- a steep current flows through the died Ds of the snubber circuit as the IGBT is turned ON / OFF. Therefore, the diode Ds may also be a source of noise.
- the constant voltage diode Dz may deviate from the clamp level by that amount when an excessive current flows due to the internal resistance component.
- it is conceivable to set the Zener voltage low but if the Zener voltage is set low, there is a problem that the voltage that can be applied to the IGBT is lowered. Therefore, there is a design problem that the withstand voltage of the IGBT must be increased in order to satisfy the required circuit specifications.
- the present invention has been made in view of such problems of heat generation and generation of noise, and an object of the present invention is a gate drive circuit provided with an active clamp circuit capable of protecting between a collector and an emitter of an IGBT. Therefore, it is intended to provide an IGBT gate drive circuit in which the heat generation of the constant voltage diode is further suppressed and the generation of noise is smaller.
- the present invention is a gate drive circuit for driving a power semiconductor element in order to solve the above problems, and when the power semiconductor element turns off, the collector-emitter voltage of the power semiconductor element is predetermined.
- the active clamp circuit is provided, which clamps the collector-emitter voltage of the power semiconductor element with the predetermined voltage and supplies a predetermined current to the gate terminal of the power semiconductor element.
- the circuit includes a constant voltage diode whose one end is connected to the collector terminal of the power semiconductor element, an impedance circuit which is connected between the other end of the constant voltage diode and a negative power supply, and the constant voltage diode and the circuit.
- a first switch composed of a series circuit of a first switch and a first resistor for extracting a charge from a gate terminal of the power semiconductor element based on an open / close signal from the outside when the power semiconductor element is turned off.
- the power semiconductor element is based on a second extraction circuit including a series circuit of a second switch and a second resistor for extracting charge from the gate terminal of the element, and a voltage at a connection point between the constant voltage diode and the impedance circuit.
- the second switch has a detection circuit that obtains the rate of change of the collector voltage of the above and outputs a switch open signal when the rate of change exceeds a predetermined threshold, and the second switch receives the switch open signal.
- a gate drive circuit characterized in that the resistance value for extracting the gate charge of the power semiconductor element is increased by changing from the conductive state to the non-conducting state, and the gate charge is extracted while mitigating the turn-off of the power semiconductor element. Is.
- the present invention is the gate drive circuit according to (1), and in the active clamp circuit, the surge voltage generated when the power semiconductor switching element is turned off is the power semiconductor switching element IGBT.
- the collector-emitter voltage is clamped at that voltage, and at the same time, the surge voltage is reduced by supplying current to the self-confident gate.
- It is a gate drive circuit characterized by being an active clamp circuit that prevents destruction.
- the present invention is the gate drive circuit according to (1) or (2), in which the constant voltage diode has a parallel capacitance parasitic on the constant voltage diode, and the impedance circuit has at least a parallel capacitance. It is a gate drive circuit characterized by including a parallel circuit of a resistor and a capacitor.
- the present invention is the gate drive circuit according to any one of (1) to (3), and is an n-1 type nth from the second extraction circuit to the nth extraction circuit.
- the extraction circuit and the n-1 type nth detection circuit from the second detection circuit to the nth detection circuit are provided, and the n is a natural number of 3 or more, and the nth extraction circuit has the constant voltage.
- the nth detection circuit composed of a series circuit obtains the rate of change of the collector voltage of the power semiconductor element based on the voltage at the connection point between the zener diode and the impedance circuit, and the nth detection circuit has a predetermined rate of change.
- the nth switch open signal is output and
- the nth switch receives the nth switch open signal the nth switch changes from the conductive state to the non-conducting state, thereby increasing the resistance value for extracting the gate charge of the power semiconductor element and increasing the resistance value of the power semiconductor element.
- It is a gate drive circuit characterized by extracting the gate charge while relaxing the turn-off.
- a gate drive circuit which is a gate drive circuit for driving an IGBT, which generates less heat and has less noise.
- FIG. 1 shows a circuit diagram showing a characteristic configuration of the gate drive circuit 100 according to the present embodiment.
- the gate drive circuit 100 according to the present embodiment is characterized by including a predictive active clamp circuit 102.
- the gate drive circuit 100 may also include a driver semiconductor element for driving the gate, a power supply circuit, and the like, but since their configurations are the same as those in the prior art, they are not shown by omission in FIG.
- the load ZL104 is a load driven by the IGBT 106, and is provided between the power line and the collector terminal of the IGBT 106.
- the IGBT 106 is an IGBT 106 that is a drive target of the gate drive circuit 100, and a control signal from the gate drive circuit 100 is supplied to the gate terminal thereof.
- the load ZL104 and the IGBT 106 (which is the drive target) are not included in the configuration of the gate drive circuit 100.
- the IGBT corresponds to a preferred example of a power semiconductor device in the claims.
- a characteristic configuration in this embodiment is a predictive active clamp circuit 102.
- This predictive active clamp circuit is characterized in that a circuit that sets the SW of the gate extraction circuit to OPEN according to the rate of increase between the collector and the emitter is added to the conventional active clamp circuit.
- a control signal is supplied from the output terminal 102a of the active clamp circuit 102 to the gate terminal of the IGBT 106. Further, the detection terminal 102b of the active clamp circuit 102 and the collector terminal of the IGBT 106 are connected.
- the anode terminal of the diode D1 for preventing the backflow of current is connected to the detection terminal 102b, and the cathode terminal of the diode D1 is connected to the cathode terminal of the constant voltage diode ZD1.
- An impedance circuit Z1 is connected to the anode terminal of the constant voltage diode ZD1 via a resistor R4 (see FIG. 1). Further, the other end of the impedance circuit Z1 is connected to the negative power supply Vee.
- the constant voltage diode ZD1 can be represented by an equivalent circuit as shown in FIG. 1 by means of an ideal constant voltage diode VZ exhibiting a constant voltage characteristic and a parallel capacitance Cz existing between both terminals thereof.
- the predictive active clamp circuit 102 corresponds to a preferred example of an active clamp circuit in the claims.
- the constant voltage diode ZD1 corresponds to a preferable example of the constant voltage diode in the claims.
- the parallel capacitance Cz of the constant voltage diode ZD1 corresponds to a suitable example of the parallel capacitance in the claims.
- the parasitic parallel capacitance Cz is used in consideration of the component cost and the mounting area, but a capacitor may be separately connected in parallel with the constant voltage diode Vz.
- the capacitor in this case also corresponds to a suitable example of the parallel capacitance in the claims.
- the impedance circuit Z1 corresponds to a preferable example of the impedance circuit in the claims.
- the output terminals 102a (and 202a and 302a described later) correspond to a preferred example of the output terminals in the claims.
- the switch SW1 and the switch SW2 are switches for extracting the gate charge of the IGBT 106.
- a series circuit of the switch SW1 and the resistor R1 is connected between the gate terminal of the IGBT 106 and the negative power supply Vee. When the switch SW1 is closed (ON), the resistor R1 is connected to the negative power supply Vee to discharge the gate charge of the IGBT 106.
- the series circuit of the switch SW1 and the resistor R1 corresponds to a preferred example of the first extraction circuit in the claims.
- the switch SW1 corresponds to a preferred example of the first switch in the claims.
- the resistor R1 corresponds to a preferred example of the first resistor in the claims.
- a series circuit of the switch SW2 and the resistor R2 is connected between the gate terminal of the IGBT 106 and the negative power supply Vee.
- the switch SW2 When the switch SW2 is closed (ON), the resistor R2 is connected to the negative power supply Vee to discharge the gate charge of the IGBT 106.
- the series circuit of the switch SW2 and the resistor R2 corresponds to a preferable example of the second extraction circuit in the claims.
- the switch SW2 corresponds to a preferred example of a second switch in the claims.
- the resistor R2 corresponds to a preferred example of a second resistor in the claims.
- the switch SW1 and the switch SW2 are opened and closed by an open / close signal which is a signal from a predetermined control circuit (not shown).
- an open / close signal which is a signal from a predetermined control circuit (not shown).
- a close (ON) open / close signal is transmitted from the control circuit to the switch SW1 and the switch SW2, and both switches are closed (ON).
- the open / close signal represents "open” when it is low and “closed” when it is high, but it may be the opposite depending on the polarity (P channel, N channel) of the switch element to be used. May be good.
- the impedance circuit Z2 is a terminal impedance circuit for the gate of the IGBT 106.
- the anode terminal of the diode D2 is connected to the connection point between the resistor R4 and the impedance circuit Z1.
- the cathode terminal of the diode D2 is connected to the output terminal 102. That is, the terminal of the resistor R1 on the opposite side of the switch SW1 is connected to the anode terminal of the diode D2. Similarly, the terminal of the resistor R2 on the opposite side of the switch SW2 is also connected to the anode terminal of the diode D2 (see FIG. 1).
- the diode D2 is also a diode that prevents the backflow of current.
- the detection circuit DET2 is a detection circuit that monitors the voltage (voltage between terminals) generated in the impedance circuit Z1. When the voltage between terminals of the impedance circuit Z1 is higher than the preset threshold value (positive predetermined value), the detection circuit DET2 opens (OFF) the switch SW2 regardless of the open / close signal from the control circuit. The open signal is supplied to the switch SW2. When the switch SW2 receives the SW2 open signal instructing to open the switch SW2, the switch SW2 opens the switch (OFF: non-conducting state) regardless of the value of the open / close signal from the control circuit.
- the resistor R4 connected between the anode terminal of the constant voltage diode ZD1 and the impedance circuit Z1 is a limiting resistor, and when the collector voltage of the IGBT 106 rises and the constant voltage diode ZD1 becomes conductive, the gate terminal of the IGBT 106 It limits the current flowing into the.
- the detection circuit DET2 corresponds to a preferred example of the detection circuit in the claims.
- the SW2 open signal corresponds to a preferred example of a switch open signal in the claims.
- the gate charge of the IGBT 106 is the combined resistance value of the resistor R1 and the resistor R2 (R1R2 /). It is pulled out through (R1 + R2)).
- R1 and R2 represent the resistance value of the resistor R1 and the resistance value of the resistor R2, respectively. In this way, when the gate charge of the IGBT 106 is withdrawn, the IGBT 106 attempts to turn off.
- the collector current of the IGBT 106 decreases sharply, and the collector voltage of the IGBT 106 starts to rise according to the equation (3) described later. If the load ZL of the IGBT 106 is a constant value, the rate of increase in the collector voltage of the IGBT 106 is considered to be roughly proportional to the rate of decrease in the collector current.
- the impedance circuit Z1 provides an impedance for measuring the rate of increase of the collector voltage of the IGBT 106.
- This impedance circuit Z1 is assumed to be, for example, a parallel circuit of a resistor Rd and a capacitor Cd.
- the mechanism for measuring the rate of increase can be simplified and equivalent as shown in FIG. FIG. 2 shows an equivalent circuit that approximates the circuit portion including the constant voltage diode ZD1, the resistor R4, and the impedance circuit Z1 in the predictive active clamp circuit 102 of FIG.
- the constant voltage diode ZD1 can be approximated by the capacitor Cz as shown in FIG. 2 in the excessive state. If the resistance R4 is a sufficiently small value, this can be omitted.
- the impedance circuit Z1 can be approximated by a parallel circuit of the resistor Rd and the capacitor Cd.
- the voltage between terminals of the impedance circuit Z1 of the circuit shown in FIG. 2 can be represented by V1 in FIG. 2, that is, the connection point between the impedance circuit Z1 and the constant voltage diode ZD1.
- the detection circuit DET2 can detect the voltage between terminals from this V1 and the negative power supply Vee.
- the rate of increase in the collector voltage VCE (t) of the IGBT 106 The relationship between the impedance circuit Z1 and the inter-terminal voltage V1 of the impedance circuit Z1 is expressed by the following equation (2).
- t represents time.
- V1 becomes almost equal to "0", and the detection circuit DET2 does not operate.
- the threshold value of the detection circuit DET2 is a positive voltage value, so that a voltage of substantially 0 V does not exceed the threshold value. That is, it means that noise having a short pulse width can be removed by adjusting the value of Rd (Cz + Cd). That is, in the time zone of t >> Rd (Cz + Cd), the terminal voltage V1 is represented by the following equation (3A), and the terminal voltage V1 of the impedance circuit Z1 is the rate of increase of the collector voltage VCE (t). It will be a proportional value.
- a high value of the voltage V1 between terminals of the impedance circuit Z1 means that the reduction rate of the collector current of the IGBT 106 is large. That is, it means that the amount of extraction of the gate charge of the IGBT 106 is too large.
- this predicted value is set in advance in the threshold value of the detection circuit DET2 as the limit value of the voltage V1 between terminals. If the threshold value is set in the detection circuit DET2 in this way, when the limit value is reached, the detection circuit DET2 operates (detects that the inter-terminal voltage V1 exceeds the threshold value) and sends a SW open signal. Output.
- the switch SW2 receives the SW open signal and is opened (OFF), and the value of the extraction resistance of the gate charge of the IGBT 106 can be changed from (R1R2 / (R1 + R2)) to R1. That is, the value of the pull-out resistance can be increased.
- the resistor R1 and the resistor R1 are connected in parallel in terms of equivalentity, but they may be configured to be connected in series.
- one end of the resistance series circuit of the resistors R1 and R2 connected in series is connected to the output terminal 102a, the switch SW1 is connected between the other end and Vee, and the connection point of the resistors R1 and R2 and the connection point of the resistors R1 and R2 are connected.
- a switch SW2 may be connected between the Vee and the Vee so that the combined resistance value can be adjusted by switching the switch.
- the constant voltage diode ZD1 can be protected without being conducted by the surge voltage. Even if the constant voltage diode ZD1 is conductive, the conduction current value and the time width of the constant voltage diode ZD1 can be reduced, so that the heat generation of the constant voltage diode ZD1 can be suppressed. Further, since the steep rise in the collector voltage VCE (t) of the IGBT 106 and the steep decrease in the collector current of the IGBT 106 can be alleviated in advance, it is also effective in reducing the noise associated therewith.
- Embodiment 2 In the second embodiment, an example in which two detection circuits DET are provided will be described.
- the detection circuit DET2 is provided to change the resistance value for extracting the gate charge has been described. It is considered that the detection circuit DET can be controlled more precisely if a plurality of detection circuit DETs having different threshold values are provided. Therefore, in the second embodiment, a circuit example in which the detection circuit DET3 is provided in addition to the detection circuit DET2 of FIG. 1 described in the first embodiment will be described.
- FIG. 3 shows a circuit including the detection circuit DET2 and the detection circuit DET3 in this way.
- the circuit example shown in FIG. 3 has a configuration in which a detection circuit DET3, a switch SW3, and a resistor R3 are added to the circuit of FIG. 1 described in the first embodiment, and other configurations. The configuration is exactly the same as in FIG.
- the switch SW3 is a switch for extracting the gate charge of the IGBT 106, and like the switch SW1 and the like, it is a switch that executes an opening / closing operation based on an opening / closing signal from a control circuit (not shown). is there.
- a series circuit of the switch SW3 and the resistor R3 is connected between the gate terminal of the IGBT 106 and the negative power supply Vee.
- the switch SW3 is closed (ON), the resistor R3 is connected to the negative power supply Vee to discharge the gate charge of the IGBT 106. This operation itself is the same as the switches SW1 and SW2 described so far.
- the resistor R3 is a resistor for discharging the gate charge, and is a resistor having the same meaning as the resistors R1 and R2.
- the detection circuit DET3 is the same circuit as the detection circuit DET2, and is a circuit in which only the threshold value is different as described later.
- the detection circuit DET3 also detects the inter-terminal voltage V1 of the impedance circuit Z1 and outputs a SW open signal when it exceeds a preset threshold value.
- the switch SW3 receives the SW3 open signal, which is an instruction to open the switch SW3, the switch SW3 is in the open state, and the resistor R3 is disconnected from the negative power supply Vee.
- the detection circuit DET3 is the same circuit as the detection circuit DET2 except that the threshold values are different.
- the SW3 open signal corresponds to a preferred example of the nth switch open signal in the claims.
- an open / close signal is transmitted from the control circuit to the switch SW3 in addition to the switch SW1 and the switch SW2, and all the switches are closed.
- the switch SW3 also shifts to the ON state (closed).
- the gate charge of the IGBT 106 is extracted through the combined resistance value (1 / ((1 / R1) + (1 / R2) + (1 / R3)) of the resistor R1, the resistor R2, and the resistor R3).
- R1, R2, and R3 represent the resistance value of the resistance R1, the resistance value of the resistance R2, and the resistance value of the resistance R3, respectively.
- the collector voltage of the IGBT 106 starts to rise according to the above formula (3A). If the load ZL104 of the IGBT 106 is a constant value, the rate of increase in the collector voltage of the IGBT 106 is considered to be roughly proportional to the rate of decrease in the collector current.
- the inter-terminal voltage V1 of the impedance circuit Z1 has a value proportional to the rate of increase of the collector voltage VCE (t). Therefore, the reduction rate of the collector current is too large, and as a result, the voltage rise rate of the collector voltage VCE (t) is high, and the value of the terminal voltage V1 that can be predicted to finally exceed the maximum rated value of the IGBT 106 is obtained in advance. Can be left.
- the voltage rise rate of the collector voltage VCE (t) is high, it may be necessary to further increase the value of the gate charge extraction resistor.
- the value of the resistance for extracting the gate charge cannot be sufficiently increased only by disconnecting the resistor R2 by the detection circuit DET2. Even in this case, the resistance value can be further increased.
- a slightly smaller threshold value is set in the detection circuit DET2, the resistor R2 is disconnected early, and the value of the resistor for extracting the gate charge is increased early.
- a slightly larger threshold value is set in the detection circuit DET3, and when the voltage rise rate of the collector voltage VCE (t) is very high, the resistor R3 is also disconnected in addition to the resistor R2.
- the resistance for extracting the gate charge is only R1, and the value of the resistance for extracting the gate charge can be further increased.
- the resistors R1, R2, and R3 are connected in parallel in an equivalent manner, but they may be connected in series.
- one end of the resistance series circuit of the resistors R1, R2, and R3 connected in series is connected to the output terminal 202a, the switch SW1 is connected between the other end and Vee, and the connection point of the resistors R1 and R2. Even if the switch SW2 is connected between the and Vee, and the switch SW3 is connected between the connection points of the resistors R2 and R3 and the Vee, the combined resistance value can be adjusted by switching the switch. Good.
- the predictive active clamp circuit 202 of the gate drive circuit 200 of FIG. 3 described in the second embodiment includes two types of detection circuits in this way, it is more precise than the circuit of FIG. 1 of the first embodiment. Control can be performed.
- FIG. 4 shows a circuit diagram of a gate drive circuit 300 including a specific predictive active clamp circuit 302.
- the actual gate drive circuit 300 includes various circuits such as a power supply circuit and a driver element in addition to the predictive active clamp circuit 302 of FIG. Similar to FIGS. 1 and 3, the active clamp circuit 302 is a portion surrounded by a solid line, and the gate terminal of the IGBT 106 to be driven is connected to the output terminal 302a thereof. Further, the load 104 is connected between the IGBT 106 and the power line as in FIGS. 1 and 3, and the power supply is controlled by the IGBT 106.
- the active clamp circuit 302 is provided with a detection terminal 302b, and the detection terminal 302b is connected to a collector terminal of the IGBT 106.
- Vee is a negative power supply of the gate drive circuit 300 and Vdc is a positive power supply as described above.
- the active clamp circuit 300 is provided with three types of input terminals IN1, IN2, and IN3.
- An open / close signal is input to the input terminals IN1 (and IN2, IN3) from an external control circuit.
- the transistor Q4 is turned ON and the IGBT 106 is turned ON.
- the transistors Q2 and Q3 are turned on and the IGBT 106 is turned off.
- the open / close signals applied to IN1 and IN2 and IN3 are regarded as in-phase signals, but the polarity of the open / close signal applied to IN2 and IN3 can be added to IN1 depending on the polarity of the switch element to be used. It may be the opposite of the open / close signal.
- the transistor Q4 When the open / close signal input to the input terminals IN1 (and IN2, IN3) becomes low, the transistor Q4 is turned on and a current is supplied from Vdc to the gate terminal of the IGBT 106 connected to the output terminal 302a via the resistor R7. .. As a result, the IGBT 106 is turned on.
- the transistor Q4 is a high-side switch of the gate drive circuit 300, but is not shown by omission in FIGS. 1 and 3 described above.
- the transistor Q2 corresponds to the switch SW2 in FIG. 1 (FIG. 3), and the transistor Q3 corresponds to the switch SW1 in FIG. 1 (FIG. 3).
- the resistor R4 in FIG. 4 corresponds to the impedance circuit Z1 for current detection in FIG. ZD1 to ZD6 in FIG. 4 are diodes corresponding to the constant voltage diode ZD1 in FIG.
- the Cz in FIG. 4 corresponds to the parallel capacitance Cz in FIG.
- the transistor Q1 of FIG. 4 corresponds to the detection circuit DET2 of FIG. 1, and the threshold voltage thereof corresponds to the threshold voltage VQ1TH between the gate and the source of the transistor Q1.
- the transistor Q1 When the transistor Q1 is turned on, the transistor Q2 is turned off regardless of the signal state of the control signal input to the input terminal IN3. That is, when the voltage between the terminals of the resistor R4 reaches the threshold voltage VQ1TH, the transistor Q1 is turned on.
- the transistor Q2 is then turned off. That is, the switch corresponding to the switch SW2 is turned off (outrageous). Therefore, since the circuit for extracting the gate charge of the IGBT 106 is only the series circuit of the resistor R6 and the transistor Q3, the extraction of the charge becomes gentle and the surge voltage generated at the collector terminal of the IGBT 106 can be reduced.
- the resistor R3 is a resistor for adjusting the relative ratio of the effects of the novel effect in the present embodiment and the effect of the conventional active clamp circuit method.
- the conventional active clamp circuit method is a method in which the current of the constant voltage diode ZD1 is directly flowed into the gate terminal of the IGBT 106.
- the novel effect in the present embodiment is -The combined resistance value of the resistance value for extracting the gate charge increases, the amount of the gate charge withdrawn from the IGBT 106 decreases, and the surge voltage decreases according to the equation (3A).
- -The heat generation of the constant voltage diode ZD1 can be suppressed.
- -Since the sharp decrease in collector current can be mitigated, the noise associated with it can be reduced.
- Etc. What is the effect of the conventional active clamp circuit method? Reduction of surge voltage. If the value of the resistor R3 is increased, the detection sensitivity of the collector voltage VCE (t) is lowered, so that the effect of the conventional active clamp circuit method is relatively greater. On the contrary, if the value of the resistor R3 is reduced, the detection sensitivity of the collector voltage VCE (t) is increased, so that the characteristic effect (new effect) in the present embodiment can be obtained relatively larger than the conventional effect.
- the diode D3 is a diode for extracting the gate charge of the transistor Q1.
- the rate of increase in the collector voltage VCE (t) of the IGBT 106 is expressed by the following equation (3B). Therefore, when expressed by the parameters of this embodiment of FIG. 4, it is expressed as the following equation (4).
- Rt is represented by the following equation (5).
- Rt R1 + R3 + R4 (5)
- the open / close signal is a signal output from the external control circuit, and is a signal for opening / closing the switch SW1 and the switch SW2.
- the open / close signal is supplied to the input terminals IN2, IN3, and IN1 of FIG. SW1 is a signal indicating the open / closed state of the switch SW1, and if it is low, it represents an open state (non-conducting) state, and if it is high, it represents a conducting state.
- SW2 is a signal indicating the open / closed state of the switch SW1, and if it is low, it indicates an open state (non-conducting) state, and if it is high, it indicates a conducting state.
- Vge represents the gate voltage of the IGBT 106.
- VCE represents the collector voltage VCE (t) of the IGBT 106.
- Ic represents the collector current of the IGBT 106.
- This graph shows the operation when the open / close signal changes from low to high.
- the IGBT 106 shifts from the ON state to the OFF state, and the switch SW1 and the switch SW2 basically shift from the open state (outrageous state) to the closed (conducting state).
- the transistor Q4 is turned off to shift to a non-conducting state.
- the switches SW1 and SW2 are turned on and start to extract the gate charge.
- the IGBT 106 starts the transition from the ON state to the OFF state.
- the switches SW1 and SW2 draw the gate charge, the IGBT begins to transition to the non-conducting state.
- the collector voltage VCE begins to rise.
- the slope of this rise is represented as "slope 1".
- the transistor Q1 (corresponding to the detection circuit DET2 in FIG. 1) is turned on at the timing when noise and heat generation are predicted to occur by observing the inclination 1. As described above, if the slope 1 is large, the timing at which the transistor Q1 is turned on is early, and if the slope 1 is small, the timing at which the transistor Q1 is turned on is delayed.
- the switch SW2 When the transistor Q1 (detection circuit DET2) is turned on, the switch SW2 is in the "open” state (non-conducting state) (see FIG. 5), and the gate voltage Vge rises by that amount. Then, as a result of the switch SW2 being in the "open” state, the extraction of the gate charge becomes slow, and the rising speed of the collector voltage VCE becomes slow. As a result, the slope of the rise of the collector voltage VCE becomes “slope 2" (see FIG. 5). After that, when the gate charge is extracted, the IGBT 106 is turned off and goes into a non-conducting state.
- the period shown as the ZD1 conduction period is a period in which the constant voltage diode ZD1 is conducted and the surge voltage or the like is suppressed.
- the constant voltage diode ZD1 is conducting, so that the control signal of the output terminal 102a rises due to the conduction of the constant voltage diode ZD1.
- the surge voltage and the like are suppressed.
- the constant voltage diode ZD1 shifts to the non-conducting state.
- the detection circuit DET2 does not detect a voltage exceeding the threshold value, so that the switch SW2 also returns to the closed state (conducting state).
- the above operation is executed. Thereby, according to the circuit of FIG. 4, the steep rise of the collector voltage VCE (t) of the IGBT 106 and the steep decrease of the collector current of the IGBT 106 can be alleviated. Further, since the conduction time of the constant voltage diode ZD1 is shortened, the heat generation of the constant voltage diode ZD1 can be suppressed. In addition, it is possible to reduce the noise associated therewith.
- the gate drive circuit in the present embodiment predicts the occurrence of surge voltage and extracts the gate charge by observing a steep change in the collector voltage while using the active clamp circuit. Since the resistance value is changed (the resistance value is increased), the surge voltage can be suppressed and the heat generation of the constant voltage diode in the active clamp circuit can be suppressed. In addition, a steep rise in the collector voltage of the IGBT and a steep decrease in the collector current can be alleviated. As a result, noise can be reduced.
- one detection circuit DET2 is used, and in the second embodiment, two detection circuits DET1 and DET2 are used, but three or more may be provided.
- the embodiment described above is an example as a means for realizing the present invention, and should be appropriately modified or changed depending on the configuration of the device to which the present invention is applied and various conditions, and the present invention is the present embodiment.
- the mode is not limited to.
- the IGBT is mainly described as the power semiconductor switch to be driven, but it can also be applied to a gate drive circuit for driving another power semiconductor switch (for example, MOSFET).
- MOSFET complementary metal-e-channel MOSFETs and P-channel MOSFETs
- N-channel MOSFETs and P-channel MOSFETs are mainly used in the circuit diagram, but the circuit may be configured by using N-channel MOSFETs instead of P-channel MOSFETs. It may be good or vice versa.
- other types of elements may be used.
- a circuit may be configured using a bipolar transistor.
- a gate drive circuit which is a gate drive circuit for driving an IGBT, which generates less heat and has less noise.
- Active clamp circuit 100 200 Gate drive circuit 102, 202, 302 Predictive active clamp circuit 102a, 202a, 302a Output terminal 102b, 202b, 302b Detection terminal Cd capacitor Cs capacitor Cz parallel capacitance Ds diode Dz Zener diode DET2, DET3 detection circuit R1, R2, R3 resistance Rd resistance Rs resistance Rz limiting resistance SW1, SW2, SW3 switch Vz ideal constant voltage diode Z1, Z2 impedance circuit ZD1 zener diode
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Abstract
IGBTのコレクタ-エミッタ間を保護するアクティブクランプを備え、定電圧ダイオードの発熱が抑制され、ノイズの発生も小さいゲート駆動回路を提供する。電力半導体素子のコレクタ(以下、C)-エミッタ(以下、E)間電圧をクランプするクランプ回路、を備え、当該クランプ回路は、Cに接続される定電圧ダイオード(以下、D)と、定電圧Dの他方とマイナス電源との間に接続されたインピーダンス回路と、一方端が定電圧Dとインピーダンス回路との接続点に接続され、第1スイッチ(以下、SW)と第1抵抗とからなる第1引き抜き回路と、同様に接続された第2SWと第2抵抗とからなる第2引き抜き回路と、C電圧の変化率が閾値を超えた場合に、SW開信号を出力する検出回路と、を有し、第2SWは、SW開信号を受信すると、導通状態から非導通状態となるゲート駆動回路。
Description
本発明は、IGBT(Insulated Gate Bipolar Transistor)モジュール等の電力半導体スイッチを駆動するためのゲート駆動回路に関する。特に、IGBTのコレクタ-エミッタ耐圧の保護に関する。
<背景>
本発明は、IGBTに代表される大電力半導体スイッチの駆動技術に関するものである。IGBT等の半導体スイッチは数100~数1000Aの大電流、数100~1000V以上の高電圧をスイッチングするため、IGBT等半導体スイッチが破壊してしまうと、その影響は大きく、半導体スイッチの周囲にまで及ぶ。すなわち、IGBTそのものだけでなくその周辺の制御回路も破壊され、システム回路全体の故障を引き起こす恐れがある。
そこで、これらIGBT等の半導体スイッチを破壊から保護するため、いろいろな保護手段が採用されてきた。半導体は、電流、電圧、電力、温度に対して最大定格が決められており、これらの最大定格値を一瞬でも超えると、その半導体スイッチが破損する可能性がある。
本発明は、IGBT等の半導体スイッチの最大定格の内、コレクタ-エミッタ間電圧を最大定格値以内で使用するための技術に関するものである。
本発明は、IGBTに代表される大電力半導体スイッチの駆動技術に関するものである。IGBT等の半導体スイッチは数100~数1000Aの大電流、数100~1000V以上の高電圧をスイッチングするため、IGBT等半導体スイッチが破壊してしまうと、その影響は大きく、半導体スイッチの周囲にまで及ぶ。すなわち、IGBTそのものだけでなくその周辺の制御回路も破壊され、システム回路全体の故障を引き起こす恐れがある。
そこで、これらIGBT等の半導体スイッチを破壊から保護するため、いろいろな保護手段が採用されてきた。半導体は、電流、電圧、電力、温度に対して最大定格が決められており、これらの最大定格値を一瞬でも超えると、その半導体スイッチが破損する可能性がある。
本発明は、IGBT等の半導体スイッチの最大定格の内、コレクタ-エミッタ間電圧を最大定格値以内で使用するための技術に関するものである。
<従来の保護手段>
IGBT等の半導体スイッチがON/OFFを繰り返している場合において、IGBTが飽和状態のとき、そのコレクタ端子に流れる電流は、IGBTのコレクタ端子に接続した配線や負荷のインダクタンス成分に電磁エネルギーを蓄積する。その後、IGBTがターンオフすると、蓄積された電磁エネルギーはサージ電圧としてIGBTのコレクタ-エミッタ間に発生する。このサージ電圧Esは、配線や負荷のインダクタンス成分をLとし、コレクタ端子に流れる電流をI(t)としたとき、下記の式(1A)で表される。
IGBT等の半導体スイッチがON/OFFを繰り返している場合において、IGBTが飽和状態のとき、そのコレクタ端子に流れる電流は、IGBTのコレクタ端子に接続した配線や負荷のインダクタンス成分に電磁エネルギーを蓄積する。その後、IGBTがターンオフすると、蓄積された電磁エネルギーはサージ電圧としてIGBTのコレクタ-エミッタ間に発生する。このサージ電圧Esは、配線や負荷のインダクタンス成分をLとし、コレクタ端子に流れる電流をI(t)としたとき、下記の式(1A)で表される。
従来から、このサージ電圧Esを低減する方法として、図6に示すようなスナバ回路が使用されている。図示されていない駆動回路が出力する制御信号は、IGBT10のゲート端子に供給され、IGBT10のON/OFF状態が制御される。IGBT10のコレクタ端子と、高電圧電力系との間に負荷12が接続され、IGBT10のON/OFF状態によって、負荷12に供給される電力が制御される。スナバ回路14は、コンデンサCsと抵抗Rsとの並列回路と、ダイオードDsとを直列に接続して構成されている(図6参照)。このスナバ回路14は、高電圧電力系と、IGBT10のコレクタ端子との間に接続されている。
図6に示すスナバ回路14は、サージ電圧Esの一部をダイオードDsを介してコンデンサCsに蓄えて、抵抗Rsにより熱に変換して消費し、サージ電圧Esを低減する一般的な回路である。
図6に示すスナバ回路14は、サージ電圧Esの一部をダイオードDsを介してコンデンサCsに蓄えて、抵抗Rsにより熱に変換して消費し、サージ電圧Esを低減する一般的な回路である。
さらに最近では、アクティブクランプ方式と呼ばれる方法が採用される場合がある。この方法の原理図が図7に示されている。図7においても、図6と同様に、IGBT10のコレクタ端子と高電圧電力系との間に負荷12が設けられている。そして、IGBT10のコレクタ端子とゲート端子との間にアクティブクランプ回路16が接続されている。アクティブクランプ回路16は、ダイオードD1と、定電圧ダイオードDzと、制限抵抗Rzとの直列回路である。なお、定電圧ダイオードDzは、複数個の定電圧ダイオードを直列に接続した構成であってもよい(図7参照)。
この方法は、IGBT10のコレクタ-エミッタ間電圧が定電圧ダイオードDzのツェナー電圧を超えたとき、定電圧ダイオードDzが導通して、その導通電流が制限抵抗Rzを通じてIGBT10のゲート端子に流入させる方法である。これによって、IGBT10のターンオフ動作を緩和する効果が得られる。
ターンオフ動作が緩和されると、コレクタ電流の減少率が低下して、上記式(1A)に従って、サージ電圧Esが低下方向に向かう。また、定電圧ダイオードDzが導通することでコレクタ-エミッタ間電圧がクランプされて、定電圧ダイオードDzのツェナー電圧以上にならない。これらの効果を合わせることで、IGBT10のコレクタ-エミッタ間電圧を最大定格以内で使用することができるものである。
この方法は、IGBT10のコレクタ-エミッタ間電圧が定電圧ダイオードDzのツェナー電圧を超えたとき、定電圧ダイオードDzが導通して、その導通電流が制限抵抗Rzを通じてIGBT10のゲート端子に流入させる方法である。これによって、IGBT10のターンオフ動作を緩和する効果が得られる。
ターンオフ動作が緩和されると、コレクタ電流の減少率が低下して、上記式(1A)に従って、サージ電圧Esが低下方向に向かう。また、定電圧ダイオードDzが導通することでコレクタ-エミッタ間電圧がクランプされて、定電圧ダイオードDzのツェナー電圧以上にならない。これらの効果を合わせることで、IGBT10のコレクタ-エミッタ間電圧を最大定格以内で使用することができるものである。
先行特許技術
例えば、後述する特許文献1(特許第4230190号公報)には、従来のアクティブクランプ回路が開示されている。特に複数の定電圧素子を直列に接続して保護回路を構成する場合に、いずれかの定電圧素子に短絡故障が発生したことを検出する技術が開示されている。
例えば、後述する特許文献1(特許第4230190号公報)には、従来のアクティブクランプ回路が開示されている。特に複数の定電圧素子を直列に接続して保護回路を構成する場合に、いずれかの定電圧素子に短絡故障が発生したことを検出する技術が開示されている。
しかし、上述した従来の方式では、以下の問題がある。
図6のスナバ回路を使用する方法では、発生するサージ電圧Esのエネルギーはそのままで減少することはなく、スナバ回路内で(つまり抵抗Rsで)消費されるので、スナバ回路の抵抗Rsの発熱が問題となる可能性がある。また、スナバ回路のダイードDsにはIGBTのON/OFFに伴い急峻な電流が流れる。そのため、ダイオードDsがノイズの発生源にもなる可能性がある。
図6のスナバ回路を使用する方法では、発生するサージ電圧Esのエネルギーはそのままで減少することはなく、スナバ回路内で(つまり抵抗Rsで)消費されるので、スナバ回路の抵抗Rsの発熱が問題となる可能性がある。また、スナバ回路のダイードDsにはIGBTのON/OFFに伴い急峻な電流が流れる。そのため、ダイオードDsがノイズの発生源にもなる可能性がある。
また、図7に示すアクティブクランプ方式では、スナバ回路と同様の原因により、定電圧ダイオードDzにおける発熱が問題となる可能性がある。
また、定電圧ダイオードDzは内部の抵抗成分により過大な電流が流れるとその分クランプレベルを外れてしまう可能性がある。その対策のために、ツェナー電圧を低く設定することが考えられるが、ツェナー電圧を低く設定するとIGBTに印加できる電圧が下がってしまうという問題がある。そのため、要求される回路の仕様を満足させるためにIGBTの耐圧を上昇させなければならない等の設計上の問題がある。
本発明は、このような発熱問題及びノイズの発生という課題に鑑みなされたもので、その目的は、IGBTのコレクタ-エミッタ間の保護することができる、アクティブクランプ回路を備えたゲート駆動回路であって、定電圧ダイオードの発熱がより抑制され、また、よりノイズの発生も小さい、IGBTのゲート駆動回路を提供することである。
(1)本発明は、上記課題を解決するために、電力半導体素子を駆動するゲート駆動回路であって、前記電力半導体素子がターンオフする際、前記電力半導体素子のコレクタ-エミッタ間電圧が所定の電圧に到達した場合、前記電力半導体素子のコレクタ-エミッタ間電圧を前記所定の電圧でクランプするとともに、前記電力半導体素子のゲート端子に所定の電流を供給するアクティブクランプ回路、を備え、前記アクティブクランプ回路は、前記電力半導体素子のコレクタ端子に一方端が接続される定電圧ダイオードと、前記定電圧ダイオードの他方端と、マイナス電源との間に接続されたインピーダンス回路と、前記定電圧ダイオードと前記インピーダンス回路との接続点に接続し、前記電力半導体素子の前記ゲート端子に接続される出力端子と、一方端が前記定電圧ダイオードと前記インピーダンス回路との接続点に接続し、他方端がマイナス電源に接続し、前記電力半導体素子がターンオフする際、外部からの開閉信号に基づき、前記前記電力半導体素子のゲート端子から電荷を引き抜くための第1スイッチと第1抵抗との直列回路からなる第1引き抜き回路と、一方端が前記定電圧ダイオードと前記インピーダンス回路との接続点に接続し、他方端がマイナス電源に接続し、前記電力半導体素子がターンオフする際、前記開閉信号に基づき、前記電力半導体素子のゲート端子から電荷を引き抜くための第2スイッチと第2抵抗との直列回路からなる第2引き抜き回路と、前記定電圧ダイオードと前記インピーダンス回路との接続点の電圧に基づき、前記電力半導体素子のコレクタ電圧の変化率を求め、前記変化率が所定の閾値を超えた場合に、スイッチ開信号を出力する検出回路と、を有し、前記第2スイッチは、前記スイッチ開信号を受信すると、導通状態から非導通状態となることによって、前記電力半導体素子のゲート電荷を引き抜くための抵抗値を上げて、前記電力半導体素子のターンオフを緩和しつつゲート電荷を引き抜くことを特徴とするゲート駆動回路である。
(2)また、本発明は、(1)記載のゲート駆動回路であって、前記アクティブクランプ回路は、前記電力半導体スイッチング素子をターンオフするときに発生するサージ電圧が、前記電力半導体スイッチング素子IGBTのコレクタ-エミッタ間電圧の最大定格電圧に又はその近傍電圧となったとき、その電圧でコレクタ-エミッタ間電圧をクランプし、また同時に自信のゲートに電流を供給することでサージ電圧を低減し、電圧破壊を防止するアクティブクランプ回路であることを特徴とするゲート駆動回路である。
(3)また、本発明は、(1)又は(2)記載のゲート駆動回路であって、前記定電圧ダイオードは、前記定電圧ダイオードに寄生する並列容量を有し、前記インピーダンス回路は、少なくとも抵抗とコンデンサの並列回路を含むことを特徴とするゲート駆動回路である。
(4)また、本発明は、(1)から(3)のいずれか1項に記載のゲート駆動回路であって、第2引き抜き回路から、第n引き抜き回路までのn-1種類の第n引き抜き回路と、第2検出回路から、第n検出回路までのn-1種類の第n検出回路と、を備え、前記nは3以上の自然数であり、前記第n引き抜き回路は、前記定電圧ダイオードと前記インピーダンス回路との接続点に接続し、前記電力半導体素子がターンオフする際、前記開閉信号に基づき、前記電力半導体素子のゲート端子から電荷を引き抜くための第nスイッチと第n抵抗との直列回路からなり、前記第n検出回路は、前記定電圧ダイオードと前記インピーダンス回路との接続点の電圧に基づき、前記電力半導体素子のコレクタ電圧の変化率を求め、前記変化率が所定の第nの閾値を超えた場合に、第nのスイッチ開信号を出力し、
前記第nスイッチは、前記第nのスイッチ開信号を受信すると、導通状態から非導通状態となることによって、前記電力半導体素子のゲート電荷を引き抜くための抵抗値を上げて、前記電力半導体素子のターンオフを緩和しつつゲート電荷を引き抜くことを特徴とするゲート駆動回路である。
前記第nスイッチは、前記第nのスイッチ開信号を受信すると、導通状態から非導通状態となることによって、前記電力半導体素子のゲート電荷を引き抜くための抵抗値を上げて、前記電力半導体素子のターンオフを緩和しつつゲート電荷を引き抜くことを特徴とするゲート駆動回路である。
本発明によれば、IGBTを駆動するゲート駆動回路であって、発熱も少なく、また、ノイズも小さい、ゲート駆動回路を提供することができる。
以下、本発明の好適な実施形態を図面に基づき説明する。
1.実施形態1
図1には、本実施形態にかかるゲート駆動回路100の特徴的な構成を示す回路図が示されている。本実施形態にかかるゲート駆動回路100は、予測型アクティブクランプ回路102を備えることを特徴とする。ゲート駆動回路100には、その他、ゲートを駆動するためのドライバ半導体素子や電源回路等が含まれてよいが、それらの構成は従来と同様であるので図1では省略して図示されていない。
負荷ZL104は、IGBT106が駆動する負荷で、電力ラインと、IGBT106のコレクタ端子との間に設けられている。IGBT106は、ゲート駆動回路100の駆動対象であるIGBT106であり、そのゲート端子には、ゲート駆動回路100からの制御信号が供給されている。なお、負荷ZL104及び(駆動対象である)IGBT106は、ゲート駆動回路100の構成には含まれない。
ここで、IGBTは、請求の範囲の電力半導体素子の好適な一例に相当する。
1.実施形態1
図1には、本実施形態にかかるゲート駆動回路100の特徴的な構成を示す回路図が示されている。本実施形態にかかるゲート駆動回路100は、予測型アクティブクランプ回路102を備えることを特徴とする。ゲート駆動回路100には、その他、ゲートを駆動するためのドライバ半導体素子や電源回路等が含まれてよいが、それらの構成は従来と同様であるので図1では省略して図示されていない。
負荷ZL104は、IGBT106が駆動する負荷で、電力ラインと、IGBT106のコレクタ端子との間に設けられている。IGBT106は、ゲート駆動回路100の駆動対象であるIGBT106であり、そのゲート端子には、ゲート駆動回路100からの制御信号が供給されている。なお、負荷ZL104及び(駆動対象である)IGBT106は、ゲート駆動回路100の構成には含まれない。
ここで、IGBTは、請求の範囲の電力半導体素子の好適な一例に相当する。
図1に示すように、本実施形態において特徴的な構成は、予測型アクティブクランプ回路102である。この予測型アクティブクランプ回路は、従来のアクティブクランプ回路に、コレクタ-エミッタ間の上昇率に応じてゲート引き抜き回路のSWをOPENにする回路を追加したことを特徴とする。このアクティブクランプ回路102の出力端子102aから制御信号がIGBT106のゲート端子に供給される。また、アクティブクランプ回路102の検出端子102bとIGBT106のコレクタ端子とが接続されている。
検出端子102bには、電流の逆流を防止するダイオードD1のアノード端子が接続され、ダイオードD1のカソード端子は、定電圧ダイオードZD1のカソード端子に接続されている。定電圧ダイオードZD1のアノード端子は、抵抗R4を介して、インピーダンス回路Z1が接続されている(図1参照)。また、インピーダンス回路Z1の他方端は、マイナス電源Veeに接続されている。
なお、定電圧ダイオードZD1は、定電圧特性を示す理想定電圧ダイオードVZと、その両端子間に存在する並列容量Czによって、図1に示すような等価回路で表すことができる。
ここで、予測型アクティブクランプ回路102は、請求の範囲のアクティブクランプ回路の好適な一例に相当する。また、定電圧ダイオードZD1は、請求の範囲の定電圧ダイオードの好適な一例に相当する。定電圧ダイオードZD1の上記並列容量Czには、請求の範囲の並列容量の好適な一例に相当する。本実施形態では、部品コストや実装面積を考慮して寄生する並列容量Czを用いたが、定電圧ダイオードVzと並列に別途コンデンサを接続してもよい。後述する図4の並列容量Czにおいても同様である。この場合のコンデンサも、請求の範囲の並列容量の好適な一例に相当する。
また、インピーダンス回路Z1は、請求の範囲のインピーダンス回路の好適な一例に相当する。出力端子102a(及び後述する202a、302a)は、請求の範囲の出力端子の好適な一例に相当する。
なお、定電圧ダイオードZD1は、定電圧特性を示す理想定電圧ダイオードVZと、その両端子間に存在する並列容量Czによって、図1に示すような等価回路で表すことができる。
ここで、予測型アクティブクランプ回路102は、請求の範囲のアクティブクランプ回路の好適な一例に相当する。また、定電圧ダイオードZD1は、請求の範囲の定電圧ダイオードの好適な一例に相当する。定電圧ダイオードZD1の上記並列容量Czには、請求の範囲の並列容量の好適な一例に相当する。本実施形態では、部品コストや実装面積を考慮して寄生する並列容量Czを用いたが、定電圧ダイオードVzと並列に別途コンデンサを接続してもよい。後述する図4の並列容量Czにおいても同様である。この場合のコンデンサも、請求の範囲の並列容量の好適な一例に相当する。
また、インピーダンス回路Z1は、請求の範囲のインピーダンス回路の好適な一例に相当する。出力端子102a(及び後述する202a、302a)は、請求の範囲の出力端子の好適な一例に相当する。
スイッチSW1及びスイッチSW2は、IGBT106のゲート電荷を引き抜くためのスイッチである。
スイッチSW1と、抵抗R1との直列回路が、IGBT106のゲート端子と、マイナス電源Veeとの間に接続されている。スイッチSW1が閉(ON)にされると抵抗R1がマイナス電源Veeに接続されてIGBT106のゲート電荷を放電する。
このスイッチSW1と抵抗R1との直列回路は、請求の範囲の第1引き抜き回路の好適な一例に相当する。スイッチSW1は、請求の範囲の第1スイッチの好適な一例に相当する。抵抗R1は、請求の範囲の第1抵抗の好適な一例に相当する。
同様に、スイッチSW2と、抵抗R2との直列回路が、IGBT106のゲート端子と、マイナス電源Veeとの間に接続されている。スイッチSW2が閉(ON)すると抵抗R2がマイナス電源Veeに接続されてIGBT106のゲート電荷を放電する。
このスイッチSW2と抵抗R2との直列回路は、請求の範囲の第2引き抜き回路の好適な一例に相当する。スイッチSW2は、請求の範囲の第2スイッチの好適な一例に相当する。抵抗R2は、請求の範囲の第2抵抗の好適な一例に相当する。
スイッチSW1と、抵抗R1との直列回路が、IGBT106のゲート端子と、マイナス電源Veeとの間に接続されている。スイッチSW1が閉(ON)にされると抵抗R1がマイナス電源Veeに接続されてIGBT106のゲート電荷を放電する。
このスイッチSW1と抵抗R1との直列回路は、請求の範囲の第1引き抜き回路の好適な一例に相当する。スイッチSW1は、請求の範囲の第1スイッチの好適な一例に相当する。抵抗R1は、請求の範囲の第1抵抗の好適な一例に相当する。
同様に、スイッチSW2と、抵抗R2との直列回路が、IGBT106のゲート端子と、マイナス電源Veeとの間に接続されている。スイッチSW2が閉(ON)すると抵抗R2がマイナス電源Veeに接続されてIGBT106のゲート電荷を放電する。
このスイッチSW2と抵抗R2との直列回路は、請求の範囲の第2引き抜き回路の好適な一例に相当する。スイッチSW2は、請求の範囲の第2スイッチの好適な一例に相当する。抵抗R2は、請求の範囲の第2抵抗の好適な一例に相当する。
スイッチSW1、スイッチSW2の開閉は、原則として、図示されていない所定の制御回路からの信号である開閉信号により行われる。IGBT106をターンオフするときは、当該制御回路から閉(ON)の開閉信号がスイッチSW1及びスイッチSW2に送信され、両スイッチが閉(ON)となる。なお、本文では、開閉信号は、lowのとき「開」を表し、highのとき「閉」を表すものとするが、利用するスイッチ素子の極性(Pチャネル、Nチャネル)によっては逆であってもよい。
また、図1において、インピーダンス回路Z2は、IGBT106のゲートの終端インピーダンス回路である。
抵抗R4とインピーダンス回路Z1との接続点には、ダイオードD2のアノード端子が接続されている。そして、ダイオードD2のカソード端子は、出力端子102に接続している。つまり、抵抗R1の、スイッチSW1とは反対側の端子は、ダイオードD2のアノード端子に接続している。同様に、抵抗R2の、スイッチSW2とは反対側の端子も、ダイオードD2のアノード端子に接続している(図1参照)。このダイオードD2も、ダイオードD1と同様に、電流の逆流を防止するダイオードである。
また、図1において、インピーダンス回路Z2は、IGBT106のゲートの終端インピーダンス回路である。
抵抗R4とインピーダンス回路Z1との接続点には、ダイオードD2のアノード端子が接続されている。そして、ダイオードD2のカソード端子は、出力端子102に接続している。つまり、抵抗R1の、スイッチSW1とは反対側の端子は、ダイオードD2のアノード端子に接続している。同様に、抵抗R2の、スイッチSW2とは反対側の端子も、ダイオードD2のアノード端子に接続している(図1参照)。このダイオードD2も、ダイオードD1と同様に、電流の逆流を防止するダイオードである。
検出回路DET2は、インピーダンス回路Z1に発生する電圧(端子間電圧)を監視する検出回路である。検出回路DET2は、あらかじめ設定した閾値(正の所定値)より、インピーダンス回路Z1の端子間電圧が高い場合、制御回路からの開閉信号に関わらず、スイッチSW2を開(OFF)するように、SW2開信号をスイッチSW2に供給する。スイッチSW2は、スイッチSW2を開くことを指示するSW2開信号を受信した場合、制御回路からの開閉信号の値にかかわらず、スイッチを開(OFF:非導通状態)にする。
定電圧ダイオードZD1のアノード端子と、インピーダンス回路Z1との間に接続されている抵抗R4は、制限抵抗であり、IGBT106のコレクタ電圧が上昇して、定電圧ダイオードZD1が導通した時にIGBT106のゲート端子に流入する電流を制限するものである。
ここで、検出回路DET2は、請求の範囲の検出回路の好適な一例に相当する。SW2開信号は、請求の範囲のスイッチ開信号の好適な一例に相当する。
定電圧ダイオードZD1のアノード端子と、インピーダンス回路Z1との間に接続されている抵抗R4は、制限抵抗であり、IGBT106のコレクタ電圧が上昇して、定電圧ダイオードZD1が導通した時にIGBT106のゲート端子に流入する電流を制限するものである。
ここで、検出回路DET2は、請求の範囲の検出回路の好適な一例に相当する。SW2開信号は、請求の範囲のスイッチ開信号の好適な一例に相当する。
IGBT106をターンオフするために、制御回路から開閉信号がスイッチSW1及びスイッチSW2に送信されて、両スイッチが閉(ON)すると、IGBT106のゲート電荷は、抵抗R1と抵抗R2の合成抵抗値(R1R2/(R1+R2))を通じて引き抜かれる。この合成抵抗値の式において、R1、R2は、それぞれ抵抗R1の抵抗値、抵抗R2の抵抗値を表すものとする。
このようにして、IGBT106のゲート電荷が引き抜かれると、IGBT106はターンオフしようとする。その結果、IGBT106のコレクタ電流は急激に減少して、IGBT106のコレクタ電圧は、後述する式(3)に従って上昇を開始する。IGBT106の負荷ZLが一定の値であれば、IGBT106のコレクタ電圧の上昇率は、コレクタ電流の減少率に大略比例すると考えられる。
このようにして、IGBT106のゲート電荷が引き抜かれると、IGBT106はターンオフしようとする。その結果、IGBT106のコレクタ電流は急激に減少して、IGBT106のコレクタ電圧は、後述する式(3)に従って上昇を開始する。IGBT106の負荷ZLが一定の値であれば、IGBT106のコレクタ電圧の上昇率は、コレクタ電流の減少率に大略比例すると考えられる。
インピーダンス回路Z1は、IGBT106のコレクタ電圧の上昇率を計測するためのインピーダンスを提供する。このインピーダンス回路Z1を、例えば抵抗RdとコンデンサCdの並列回路と仮定する。さらに上昇率を計測するメカニズムを図2のように簡略化して等価することができる。図2は、図1の予測型アクティブクランプ回路102の中の定電圧ダイオードZD1と、抵抗R4と、インピーダンス回路Z1とからなる回路部分を近似した等価回路が示されている。
図2に示すように、定電圧ダイオードZD1は、非道通状態では図2に示すように、コンデンサCzで近似することができる。また、抵抗R4が十分小さい値である場合は、これを省略することができる。また、インピーダンス回路Z1は、上述したように、抵抗RdとコンデンサCdとの並列回路で近似することができる。
図2に示すように、定電圧ダイオードZD1は、非道通状態では図2に示すように、コンデンサCzで近似することができる。また、抵抗R4が十分小さい値である場合は、これを省略することができる。また、インピーダンス回路Z1は、上述したように、抵抗RdとコンデンサCdとの並列回路で近似することができる。
このような近似を行った結果、図2に示す回路のインピーダンス回路Z1の端末間電圧は、図2中V1、すなわちインピーダンス回路Z1と定電圧ダイオードZD1との接続点で表すことができる。検出回路DET2は、このV1とマイナス電源Veeとから、端子間電圧を検出することができる。このような近似の結果、IGBT106のコレクタ電圧VCE(t)の上昇率
と、インピーダンス回路Z1の端子間電圧V1との関係は、次の式(2)で表される。
ここで、tは時間を表す。さて、t≪Rd(Cz+Cd)の場合は、V1はほぼ「0」と等しくなり、検出回路DET2は動作しない。検出回路DET2の閾値は正の電圧値であるので、ほぼ0Vの電圧は閾値を超えないからである。すなわち、Rd(Cz+Cd)の値を調整することにより、パルス幅の短いノイズを除去できることを意味する。つまり、t≫Rd(Cz+Cd)の時間帯においては、端子間電圧V1は、下記の式(3A)で表され、インピーダンス回路Z1の端子間電圧V1は、コレクタ電圧VCE(t)の上昇率に比例する値となる。
インピーダンス回路Z1の端子間電圧V1の値が高いことは、IGBT106のコレクタ電流の減少率が大きいことを意味する。すなわち、IGBT106のゲート電荷の引き抜き量が大きすぎることを意味する。
と、インピーダンス回路Z1の端子間電圧V1との関係は、次の式(2)で表される。
ここで、tは時間を表す。さて、t≪Rd(Cz+Cd)の場合は、V1はほぼ「0」と等しくなり、検出回路DET2は動作しない。検出回路DET2の閾値は正の電圧値であるので、ほぼ0Vの電圧は閾値を超えないからである。すなわち、Rd(Cz+Cd)の値を調整することにより、パルス幅の短いノイズを除去できることを意味する。つまり、t≫Rd(Cz+Cd)の時間帯においては、端子間電圧V1は、下記の式(3A)で表され、インピーダンス回路Z1の端子間電圧V1は、コレクタ電圧VCE(t)の上昇率に比例する値となる。
インピーダンス回路Z1の端子間電圧V1の値が高いことは、IGBT106のコレクタ電流の減少率が大きいことを意味する。すなわち、IGBT106のゲート電荷の引き抜き量が大きすぎることを意味する。
コレクタ電流の減少率が大き過ぎて、その結果コレクタ電圧VCE(t)の電圧上昇率が高く、最終的にIGBT106の最大定格値を超えると予測できる端子間電圧V1の値を予め求めておくことができる。本実施形態1において特徴的なことは、この予測値を、端子間電圧V1の限界値として検出回路DET2の閾値にあらかじめ設定しておくことである。
このように閾値を検出回路DET2に設定しておけば、限界値に達した時、検出回路DET2が動作して(端子間電圧V1が閾値を超えたことを検出して)、SW開信号を出力する。スイッチSW2は、そのSW開信号を受信して、開(OFF)となり、IGBT106のゲート電荷の引き抜き抵抗の値を(R1R2/(R1+R2))からR1にすることができる。つまり、引き抜き抵抗の値を高くすることができる。
このように閾値を検出回路DET2に設定しておけば、限界値に達した時、検出回路DET2が動作して(端子間電圧V1が閾値を超えたことを検出して)、SW開信号を出力する。スイッチSW2は、そのSW開信号を受信して、開(OFF)となり、IGBT106のゲート電荷の引き抜き抵抗の値を(R1R2/(R1+R2))からR1にすることができる。つまり、引き抜き抵抗の値を高くすることができる。
このような動作によって、ゲート電荷引き抜き用の抵抗値の合成抵抗値が増大し、IGBT106のゲート電荷引き抜き量が減少して、上記式(3A)に従ってサージ電圧が低減する。
なお、図1に示す例では、抵抗R1と抵抗R1とが等価的にみて並列接続されるが、直列接続するように構成してもよい。この場合、直列に接続された抵抗R1、R2の抵抗直列回路の一方端を出力端子102aに接続し、他方端とVeeとの間にスイッチSW1を接続し、抵抗R1とR2の接続点と、Veeと、の間にスイッチSW2を接続し、スイッチの切り替えによって合成抵抗値を調整できるように構成してもよい。
このようにインピーダンス回路Z1の端子間電圧V1の限界値を適正に選定することで、サージ電圧により定電圧ダイオードZD1が導通することなく、IGBT106を保護できる。仮に、定電圧ダイオードZD1が導通したとしても定電圧ダイオードZD1の導通電流値や時間幅を少なくすることができるので定電圧ダイオードZD1の発熱を抑えることができる。さらに、IGBT106のコレクタ電圧VCE(t)の急峻な上昇やIGBT106のコレクタ電流の急峻な減少を事前に緩和できることから、それらに伴うノイズの低減にも効果を発揮する。
なお、図1に示す例では、抵抗R1と抵抗R1とが等価的にみて並列接続されるが、直列接続するように構成してもよい。この場合、直列に接続された抵抗R1、R2の抵抗直列回路の一方端を出力端子102aに接続し、他方端とVeeとの間にスイッチSW1を接続し、抵抗R1とR2の接続点と、Veeと、の間にスイッチSW2を接続し、スイッチの切り替えによって合成抵抗値を調整できるように構成してもよい。
このようにインピーダンス回路Z1の端子間電圧V1の限界値を適正に選定することで、サージ電圧により定電圧ダイオードZD1が導通することなく、IGBT106を保護できる。仮に、定電圧ダイオードZD1が導通したとしても定電圧ダイオードZD1の導通電流値や時間幅を少なくすることができるので定電圧ダイオードZD1の発熱を抑えることができる。さらに、IGBT106のコレクタ電圧VCE(t)の急峻な上昇やIGBT106のコレクタ電流の急峻な減少を事前に緩和できることから、それらに伴うノイズの低減にも効果を発揮する。
2.実施形態2
実施形態2では、検出回路DETを2個設けた例を説明する。
上記実施形態1では、検出回路DET2を設けて、ゲート電荷引き抜き用の抵抗値を変化させる例を説明した。この検出回路DETは、閾値を異ならせた複数の検出回路DETを設ければより精密な制御が可能となると考えられる。
そこで、本実施形態2では、上記実施形態1で説明した図1の検出回路DET2に加えて、検出回路DET3を設けた回路例を説明する。図3には、このように検出回路DET2、検出回路DET3を備えた回路が示されている。
この図3に示した回路例は、具体的には、実施形態1において説明した図1の回路に、検出回路DET3と、スイッチSW3と、抵抗R3と、が加えられた構成であり、その他の構成は図1と全く同様である。
実施形態2では、検出回路DETを2個設けた例を説明する。
上記実施形態1では、検出回路DET2を設けて、ゲート電荷引き抜き用の抵抗値を変化させる例を説明した。この検出回路DETは、閾値を異ならせた複数の検出回路DETを設ければより精密な制御が可能となると考えられる。
そこで、本実施形態2では、上記実施形態1で説明した図1の検出回路DET2に加えて、検出回路DET3を設けた回路例を説明する。図3には、このように検出回路DET2、検出回路DET3を備えた回路が示されている。
この図3に示した回路例は、具体的には、実施形態1において説明した図1の回路に、検出回路DET3と、スイッチSW3と、抵抗R3と、が加えられた構成であり、その他の構成は図1と全く同様である。
スイッチSW3は、スイッチSW1、2と同様に、IGBT106のゲート電荷を引き抜くためスイッチであり、スイッチSW1等と同様に、図示されていない制御回路からの開閉信号に基づき、開閉動作を実行するスイッチである。
スイッチSW3と、抵抗R3との直列回路が、IGBT106のゲート端子と、マイナス電源Veeとの間に接続されている。スイッチSW3が閉(ON)にされると抵抗R3がマイナス電源Veeに接続されてIGBT106のゲート電荷を放電する。この動作そのものは、これまで説明したスイッチSW1、2と同様である。
抵抗R3は、ゲート電荷を放電するための抵抗であり、抵抗R1、R2と同様の趣旨の抵抗である。
スイッチSW3と、抵抗R3との直列回路は、請求の範囲の第n引き抜き回路の好適な一例に相当する(n=3の場合)。スイッチSW3は、請求の範囲の第nスイッチ(n=3の場合)の好適な一例に相当する。抵抗R3は、請求の範囲の第n抵抗(n=3の場合)の好適な一例に相当する
スイッチSW3と、抵抗R3との直列回路が、IGBT106のゲート端子と、マイナス電源Veeとの間に接続されている。スイッチSW3が閉(ON)にされると抵抗R3がマイナス電源Veeに接続されてIGBT106のゲート電荷を放電する。この動作そのものは、これまで説明したスイッチSW1、2と同様である。
抵抗R3は、ゲート電荷を放電するための抵抗であり、抵抗R1、R2と同様の趣旨の抵抗である。
スイッチSW3と、抵抗R3との直列回路は、請求の範囲の第n引き抜き回路の好適な一例に相当する(n=3の場合)。スイッチSW3は、請求の範囲の第nスイッチ(n=3の場合)の好適な一例に相当する。抵抗R3は、請求の範囲の第n抵抗(n=3の場合)の好適な一例に相当する
検出回路DET3は、検出回路DET2と同様の回路であり、後述するように閾値の値のみが異なる回路である。
この検出回路DET3も、上記インピーダンス回路Z1の端子間電圧V1を検出して、予め設定されている閾値を超える場合は、SW開信号を出力する。スイッチSW3は、スイッチSW3を開状態とする指示であるSW3開信号を受信すると、開状態となり、抵抗R3をマイナス電源Veeから切り離す。このように検出回路DET3は、閾値が異なることを除き、検出回路DET2と同様の回路である。
この検出回路DET3は、請求の範囲の第n検出回路の好適な一例に相当する(n=3の場合)。SW3開信号は、請求の範囲の第nのスイッチ開信号の好適な一例に相当する。
この検出回路DET3も、上記インピーダンス回路Z1の端子間電圧V1を検出して、予め設定されている閾値を超える場合は、SW開信号を出力する。スイッチSW3は、スイッチSW3を開状態とする指示であるSW3開信号を受信すると、開状態となり、抵抗R3をマイナス電源Veeから切り離す。このように検出回路DET3は、閾値が異なることを除き、検出回路DET2と同様の回路である。
この検出回路DET3は、請求の範囲の第n検出回路の好適な一例に相当する(n=3の場合)。SW3開信号は、請求の範囲の第nのスイッチ開信号の好適な一例に相当する。
実施形態1と同様に、IGBT106をターンオフするために、制御回路から開閉信号がスイッチSW1及びスイッチSW2に加えてスイッチSW3にも送信されて、全スイッチが閉じる。スイッチSW3も、ON状態(閉じる)に移行する。
この状態では、IGBT106のゲート電荷が、抵抗R1と抵抗R2と抵抗R3の合成抵抗値(1/((1/R1)+(1/R2)+(1/R3)))を通じて引き抜かれる。この合成抵抗値の式において、R1、R2、R3は、それぞれ抵抗R1の抵抗値、抵抗R2の抵抗値、抵抗R3の抵抗値、を表すものとする。
この状態では、IGBT106のゲート電荷が、抵抗R1と抵抗R2と抵抗R3の合成抵抗値(1/((1/R1)+(1/R2)+(1/R3)))を通じて引き抜かれる。この合成抵抗値の式において、R1、R2、R3は、それぞれ抵抗R1の抵抗値、抵抗R2の抵抗値、抵抗R3の抵抗値、を表すものとする。
このようにして、IGBT106のゲート電荷が引き抜かれると、IGBT106はターンオフを開始し、IGBT106のコレクタ電流は急激に減少していく。その結果は上述したようにIGBT106のコレクタ電圧は、上記式(3A)に従って上昇を開始する。IGBT106の負荷ZL104が一定の値であれば、IGBT106のコレクタ電圧の上昇率は、コレクタ電流の減少率に大略比例すると考えられる。
また、既に説明したように、インピーダンス回路Z1の端子間電圧V1は、コレクタ電圧VCE(t)の上昇率に比例する値となる。したがって、コレクタ電流の減少率が大き過ぎて、その結果コレクタ電圧VCE(t)の電圧上昇率が高く、最終的にIGBT106の最大定格値を超えると予測できる端子間電圧V1の値を予め求めておくことができる。
このとき、最大定格値を超えてしまうことを防止するために、予測した端子間電圧V1の値より小さい閾値を検出回路DET2に設定しておくことが好ましい。
一方、コレクタ電圧VCE(t)の電圧上昇率が高い場合は、より一層ゲート電荷引き抜き用抵抗の値を大きくする必要がある可能性もある。
このとき、最大定格値を超えてしまうことを防止するために、予測した端子間電圧V1の値より小さい閾値を検出回路DET2に設定しておくことが好ましい。
一方、コレクタ電圧VCE(t)の電圧上昇率が高い場合は、より一層ゲート電荷引き抜き用抵抗の値を大きくする必要がある可能性もある。
そこで、検出回路DET3の閾値として予測した端子間電圧V1の値より大きい電圧を設定しておけば、検出回路DET2による抵抗R2の切り離しだけでは、十分にゲート電荷引き抜き用の抵抗の値を大きくできない場合でも、より一層、抵抗値を大きくすることができる。
本実施形態2では、このように、検出回路DET2には少し小さい閾値を設定し、早めに抵抗R2を切り離して、ゲート電荷引き抜き用の抵抗の値を早めに大きくしている。
さらに、検出回路DET3には、少し大きい閾値を設定し、コレクタ電圧VCE(t)の電圧上昇率が非常に高い場合は、抵抗R2に加えて抵抗R3も切り離している。その結果、ゲート電荷引き抜き用の抵抗はR1だけとなり、より一層ゲート電荷引き抜き用抵抗の値を大きくすることができる。
なお、図3に示す例では、抵抗R1と、R2と、R3とが等価的にみて並列接続されるが、それらを直列接続するように構成してもよい。この場合、直列に接続された抵抗R1、R2、R3の抵抗直列回路の一方端を出力端子202aに接続し、他方端とVeeとの間にスイッチSW1を接続し、抵抗R1とR2の接続点と、Veeと、の間にスイッチSW2を接続し、抵抗R2とR3の接続点と、Veeとの間にスイッチSW3を接続し、スイッチの切り替えによって合成抵抗値を調整できるように構成してもよい。
本実施形態2では、このように、検出回路DET2には少し小さい閾値を設定し、早めに抵抗R2を切り離して、ゲート電荷引き抜き用の抵抗の値を早めに大きくしている。
さらに、検出回路DET3には、少し大きい閾値を設定し、コレクタ電圧VCE(t)の電圧上昇率が非常に高い場合は、抵抗R2に加えて抵抗R3も切り離している。その結果、ゲート電荷引き抜き用の抵抗はR1だけとなり、より一層ゲート電荷引き抜き用抵抗の値を大きくすることができる。
なお、図3に示す例では、抵抗R1と、R2と、R3とが等価的にみて並列接続されるが、それらを直列接続するように構成してもよい。この場合、直列に接続された抵抗R1、R2、R3の抵抗直列回路の一方端を出力端子202aに接続し、他方端とVeeとの間にスイッチSW1を接続し、抵抗R1とR2の接続点と、Veeと、の間にスイッチSW2を接続し、抵抗R2とR3の接続点と、Veeとの間にスイッチSW3を接続し、スイッチの切り替えによって合成抵抗値を調整できるように構成してもよい。
本実施形態2で説明する図3のゲート駆動回路200の予測型アクティブクランプ回路202は、このように2種の検出回路を備えているため、実施形態1の図1の回路に比べてより精密な制御を実行することができる。
3.具体的な実施例
図4には、具体的な予測型アクティブクランプ回路302を含むゲート駆動回路300の回路図が示されている。実際のゲート駆動回路300は、図4の予測型アクティブクランプ回路302以外にも、電源回路や、ドライバ素子等、種々の回路が含まれている。
図1、図3と同様に、アクティブクランプ回路302は、実線で囲まれた部分であり、その出力端子302aには、駆動対象であるIGBT106のゲート端子が接続されている。また、負荷104は、図1、図3と同様に、IGBT106と電力ラインとの間に接続され、IGBT106によって電力供給が制御されている。アクティブクランプ回路302は、検出端子302bが設けられており、この検出端子302bは、IGBT106のコレクタ端子に接続する。
図4には、具体的な予測型アクティブクランプ回路302を含むゲート駆動回路300の回路図が示されている。実際のゲート駆動回路300は、図4の予測型アクティブクランプ回路302以外にも、電源回路や、ドライバ素子等、種々の回路が含まれている。
図1、図3と同様に、アクティブクランプ回路302は、実線で囲まれた部分であり、その出力端子302aには、駆動対象であるIGBT106のゲート端子が接続されている。また、負荷104は、図1、図3と同様に、IGBT106と電力ラインとの間に接続され、IGBT106によって電力供給が制御されている。アクティブクランプ回路302は、検出端子302bが設けられており、この検出端子302bは、IGBT106のコレクタ端子に接続する。
図4中、Veeは、これまで説明したとおり、ゲート駆動回路300のマイナス電源であり、Vdcはプラス電源である。
アクティブクランプ回路300には、3種類の入力端子IN1、IN2、IN3が設けられている。
入力端子IN1(及びIN2、IN3)には、外部の制御回路から開閉信号が入力される。入力端子IN1(及びIN2、IN3)に入力する開閉信号がlowの場合、トランジスタQ4がON作動して、IGBT106はON作動する。そして、入力端子IN2、IN3(及びIN1)に入力する開閉信号がhighの場合、トランジスタQ2、Q3がON作動して、IGBT106がOFF作動する。
アクティブクランプ回路300には、3種類の入力端子IN1、IN2、IN3が設けられている。
入力端子IN1(及びIN2、IN3)には、外部の制御回路から開閉信号が入力される。入力端子IN1(及びIN2、IN3)に入力する開閉信号がlowの場合、トランジスタQ4がON作動して、IGBT106はON作動する。そして、入力端子IN2、IN3(及びIN1)に入力する開閉信号がhighの場合、トランジスタQ2、Q3がON作動して、IGBT106がOFF作動する。
本実施例においては、IN1と、IN2及びIN3に加えられる開閉信号を同相の信号としているが、利用するスイッチ素子の極性によっては、IN2、IN3に加えられる開閉信号の極性を、IN1に加えられる開閉信号とは逆にしてもよい。
入力端子IN1(及びIN2、IN3)に入力する開閉信号がlowとなるとトランジスタQ4がON作動して、Vdcより抵抗R7を経由して、出力端子302aに接続するIGBT106のゲート端子に電流を供給する。この結果、IGBT106はON作動する。
トランジスタQ4は、ゲート駆動回路300のハイサイドスイッチであるが、上述した図1、図3では省略して図示されていない。
トランジスタQ4は、ゲート駆動回路300のハイサイドスイッチであるが、上述した図1、図3では省略して図示されていない。
他方、入力端子IN2、IN3(及びIN1)に入力する制御信号がhighになると、トランジスタQ4がOFF作動すると共に、トランジスタQ2及びQ3がON作動して、抵抗R5及び抵抗R6を通してIGBT106のゲート電荷を引き抜く。その結果、IGBT106は、OFF作動する。
なお、トランジスタQ2は、図1(図3)におけるスイッチSW2に相当し、トランジスタQ3は、図1(図3)におけるスイッチSW1に相当する。また、図4の抵抗R4は、図1の電流検出用インピーダンス回路Z1に相当する。そして、図4のZD1~ZD6は、図1の定電圧ダイオードZD1に相当するダイオードである。また、図4のCzは、図1の並列容量Czに相当する。
また、図4のトランジスタQ1は、図1の検出回路DET2に相当し、その閾値電圧は、トランジスタQ1のゲート-ソース間のスレッシュホールド電圧VQ1THが該当する。トランジスタQ1がON作動すると、トランジスタQ2は、入力端子IN3に入力する制御信号の信号状態にかかわらず、OFF作動する。
すなわち、抵抗R4の端子間の電圧がスレッシュホールド電圧VQ1THに達すると、トランジスタQ1がON作動する。トランジスタQ1がON作動すると、次に、トランジスタQ2はOFF作動する。つまり、スイッチSW2に相当するスイッチがOFF(非道通)になる。したがって、IGBT106のゲート電荷を引き抜く回路が、抵抗R6とトランジスタQ3との直列回路だけになるので、電荷の引き抜きが穏やかになり、IGBT106のコレクタ端子に発生するサージ電圧を小さくすることができる。
すなわち、抵抗R4の端子間の電圧がスレッシュホールド電圧VQ1THに達すると、トランジスタQ1がON作動する。トランジスタQ1がON作動すると、次に、トランジスタQ2はOFF作動する。つまり、スイッチSW2に相当するスイッチがOFF(非道通)になる。したがって、IGBT106のゲート電荷を引き抜く回路が、抵抗R6とトランジスタQ3との直列回路だけになるので、電荷の引き抜きが穏やかになり、IGBT106のコレクタ端子に発生するサージ電圧を小さくすることができる。
抵抗R3は、本実施形態における新規な効果と、従来のアクティブクランプ回路方式の効果と、の影響の相対的比率を調整するための抵抗である。従来のアクティブクランプ回路方式とは、定電圧ダイオードZD1の電流をIGBT106のゲート端子へ直接流入させる方式である。
ここで、本実施形態における新規な効果とは、
・ゲート電荷引き抜き用の抵抗値の合成抵抗値が増大し、IGBT106のゲート電荷引き抜き量が減少して、式(3A)に従ってサージ電圧が低減する。
・定電圧ダイオードZD1の発熱を抑えることができる。
・コレクタ電流の急峻な減少を緩和できるので、それに伴うノイズの低減を図ることができる。
等を意味する。
また、従来のアクティブクランプ回路方式の効果とは、
・サージ電圧の低減
である。抵抗R3の値を大きくすれば、コレクタ電圧VCE(t)の検出感度が下がるので、相対的に、従来のアクティブクランプ回路方式の効果の方が大きくなる。逆に、抵抗R3の値を小さくすれば、コレクタ電圧VCE(t)の検出感度が上がるので、本実施形態における特徴的な効果(新規な効果)が従来の効果より相対的により大きく得られる。
・ゲート電荷引き抜き用の抵抗値の合成抵抗値が増大し、IGBT106のゲート電荷引き抜き量が減少して、式(3A)に従ってサージ電圧が低減する。
・定電圧ダイオードZD1の発熱を抑えることができる。
・コレクタ電流の急峻な減少を緩和できるので、それに伴うノイズの低減を図ることができる。
等を意味する。
また、従来のアクティブクランプ回路方式の効果とは、
・サージ電圧の低減
である。抵抗R3の値を大きくすれば、コレクタ電圧VCE(t)の検出感度が下がるので、相対的に、従来のアクティブクランプ回路方式の効果の方が大きくなる。逆に、抵抗R3の値を小さくすれば、コレクタ電圧VCE(t)の検出感度が上がるので、本実施形態における特徴的な効果(新規な効果)が従来の効果より相対的により大きく得られる。
ダイオードD3は、トランジスタQ1のゲート電荷の引き抜き用ダイオードである。
IGBT106のコレクタ電圧VCE(t)の上昇率は下記式(3B)であらわされる。
したがって、図4の本実施例のパラメータで表現すると、下記式(4)のように表される。
ここで、Rtは、以下の式(5)で表される。
Rt = R1 + R3 + R4 (5)
IGBT106のコレクタ電圧VCE(t)の上昇率は下記式(3B)であらわされる。
したがって、図4の本実施例のパラメータで表現すると、下記式(4)のように表される。
ここで、Rtは、以下の式(5)で表される。
Rt = R1 + R3 + R4 (5)
次に、図4の回路動作波形を図5に示す。図5のグラフにおいて、横軸は時間を示し、縦軸は種々の信号を表している。
開閉信号は、これまで説明したとおり、外部の制御回路から出力される信号であり、スイッチSW1、スイッチSW2を開閉させる信号である。開閉信号は、図4の入力端子IN2、IN3、及びIN1に供給される。
SW1は、スイッチSW1の開閉状況を示す信号であり、lowであれば開状態(非導通)状態を表し、highが導通状態を表す。SW2も同様に、スイッチSW1の開閉状況を示す信号であり、lowであれば開状態(非導通)状態を表し、highが導通状態を表す。
Vgeは、IGBT106のゲート電圧を表す。また、VCEは、IGBT106のコレクタ電圧VCE(t)を表す。また、Icは、IGBT106のコレクタ電流を表す。
開閉信号は、これまで説明したとおり、外部の制御回路から出力される信号であり、スイッチSW1、スイッチSW2を開閉させる信号である。開閉信号は、図4の入力端子IN2、IN3、及びIN1に供給される。
SW1は、スイッチSW1の開閉状況を示す信号であり、lowであれば開状態(非導通)状態を表し、highが導通状態を表す。SW2も同様に、スイッチSW1の開閉状況を示す信号であり、lowであれば開状態(非導通)状態を表し、highが導通状態を表す。
Vgeは、IGBT106のゲート電圧を表す。また、VCEは、IGBT106のコレクタ電圧VCE(t)を表す。また、Icは、IGBT106のコレクタ電流を表す。
このグラフは、開閉信号がlowからhighに変化する際の動作を示している。このとき、IGBT106は、ON状態から、OFF状態に移行し、スイッチSW1及びスイッチSW2は、基本的には、開状態(非道通状態)から閉(導通状態)に移行する。
まず、開閉信号がlowからhighに変更されると、トランジスタQ4がOFF作動して非導通状態に移行する。それとともに、スイッチSW1及びSW2はON動作し、ゲート電荷を引き抜き始める。これによって、IGBT106はON状態からOFF状態への移行を開始する。
スイッチSW1及びSW2がゲート電荷を引き抜くので、IGBTは非導通状態に移行を始める。その結果、コレクタ電圧VCEは上昇を開始する。図5のグラフでは、この上昇の傾きを「傾き1」と表している。
本実施例では、傾き1を観測することによって、ノイズや発熱が生じると予測されるタイミングで、トランジスタQ1(図1の検出回路DET2に相当)がON動作する。
これまで説明してきたように、この傾き1が大きければ、トランジスタQ1がON動作するタイミングは早くなり、傾き1が小さければ、トランジスタQ1がON動作するタイミングは遅くなる。
スイッチSW1及びSW2がゲート電荷を引き抜くので、IGBTは非導通状態に移行を始める。その結果、コレクタ電圧VCEは上昇を開始する。図5のグラフでは、この上昇の傾きを「傾き1」と表している。
本実施例では、傾き1を観測することによって、ノイズや発熱が生じると予測されるタイミングで、トランジスタQ1(図1の検出回路DET2に相当)がON動作する。
これまで説明してきたように、この傾き1が大きければ、トランジスタQ1がON動作するタイミングは早くなり、傾き1が小さければ、トランジスタQ1がON動作するタイミングは遅くなる。
トランジスタQ1(検出回路DET2)がON動作すると、スイッチSW2が「開」状態(非導通状態)となり(図5参照)、その分、ゲート電圧Vgeが上昇する。そして、スイッチSW2が「開」状態となった結果、ゲート電荷の引き抜きが低速となり、コレクタ電圧VCEの上昇速度が遅くなる。その結果、コレクタ電圧VCEの上昇の傾きは「傾き2」となる(図5参照)。
その後、ゲート電荷が引き抜かれると、IGBT106がOFF動作になり、非導通状態に向かう。その際、コレクタ電圧VCEは、クランプ回路である定電圧ダイオードZD1によってクランプされているので、サージ電圧等を抑制することができる。図5中、ZD1導通期間として示される期間は、定電圧ダイオードZD1が導通してサージ電圧等が抑制されている期間である。この期間は、定電圧ダイオードZD1が導通しているのでそれによって、出力端子102aの制御信号が、定電圧ダイオードZD1の導通により上昇する。これによってサージ電圧等が抑制される。
その後、ゲート電荷が引き抜かれると、IGBT106がOFF動作になり、非導通状態に向かう。その際、コレクタ電圧VCEは、クランプ回路である定電圧ダイオードZD1によってクランプされているので、サージ電圧等を抑制することができる。図5中、ZD1導通期間として示される期間は、定電圧ダイオードZD1が導通してサージ電圧等が抑制されている期間である。この期間は、定電圧ダイオードZD1が導通しているのでそれによって、出力端子102aの制御信号が、定電圧ダイオードZD1の導通により上昇する。これによってサージ電圧等が抑制される。
その後、IGBT106のコレクタ電圧VCEが定電圧ダイオードZD1のツェナー電圧以下になると、定電圧ダイオードZD1が非導通状態に移行する。
定電圧ダイオードZD1が非道通状態となると、検出回路DET2が閾値を越える電圧を検出しなくなるので、スイッチSW2も閉状態(導通状態)に復帰する。
以上のような動作を実行する。これによって、図4の回路によれば、IGBT106のコレクタ電圧VCE(t)の急峻な上昇やIGBT106のコレクタ電流の急峻な減少を緩和することができる。また、定電圧ダイオードZD1の導通時間を短くなるので定電圧ダイオードZD1の発熱を抑制することができる。また、それらに伴うノイズの低減を図ることができる。
定電圧ダイオードZD1が非道通状態となると、検出回路DET2が閾値を越える電圧を検出しなくなるので、スイッチSW2も閉状態(導通状態)に復帰する。
以上のような動作を実行する。これによって、図4の回路によれば、IGBT106のコレクタ電圧VCE(t)の急峻な上昇やIGBT106のコレクタ電流の急峻な減少を緩和することができる。また、定電圧ダイオードZD1の導通時間を短くなるので定電圧ダイオードZD1の発熱を抑制することができる。また、それらに伴うノイズの低減を図ることができる。
4.効果その他
以上説明したように、本実施形態におけるゲート駆動回路は、アクティブクランプ回路を利用しながら、コレクタ電圧の急峻な変化を観測することにより、サージ電圧の発生を予測して、ゲート電荷を引き抜くための抵抗値を変化させている(抵抗値を上げている)ので、サージ電圧の抑制を図れると共に、アクティブクランプ回路中の定電圧ダイオードの発熱を抑制することができる。また、IGBTのコレクタ電圧の急峻な上昇、コレクタ電流の急峻な減少も緩和することができる。それらの結果、ノイズの低減を図ることができる。
以上説明したように、本実施形態におけるゲート駆動回路は、アクティブクランプ回路を利用しながら、コレクタ電圧の急峻な変化を観測することにより、サージ電圧の発生を予測して、ゲート電荷を引き抜くための抵抗値を変化させている(抵抗値を上げている)ので、サージ電圧の抑制を図れると共に、アクティブクランプ回路中の定電圧ダイオードの発熱を抑制することができる。また、IGBTのコレクタ電圧の急峻な上昇、コレクタ電流の急峻な減少も緩和することができる。それらの結果、ノイズの低減を図ることができる。
実施形態1では、1個の検出回路DET2を用い、実施形態2では、2個の検出回路DET1、DET2を用いているが、3個以上設けてもよい。
また、以上説明した実施形態は、本発明の実現手段としての一例であり、本発明が適用される装置の構成や各種条件によって適宜修正又は変更されるべきものであり、本発明は本実施形態の態様に限定されるものではない。例えば、上述した実施形態においては、駆動対象である電力半導体スイッチとしてIGBTを主として説明したが、他の電力半導体スイッチ(例えばMOSFET)を駆動するゲート駆動回路でも適用することができる。また、上で説明した実施形態、実施例では、その回路図には、主としてNチャネルMOSFET、PチャネルMOSFETを用いているが、PチャネルMOSFETのかわりにNチャネルMOSFETを用いて回路構成してもよいし、その逆でもよい。また、他の種類の素子を用いてもよい。例えば、バイポーラトランジスタを用いて回路構成してもよい。
本発明によれば、IGBTを駆動するゲート駆動回路であって、発熱も少なく、また、ノイズも小さい、ゲート駆動回路を提供することができる。
10、106 IGBT
12、ZL104 負荷
14 スナバ回路
16 アクティブクランプ回路
100、200 ゲート駆動回路
102、202、302 予測型アクティブクランプ回路
102a、202a、302a 出力端子
102b、202b、302b 検出端子
Cd コンデンサ
Cs コンデンサ
Cz 並列容量
Ds ダイオード
Dz 定電圧ダイオード
DET2、DET3 検出回路
R1、R2、R3 抵抗
Rd 抵抗
Rs 抵抗
Rz 制限抵抗
SW1、SW2、SW3 スイッチ
Vz 理想定電圧ダイオード
Z1、Z2 インピーダンス回路
ZD1 定電圧ダイオード
12、ZL104 負荷
14 スナバ回路
16 アクティブクランプ回路
100、200 ゲート駆動回路
102、202、302 予測型アクティブクランプ回路
102a、202a、302a 出力端子
102b、202b、302b 検出端子
Cd コンデンサ
Cs コンデンサ
Cz 並列容量
Ds ダイオード
Dz 定電圧ダイオード
DET2、DET3 検出回路
R1、R2、R3 抵抗
Rd 抵抗
Rs 抵抗
Rz 制限抵抗
SW1、SW2、SW3 スイッチ
Vz 理想定電圧ダイオード
Z1、Z2 インピーダンス回路
ZD1 定電圧ダイオード
Claims (4)
- 電力半導体素子を駆動するゲート駆動回路であって、
前記電力半導体素子がターンオフする際、前記電力半導体素子のコレクタ-エミッタ間電圧が所定の電圧に到達した場合、前記電力半導体素子のコレクタ-エミッタ間電圧を前記所定の電圧でクランプするとともに、前記電力半導体素子のゲート端子に所定の電流を供給するアクティブクランプ回路、
を備え、前記アクティブクランプ回路は、
前記電力半導体素子のコレクタ端子に一方端が接続される定電圧ダイオードと、
前記定電圧ダイオードの他方端と、マイナス電源との間に接続されたインピーダンス回路と、
前記定電圧ダイオードと前記インピーダンス回路との接続点に接続し、前記電力半導体素子の前記ゲート端子に接続される出力端子と、
一方端が前記定電圧ダイオードと前記インピーダンス回路との接続点に接続し、他方端がマイナス電源に接続し、前記電力半導体素子がターンオフする際、外部からの開閉信号に基づき、前記前記電力半導体素子のゲート端子から電荷を引き抜くための第1スイッチと第1抵抗との直列回路からなる第1引き抜き回路と、
一方端が前記定電圧ダイオードと前記インピーダンス回路との接続点に接続し、他方端がマイナス電源に接続し、前記電力半導体素子がターンオフする際、前記開閉信号に基づき、前記電力半導体素子のゲート端子から電荷を引き抜くための第2スイッチと第2抵抗との直列回路からなる第2引き抜き回路と、
前記定電圧ダイオードと前記インピーダンス回路との接続点の電圧に基づき、前記電力半導体素子のコレクタ電圧の変化率を求め、前記変化率が所定の閾値を超えた場合に、スイッチ開信号を出力する検出回路と、
を有し、
前記第2スイッチは、前記スイッチ開信号を受信すると、導通状態から非導通状態となることによって、前記電力半導体素子のゲート電荷を引き抜くための抵抗値を上げて、前記電力半導体素子のターンオフを緩和しつつゲート電荷を引き抜くことを特徴とするゲート駆動回路。 - 請求項1記載のゲート駆動回路であって、
前記アクティブクランプ回路は、
前記電力半導体スイッチング素子をターンオフするときに発生するサージ電圧が、前記電力半導体スイッチング素子IGBTのコレクタ-エミッタ間電圧の最大定格電圧に又はその近傍電圧となったとき、その電圧でコレクタ-エミッタ間電圧をクランプし、また同時に自信のゲートに電流を供給することでサージ電圧を低減し、電圧破壊を防止するアクティブアクテイブクランプ回路であることを特徴とするゲート駆動回路。 - 請求項1又は2記載のゲート駆動回路であって、
前記定電圧ダイオードは、前記定電圧ダイオードに寄生する並列容量を有し、
前記インピーダンス回路は、少なくとも抵抗とコンデンサの並列回路を含むことを特徴とするゲート駆動回路。 - 請求項1から3のいずれか1項に記載のゲート駆動回路であって、
第2引き抜き回路から、第n引き抜き回路までのn-1種類の第n引き抜き回路と、
第2検出回路から、第n検出回路までのn-1種類の第n検出回路と、
を備え、前記nは3以上の自然数であり、
前記第n引き抜き回路は、前記定電圧ダイオードと前記インピーダンス回路との接続点に接続し、前記電力半導体素子がターンオフする際、前記開閉信号に基づき、前記電力半導体素子のゲート端子から電荷を引き抜くための第nスイッチと第n抵抗との直列回路からなり、
前記第n検出回路は、前記定電圧ダイオードと前記インピーダンス回路との接続点の電圧に基づき、前記電力半導体素子のコレクタ電圧の変化率を求め、前記変化率が所定の第nの閾値を超えた場合に、第nのスイッチ開信号を出力し、
前記第nスイッチは、前記第nのスイッチ開信号を受信すると、導通状態から非導通状態となることによって、前記電力半導体素子のゲート電荷を引き抜くための抵抗値を上げて、前記電力半導体素子のターンオフを緩和しつつゲート電荷を引き抜くことを特徴とするゲート駆動回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202080078314.7A CN114667679A (zh) | 2019-12-25 | 2020-09-30 | 栅极驱动电路 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019-234486 | 2019-12-25 | ||
JP2019234486A JP7356340B2 (ja) | 2019-12-25 | 2019-12-25 | ゲート駆動回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2021131217A1 true WO2021131217A1 (ja) | 2021-07-01 |
Family
ID=76575881
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2020/037369 WO2021131217A1 (ja) | 2019-12-25 | 2020-09-30 | ゲート駆動回路 |
Country Status (3)
Country | Link |
---|---|
JP (2) | JP7356340B2 (ja) |
CN (1) | CN114667679A (ja) |
WO (1) | WO2021131217A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023101999A1 (en) * | 2021-11-30 | 2023-06-08 | Texas Instruments Incorporated | Wide voltage gate driver using low gate oxide transistors |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7513061B2 (ja) | 2022-07-13 | 2024-07-09 | サンケン電気株式会社 | ゲート駆動回路及び半導体装置 |
JP2024017483A (ja) * | 2022-07-28 | 2024-02-08 | 三菱重工業株式会社 | 短絡保護回路、半導体装置、及び短絡保護方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000232347A (ja) * | 1999-02-08 | 2000-08-22 | Toshiba Corp | ゲート回路及びゲート回路制御方法 |
JP2006109286A (ja) * | 2004-10-08 | 2006-04-20 | Mitsubishi Electric Corp | 半導体装置 |
US20140015571A1 (en) * | 2012-07-13 | 2014-01-16 | General Electric Company | Systems and methods for regulating semiconductor devices |
JP2014165939A (ja) * | 2013-02-21 | 2014-09-08 | Nissan Motor Co Ltd | 半導体装置、電力変換装置及び駆動システム |
JP2017152923A (ja) * | 2016-02-24 | 2017-08-31 | 株式会社デンソー | 負荷駆動装置 |
US10505538B1 (en) * | 2019-02-06 | 2019-12-10 | GM Global Technology Operations LLC | Dynamic gate drive system and control method |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3132648B2 (ja) * | 1996-09-20 | 2001-02-05 | 富士電機株式会社 | 電力変換器におけるゲート駆動回路 |
JP4350295B2 (ja) | 2000-10-26 | 2009-10-21 | 三菱電機株式会社 | 半導体装置および半導体装置モジュール |
JP3899450B2 (ja) | 2000-12-04 | 2007-03-28 | 株式会社日立製作所 | 半導体電力変換装置 |
JP4091793B2 (ja) | 2002-05-22 | 2008-05-28 | 三菱電機株式会社 | 電圧駆動形半導体素子のゲート駆動回路 |
JP4506276B2 (ja) * | 2004-05-17 | 2010-07-21 | 富士電機システムズ株式会社 | 自己消弧形半導体素子の駆動回路 |
JP4866672B2 (ja) | 2006-07-27 | 2012-02-01 | ルネサスエレクトロニクス株式会社 | 負荷駆動回路 |
JP2013026838A (ja) | 2011-07-21 | 2013-02-04 | Toshiba Corp | アクティブクランプ回路 |
JP5927739B2 (ja) | 2011-12-14 | 2016-06-01 | 富士電機株式会社 | 半導体装置 |
JP6237570B2 (ja) | 2014-03-27 | 2017-11-29 | 株式会社デンソー | 駆動装置 |
JP6338943B2 (ja) * | 2014-06-27 | 2018-06-06 | パナソニック デバイスSunx株式会社 | 出力回路、検出センサ |
JP6414440B2 (ja) | 2014-10-24 | 2018-10-31 | 株式会社デンソー | スイッチング素子の駆動装置 |
CN115149933A (zh) * | 2015-10-21 | 2022-10-04 | 密克罗奇普技术公司 | 用于SiC和IGBT功率器件控制去饱和或短路故障的栅极驱动控制*** |
-
2019
- 2019-12-25 JP JP2019234486A patent/JP7356340B2/ja active Active
-
2020
- 2020-09-30 WO PCT/JP2020/037369 patent/WO2021131217A1/ja active Application Filing
- 2020-09-30 CN CN202080078314.7A patent/CN114667679A/zh active Pending
-
2023
- 2023-07-28 JP JP2023123895A patent/JP7515669B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000232347A (ja) * | 1999-02-08 | 2000-08-22 | Toshiba Corp | ゲート回路及びゲート回路制御方法 |
JP2006109286A (ja) * | 2004-10-08 | 2006-04-20 | Mitsubishi Electric Corp | 半導体装置 |
US20140015571A1 (en) * | 2012-07-13 | 2014-01-16 | General Electric Company | Systems and methods for regulating semiconductor devices |
JP2014165939A (ja) * | 2013-02-21 | 2014-09-08 | Nissan Motor Co Ltd | 半導体装置、電力変換装置及び駆動システム |
JP2017152923A (ja) * | 2016-02-24 | 2017-08-31 | 株式会社デンソー | 負荷駆動装置 |
US10505538B1 (en) * | 2019-02-06 | 2019-12-10 | GM Global Technology Operations LLC | Dynamic gate drive system and control method |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023101999A1 (en) * | 2021-11-30 | 2023-06-08 | Texas Instruments Incorporated | Wide voltage gate driver using low gate oxide transistors |
Also Published As
Publication number | Publication date |
---|---|
JP2021103849A (ja) | 2021-07-15 |
JP7515669B2 (ja) | 2024-07-12 |
JP7356340B2 (ja) | 2023-10-04 |
CN114667679A (zh) | 2022-06-24 |
JP2023138603A (ja) | 2023-10-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10224920B2 (en) | Soft shutdown modular circuitry for power semiconductor switches | |
WO2021131217A1 (ja) | ゲート駆動回路 | |
US8587362B2 (en) | Gate driver and semiconductor device employing the same | |
US8466734B2 (en) | Gate driving circuit for power semiconductor element | |
US11152857B2 (en) | Gate driver circuit for half bridge MOSFET switches providing protection of the switch devices | |
US20050206438A1 (en) | Drive circuit for voltage driven type semiconductor element | |
CN107005234B (zh) | 半导体装置 | |
US9503073B2 (en) | Power semiconductor device | |
US10033370B2 (en) | Circuit and method for driving a power semiconductor switch | |
US11545972B2 (en) | Overcurrent protection circuit for switching element turned on and off based on control voltage | |
US11606086B2 (en) | Desaturation circuit for MOSFET with high noise immunity and fast detection | |
US8503146B1 (en) | Gate driver with short-circuit protection | |
JP2017050914A (ja) | スイッチング素子駆動装置 | |
JP2010130557A (ja) | ゲート駆動装置 | |
JP4321491B2 (ja) | 電圧駆動型半導体素子の駆動装置 | |
CN114303309A (zh) | 过流保护电路及开关电路 | |
JP5069259B2 (ja) | 半導体回路装置 | |
US7545198B2 (en) | Semiconductor device | |
CN114696595A (zh) | 驱动装置 | |
JP2013207552A (ja) | 半導体装置 | |
JP2000295838A (ja) | ドライブ回路 | |
JP6312946B1 (ja) | 電力用半導体素子の駆動回路およびモータ駆動装置 | |
WO2022123977A1 (ja) | 電圧制御型半導体素子の駆動装置 | |
WO2023148988A1 (ja) | ゲート駆動回路および電力変換装置 | |
CN116938209A (zh) | 用于操作功率晶体管电路的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 20907155 Country of ref document: EP Kind code of ref document: A1 |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 20907155 Country of ref document: EP Kind code of ref document: A1 |