CN116938209A - 用于操作功率晶体管电路的方法 - Google Patents

用于操作功率晶体管电路的方法 Download PDF

Info

Publication number
CN116938209A
CN116938209A CN202310429663.4A CN202310429663A CN116938209A CN 116938209 A CN116938209 A CN 116938209A CN 202310429663 A CN202310429663 A CN 202310429663A CN 116938209 A CN116938209 A CN 116938209A
Authority
CN
China
Prior art keywords
circuit
power transistor
voltage
power
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310429663.4A
Other languages
English (en)
Inventor
C·法赫曼
M-A·库查克
O·维登鲍尔
W·凯因德尔
H·韦伯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN116938209A publication Critical patent/CN116938209A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0814—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
    • H03K17/08142—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • H03K17/166—Soft switching
    • H03K17/167—Soft switching using parallel switching arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/08122—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/28—Modifications for introducing a time delay before switching
    • H03K17/284—Modifications for introducing a time delay before switching in field effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0081—Power supply means, e.g. to the switch driver

Landscapes

  • Electronic Switches (AREA)
  • Power Conversion In General (AREA)

Abstract

公开了一种用于操作功率晶体管电路的方法。该方法包括关断电子电路中的功率晶体管电路(1)。该电子电路包括电源(2)、负载电路(3)以及连接于电源(2)和负载电路(3)之间的功率晶体管电路(1)。关断功率晶体管电路(1)包括使功率晶体管电路(1)中包括的至少一个功率晶体管(10；101‑10n)在雪崩模式下操作，从而使得在该至少一个功率晶体管中耗散在关断功率晶体管电路(1)之前存储于电子电路中的能量的至少一部分。

Description

用于操作功率晶体管电路的方法
技术领域
本公开总体涉及一种用于操作功率晶体管电路的方法。
背景技术
包括一个或多个功率晶体管的功率晶体管电路在各种电子电路中被广泛用作电子开关。在包括(寄生)电感的电子电路中，关断功率晶体管电路(即，关断功率晶体管电路中的至少一个功率晶体管)可能导致功率晶体管电路两端的电压由于电感中存储的能量而增大。
钳位电路可以与功率晶体管电路并联连接。钳位电路被配置成将电压钳制到低于至少一个功率晶体管的击穿电压的电压水平并且耗散电感中存储的能量。然而，钳位电路增加了整体电路的成本和复杂性。
发明内容
一个示例涉及一种方法。该方法包括关断电子电路中的功率晶体管电路。电子电路包括电源、负载电路以及连接于电源和负载电路之间的功率晶体管电路。关断功率晶体管电路包括使功率晶体管电路中包括的至少一个功率晶体管在雪崩模式(Avalanchemode)下操作，从而使得在该至少一个功率晶体管中耗散在关断功率晶体管电路之前存储于电子电路中的能量的至少一部分。
附图说明
下文参考附图解释示例。附图用于例示特定原理，因此仅例示了理解这些原理所必需的方面。附图未按比例绘制。在附图中，相同的附图标记表示类似的特征。
图1例示了电子电路的电路图，该电子电路包括电源、负载电路以及连接于电源和负载电路之间的功率晶体管电路；
图2示出了信号图，该信号图例示了功率晶体管电路的关断，其中，关断该功率晶体管电路包括使功率晶体管电路中包括的至少一个功率晶体管在雪崩模式下操作；
图3例示了图1中所示类型的电子电路，其额外包括电流传感器；
图4示出了信号图，该信号图例示了在过载条件下关断根据图3的电子电路中的功率晶体管电路；
图5示出了图3中所示类型的电子电路，其额外包括与功率晶体管电路并联连接的功率耗散元件；
图6示出了信号图，该信号图例示了在过载条件下关断根据图5的电子电路中的功率晶体管电路；
图7到图14例示了功率晶体管电路的各种示例；
图15例示了被配置成控制功率晶体管电路的控制电路的一个示例；以及
图16例示了根据一个示例的由控制电路生成的驱动信号的信号图。
具体实施方式
在以下具体实施方式中，参考了附图。附图形成说明书的一部分，并且出于例示目的，附图示出了可以如何使用和实施本发明的示例。应当理解，可以使本文描述的各种实施例的特征相互结合，除非做出另外的具体指示。
图1示出了根据一个示例的电子电路的电路图。该电子电路包括电源2、负载电路3以及连接于电源2和负载电路3之间的功率晶体管电路1。电源2被配置成提供供电电压V2。
根据一个示例，供电电压V2为DC(直流)电压，并且电源2为DC电源。DC电源2可以通过各种方式进行实施。DC电源2的示例包括但不限于电池、PV(光伏)模块或被配置成将从电网接收的交流输入电压转换成例如DC供电电压V2的功率转换器。
根据另一个示例，电源2是AC(交流)电源，从而供电电压V2为交流电压。AC电源例如是电网。根据示例，AC供电电压V2的频率低于100Hz。
电源2提供的供电电压V2的电压水平(当供电电压为DC电压时)或幅度(当供电电压为AC电压时)取决于负载电路3的要求。根据一个示例，从100V和6000V之间，特别是在例如400V和2000V之间选择供电电压V2的电压水平或幅度。
根据一个示例，连接于电源2和负载电路3之间的功率晶体管电路1充当在导通状态或关断状态下操作的电子开关。在导通状态下，功率晶体管电路1将电源2连接到负载电路3，使得在负载电路3的输入节点31、32之间接收的负载电压V3基本等于电源2提供的电压V2(与供电电压V2和负载电压V3相比，功率晶体管电路1两端的电压V1可以忽略)。在关断状态下，功率晶体管电路1中断电源2和负载电路3之间的连接，使得负载电压V3为零，并且功率晶体管电路1两端的电压V1基本等于供电电压V2。
负载电路3可以包括任何种类的能够由电源2提供的供电电压V2驱动的电气负载。负载电路3可以包括单个负载，例如，举例而言，电动机，或者负载电路3可以包括具有多个负载的网络。根据一个示例，负载电路3包括至少一个功率转换器，在功率晶体管电路1的导通状态下，该功率转换器从电源2接收供电电压V2，并且被配置成生成用于驱动相应负载的DC电压或AC(交流)电压。应当注意，负载电路3可以包括至少一个电子开关，其被配置成导通或关断负载电路3中包括的相应负载。根据一个示例，功率晶体管电路1仅用于将负载电路3连接到电源或将负载电路3与电源2断开。于是，在功率晶体管电路1的导通状态下，从电源2通过功率晶体管电路1流到负载电路3的电流I1的电流水平由负载电路3支配。
根据一个示例，该电子电路还包括控制电路5，控制电路5被配置成驱动功率晶体管电路1，其中，驱动功率晶体管电路包括在导通状态或关断状态下操作功率晶体管电路1。根据一个示例，控制电路5被配置成生成驱动信号Sdrv，其由功率晶体管电路1接收。驱动信号Sdrv可以具有导通功率晶体管电路1的导通水平或关断功率晶体管电路1的关断水平。
根据一个示例，控制电路5包括被配置成决定是导通还是关断功率晶体管电路1的电路。根据另一个示例，控制电路5接收控制信号Sctrl，其中，控制信号Sctrl包括有关是导通还是关断功率晶体管电路1的信息。在本示例中，控制电路5被配置成基于控制信号Sctrl生成驱动信号Sdrv。
参考图1，电子电路可以包括用于将电源2、功率晶体管电路1和负载电路3彼此连接的导体41、42、43。根据一个示例，这些导体包括连接于电源2的第一节点21和功率晶体管电路1的第一节点11之间的第一导体41、连接于功率晶体管电路1的第二节点12和负载电路3的第一节点31之间的第二导体42、以及连接于电源2的第二节点22和负载电路3的第二节点32之间的第三导体43。这些导体可以包括例如电缆、导体轨道或其组合。
不可避免地，连接电源2、功率晶体管电路1和负载电路3的导体41、42、43具有寄生电感。这些寄生电感由根据图1的电子电路中的电感器44表示。图1中的电感器44表示电子电路中的任何寄生电感，当功率晶体管电路1处于导通状态时，能量以磁性方式存储在该寄生电感中，其中，当功率晶体管电路1关断时，此类能量被耗散。例如，总寄生电感低于20mH(毫亨)，低于5mH，低于500μH(微亨)，低于100μH或甚至低于10μH。
根据一个示例，在电源2是AC电源的电子电路中，最大总寄生电感介于50μH和20mH之间。在电源2是DC电源的电子电路中，最大总寄生电感介于例如0.5μH和20μH之间。
功率晶体管电路1包括至少一个功率晶体管。下文进一步参考示例详细解释这一点。在根据图1的电子电路中，关断功率晶体管电路1包括使至少一个功率晶体管在雪崩模式下操作，从而在该至少一个功率晶体管中耗散电子电路的寄生电感中所存储的能量的至少一部分。在下文中将参考图2对此加以解释。
图2示出了在功率晶体管电路1从导通状态变为关断状态的时间段期间，驱动信号Sdrv、功率晶体管电路1两端的电压V1和通过功率晶体管电路1进入负载电路3的电流I1的信号图。参考上文，功率晶体管电路1在驱动信号Sdrv具有导通水平时处于导通状态，而在驱动信号Sdrv具有关断水平时处于关断状态。仅仅出于例示的目的，在图2中所示的示例中，驱动信号Sdrv的导通水平由高信号水平表示，而驱动信号Sdrv的关断水平由低信号水平表示。实际上，驱动信号Sdrv的幅值和符号取决于功率晶体管电路的具体实施方式。下文中将详细对此做进一步解释。
参考图2，在第一时刻t11之前，功率晶体管电路1处于导通状态。在这种操作状态下，功率晶体管电路1两端的电压V1与电源2提供的供电电压V2相比较低。在功率晶体管电路1的导通状态下，功率晶体管电路1两端的电压V1的电压水平基本由电流I1的电流水平乘以功率晶体管电路1的导通电阻给出。功率晶体管电路1的导通电阻是功率晶体管电路1在导通状态下第一电路节点11和第二电路节点12之间的电阻。功率晶体管电路1的导通电阻取决于功率晶体管电路1的具体实施方式和功率晶体管电路1中包括的一个或多个晶体管器件的类型。根据一个示例，功率晶体管电路1的导通电阻处于例如1毫欧(mΩ)和几十mΩ之间的范围中。
参考图2，驱动信号Sdrv在第一时刻t11从导通水平变为关断水平，使得功率晶体管电路1关断，并且中断了电源2和负载电路3之间的电连接。在功率晶体管电路1的导通状态期间，能量以磁性方式存储于寄生电感中。这一能量使得功率晶体管电路1两端的电压V1在第一时刻t11之后增大，其中，电压V1一直增大到电压V1在第二时刻t12达到雪崩击穿水平Vavl为止。雪崩击穿水平Vavl是在功率晶体管电路1中包括的至少一个功率晶体管中发生雪崩击穿的电压水平。电压V1被钳位到雪崩击穿水平Vavl并且基本保持在这个电压水平Vavl，直到寄生电感44中存储的能量已经被耗散。在能量已经耗散之后，通过功率晶体管电路1的电流I1在第三时刻t13达到零，并且功率晶体管电路1两端的电压V1减小到由电源2提供的供电电压V2的电压水平。
当功率晶体管电路1下一次(在图2中被例示为在第四时刻t14)导通时，功率晶体管电路1两端的电压V1再次减小到由功率晶体管电路1的导通电阻和通过功率晶体管电路1的电流I1的电流水平所限定的电压水平。
应当注意，在驱动信号Sdrv从导通水平变为关断水平的第一时刻t11和功率晶体管电路1关断的时刻之间可能有延迟时间。然而，图2中未例示出这样的延迟时间。
根据一个示例，在低的开关频率下，例如低于1Hz，低于10-1Hz，或甚至低于10-2Hz，操作功率晶体管电路1。根据一个示例，在低开关频率下操作功率晶体管电路1包括在关断功率晶体管电路1与(在关断之后第一次)再次导通功率晶体管电路1之间的延迟时间(例如图2中的时刻t11和t14之间的延迟时间)为至少1秒(s)、至少10s或至少100s。
根据一个示例，功率晶体管电路1是电池主开关的部分或形成电池主开关。“电池主开关”是汽车中电池和负载电路之间的电子开关。电池主开关被配置成在相对长时间段内，例如，举例而言，在汽车运行的时间内导通(没有中断)。这可能会持续长达几个小时。
根据另一个示例，功率晶体管电路1是电子熔断器(electronic fuse)(e熔断器)的部分或形成电子熔断器。下文中进一步参考图3和图4解释这一点。
在关断功率晶体管电路1时已存储于电子电路的寄生电感44中的能量取决于寄生电感器44的电感和关断时电流I1的电流水平，如下所示：
其中Ep表示所存储的能量；Lp表示寄生电感的总和(电感器44的电感表示这些寄生电感)；而Ioff表示关断功率晶体管电路1时负载电流I1的电流水平。
雪崩模式下不会被损坏或破坏的至少一个功率晶体管所能够耗散的能量取决于功率晶体管的具体类型，并且通常可以从功率晶体管的数据手册中获得该能量。根据一个示例，能够在雪崩事件中耗散的能量在100mJ(毫焦)和400mJ之间，特别是在200mJ和400mJ之间。
图3示出了对图1所示的电子电路的修改。根据图3的电子电路基于根据图1的电子电路并且额外包括电流传感器6，该电流传感器6被配置成测量通过功率晶体管电路1的电流I1并且生成电流感测信号CS。电流感测信号CS表示通过功率晶体管电路1的电流I1的电流水平。根据一个示例，电流感测信号CS的信号水平与电流I1的电流水平成比例。可以使用任何种类的电流传感器来感测电流I1并提供电流感测信号CS。电流传感器6的示例包括但不限于感应电流传感器、霍尔传感器、分流电阻器、等等。
控制电路5接收电流感测信号CS。根据一个示例，控制电路5被配置成在基于电流感测信号CS检测到电流I1已经达到过电流水平时关断功率晶体管电路1。根据一个示例，选择过电流水平Ioc，使得它高于可能在负载电路3的正常操作条件下出现的电流I1的电流水平。过电流水平Ioc可能在过载条件下出现。过载条件可能源自于例如负载电路3中的短路。
图4示出了在出现过载条件的时间段期间，驱动信号Sdrv、功率晶体管电路1两端的电压V1和通过功率晶体管电路1的电流I1的信号图。出于解释的目的，假设功率晶体管电路1处于导通状态，并且在第一时刻t21，负载电路3中出现了导致负载电流I1增大的故障。这样的故障可以包括例如负载电路3中的短路。
参考图4，负载电路3中的故障导致负载电流I1在第一时刻t21之后增大，使得负载电流I1在第二时刻t22达到过电流水平Ioc，并且功率晶体管电路1在第三时刻t23关断。在第三时刻t23之后，功率晶体管电路1两端的电压V1由于寄生电感44中存储的能量而迅速增大并在第四时刻t24达到雪崩击穿水平Vavl。
参考图4，在负载电流I1达到过电流水平Ioc的第二时刻t22和功率晶体管电路1关断的第三时刻t23之间有延迟时间Td1。这一延迟时间Td1是由于与检测到负载电流I1已经达到过电流水平Ioc以及在检测到负载电流I1已经达到过电流水平Ioc后关断功率晶体管电路1相关联发生的不可避免的延迟所导致的。根据一个示例，控制电路5和功率晶体管电路1被实施为使得延迟时间Td1小于500纳秒(ns)，小于200纳秒或甚至小于100纳秒。
参考图4，在第四时刻t24之后，功率晶体管电路1两端的电压V1被钳位到雪崩击穿水平Vavl。在第四时刻t24之后，负载电流I1一直减小到它在第五时刻t25达到零为止，使得功率晶体管电路1两端的电压V1减小到由电源2提供的电压V2的电压水平。
在图4中所例示的情境中，寄生电感中存储并且在功率晶体管电路1中耗散的能量也由等式(1)给出，其中，Ioff是负载电流I1在功率晶体管电路1关断的第三时刻t23的电流水平。由于延迟时间Td1，这个电流水平Ioff高于过电流水平Ioc。例如，如果负载电路3中导致负载电流I1增大的故障是负载电路中的短路，则负载电流的增大由下式给出：
其中，V2是供电电压V2的电压水平，并且Lp表示寄生电感。在本示例中，负载电流I1在关断时的电流水平Ioff由下式给出：
于是，基于寄生电感Lp和延迟时间Td1，同时考虑至少一个功率晶体管在雪崩模式下可以耗散的能量，可以在控制电路5中适当调节过电流水平Ioc。根据一个示例，流经雪崩模式下的功率晶体管电路1的电流应当不超过预定义阈值。在本示例中，选择过电流水平Ioc还包括选择过电流水平Ioc，使得不超过预定义电流阈值。
根据另一个示例，功率晶体管电路1和控制电路5作为电子熔断器来进行操作。在本示例中，除了将电流感测信号CS与表示过电流阈值的信号进行比较之外或者作为其替代，控制电路5监测负载电流I1(通过在特定时间段内监测电流感测信号CS)并根据电流I1的时间特性关断功率晶体管电路1。根据一个示例，控制电路5根据I2t曲线关断功率晶体管电路1。这可以包括将负载电流与不同的电流阈值水平进行比较，其中，每个电流阈值水平与不同的最大时间段相关联，并且其中，只要在负载电流I1达到特定阈值并且在与该特定阈值相关联的最大时间段内继续流动，就关断功率晶体管电路1。
在下文中，将控制电路5由于负载电流I1而关断功率晶体管电路1称为电流诱发的关断。根据一个示例，在电流诱发的关断之后，控制电路5被配置成在功率已经被耗散并且功率晶体管电路1两端的电压V1已经达到供电电压水平V2之后的特定延迟时间之后再次导通功率晶体管电路1。根据另一个示例，控制电路5被配置成仅在相应控制信号Sctrl已经被控制电路5接收到时才再次导通功率晶体管电路1。
根据一个示例，电子电路响应于用户对按钮、按键等的机械致动而生成控制信号Sctrl。
在图2所示的情境和图4所示的情境中，钳位时间段的持续时间Tclamp(其是在功率晶体管电路1中耗散功率的时间段)取决于雪崩电压水平Vavl、关断时的电流水平Ioff以及供电电压V2的电压水平，如下所示：
图5例示了对根据图1的电子电路的另一修改。根据图5的电子电路基于根据图1的电子电路并且额外包括与功率晶体管电路1并联连接的功率耗散元件7。参考图3解释的电流传感器6是任选的。即，利用与功率晶体管电路1并联的功率耗散元件7实施电子电路是与使用电流传感器6并实施控制电路5使得能够检测到过电流情境无关的。
根据一个示例，功率耗散元件7是MOV(金属氧化物变阻器(Metal OxideVaristor))。MOV具有阈值电压并且被配置成在MOV两端的电压达到阈值电压水平时导通并耗散功率。在图5中所示的示例中，MOV 7两端的电压与功率晶体管电路1两端的电压V1相同。
然而，MOV相对较慢。即，在MOV两端的电压达到阈值电压水平的时刻与MOV开始导通并且将MOV两端的电压钳位到由阈值电压水平给出的电压水平的时刻之间，存在显著的延迟时间。具体而言，在MOV两端的电压增大是由于寄生电感中存储的能量的应用中，MOV两端的电压可以在MOV开始导通之前增大到显著高于阈值电压水平的电压水平。MOV的延迟时间在例如100ns(纳秒)和500ns之间。
在根据图5的电子电路中，选择MOV 7，使得它的阈值电压水平低于功率晶体管电路1的雪崩击穿电压水平。在图6中例示了这种情况，图6示出了在功率晶体管电路1被关断的时间段期间，驱动信号Sdrv、功率晶体管电路1两端的电压V1和通过功率晶体管电路1的电流I1的信号图。
在图6中，t31表示功率晶体管电路1关断的第一时刻，使得电压V1一直增大到V1达到功率晶体管电路1中包括的至少一个功率晶体管的雪崩击穿电压水平Vavl为止。参考上文，MOV 7的阈值电压水平Vth低于雪崩击穿电压水平Vavl。然而，由于MOV 7的开关行为缓慢，功率晶体管电路和MOV 7两端的电压V1增大到高于阈值电压水平Vth并且被功率晶体管电路1钳位到雪崩击穿电压水平Vavl，直到MOV 7导通并将电压V1钳位到阈值电压水平Vth。功率晶体管电路和MOV 7两端的电压V1基本保持在阈值电压水平Vth，直到能量已经被耗散并且负载电流I1在第三时刻t33达到零。
根据一个示例，功率晶体管电路1和MOV彼此相适配，使得MOV的阈值电压水平Vth是从功率晶体管电路1的雪崩击穿电压水平的80％和95％之间选择的。
在具有功率晶体管电路1和MOV 7的并联电路中，功率晶体管电路1确保电压V1被钳位到雪崩击穿电压水平Vavl并且耗散先前存储于寄生电感44中的能量的一部分。当MOV导通时，功率晶体管电路1两端的电压V1下降到低于雪崩击穿电压水平Vavl，使得功率晶体管电路1不再在雪崩模式下操作，并且仍存储于寄生电感中的能量的剩余部分在MOV 7中被耗散。MOV 7和功率晶体管电路1可以彼此适配，使得MOV 7比功率晶体管电路1具有更高的耗散功率的能力。根据一个示例，选择MOV 7，使得在MOV 7不会被损坏时在MOV 7中所能够耗散的能量至少是在功率晶体管电路1中所能够耗散的能量的十倍。
参考上文，可以通过各种方式实施功率晶体管电路1。在下文中解释用于实施功率晶体管电路1的不同示例。
根据图7中所示的一个示例，功率晶体管电路包括单个功率晶体管，例如，举例而言，单个功率MOSFET 10。功率MOSFET是基于硅(Si)或基于碳化硅(SiC)的功率MOSFET。“基于Si”包括以下情形：功率MOSFET的有源区(例如源极区、漂移区和漏极区)集成于单晶硅半导体主体中。“基于SiC”包括以下情形：功率MOSFET的有源区集成于SiC半导体主体中。功率MOSFET 10的雪崩击穿电压水平取决于具体实施方式。可用的基于Si的MOSFET的额定电压最高达800V。可用的基于SiC的MOSFET的额定电压最高达1.7kV(1700V)。“额定电压”是MOSFET能够明确耐受而不会以雪崩模式操作的电压。雪崩击穿电压水平通常比额定电压阻断能力(rated voltage blocking capability)高5％和10％之间。
根据一个示例，功率晶体管是超结晶体管。超结晶体管被实施为例如基于硅(Si)的晶体管或基于碳化硅(SiC)的晶体管。此外，超结晶体管被实施为例如MOSFET或JFET。
参考图7，功率MOSFET包括栅极节点G、漏极节点D和源极节点S以及漏极节点D和源极节点S之间的漏极-源极路径。MOSFET是电压控制的器件，其根据在栅极节点和源极节点之间接收的驱动电压(栅极-源极电压)而导通或关断。根据一个示例，MOSFET接收的驱动电压是由控制电路5(图7中未示出)提供的驱动信号Sdrv。
功率MOSFET可以被实施为n型MOSFET或p型MOSFET，并且可以被实施为增强型(常关)器件或耗尽型(常开)器件。仅出于例示目的，图7所示的电路符号表示n型增强型MOSFET。
功率MOSFET具有阈值电压，其限定MOSFET在导通水平和关断水平之间变化的驱动电压(栅极-源极电压)的电压水平。阈值电压是正电压水平还是负电压水平取决于MOSFET的类型。例如，在n型增强型MOSFET中，阈值电压为正电压。此外，在驱动电压比阈值电压高时，n型增强型MOSFET处于导通状态，并且在驱动电压低于阈值电压时，n型增强型MOSFET处于关断状态。例如，在p型增强型MOSFET中，阈值电压为负电压。此外，在驱动电压低于负阈值电压时，p型增强型MOSFET处于导通状态，并且在驱动电压高于负阈值电压时，p型增强型MOSFET处于关断状态。
参考图7，功率MOSFET的漏极-源极路径(其也称为负载路径)连接于功率晶体管电路1的第一节点11和第二节点12之间。在功率MOSFET处于导通状态时，负载路径传导负载电流I1。
图8示出了根据另一个示例的功率晶体管电路1。在本示例中，功率晶体管电路1包括多个功率MOSFET 101-10n，它们并联连接并且每个功率MOSFET接收相应栅极节点G和相应源极节点S之间的驱动信号作为Sdrv。“并联连接”包括以下情形：各个MOSFET 101-10n的漏极-源极路径在功率晶体管电路1的第一电路节点11和第二电路节点12之间并联连接。在图8中所示的示例中，仅示出了两个功率MOSFET。然而，这仅仅是示例。任意数目的功率MOSFET可以并联连接。
并联连接的功率MOSFET 101-10n具有相同的雪崩击穿电压水平，使得功率MOSFET101-10n中的每个功率MOSFET在关断功率晶体管电路1之后操作于雪崩模式下，并且使得由若干个功率MOSFET共享要耗散的功率。
不可避免地，功率MOSFET的雪崩击穿电压水平可以(稍微)不同。于是，当并联MOSFET 101-10n的负载路径两端的电压增大时，MOSFET之一可以开始操作于雪崩模式下，而并联电路中的一个或多个其他MOSFET可以仍然操作于阻断状态下。然而，以下效应对首先开始操作于雪崩模式的MOSFET进行保护，以使其免受损坏或破坏。在操作于雪崩模式下的MOSFET中耗散功率导致MOSFET的温度增大。此外，雪崩击穿电压水平取决于温度并且随着温度增大而增大。于是，首先操作于雪崩模式下的MOSFET的温度开始增大，使得这个MOSFET的雪崩击穿电压的水平增大，从而使得MOSFET并联电路两端的电压增大，并且其他MOSFET中的一个或多个可以开始操作于雪崩模式下。
根据图9中所例示的另一个示例，功率晶体管电路1包括单个功率晶体管10，该功率晶体管10被实施为JFET(节型场效应晶体管)并且接收驱动信号作为栅极节点G和源极节点S之间的驱动电压(栅极-源极电压)。JFET可以实施为n型器件或p型器件。仅出于例示目的，图9所示的电路符号表示n型JFET。
JFET是一种常开器件，使得在驱动电压(栅极-源极电压)为零时JFET处于导通状态。n型JFET具有负的阈值电压，并且在驱动电压低于负阈值电压时处于关断状态下。p型JFET具有正的阈值电压，并且在驱动电压高于正阈值电压时处于关断状态下。
根据图10中所例示的另一个示例，功率晶体管电路1包括若干相同类型的JFET101-10n，它们并联连接并且均接收驱动信号Sdrv作为驱动电压。
图11例示了根据另一个示例的功率晶体管电路。在本示例中，功率晶体管电路包括实施为常开晶体管的功率晶体管10和实施为常关晶体管的另一晶体管13。根据一个示例，功率晶体管10为JFET，而另一晶体管13为增强型MOSFET。
常开晶体管和常关晶体管串联连接于功率晶体管电路1的第一节点11和第二节点12之间。即，在图11中所示的示例中，JFET 10的漏极-源极路径与增强型MOSFET 13的漏极-源极路径串联连接，其中，包括JFET 10和MOSFET 13的漏极-源极路径的串联电路连接于功率晶体管电路1的第一电路节点11和第二电路节点12之间。
常开晶体管10和常关晶体管13形成串叠式电路(cascode circuit)，其中，常关晶体管13接收驱动信号Sdrv作为驱动电压，并且支配常开晶体管10的操作状态。后者是通过将常开晶体管10和常关晶体管13彼此连接来实现的，使得常开晶体管10接收的驱动电压等于常关晶体管13的负载路径电压(load-path voltage)。更具体而言，在图11中所示的示例中，JFET 10的操作状态由MOSFET 13支配，其中该MOSFET 13接收其栅极节点G1和其源极节点S1之间的驱动信号Sdrv。JFET 10的栅极节点连接到增强型MOSFET 13，使得JFET 10的栅极-源极电压等于增强型晶体管13的漏极-源极电压。仅出于例示目的，在图11中所示的示例中，增强型晶体管13为n型增强型晶体管。在本示例中，JFET 10的栅极节点G连接到增强型晶体管13的源极节点S1，并且增强型晶体管13的漏极节点D1连接到JFET 10的源极节点S。
JFET 10的阈值电压为负，使得当其栅极-源极电压为零时，JFET 10处于导通状态。于是，当增强型MOSFET 13被驱动信号Sdrv导通时，JFET 10处于导通状态。当增强型晶体管13关断时，增强型晶体管13的漏极-源极电压增大，使得JFET 10的栅极-源极电压变为负，并且在其栅极-源极电压下降到低于其阈值电压水平时，JFET 10关断。增强型MOSFET13的电压阻断能力高于JFET 10的阈值电压的幅值，并且可以比JFET 10的电压阻断能力小得多。根据一个示例，增强型晶体管13的电压阻断能力选自于10V和50V之间。
参考上文，常开晶体管10的操作状态由常关晶体管13支配，使得由驱动信号Sdrv操作的串叠式电路像常关器件那样动作。被配置成在雪崩模式下操作并且耗散功率的功率晶体管是串叠式电路中的常开晶体管10。
图12示出了对根据图9的功率晶体管电路1的另一修改。根据图12的功率晶体管电路1包括多个常开晶体管101-10n，其负载路径并联连接。低压常关晶体管13控制常开晶体管101-10n中的每个所接收的驱动电压。仅出于例示的目的，在图12中所示的示例中，常关晶体管13为增强型MOSFET，并且常开晶体管101-10n为JFET。
图13示出了对根据图11的功率晶体管电路的另一修改。根据图12的功率晶体管电路包括多个并联连接的图11所示类型的串叠式电路。这些串叠式电路中的每个包括常开功率晶体管101-10n(在图13中所示的示例中为JFET)和与该功率晶体管串联连接的低压常关晶体管131-13n(在图13中所示的示例中为增强型MOSFET)。增强型晶体管131-13n均接收相同的驱动信号Sdrv。
在图11到图13所例示的实施例中，当功率晶体管电路1的第一电路节点11和第二电路节点12之间的电压增大，使得至少一个功率晶体管10、101-10n两端的电压的电压水平达到该至少一个功率晶体管的雪崩击穿电压水平时，该至少一个功率晶体管10、101-10n在雪崩模式下操作。根据示例，电压钳位元件(图11到图13中未例示)与至少一个(低压)常关晶体管13的负载路径并联连接。电压钳位元件可以包括例如一个或多个齐纳二极管或MOV。电压钳位元件被配置成对至少一个常关晶体管13、131-13n的负载路径两端的电压进行钳位，使得这个电压的电压水平保持低于该至少一个常关晶体管13、131-13n的雪崩击穿电压水平，从而该至少一个常关晶体管13、131-13n不会进入雪崩模式(而至少一个功率晶体管10、101-10n操作于雪崩模式下)。
根据图7-8和图11-13中所例示的每个示例的功率晶体管电路1为单向阻断功率晶体管电路。这包括以下情形：该功率晶体管电路1被配置成当第一电路节点11和第二电路节点12之间的电压具有第一极性时阻断，并且当第一电路节点11和第二电路节点12之间的电压具有与第一极性相反的第二极性时独立于驱动信号Sdrv而导通。“第二极性”是使根据图7-8的功率晶体管10、101-10n中的体二极管或低压常关晶体管13、131-13n中的体二极管被正向偏置的极性，使得这些晶体管独立于相应的驱动信号Sdrv而导通。
然而，功率晶体管电路1不限于被实施为单向阻断功率晶体管电路，而是还可以被实施为双向阻断功率晶体管电路。双向阻断功率晶体管电路1是被配置成独立于第一电路节点11和第二电路节点12之间的电压(只要电压低于雪崩击穿电压水平)的极性而阻断的功率晶体管电路。
图14例示了双向阻断功率晶体管电路1的一个示例。在本示例中，功率晶体管电路1包括串联连接的两个单向阻断常关晶体管10I、10II。仅仅出于例示的目的，两个常关晶体管10I、10II中的每个都是增强型MOSFET。这些MOSFET 10I、10II中的每个包括体二极管，在图14中所示的示例中，体二极管由相应二极管符号表示。两个MOSFET 10I、10II串联连接，使得体二极管反向串联连接。参考图14，这可以包括以下情形：连接两个MOSFET 10I、10II的源极节点S。根据一个示例，如图14所例示的，两个MOSFET 10I、10II中的的每个接收相同的驱动信号Sdrv。
应当注意，根据图14的功率晶体管电路1不限于仅包括两个常关晶体管10I、10II。根据另一个示例(未例示)，双向阻断功率晶体管电路包括并联连接的若干个第一晶体管以及并联连接的若干个第二晶体管，其中，包括第一晶体管的第一并联电路与包括第二晶体管的第二并联电路串联连接，使得第一并联电路中的体二极管和第二并联电路中的体二极管处于反串联配置中。
图15示出了控制电路5的一个示例。在图15中所示的示例中，控制电路5包括逻辑电路51、驱动器52和栅极电阻器53。驱动器52被配置成基于驱动电压Vdrv并且根据从逻辑电路51接收的控制信号生成驱动信号Sdrv。控制信号例如为逻辑信号，并且指示要导通还是关断功率晶体管电路1。驱动器52被配置成基于控制信号生成驱动信号Sdrv，使得功率晶体管电路1在控制信号指示要导通功率晶体管电路1时导通，以及功率晶体管电路1在控制信号指示要关断功率晶体管电路1时关断。
栅极电阻器53是由于驱动器52和功率晶体管电路1之间不可避免的线电阻造成的。仅仅出于例示的目的，在图15中所示的示例中，利用单个功率MOSFET实施功率晶体管电路1。在这种情况下，栅极电阻器53是由于驱动器52和功率MOSFET 10的栅极节点G之间的线电阻造成的。
不可避免地，在MOSFET中，在栅极节点G和漏极节点D之间存在电容，其通常称为栅极-漏极电容。当MOSFET处于关断状态下并且MOSFET两端的漏极-源极电压迅速增大时，由于栅极-漏极电容所造成的漏极节点D和栅极节点G之间的电容耦合可能导致栅极节点G处的电势增大，使得MOSFET错误地导通。
根据图16中所例示的一个示例，生成由包括一个或多个n型增强型MOSFET的功率晶体管电路1所接收的驱动信号Sdrv，使得该驱动信号的关断水平为负电压水平，这可以帮助避免在雪崩模式下漏极-源极电压迅速增大时功率MOSFET错误地导通。根据一个示例，从-2V和-8V之间选择驱动信号Sdrv的关断水平，使得关断水平的幅值在2V和8V之间。
在下文中参考带有编号的示例总结了上文解释的各个方面中的一些。
示例1：一种方法，包括：关断电子电路中的功率晶体管电路，其中，所述电子电路包括电源、负载电路和连接于电源和负载电路之间的功率晶体管电路，并且其中，关断功率晶体管电路包括使功率晶体管电路中包括的至少一个功率晶体管在雪崩模式下操作，从而使得在所述至少一个功率晶体管中耗散在关断功率晶体管电路之前存储于电子电路中的能量的至少一部分。
示例2：根据示例1所述的方法，其中，所述至少一个功率晶体管恰好包括一个功率晶体管。
示例3：根据示例1所述的方法，其中，所述至少一个功率晶体管包括两个或更多个功率晶体管。
示例4：根据示例1到3中任一个所述的方法，其中，所述至少一个功率晶体管是常关晶体管。
示例5：根据示例4所述的方法，其中，所述常关晶体管是MOSFET。
示例6：根据示例1到3中任一个所述的方法，其中，所述至少一个功率晶体管是常开晶体管。
示例7：根据示例6所述的方法，其中，所述常开晶体管是JFET。
示例8：根据示例1到7中任一个所述的方法，其中，所述至少一个功率晶体管是超结晶体管。
示例9：根据示例1到8中任一个所述的方法，其中，所述至少一个功率晶体管是基于硅的功率晶体管或基于碳化硅的功率晶体管中的一种。
示例10：根据示例1到9中任一个所述的方法，其中，所述功率晶体管电路包括连接到电源的第一电路节点和连接到负载电路的第二电路节点，其中，所述至少一个功率晶体管包括负载路径，并且其中，所述至少一个功率晶体管的负载路径直接连接于第一电路节点和第二电路节点之间。
示例11：根据示例1到9中任一个所述的方法，其中，所述功率晶体管电路包括连接到电源的第一电路节点和连接到负载电路的第二电路节点，其中，所述至少一个功率晶体管包括在串叠式电路中，其中，所述串叠式电路除了包括所述至少一个功率晶体管之外还包括另一晶体管，并且其中，所述串叠式电路直接连接于第一电路节点和第二电路节点之间。
示例12：根据示例1到11中任一个所述的方法，其中，电子电路和功率晶体管电路两者都没有被配置成将至少一个功率晶体管两端的电压钳位到比至少一个功率晶体管的雪崩击穿电压水平低的电压水平的钳位电路。
示例13：根据示例1到11中任一个所述的方法，其中，所述电子电路包括与功率晶体管电路并联连接的钳位元件，其中，钳位元件被配置成在至少一个功率晶体管已经操作于雪崩模式下之后导通并且将功率晶体管电路两端的电压钳位到比至少一个功率晶体管的雪崩击穿电压水平低的电压水平。
示例14：根据示例1到13中任一个所述的方法，其中，所述电源被配置成提供直流电压；其中，所述至少一个功率晶体管具有雪崩击穿电压水平，并且当所述至少一个功率晶体管的负载路径两端的电压达到雪崩击穿电压水平时，所述至少一个功率晶体管操作于雪崩模式下，并且其中，所述至少一个功率晶体管与直流电压相适配，从而使得所述雪崩击穿电压水平介于直流电压的电压水平的120％和150％之间。
示例15：根据示例1到14中任一个所述的方法，其中，关断功率晶体管电路包括在至少一个功率晶体管的栅极节点和源极节点之间施加具有关断水平的驱动电压，并且其中，所述关断水平的极性与被配置成导通至少一个功率晶体管的导通水平的极性相反。
示例16：根据示例15所述的方法，其中，所述关断水平的幅值在2V和8V之间。
示例17：根据示例1到16中任一个所述的方法，其中，关断功率晶体管电路包括由驱动电路在至少一个功率晶体管的栅极节点和源极节点之间施加具有关断水平的驱动电压，其中，所述驱动电路的输出和栅极节点之间的电阻小于10欧姆。
示例18：根据示例1到17中任一个所述的方法，其中，所述电子电路中的总电感小于20毫亨。
示例19：根据示例1到18中任一个所述的方法，其中，功率晶体管电路的开关频率低于1Hz。
示例20：根据示例1到19中任一个所述的方法，其中，关断功率晶体管电路和再次导通功率晶体管电路之间的时间延迟长于1秒。

Claims (15)

1.一种方法，包括：
关断电子电路中的功率晶体管电路(1)，
其中，所述电子电路包括电源(2)、负载电路(3)和连接于所述电源(2)和所述负载电路(3)之间的所述功率晶体管电路(1)，并且
其中，关断所述功率晶体管电路(1)包括使所述功率晶体管电路(1)中包括的至少一个功率晶体管(10；101-10n)在雪崩模式下操作，从而使得在所述至少一个功率晶体管中耗散在关断所述功率晶体管电路(1)之前存储于所述电子电路中的能量的至少一部分。
2.根据权利要求1所述的方法，
其中，所述至少一个功率晶体管恰好包括一个功率晶体管(10)。
3.根据权利要求1所述的方法，
其中，所述至少一个功率晶体管包括两个或更多个功率晶体管(101-10n)。
4.根据权利要求1到3中任一项所述的方法，
其中，所述至少一个功率晶体管(10；101-10n)是常关晶体管。
5.根据权利要求1到3中任一项所述的方法，
其中，所述至少一个功率晶体管(10；101-10n)是常开晶体管。
6.根据权利要求1到5中任一项所述的方法，
其中，所述至少一个功率晶体管(10；101-10n)是超结晶体管。
7.根据权利要求1到6中任一项所述的方法，
其中，所述功率晶体管电路(1)包括连接到所述电源(2)的第一电路节点(11)和连接到所述负载电路(3)的第二电路节点(12)，
其中，所述至少一个功率晶体管(10；101-10n)包括负载路径，并且
其中，所述至少一个功率晶体管(10；101-10n)的所述负载路径直接连接于所述第一电路节点(11)和所述第二电路节点(12)之间。
8.根据权利要求1到6中任一项所述的方法，
其中，所述功率晶体管电路(1)包括连接到所述电源(2)的第一电路节点(11)和连接到所述负载电路(3)的第二电路节点(12)，
其中，所述至少一个功率晶体管(10；101-10n)包括在串叠式电路中，
其中，所述串叠式电路除了包括所述至少一个功率晶体管(10；101-10n)之外还包括另一晶体管(13；131-13n)，并且
其中，所述串叠式电路直接连接于所述第一电路节点(11)和所述第二电路节点(12)之间。
9.根据权利要求1到8中任一项所述的方法，
其中，所述电子电路和所述功率晶体管电路(1)两者都没有被配置成将所述至少一个功率晶体管(10；101-10n)两端的电压钳位到比所述至少一个功率晶体管(10；101-10n)的雪崩击穿电压水平低的电压水平的钳位电路。
10.根据权利要求1到8中任一项所述的方法，
其中，所述电子电路包括与所述功率晶体管电路(1)并联连接的钳位元件(7)，
其中，所述钳位元件(7)被配置成在所述至少一个功率晶体管(10；101-10n)已经操作于所述雪崩模式下之后导通并且将所述功率晶体管电路(1)两端的电压(V1)钳位到比所述至少一个功率晶体管(10；101-10n)的雪崩击穿电压水平低的电压水平。
11.根据权利要求1到10中任一项所述的方法，
其中，所述电源(2)被配置成提供直流电压(V2)；
其中，所述至少一个功率晶体管(10；101-10n)具有雪崩击穿电压水平，并且当所述至少一个功率晶体管(10；101-10n)的负载路径两端的电压(V1)达到所述雪崩击穿电压水平时，所述至少一个功率晶体管(10；101-10n)操作于所述雪崩模式下，并且
其中，所述至少一个功率晶体管(10；101-10n)与所述直流电压(V2)相适配，从而使得所述雪崩击穿电压水平介于所述直流电压(V2)的电压水平的120％和150％之间。
12.根据权利要求1到11中任一项所述的方法，
其中，关断所述功率晶体管电路(1)包括在所述至少一个功率晶体管(10；101-10n)的栅极节点(G)和源极节点(S)之间施加具有关断水平的驱动电压，并且
其中，所述关断水平的极性与被配置成导通所述至少一个功率晶体管(10；101-10n)的导通水平的极性相反。
13.根据权利要求1到12中任一项所述的方法，
其中，关断所述功率晶体管电路(1)包括由驱动电路(52)在所述至少一个功率晶体管(10；101-10n)的栅极节点(G)和源极节点(S)之间施加具有关断水平的驱动电压，
其中，所述驱动电路(52)的输出和所述栅极节点(G)之间的电阻小于10欧姆。
14.根据前述权利要求中任一项所述的方法，其中，所述功率晶体管电路(1)的开关频率低于1Hz。
15.根据前述权利要求中任一项所述的方法，其中，关断所述功率晶体管电路(1)和再次导通所述功率晶体管电路(1)之间的时间延迟长于1秒。
CN202310429663.4A 2022-04-21 2023-04-20 用于操作功率晶体管电路的方法 Pending CN116938209A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP22169317.9A EP4266581A1 (en) 2022-04-21 2022-04-21 Method for operating a power transistor circuit
EP22169317.9 2022-04-21

Publications (1)

Publication Number Publication Date
CN116938209A true CN116938209A (zh) 2023-10-24

Family

ID=81346161

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310429663.4A Pending CN116938209A (zh) 2022-04-21 2023-04-20 用于操作功率晶体管电路的方法

Country Status (5)

Country Link
US (1) US20230344422A1 (zh)
EP (1) EP4266581A1 (zh)
JP (1) JP2023160795A (zh)
KR (1) KR20230150228A (zh)
CN (1) CN116938209A (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120262220A1 (en) * 2011-04-13 2012-10-18 Semisouth Laboratories, Inc. Cascode switches including normally-off and normally-on devices and circuits comprising the switches
GB2553588B (en) * 2016-09-13 2020-06-24 Ge Aviat Systems Ltd Multi-semiconductor solid state power controllers and method for managing inductive switching transients thereof

Also Published As

Publication number Publication date
JP2023160795A (ja) 2023-11-02
EP4266581A1 (en) 2023-10-25
US20230344422A1 (en) 2023-10-26
KR20230150228A (ko) 2023-10-30

Similar Documents

Publication Publication Date Title
US9203393B2 (en) Semiconductor apparatus
CN1288841C (zh) 电子开关装置
JP2020018164A (ja) 回路を動作させる方法及び回路
JP4946508B2 (ja) 半導体回路
US8004806B2 (en) Solid-state disconnect device
US7082020B2 (en) Electronic switching device and an operating method thereof
JPH06351226A (ja) Ｉｇｂｔ障害電流制限回路及び方法
RU2120169C1 (ru) Устройство установки переменного тока
JP2007215389A (ja) パワー半導体素子とこれを用いた半導体回路
US8169763B2 (en) Transient blocking unit having an enhancement mode device in the primary current path
CN110289842B (zh) 半导体装置
JP2018088801A (ja) 構成可能なクランプ回路
CN113678222A (zh) 用于固态断路器的电压钳位电路
JP7515669B2 (ja) ゲート駆動回路
Xu et al. Integrated high-speed over-current protection circuit for GaN power transistors
US10784768B2 (en) Conversion circuit and conversion circuitry
CN112636606A (zh) 为低电压至高电压应用提供双向功率流和功率调节的***
JP5630484B2 (ja) 半導体装置
EP3070830B1 (en) Rectifier circuit with reduced reverse recovery time
CN116938209A (zh) 用于操作功率晶体管电路的方法
EP4364205A1 (en) Gallium nitride bi-directional high electron mobility transistor substrate voltage management circuit
EP3731413A1 (en) Gate driver circuit and method for driving a gate of a field-effect transistor
JP2013207552A (ja) 半導体装置
JP6312946B1 (ja) 電力用半導体素子の駆動回路およびモータ駆動装置
US12021528B2 (en) Semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication