JP7356340B2 - ゲート駆動回路 - Google Patents
ゲート駆動回路 Download PDFInfo
- Publication number
- JP7356340B2 JP7356340B2 JP2019234486A JP2019234486A JP7356340B2 JP 7356340 B2 JP7356340 B2 JP 7356340B2 JP 2019234486 A JP2019234486 A JP 2019234486A JP 2019234486 A JP2019234486 A JP 2019234486A JP 7356340 B2 JP7356340 B2 JP 7356340B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- semiconductor element
- power semiconductor
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
- Power Conversion In General (AREA)
Description
本発明は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）モジュール等の電力半導体スイッチを駆動するためのゲート駆動回路に関する。特に、ＩＧＢＴのコレクタ－エミッタ耐圧の保護に関する。
＜背景＞
本発明は、ＩＧＢＴに代表される大電力半導体スイッチの駆動技術に関するものである。ＩＧＢＴ等の半導体スイッチは数１００～数１０００Ａの大電流、数１００～１０００Ｖ以上の高電圧をスイッチングするため、ＩＧＢＴ等半導体スイッチが破壊してしまうと、その影響は大きく、半導体スイッチの周囲にまで及ぶ。すなわち、ＩＧＢＴそのものだけでなくその周辺の制御回路も破壊され、システム回路全体の故障を引き起こす恐れがある。
そこで、これらＩＧＢＴ等の半導体スイッチを破壊から保護するため、いろいろな保護手段が採用されてきた。半導体は、電流、電圧、電力、温度に対して最大定格が決められており、これらの最大定格値を一瞬でも超えると、その半導体スイッチが破損する可能性がある。
本発明は、ＩＧＢＴ等の半導体スイッチの最大定格の内、コレクタ－エミッタ間電圧を最大定格値以内で使用するための技術に関するものである。
本発明は、ＩＧＢＴに代表される大電力半導体スイッチの駆動技術に関するものである。ＩＧＢＴ等の半導体スイッチは数１００～数１０００Ａの大電流、数１００～１０００Ｖ以上の高電圧をスイッチングするため、ＩＧＢＴ等半導体スイッチが破壊してしまうと、その影響は大きく、半導体スイッチの周囲にまで及ぶ。すなわち、ＩＧＢＴそのものだけでなくその周辺の制御回路も破壊され、システム回路全体の故障を引き起こす恐れがある。
そこで、これらＩＧＢＴ等の半導体スイッチを破壊から保護するため、いろいろな保護手段が採用されてきた。半導体は、電流、電圧、電力、温度に対して最大定格が決められており、これらの最大定格値を一瞬でも超えると、その半導体スイッチが破損する可能性がある。
本発明は、ＩＧＢＴ等の半導体スイッチの最大定格の内、コレクタ－エミッタ間電圧を最大定格値以内で使用するための技術に関するものである。
＜従来の保護手段＞
ＩＧＢＴ等の半導体スイッチがＯＮ／ＯＦＦを繰り返している場合において、ＩＧＢＴが飽和状態のとき、そのコレクタ端子に流れる電流は、ＩＧＢＴのコレクタ端子に接続した配線や負荷のインダクタンス成分に電磁エネルギーを蓄積する。その後、ＩＧＢＴがターンオフすると、蓄積された電磁エネルギーはサージ電圧としてＩＧＢＴのコレクタ－エミッタ間に発生する。このサージ電圧ＥＳは、配線や負荷のインダクタンス成分をＬとし、コレクタ端子に流れる電流をＩ（ｔ）としたとき、下記の式（１Ａ）で表される。
ＩＧＢＴ等の半導体スイッチがＯＮ／ＯＦＦを繰り返している場合において、ＩＧＢＴが飽和状態のとき、そのコレクタ端子に流れる電流は、ＩＧＢＴのコレクタ端子に接続した配線や負荷のインダクタンス成分に電磁エネルギーを蓄積する。その後、ＩＧＢＴがターンオフすると、蓄積された電磁エネルギーはサージ電圧としてＩＧＢＴのコレクタ－エミッタ間に発生する。このサージ電圧ＥＳは、配線や負荷のインダクタンス成分をＬとし、コレクタ端子に流れる電流をＩ（ｔ）としたとき、下記の式（１Ａ）で表される。
サージ電圧ＥＳは、インダクタンス成分の値が大きいほど、また、電流の変化率が大きいほど高い電圧となる。このサージ電圧ＥＳの電圧が、ＩＧＢＴの最大定格を超えると、ＩＧＢＴを破壊する。そこで、サージ電圧ＥＳを最大定格未満に抑え込むために、サージ電圧ＥＳが最大定格を超える前に、サージ電圧ＥＳを低減する措置を講じる必要がある。
従来から、このサージ電圧ＥＳを低減する方法として、図６に示すようなスナバ回路が使用されている。図示されていない駆動回路が出力する制御信号は、ＩＧＢＴ１０のゲート端子に供給され、ＩＧＢＴ１０のＯＮ／ＯＦＦ状態が制御される。ＩＧＢＴ１０のコレクタ端子と、高電圧電力系との間に負荷１２が接続され、ＩＧＢＴ１０のＯＮ／ＯＦＦ状態によって、負荷１２に供給される電力が制御される。スナバ回路１４は、コンデンサＣＳと抵抗ＲＳとの並列回路と、ダイオードＤＳとを直列に接続して構成されている（図６参照）。このスナバ回路１４は、高電圧電力系と、ＩＧＢＴ１０のコレクタ端子との間に接続されている。
図６に示すスナバ回路１４は、サージ電圧ＥＳの一部をダイオードＤＳを介してコンデンサＣＳに蓄えて、抵抗ＲＳにより熱に変換して消費し、サージ電圧ＥＳを低減する一般的な回路である。
図６に示すスナバ回路１４は、サージ電圧ＥＳの一部をダイオードＤＳを介してコンデンサＣＳに蓄えて、抵抗ＲＳにより熱に変換して消費し、サージ電圧ＥＳを低減する一般的な回路である。
さらに最近では、アクティブクランプ方式と呼ばれる方法が採用される場合がある。この方法の原理図が図７に示されている。図７においても、図６と同様に、ＩＧＢＴ１０のコレクタ端子と高電圧電力系との間に負荷１２が設けられている。そして、ＩＧＢＴ１０のコレクタ端子とゲート端子との間にアクティブクランプ回路１６が接続されている。アクティブクランプ回路１６は、ダイオードＤ１と、定電圧ダイオードＤＺと、制限抵抗ＲＺとの直列回路である。なお、定電圧ダイオードＤＺは、複数個の定電圧ダイオードを直列に接続した構成であってもよい（図７参照）。
この方法は、ＩＧＢＴ１０のコレクタ－エミッタ間電圧が定電圧ダイオードＤＺのツェナー電圧を超えたとき、定電圧ダイオードＤＺが導通して、その導通電流が制限抵抗ＲＺを通じてＩＧＢＴ１０のゲート端子に流入させる方法である。これによって、ＩＧＢＴ１０のターンオフ動作を緩和する効果が得られる。
ターンオフ動作が緩和されると、コレクタ電流の減少率が低下して、上記式（１）に従って、サージ電圧ＥＳが低下方向に向かう。また、定電圧ダイオードＤＺが導通することでコレクタ－エミッタ間電圧がクランプされて、定電圧ダイオードＤＺのツェナー電圧以上にならない。これらの効果を合わせることで、ＩＧＢＴ１０のコレクタ－エミッタ間電圧を最大定格以内で使用することができるものである。
この方法は、ＩＧＢＴ１０のコレクタ－エミッタ間電圧が定電圧ダイオードＤＺのツェナー電圧を超えたとき、定電圧ダイオードＤＺが導通して、その導通電流が制限抵抗ＲＺを通じてＩＧＢＴ１０のゲート端子に流入させる方法である。これによって、ＩＧＢＴ１０のターンオフ動作を緩和する効果が得られる。
ターンオフ動作が緩和されると、コレクタ電流の減少率が低下して、上記式（１）に従って、サージ電圧ＥＳが低下方向に向かう。また、定電圧ダイオードＤＺが導通することでコレクタ－エミッタ間電圧がクランプされて、定電圧ダイオードＤＺのツェナー電圧以上にならない。これらの効果を合わせることで、ＩＧＢＴ１０のコレクタ－エミッタ間電圧を最大定格以内で使用することができるものである。
先行特許技術
例えば、後述する特許文献１（特許第４２３０１９０号公報）には、従来のアクティブクランプ回路が開示されている。特に複数の定電圧素子を直列に接続して保護回路を構成する場合に、いずれかの定電圧素子に短絡故障が発生したことを検出する技術が開示されている。
例えば、後述する特許文献１（特許第４２３０１９０号公報）には、従来のアクティブクランプ回路が開示されている。特に複数の定電圧素子を直列に接続して保護回路を構成する場合に、いずれかの定電圧素子に短絡故障が発生したことを検出する技術が開示されている。
しかし、上述した従来の方式では、以下の問題がある。
図６のスナバ回路を使用する方法では、発生するサージ電圧ＥＳのエネルギーはそのままで減少することはなく、スナバ回路内で（つまり抵抗ＲＳで）消費されるので、スナバ回路の抵抗ＲＳの発熱が問題となる可能性がある。また、スナバ回路のダイードＤＳにはＩＧＢＴのＯＮ／ＯＦＦに伴い急峻な電流が流れる。そのため、ダイオードＤＳがノイズの発生源にもなる可能性がある。
図６のスナバ回路を使用する方法では、発生するサージ電圧ＥＳのエネルギーはそのままで減少することはなく、スナバ回路内で（つまり抵抗ＲＳで）消費されるので、スナバ回路の抵抗ＲＳの発熱が問題となる可能性がある。また、スナバ回路のダイードＤＳにはＩＧＢＴのＯＮ／ＯＦＦに伴い急峻な電流が流れる。そのため、ダイオードＤＳがノイズの発生源にもなる可能性がある。
また、図７に示すアクティブクランプ方式では、スナバ回路と同様の原因により、定電圧ダイオードＤＺにおける発熱が問題となる可能性がある。
また、定電圧ダイオードＤＺは内部の抵抗成分により過大な電流が流れるとその分クランプレベルを外れてしまう可能性がある。その対策のために、ツェナー電圧を低く設定することが考えられるが、ツェナー電圧を低く設定するとＩＧＢＴに印加できる電圧が下がってしまうという問題がある。そのため、要求される回路の仕様を満足させるためにＩＧＢＴの耐圧を上昇させなければならない等の設計上の問題がある。
本発明は、このような発熱問題及びノイズの発生という課題に鑑みなされたもので、その目的は、ＩＧＢＴのコレクタ－エミッタ間の保護することができる、アクティブクランプ回路を備えたゲート駆動回路であって、定電圧ダイオードの発熱がより抑制され、また、よりノイズの発生も小さい、ＩＧＢＴのゲート駆動回路を提供することである。
（１）本発明は、上記課題を解決するために、電力半導体素子を駆動するゲート駆動回路であって、前記電力半導体素子がターンオフする際、前記電力半導体素子のコレクタ－エミッタ間電圧が所定の電圧に到達した場合、前記電力半導体素子のコレクタ－エミッタ間電圧を前記所定の電圧でクランプするとともに、前記電力半導体素子のゲート端子に所定の電流を供給するアクティブクランプ回路、を備え、前記アクティブクランプ回路は、前記電力半導体素子のコレクタ端子に一方端が接続される定電圧ダイオードと、前記定電圧ダイオードの他方端と、マイナス電源との間に接続されたインピーダンス回路と、前記定電圧ダイオードと前記インピーダンス回路との接続点に接続し、前記電力半導体素子の前記ゲート端子に接続される出力端子と、一方端が前記定電圧ダイオードと前記インピーダンス回路との接続点に接続し、他方端がマイナス電源に接続し、前記電力半導体素子がターンオフする際、外部からの開閉信号に基づき、前記前記電力半導体素子のゲート端子から電荷を引き抜くための第１スイッチと第１抵抗との直列回路からなる第１引き抜き回路と、一方端が前記定電圧ダイオードと前記インピーダンス回路との接続点に接続し、他方端がマイナス電源に接続し、前記電力半導体素子がターンオフする際、前記開閉信号に基づき、前記電力半導体素子のゲート端子から電荷を引き抜くための第２スイッチと第２抵抗との直列回路からなる第２引き抜き回路と、前記定電圧ダイオードと前記インピーダンス回路との接続点の電圧に基づき、前記電力半導体素子のコレクタ電圧の変化率を求め、前記変化率が所定の閾値を超えた場合に、スイッチ開信号を出力する検出回路と、を有し、前記第２スイッチは、前記スイッチ開信号を受信すると、導通状態から非導通状態となることによって、前記電力半導体素子のゲート電荷を引き抜くための抵抗値を上げて、前記電力半導体素子のターンオフを緩和しつつゲート電荷を引き抜くことを特徴とするゲート駆動回路である。
（２）また、本発明は、（１）記載のゲート駆動回路であって、前記アクティブクランプ回路は、前記電力半導体スイッチング素子をターンオフするときに発生するサージ電圧が、前記電力半導体スイッチング素子ＩＧＢＴのコレクタ－エミッタ間電圧の最大定格電圧に又はその近傍電圧となったとき、その電圧でコレクタ－エミッタ間電圧をクランプし、また同時に自信のゲートに電流を供給することでサージ電圧を低減し、電圧破壊を防止するアクティブクランプ回路であることを特徴とするゲート駆動回路である。
（３）また、本発明は、（１）又は（２）記載のゲート駆動回路であって、前記定電圧ダイオードは、前記定電圧ダイオードに寄生する並列容量を有し、前記インピーダンス回路は、少なくとも抵抗とコンデンサの並列回路を含むことを特徴とするゲート駆動回路である。
（４）また、本発明は、（１）から（３）のいずれか１項に記載のゲート駆動回路であって、第２引き抜き回路から、第ｎ引き抜き回路までのｎ－１種類の第ｎ引き抜き回路と、第２検出回路から、第ｎ検出回路までのｎ－１種類の第ｎ検出回路と、を備え、前記ｎは３以上の自然数であり、前記第ｎ引き抜き回路は、前記定電圧ダイオードと前記インピーダンス回路との接続点に接続し、前記電力半導体素子がターンオフする際、前記開閉信号に基づき、前記電力半導体素子のゲート端子から電荷を引き抜くための第ｎスイッチと第ｎ抵抗との直列回路からなり、前記第ｎ検出回路は、前記定電圧ダイオードと前記インピーダンス回路との接続点の電圧に基づき、前記電力半導体素子のコレクタ電圧の変化率を求め、前記変化率が所定の第ｎの閾値を超えた場合に、第ｎのスイッチ開信号を出力し、
前記第ｎスイッチは、前記第ｎのスイッチ開信号を受信すると、導通状態から非導通状態となることによって、前記電力半導体素子のゲート電荷を引き抜くための抵抗値を上げて、前記電力半導体素子のターンオフを緩和しつつゲート電荷を引き抜くことを特徴とするゲート駆動回路である。
前記第ｎスイッチは、前記第ｎのスイッチ開信号を受信すると、導通状態から非導通状態となることによって、前記電力半導体素子のゲート電荷を引き抜くための抵抗値を上げて、前記電力半導体素子のターンオフを緩和しつつゲート電荷を引き抜くことを特徴とするゲート駆動回路である。
本発明によれば、ＩＧＢＴを駆動するゲート駆動回路であって、発熱も少なく、また、ノイズも小さい、ゲート駆動回路を提供することができる。
以下、本発明の好適な実施形態を図面に基づき説明する。
１．実施形態１
図１には、本実施形態にかかるゲート駆動回路１００の特徴的な構成を示す回路図が示されている。本実施形態にかかるゲート駆動回路１００は、予測型アクティブクランプ回路１０２を備えることを特徴とする。ゲート駆動回路１００には、その他、ゲートを駆動するためのドライバ半導体素子や電源回路等が含まれてよいが、それらの構成は従来と同様であるので図１では省略して図示されていない。
負荷ＺＬ１０４は、ＩＧＢＴ１０６が駆動する負荷で、電力ラインと、ＩＧＢＴ１０６のコレクタ端子との間に設けられている。ＩＧＢＴ１０６は、ゲート駆動回路１００の駆動対象であるＩＧＢＴ１０６であり、そのゲート端子には、ゲート駆動回路１００からの制御信号が供給されている。なお、負荷ＺＬ１０４及び（駆動対象である）ＩＧＢＴ１０６は、ゲート駆動回路１００の構成には含まれない。
ここで、ＩＧＢＴは、請求の範囲の電力半導体素子の好適な一例に相当する。
１．実施形態１
図１には、本実施形態にかかるゲート駆動回路１００の特徴的な構成を示す回路図が示されている。本実施形態にかかるゲート駆動回路１００は、予測型アクティブクランプ回路１０２を備えることを特徴とする。ゲート駆動回路１００には、その他、ゲートを駆動するためのドライバ半導体素子や電源回路等が含まれてよいが、それらの構成は従来と同様であるので図１では省略して図示されていない。
負荷ＺＬ１０４は、ＩＧＢＴ１０６が駆動する負荷で、電力ラインと、ＩＧＢＴ１０６のコレクタ端子との間に設けられている。ＩＧＢＴ１０６は、ゲート駆動回路１００の駆動対象であるＩＧＢＴ１０６であり、そのゲート端子には、ゲート駆動回路１００からの制御信号が供給されている。なお、負荷ＺＬ１０４及び（駆動対象である）ＩＧＢＴ１０６は、ゲート駆動回路１００の構成には含まれない。
ここで、ＩＧＢＴは、請求の範囲の電力半導体素子の好適な一例に相当する。
図１に示すように、本実施形態において特徴的な構成は、予測型アクティブクランプ回路１０２である。この予測型アクティブクランプ回路は、従来のアクティブクランプ回路に、コレクタ－エミッタ間の上昇率に応じてゲート引き抜き回路のＳＷをＯＰＥＮにする回路を追加したことを特徴とする。このアクティブクランプ回路１０２の出力端子１０２ａから制御信号がＩＧＢＴ１０６のゲート端子に供給される。また、アクティブクランプ回路１０２の検出端子１０２ｂとＩＧＢＴ１０６のコレクタ端子とが接続されている。
検出端子１０２ｂには、電流の逆流を防止するダイオードＤ１のアノード端子が接続され、ダイオードＤ１のカソード端子は、定電圧ダイオードＺＤ１のカソード端子に接続されている。定電圧ダイオードＺＤ１のアノード端子は、抵抗Ｒ４を介して、インピーダンス回路Ｚ１が接続されている（図１参照）。また、インピーダンス回路Ｚ１の他方端は、マイナス電源Ｖｅｅに接続されている。
なお、定電圧ダイオードＺＤ１は、定電圧特性を示す理想定電圧ダイオードＶＺと、その両端子間に存在する並列容量ＣＺによって、図１に示すような等価回路で表すことができる。
ここで、予測型アクティブクランプ回路１０２は、請求の範囲のアクティブクランプ回路の好適な一例に相当する。また、定電圧ダイオードＺＤ１は、請求の範囲の定電圧ダイオードの好適な一例に相当する。定電圧ダイオードＺＤ１の上記並列容量ＣＺには、請求の範囲の並列容量の好適な一例に相当する。本実施形態では、部品コストや実装面積を考慮して寄生する並列容量ＣＺを用いたが、定電圧ダイオードＶＺと並列に別途コンデンサを接続してもよい。後述する図４の並列容量ＣＺにおいても同様である。この場合のコンデンサも、請求の範囲の並列容量の好適な一例に相当する。
また、インピーダンス回路Ｚ１は、請求の範囲のインピーダンス回路の好適な一例に相当する。出力端子１０２ａ（及び後述する２０２ａ、３０２ａ）は、請求の範囲の出力端子の好適な一例に相当する。
なお、定電圧ダイオードＺＤ１は、定電圧特性を示す理想定電圧ダイオードＶＺと、その両端子間に存在する並列容量ＣＺによって、図１に示すような等価回路で表すことができる。
ここで、予測型アクティブクランプ回路１０２は、請求の範囲のアクティブクランプ回路の好適な一例に相当する。また、定電圧ダイオードＺＤ１は、請求の範囲の定電圧ダイオードの好適な一例に相当する。定電圧ダイオードＺＤ１の上記並列容量ＣＺには、請求の範囲の並列容量の好適な一例に相当する。本実施形態では、部品コストや実装面積を考慮して寄生する並列容量ＣＺを用いたが、定電圧ダイオードＶＺと並列に別途コンデンサを接続してもよい。後述する図４の並列容量ＣＺにおいても同様である。この場合のコンデンサも、請求の範囲の並列容量の好適な一例に相当する。
また、インピーダンス回路Ｚ１は、請求の範囲のインピーダンス回路の好適な一例に相当する。出力端子１０２ａ（及び後述する２０２ａ、３０２ａ）は、請求の範囲の出力端子の好適な一例に相当する。
スイッチＳＷ１及びスイッチＳＷ２は、ＩＧＢＴ１０６のゲート電荷を引き抜くためのスイッチである。
スイッチＳＷ１と、抵抗Ｒ１との直列回路が、ＩＧＢＴ１０６のゲート端子と、マイナス電源Ｖｅｅとの間に接続されている。スイッチＳＷ１が閉（ＯＮ）にされると抵抗Ｒ１がマイナス電源Ｖｅｅに接続されてＩＧＢＴ１０６のゲート電荷を放電する。
このスイッチＳＷ１と抵抗Ｒ１との直列回路は、請求の範囲の第１引き抜き回路の好適な一例に相当する。スイッチＳＷ１は、請求の範囲の第１スイッチの好適な一例に相当する。抵抗Ｒ１は、請求の範囲の第１抵抗の好適な一例に相当する。
同様に、スイッチＳＷ２と、抵抗Ｒ２との直列回路が、ＩＧＢＴ１０６のゲート端子と、マイナス電源Ｖｅｅとの間に接続されている。スイッチＳＷ２が閉（ＯＮ）すると抵抗Ｒ２がマイナス電源Ｖｅｅに接続されてＩＧＢＴ１０６のゲート電荷を放電する。
このスイッチＳＷ２と抵抗Ｒ２との直列回路は、請求の範囲の第２引き抜き回路の好適な一例に相当する。スイッチＳＷ２は、請求の範囲の第２スイッチの好適な一例に相当する。抵抗Ｒ２は、請求の範囲の第２抵抗の好適な一例に相当する。
スイッチＳＷ１と、抵抗Ｒ１との直列回路が、ＩＧＢＴ１０６のゲート端子と、マイナス電源Ｖｅｅとの間に接続されている。スイッチＳＷ１が閉（ＯＮ）にされると抵抗Ｒ１がマイナス電源Ｖｅｅに接続されてＩＧＢＴ１０６のゲート電荷を放電する。
このスイッチＳＷ１と抵抗Ｒ１との直列回路は、請求の範囲の第１引き抜き回路の好適な一例に相当する。スイッチＳＷ１は、請求の範囲の第１スイッチの好適な一例に相当する。抵抗Ｒ１は、請求の範囲の第１抵抗の好適な一例に相当する。
同様に、スイッチＳＷ２と、抵抗Ｒ２との直列回路が、ＩＧＢＴ１０６のゲート端子と、マイナス電源Ｖｅｅとの間に接続されている。スイッチＳＷ２が閉（ＯＮ）すると抵抗Ｒ２がマイナス電源Ｖｅｅに接続されてＩＧＢＴ１０６のゲート電荷を放電する。
このスイッチＳＷ２と抵抗Ｒ２との直列回路は、請求の範囲の第２引き抜き回路の好適な一例に相当する。スイッチＳＷ２は、請求の範囲の第２スイッチの好適な一例に相当する。抵抗Ｒ２は、請求の範囲の第２抵抗の好適な一例に相当する。
スイッチＳＷ１、スイッチＳＷ２の開閉は、原則として、図示されていない所定の制御回路からの信号である開閉信号により行われる。ＩＧＢＴ１０６をターンオフするときは、当該制御回路から閉（ＯＮ）の開閉信号がスイッチＳＷ１及びスイッチＳＷ２に送信され、両スイッチが閉（ＯＮ）となる。なお、本文では、開閉信号は、ｌｏｗのとき「開」を表し、ｈｉｇｈのとき「閉」を表すものとするが、利用するスイッチ素子の極性（Ｐチャネル、Ｎチャネル）によっては逆であってもよい。
また、図１において、インピーダンス回路Ｚ２は、ＩＧＢＴ１０６のゲートの終端インピーダンス回路である。
抵抗Ｒ４とインピーダンス回路Ｚ１との接続点には、ダイオードＤ２のアノード端子が接続されている。そして、ダイオードＤ２のカソード端子は、出力端子１０２に接続している。つまり、抵抗Ｒ１の、スイッチＳＷ１とは反対側の端子は、ダイオードＤ２のアノード端子に接続している。同様に、抵抗Ｒ２の、スイッチＳＷ２とは反対側の端子も、ダイオードＤ２のアノード端子に接続している（図１参照）。このダイオードＤ２も、ダイオードＤ１と同様に、電流の逆流を防止するダイオードである。
また、図１において、インピーダンス回路Ｚ２は、ＩＧＢＴ１０６のゲートの終端インピーダンス回路である。
抵抗Ｒ４とインピーダンス回路Ｚ１との接続点には、ダイオードＤ２のアノード端子が接続されている。そして、ダイオードＤ２のカソード端子は、出力端子１０２に接続している。つまり、抵抗Ｒ１の、スイッチＳＷ１とは反対側の端子は、ダイオードＤ２のアノード端子に接続している。同様に、抵抗Ｒ２の、スイッチＳＷ２とは反対側の端子も、ダイオードＤ２のアノード端子に接続している（図１参照）。このダイオードＤ２も、ダイオードＤ１と同様に、電流の逆流を防止するダイオードである。
検出回路ＤＥＴ２は、インピーダンス回路Ｚ１に発生する電圧（端子間電圧）を監視する検出回路である。検出回路ＤＥＴ２は、あらかじめ設定した閾値（正の所定値）より、インピーダンス回路Ｚ１の端子間電圧が高い場合、制御回路からの開閉信号に関わらず、スイッチＳＷ２を開（ＯＦＦ）するように、ＳＷ２開信号をスイッチＳＷ２に供給する。スイッチＳＷ２は、スイッチＳＷ２を開くことを指示するＳＷ２開信号を受信した場合、制御回路からの開閉信号の値にかかわらず、スイッチを開（ＯＦＦ：非導通状態）にする。
定電圧ダイオードＺＤ１のアノード端子と、インピーダンス回路Ｚ１との間に接続されている抵抗Ｒ４は、制限抵抗であり、ＩＧＢＴ１０６のコレクタ電圧が上昇して、定電圧ダイオードＺＤ１が導通した時にＩＧＢＴ１０６のゲート端子に流入する電流を制限するものである。
ここで、検出回路ＤＥＴ２は、請求の範囲の検出回路の好適な一例に相当する。ＳＷ２開信号は、請求の範囲のスイッチ開信号の好適な一例に相当する。
定電圧ダイオードＺＤ１のアノード端子と、インピーダンス回路Ｚ１との間に接続されている抵抗Ｒ４は、制限抵抗であり、ＩＧＢＴ１０６のコレクタ電圧が上昇して、定電圧ダイオードＺＤ１が導通した時にＩＧＢＴ１０６のゲート端子に流入する電流を制限するものである。
ここで、検出回路ＤＥＴ２は、請求の範囲の検出回路の好適な一例に相当する。ＳＷ２開信号は、請求の範囲のスイッチ開信号の好適な一例に相当する。
ＩＧＢＴ１０６をターンオフするために、制御回路から開閉信号がスイッチＳＷ１及びスイッチＳＷ２に送信されて、両スイッチが閉（ＯＮ）すると、ＩＧＢＴ１０６のゲート電荷は、抵抗Ｒ１と抵抗Ｒ２の合成抵抗値（Ｒ１Ｒ２／（Ｒ１＋Ｒ２））を通じて引き抜かれる。この合成抵抗値の式において、Ｒ１、Ｒ２は、それぞれ抵抗Ｒ１の抵抗値、抵抗Ｒ２の抵抗値を表すものとする。
このようにして、ＩＧＢＴ１０６のゲート電荷が引き抜かれると、ＩＧＢＴ１０６はターンオフしようとする。その結果、ＩＧＢＴ１０６のコレクタ電流は急激に減少して、ＩＧＢＴ１０６のコレクタ電圧は、後述する式（３）に従って上昇を開始する。ＩＧＢＴ１０６の負荷ＺＬが一定の値であれば、ＩＧＢＴ１０６のコレクタ電圧の上昇率は、コレクタ電流の減少率に大略比例すると考えられる。
このようにして、ＩＧＢＴ１０６のゲート電荷が引き抜かれると、ＩＧＢＴ１０６はターンオフしようとする。その結果、ＩＧＢＴ１０６のコレクタ電流は急激に減少して、ＩＧＢＴ１０６のコレクタ電圧は、後述する式（３）に従って上昇を開始する。ＩＧＢＴ１０６の負荷ＺＬが一定の値であれば、ＩＧＢＴ１０６のコレクタ電圧の上昇率は、コレクタ電流の減少率に大略比例すると考えられる。
インピーダンス回路Ｚ１は、ＩＧＢＴ１０６のコレクタ電圧の上昇率を計測するためのインピーダンスを提供する。このインピーダンス回路Ｚ１を、例えば抵抗ＲｄとコンデンサＣｄの並列回路と仮定する。さらに上昇率を計測するメカニズムを図２のように簡略化して等価することができる。図２は、図１の予測型アクティブクランプ回路１０２の中の定電圧ダイオードＺＤ１と、抵抗Ｒ４と、インピーダンス回路Ｚ１とからなる回路部分を近似した等価回路が示されている。
図２に示すように、定電圧ダイオードＺＤ１は、非道通状態では図２に示すように、コンデンサＣＺで近似することができる。また、抵抗Ｒ４が十分小さい値である場合は、これを省略することができる。また、インピーダンス回路Ｚ１は、上述したように、抵抗ＲｄとコンデンサＣｄとの並列回路で近似することができる。
図２に示すように、定電圧ダイオードＺＤ１は、非道通状態では図２に示すように、コンデンサＣＺで近似することができる。また、抵抗Ｒ４が十分小さい値である場合は、これを省略することができる。また、インピーダンス回路Ｚ１は、上述したように、抵抗ＲｄとコンデンサＣｄとの並列回路で近似することができる。
このような近似を行った結果、図２に示す回路のインピーダンス回路Ｚ１の端末間電圧は、図２中Ｖ１、すなわちインピーダンス回路Ｚ１と定電圧ダイオードＺＤ１との接続点で表すことができる。検出回路ＤＥＴ２は、このＶ１とマイナス電源Ｖｅｅとから、端子間電圧を検出することができる。このような近似の結果、ＩＧＢＴ１０６のコレクタ電圧ＶＣＥ（ｔ）の上昇率
と、インピーダンス回路Ｚ１の端子間電圧Ｖ１との関係は、次の式（２）で表される。
ここで、ｔは時間を表す。さて、ｔ≪Ｒｄ（ＣＺ＋Ｃｄ）の場合は、Ｖ１はほぼ「０」と等しくなり、検出回路ＤＥＴ２は動作しない。検出回路ＤＥＴ２の閾値は正の電圧値であるので、ほぼ０Ｖの電圧は閾値を超えないからである。すなわち、Ｒｄ（ＣＺ＋Ｃｄ）の値を調整することにより、パルス幅の短いノイズを除去できることを意味する。つまり、ｔ≫Ｒｄ（ＣＺ＋Ｃｄ）の時間帯においては、端子間電圧Ｖ１は、下記の式（３Ａ）で表され、インピーダンス回路Ｚ１の端子間電圧Ｖ１は、コレクタ電圧ＶＣＥ（ｔ）の上昇率に比例する値となる。
インピーダンス回路Ｚ１の端子間電圧Ｖ１の値が高いことは、ＩＧＢＴ１０６のコレクタ電流の減少率が大きいことを意味する。すなわち、ＩＧＢＴ１０６のゲート電荷の引き抜き量が大きすぎることを意味する。
と、インピーダンス回路Ｚ１の端子間電圧Ｖ１との関係は、次の式（２）で表される。
ここで、ｔは時間を表す。さて、ｔ≪Ｒｄ（ＣＺ＋Ｃｄ）の場合は、Ｖ１はほぼ「０」と等しくなり、検出回路ＤＥＴ２は動作しない。検出回路ＤＥＴ２の閾値は正の電圧値であるので、ほぼ０Ｖの電圧は閾値を超えないからである。すなわち、Ｒｄ（ＣＺ＋Ｃｄ）の値を調整することにより、パルス幅の短いノイズを除去できることを意味する。つまり、ｔ≫Ｒｄ（ＣＺ＋Ｃｄ）の時間帯においては、端子間電圧Ｖ１は、下記の式（３Ａ）で表され、インピーダンス回路Ｚ１の端子間電圧Ｖ１は、コレクタ電圧ＶＣＥ（ｔ）の上昇率に比例する値となる。
インピーダンス回路Ｚ１の端子間電圧Ｖ１の値が高いことは、ＩＧＢＴ１０６のコレクタ電流の減少率が大きいことを意味する。すなわち、ＩＧＢＴ１０６のゲート電荷の引き抜き量が大きすぎることを意味する。
コレクタ電流の減少率が大き過ぎて、その結果コレクタ電圧ＶＣＥ（ｔ）の電圧上昇率が高く、最終的にＩＧＢＴ１０６の最大定格値を超えると予測できる端子間電圧Ｖ１の値を
予め求めておくことができる。本実施形態１において特徴的なことは、この予測値を、端子間電圧Ｖ１の限界値として検出回路ＤＥＴ２の閾値にあらかじめ設定しておくことである。
このように閾値を検出回路ＤＥＴ２に設定しておけば、限界値に達した時、検出回路ＤＥＴ２が動作して（端子間電圧Ｖ１が閾値を超えたことを検出して）、ＳＷ開信号を出力する。スイッチＳＷ２は、そのＳＷ開信号を受信して、開（ＯＦＦ）となり、ＩＧＢＴ１０６のゲート電荷の引き抜き抵抗の値を（Ｒ１Ｒ２／（Ｒ１＋Ｒ２））からＲ１にすることができる。つまり、引き抜き抵抗の値を高くすることができる。
予め求めておくことができる。本実施形態１において特徴的なことは、この予測値を、端子間電圧Ｖ１の限界値として検出回路ＤＥＴ２の閾値にあらかじめ設定しておくことである。
このように閾値を検出回路ＤＥＴ２に設定しておけば、限界値に達した時、検出回路ＤＥＴ２が動作して（端子間電圧Ｖ１が閾値を超えたことを検出して）、ＳＷ開信号を出力する。スイッチＳＷ２は、そのＳＷ開信号を受信して、開（ＯＦＦ）となり、ＩＧＢＴ１０６のゲート電荷の引き抜き抵抗の値を（Ｒ１Ｒ２／（Ｒ１＋Ｒ２））からＲ１にすることができる。つまり、引き抜き抵抗の値を高くすることができる。
このような動作によって、ゲート電荷引き抜き用の抵抗値の合成抵抗値が増大し、ＩＧＢＴ１０６のゲート電荷引き抜き量が減少して、上記式（３Ａ）に従ってサージ電圧が低減する。
なお、図１に示す例では、抵抗Ｒ１と抵抗Ｒ１とが等価的にみて並列接続されるが、直列接続するように構成してもよい。この場合、直列に接続された抵抗Ｒ１、Ｒ２の抵抗直列回路の一方端を出力端子１０２ａに接続し、他方端とＶｅｅとの間にスイッチＳＷ１を接続し、抵抗Ｒ１とＲ２の接続点と、Ｖｅｅと、の間にスイッチＳＷ２を接続し、スイッチの切り替えによって合成抵抗値を調整できるように構成してもよい。
このようにインピーダンス回路Ｚ１の端子間電圧Ｖ１の限界値を適正に選定することで、サージ電圧により定電圧ダイオードＺＤ１が導通することなく、ＩＧＢＴ１０６を保護できる。仮に、定電圧ダイオードＺＤ１が導通したとしても定電圧ダイオードＺＤ１の導通電流値や時間幅を少なくすることができるので定電圧ダイオードＺＤ１の発熱を抑えることができる。さらに、ＩＧＢＴ１０６のコレクタ電圧ＶＣＥ（ｔ）の急峻な上昇やＩＧＢＴ１０６のコレクタ電流の急峻な減少を事前に緩和できることから、それらに伴うノイズの低減にも効果を発揮する。
なお、図１に示す例では、抵抗Ｒ１と抵抗Ｒ１とが等価的にみて並列接続されるが、直列接続するように構成してもよい。この場合、直列に接続された抵抗Ｒ１、Ｒ２の抵抗直列回路の一方端を出力端子１０２ａに接続し、他方端とＶｅｅとの間にスイッチＳＷ１を接続し、抵抗Ｒ１とＲ２の接続点と、Ｖｅｅと、の間にスイッチＳＷ２を接続し、スイッチの切り替えによって合成抵抗値を調整できるように構成してもよい。
このようにインピーダンス回路Ｚ１の端子間電圧Ｖ１の限界値を適正に選定することで、サージ電圧により定電圧ダイオードＺＤ１が導通することなく、ＩＧＢＴ１０６を保護できる。仮に、定電圧ダイオードＺＤ１が導通したとしても定電圧ダイオードＺＤ１の導通電流値や時間幅を少なくすることができるので定電圧ダイオードＺＤ１の発熱を抑えることができる。さらに、ＩＧＢＴ１０６のコレクタ電圧ＶＣＥ（ｔ）の急峻な上昇やＩＧＢＴ１０６のコレクタ電流の急峻な減少を事前に緩和できることから、それらに伴うノイズの低減にも効果を発揮する。
２．実施形態２
実施形態２では、検出回路ＤＥＴを２個設けた例を説明する。
上記実施形態１では、検出回路ＤＥＴ２を設けて、ゲート電荷引き抜き用の抵抗値を変化させる例を説明した。この検出回路ＤＥＴは、閾値を異ならせた複数の検出回路ＤＥＴを設ければより精密な制御が可能となると考えられる。
そこで、本実施形態２では、上記実施形態１で説明した図１の検出回路ＤＥＴ２に加えて、検出回路ＤＥＴ３を設けた回路例を説明する。図３には、このように検出回路ＤＥＴ２、検出回路ＤＥＴ３を備えた回路が示されている。
この図３に示した回路例は、具体的には、実施形態１において説明した図１の回路に、検出回路ＤＥＴ３と、スイッチＳＷ３と、抵抗Ｒ３と、が加えられた構成であり、その他の構成は図１と全く同様である。
実施形態２では、検出回路ＤＥＴを２個設けた例を説明する。
上記実施形態１では、検出回路ＤＥＴ２を設けて、ゲート電荷引き抜き用の抵抗値を変化させる例を説明した。この検出回路ＤＥＴは、閾値を異ならせた複数の検出回路ＤＥＴを設ければより精密な制御が可能となると考えられる。
そこで、本実施形態２では、上記実施形態１で説明した図１の検出回路ＤＥＴ２に加えて、検出回路ＤＥＴ３を設けた回路例を説明する。図３には、このように検出回路ＤＥＴ２、検出回路ＤＥＴ３を備えた回路が示されている。
この図３に示した回路例は、具体的には、実施形態１において説明した図１の回路に、検出回路ＤＥＴ３と、スイッチＳＷ３と、抵抗Ｒ３と、が加えられた構成であり、その他の構成は図１と全く同様である。
スイッチＳＷ３は、スイッチＳＷ１、２と同様に、ＩＧＢＴ１０６のゲート電荷を引き抜くためスイッチであり、スイッチＳＷ１等と同様に、図示されていない制御回路からの開閉信号に基づき、開閉動作を実行するスイッチである。
スイッチＳＷ３と、抵抗Ｒ３との直列回路が、ＩＧＢＴ１０６のゲート端子と、マイナス電源Ｖｅｅとの間に接続されている。スイッチＳＷ３が閉（ＯＮ）にされると抵抗Ｒ３がマイナス電源Ｖｅｅに接続されてＩＧＢＴ１０６のゲート電荷を放電する。この動作そのものは、これまで説明したスイッチＳＷ１、２と同様である。
抵抗Ｒ３は、ゲート電荷を放電するための抵抗であり、抵抗Ｒ１、Ｒ２と同様の趣旨の抵抗である。
スイッチＳＷ３と、抵抗Ｒ３との直列回路は、請求の範囲の第ｎ引き抜き回路の好適な一例に相当する（ｎ＝３の場合）。スイッチＳＷ３は、請求の範囲の第ｎスイッチ（ｎ＝３の場合）の好適な一例に相当する。抵抗Ｒ３は、請求の範囲の第ｎ抵抗（ｎ＝３の場合）の好適な一例に相当する
スイッチＳＷ３と、抵抗Ｒ３との直列回路が、ＩＧＢＴ１０６のゲート端子と、マイナス電源Ｖｅｅとの間に接続されている。スイッチＳＷ３が閉（ＯＮ）にされると抵抗Ｒ３がマイナス電源Ｖｅｅに接続されてＩＧＢＴ１０６のゲート電荷を放電する。この動作そのものは、これまで説明したスイッチＳＷ１、２と同様である。
抵抗Ｒ３は、ゲート電荷を放電するための抵抗であり、抵抗Ｒ１、Ｒ２と同様の趣旨の抵抗である。
スイッチＳＷ３と、抵抗Ｒ３との直列回路は、請求の範囲の第ｎ引き抜き回路の好適な一例に相当する（ｎ＝３の場合）。スイッチＳＷ３は、請求の範囲の第ｎスイッチ（ｎ＝３の場合）の好適な一例に相当する。抵抗Ｒ３は、請求の範囲の第ｎ抵抗（ｎ＝３の場合）の好適な一例に相当する
検出回路ＤＥＴ３は、検出回路ＤＥＴ２と同様の回路であり、後述するように閾値の値のみが異なる回路である。
この検出回路ＤＥＴ３も、上記インピーダンス回路Ｚ１の端子間電圧Ｖ１を検出して、予め設定されている閾値を超える場合は、ＳＷ開信号を出力する。スイッチＳＷ３は、スイッチＳＷ３を開状態とする指示であるＳＷ３開信号を受信すると、開状態となり、抵抗Ｒ３をマイナス電源Ｖｅｅから切り離す。このように検出回路ＤＥＴ３は、閾値が異なることを除き、検出回路ＤＥＴ２と同様の回路である。
この検出回路ＤＥＴ３は、請求の範囲の第ｎ検出回路の好適な一例に相当する（ｎ＝３の場合）。ＳＷ３開信号は、請求の範囲の第ｎのスイッチ開信号の好適な一例に相当する。
この検出回路ＤＥＴ３も、上記インピーダンス回路Ｚ１の端子間電圧Ｖ１を検出して、予め設定されている閾値を超える場合は、ＳＷ開信号を出力する。スイッチＳＷ３は、スイッチＳＷ３を開状態とする指示であるＳＷ３開信号を受信すると、開状態となり、抵抗Ｒ３をマイナス電源Ｖｅｅから切り離す。このように検出回路ＤＥＴ３は、閾値が異なることを除き、検出回路ＤＥＴ２と同様の回路である。
この検出回路ＤＥＴ３は、請求の範囲の第ｎ検出回路の好適な一例に相当する（ｎ＝３の場合）。ＳＷ３開信号は、請求の範囲の第ｎのスイッチ開信号の好適な一例に相当する。
実施形態１と同様に、ＩＧＢＴ１０６をターンオフするために、制御回路から開閉信号がスイッチＳＷ１及びスイッチＳＷ２に加えてスイッチＳＷ３にも送信されて、全スイッチが閉じる。スイッチＳＷ３も、ＯＮ状態（閉じる）に移行する。
この状態では、ＩＧＢＴ１０６のゲート電荷が、抵抗Ｒ１と抵抗Ｒ２と抵抗Ｒ３の合成抵抗値（１／（（１／Ｒ１）＋（１／Ｒ２）＋（１／Ｒ３）））を通じて引き抜かれる。この合成抵抗値の式において、Ｒ１、Ｒ２、Ｒ３は、それぞれ抵抗Ｒ１の抵抗値、抵抗Ｒ２の抵抗値、抵抗Ｒ３の抵抗値、を表すものとする。
この状態では、ＩＧＢＴ１０６のゲート電荷が、抵抗Ｒ１と抵抗Ｒ２と抵抗Ｒ３の合成抵抗値（１／（（１／Ｒ１）＋（１／Ｒ２）＋（１／Ｒ３）））を通じて引き抜かれる。この合成抵抗値の式において、Ｒ１、Ｒ２、Ｒ３は、それぞれ抵抗Ｒ１の抵抗値、抵抗Ｒ２の抵抗値、抵抗Ｒ３の抵抗値、を表すものとする。
このようにして、ＩＧＢＴ１０６のゲート電荷が引き抜かれると、ＩＧＢＴ１０６はターンオフを開始し、ＩＧＢＴ１０６のコレクタ電流は急激に減少していく。その結果は上述したようにＩＧＢＴ１０６のコレクタ電圧は、上記式（３Ａ）に従って上昇を開始する。ＩＧＢＴ１０６の負荷ＺＬ１０４が一定の値であれば、ＩＧＢＴ１０６のコレクタ電圧の上昇率は、コレクタ電流の減少率に大略比例すると考えられる。
また、既に説明したように、インピーダンス回路Ｚ１の端子間電圧Ｖ１は、コレクタ電圧ＶＣＥ（ｔ）の上昇率に比例する値となる。したがって、コレクタ電流の減少率が大き過ぎて、その結果コレクタ電圧ＶＣＥ（ｔ）の電圧上昇率が高く、最終的にＩＧＢＴ１０６の最大定格値を超えると予測できる端子間電圧Ｖ１の値を予め求めておくことができる。
このとき、最大定格値を超えてしまうことを防止するために、予測した端子間電圧Ｖ１の値より小さい閾値を検出回路ＤＥＴ２に設定しておくことが好ましい。
一方、コレクタ電圧ＶＣＥ（ｔ）の電圧上昇率が高い場合は、より一層ゲート電荷引き抜き用抵抗の値を大きくする必要がある可能性もある。
このとき、最大定格値を超えてしまうことを防止するために、予測した端子間電圧Ｖ１の値より小さい閾値を検出回路ＤＥＴ２に設定しておくことが好ましい。
一方、コレクタ電圧ＶＣＥ（ｔ）の電圧上昇率が高い場合は、より一層ゲート電荷引き抜き用抵抗の値を大きくする必要がある可能性もある。
そこで、検出回路ＤＥＴ３の閾値として予測した端子間電圧Ｖ１の値より大きい電圧を設定しておけば、検出回路ＤＥＴ２による抵抗Ｒ２の切り離しだけでは、十分にゲート電荷引き抜き用の抵抗の値を大きくできない場合でも、より一層、抵抗値を大きくすることができる。
本実施形態２では、このように、検出回路ＤＥＴ２には少し小さい閾値を設定し、早めに抵抗Ｒ２を切り離して、ゲート電荷引き抜き用の抵抗の値を早めに大きくしている。
さらに、検出回路ＤＥＴ３には、少し大きい閾値を設定し、コレクタ電圧ＶＣＥ（ｔ）の電圧上昇率が非常に高い場合は、抵抗Ｒ２に加えて抵抗Ｒ３も切り離している。その結果、ゲート電荷引き抜き用の抵抗はＲ１だけとなり、より一層ゲート電荷引き抜き用抵抗の値を大きくすることができる。
なお、図３に示す例では、抵抗Ｒ１と、Ｒ２と、Ｒ３とが等価的にみて並列接続されるが、それらを直列接続するように構成してもよい。この場合、直列に接続された抵抗Ｒ１、Ｒ２、Ｒ３の抵抗直列回路の一方端を出力端子２０２ａに接続し、他方端とＶｅｅとの間にスイッチＳＷ１を接続し、抵抗Ｒ１とＲ２の接続点と、Ｖｅｅと、の間にスイッチＳＷ２を接続し、抵抗Ｒ２とＲ３の接続点と、Ｖｅｅとの間にスイッチＳＷ３を接続し、スイッチの切り替えによって合成抵抗値を調整できるように構成してもよい。
本実施形態２では、このように、検出回路ＤＥＴ２には少し小さい閾値を設定し、早めに抵抗Ｒ２を切り離して、ゲート電荷引き抜き用の抵抗の値を早めに大きくしている。
さらに、検出回路ＤＥＴ３には、少し大きい閾値を設定し、コレクタ電圧ＶＣＥ（ｔ）の電圧上昇率が非常に高い場合は、抵抗Ｒ２に加えて抵抗Ｒ３も切り離している。その結果、ゲート電荷引き抜き用の抵抗はＲ１だけとなり、より一層ゲート電荷引き抜き用抵抗の値を大きくすることができる。
なお、図３に示す例では、抵抗Ｒ１と、Ｒ２と、Ｒ３とが等価的にみて並列接続されるが、それらを直列接続するように構成してもよい。この場合、直列に接続された抵抗Ｒ１、Ｒ２、Ｒ３の抵抗直列回路の一方端を出力端子２０２ａに接続し、他方端とＶｅｅとの間にスイッチＳＷ１を接続し、抵抗Ｒ１とＲ２の接続点と、Ｖｅｅと、の間にスイッチＳＷ２を接続し、抵抗Ｒ２とＲ３の接続点と、Ｖｅｅとの間にスイッチＳＷ３を接続し、スイッチの切り替えによって合成抵抗値を調整できるように構成してもよい。
本実施形態２で説明する図３のゲート駆動回路２００の予測型アクティブクランプ回路２０２は、このように２種の検出回路を備えているため、実施形態１の図１の回路に比べてより精密な制御を実行することができる。
３．具体的な実施例
図４には、具体的な予測型アクティブクランプ回路３０２を含むゲート駆動回路３００の回路図が示されている。実際のゲート駆動回路３００は、図４の予測型アクティブクランプ回路３０２以外にも、電源回路や、ドライバ素子等、種々の回路が含まれている。
図１、図３と同様に、アクティブクランプ回路３０２は、実線で囲まれた部分であり、その出力端子３０２ａには、駆動対象であるＩＧＢＴ１０６のゲート端子が接続されている。また、負荷１０４は、図１、図３と同様に、ＩＧＢＴ１０６と電力ラインとの間に接続され、ＩＧＢＴ１０６によって電力供給が制御されている。アクティブクランプ回路３０２は、検出端子３０２ｂが設けられており、この検出端子３０２ｂは、ＩＧＢＴ１０６のコレクタ端子に接続する。
図４には、具体的な予測型アクティブクランプ回路３０２を含むゲート駆動回路３００の回路図が示されている。実際のゲート駆動回路３００は、図４の予測型アクティブクランプ回路３０２以外にも、電源回路や、ドライバ素子等、種々の回路が含まれている。
図１、図３と同様に、アクティブクランプ回路３０２は、実線で囲まれた部分であり、その出力端子３０２ａには、駆動対象であるＩＧＢＴ１０６のゲート端子が接続されている。また、負荷１０４は、図１、図３と同様に、ＩＧＢＴ１０６と電力ラインとの間に接続され、ＩＧＢＴ１０６によって電力供給が制御されている。アクティブクランプ回路３０２は、検出端子３０２ｂが設けられており、この検出端子３０２ｂは、ＩＧＢＴ１０６のコレクタ端子に接続する。
図４中、Ｖｅｅは、これまで説明したとおり、ゲート駆動回路３００のマイナス電源であり、Ｖｄｃはプラス電源である。
アクティブクランプ回路３００には、３種類の入力端子ＩＮ１、ＩＮ２、ＩＮ３が設けられている。
入力端子ＩＮ１（及びＩＮ２、ＩＮ３）には、外部の制御回路から開閉信号が入力される。入力端子ＩＮ１（及びＩＮ２、ＩＮ３）に入力する開閉信号がｌｏｗの場合、トランジスタＱ４がＯＮ作動して、ＩＧＢＴ１０６はＯＮ作動する。そして、入力端子ＩＮ２、ＩＮ３（及びＩＮ１）に入力する開閉信号がｈｉｇｈの場合、トランジスタＱ２、Ｑ３がＯＮ作動して、ＩＧＢＴ１０６がＯＦＦ作動する。
アクティブクランプ回路３００には、３種類の入力端子ＩＮ１、ＩＮ２、ＩＮ３が設けられている。
入力端子ＩＮ１（及びＩＮ２、ＩＮ３）には、外部の制御回路から開閉信号が入力される。入力端子ＩＮ１（及びＩＮ２、ＩＮ３）に入力する開閉信号がｌｏｗの場合、トランジスタＱ４がＯＮ作動して、ＩＧＢＴ１０６はＯＮ作動する。そして、入力端子ＩＮ２、ＩＮ３（及びＩＮ１）に入力する開閉信号がｈｉｇｈの場合、トランジスタＱ２、Ｑ３がＯＮ作動して、ＩＧＢＴ１０６がＯＦＦ作動する。
本実施例においては、ＩＮ１と、ＩＮ２及びＩＮ３に加えられる開閉信号を同相の信号としているが、利用するスイッチ素子の極性によっては、ＩＮ２、ＩＮ３に加えられる開閉信号の極性を、ＩＮ１に加えられる開閉信号とは逆にしてもよい。
入力端子ＩＮ１（及びＩＮ２、ＩＮ３）に入力する開閉信号がｌｏｗとなるとトランジスタＱ４がＯＮ作動して、Ｖｄｃより抵抗Ｒ７を経由して、出力端子３０２ａに接続するＩＧＢＴ１０６のゲート端子に電流を供給する。この結果、ＩＧＢＴ１０６はＯＮ作動する。
トランジスタＱ４は、ゲート駆動回路３００のハイサイドスイッチであるが、上述した図１、図３では省略して図示されていない。
トランジスタＱ４は、ゲート駆動回路３００のハイサイドスイッチであるが、上述した図１、図３では省略して図示されていない。
他方、入力端子ＩＮ２、ＩＮ３（及びＩＮ１）に入力する制御信号がｈｉｇｈになると、トランジスタＱ４がＯＦＦ作動すると共に、トランジスタＱ２及びＱ３がＯＮ作動して、抵抗Ｒ５及び抵抗Ｒ６を通してＩＧＢＴ１０６のゲート電荷を引き抜く。その結果、ＩＧＢＴ１０６は、ＯＦＦ作動する。
なお、トランジスタＱ２は、図１（図３）におけるスイッチＳＷ２に相当し、トランジスタＱ３は、図１（図３）におけるスイッチＳＷ１に相当する。また、図４の抵抗Ｒ４は、図１の電流検出用インピーダンス回路Ｚ１に相当する。そして、図４のＺＤ１～ＺＤ６ は、図１の定電圧ダイオードＺＤ１に相当するダイオードである。また、図４のＣＺは、図１の並列容量ＣＺに相当する。
また、図４のトランジスタＱ１は、図１の検出回路ＤＥＴ２に相当し、その閾値電圧は、トランジスタＱ１のゲート－ソース間のスレッシュホールド電圧ＶＱ１ＴＨが該当する。トランジスタＱ１がＯＮ作動すると、トランジスタＱ２は、入力端子ＩＮ３に入力する制御信号の信号状態にかかわらず、ＯＦＦ作動する。
すなわち、抵抗Ｒ４の端子間の電圧がスレッシュホールド電圧ＶＱ１ＴＨに達すると、トランジスタＱ１がＯＮ作動する。トランジスタＱ１がＯＮ作動すると、次に、トランジスタＱ２はＯＦＦ作動する。つまり、スイッチＳＷ２に相当するスイッチがＯＦＦ（非道通）になる。したがって、ＩＧＢＴ１０６のゲート電荷を引き抜く回路が、抵抗Ｒ６とトランジスタＱ３との直列回路だけになるので、電荷の引き抜きが穏やかになり、ＩＧＢＴ１０６のコレクタ端子に発生するサージ電圧を小さくすることができる。
すなわち、抵抗Ｒ４の端子間の電圧がスレッシュホールド電圧ＶＱ１ＴＨに達すると、トランジスタＱ１がＯＮ作動する。トランジスタＱ１がＯＮ作動すると、次に、トランジスタＱ２はＯＦＦ作動する。つまり、スイッチＳＷ２に相当するスイッチがＯＦＦ（非道通）になる。したがって、ＩＧＢＴ１０６のゲート電荷を引き抜く回路が、抵抗Ｒ６とトランジスタＱ３との直列回路だけになるので、電荷の引き抜きが穏やかになり、ＩＧＢＴ１０６のコレクタ端子に発生するサージ電圧を小さくすることができる。
抵抗Ｒ３は、本実施形態における新規な効果と、従来のアクティブクランプ回路方式の効果と、の影響の相対的比率を調整するための抵抗である。従来のアクティブクランプ回路方式とは、定電圧ダイオードＺＤ１の電流をＩＧＢＴ１０６のゲート端子へ直接流入させる方式である。
ここで、本実施形態における新規な効果とは、
・ゲート電荷引き抜き用の抵抗値の合成抵抗値が増大し、ＩＧＢＴ１０６のゲート電荷引き抜き量が減少して、式（３Ａ）に従ってサージ電圧が低減する。
・定電圧ダイオードＺＤ１の発熱を抑えることができる。
・コレクタ電流の急峻な減少を緩和できるので、それに伴うノイズの低減を図ることができる。
等を意味する。
また、従来のアクティブクランプ回路方式の効果とは、
・サージ電圧の低減
である。抵抗Ｒ３の値を大きくすれば、コレクタ電圧ＶＣＥ（ｔ）の検出感度が下がるので、相対的に、従来のアクティブクランプ回路方式の効果の方が大きくなる。逆に、抵抗Ｒ３の値を小さくすれば、コレクタ電圧ＶＣＥ（ｔ）の検出感度が上がるので、本実施形態における特徴的な効果（新規な効果）が従来の効果より相対的により大きく得られる。
・ゲート電荷引き抜き用の抵抗値の合成抵抗値が増大し、ＩＧＢＴ１０６のゲート電荷引き抜き量が減少して、式（３Ａ）に従ってサージ電圧が低減する。
・定電圧ダイオードＺＤ１の発熱を抑えることができる。
・コレクタ電流の急峻な減少を緩和できるので、それに伴うノイズの低減を図ることができる。
等を意味する。
また、従来のアクティブクランプ回路方式の効果とは、
・サージ電圧の低減
である。抵抗Ｒ３の値を大きくすれば、コレクタ電圧ＶＣＥ（ｔ）の検出感度が下がるので、相対的に、従来のアクティブクランプ回路方式の効果の方が大きくなる。逆に、抵抗Ｒ３の値を小さくすれば、コレクタ電圧ＶＣＥ（ｔ）の検出感度が上がるので、本実施形態における特徴的な効果（新規な効果）が従来の効果より相対的により大きく得られる。
ダイオードＤ３は、トランジスタＱ１のゲート電荷の引き抜き用ダイオードである。
ＩＧＢＴ１０６のコレクタ電圧ＶＣＥ（ｔ）の上昇率は下記式（３Ｂ）であらわされる。
したがって、図４の本実施例のパラメータで表現すると、下記式（４）のように表される。
ここで、Ｒｔは、以下の式（５）で表される。
Ｒｔ ＝ Ｒ１ ＋ Ｒ３ ＋ Ｒ４ （５）
ＩＧＢＴ１０６のコレクタ電圧ＶＣＥ（ｔ）の上昇率は下記式（３Ｂ）であらわされる。
したがって、図４の本実施例のパラメータで表現すると、下記式（４）のように表される。
ここで、Ｒｔは、以下の式（５）で表される。
Ｒｔ ＝ Ｒ１ ＋ Ｒ３ ＋ Ｒ４ （５）
次に、図４の回路動作波形を図５に示す。図５のグラフにおいて、横軸は時間を示し、縦軸は種々の信号を表している。
開閉信号は、これまで説明したとおり、外部の制御回路から出力される信号であり、スイッチＳＷ１、スイッチＳＷ２を開閉させる信号である。開閉信号は、図４の入力端子ＩＮ２、ＩＮ３、及びＩＮ１に供給される。
ＳＷ１は、スイッチＳＷ１の開閉状況を示す信号であり、ｌｏｗであれば開状態（非導通）状態を表し、ｈｉｇｈが導通状態を表す。ＳＷ２も同様に、スイッチＳＷ１の開閉状況を示す信号であり、ｌｏｗであれば開状態（非導通）状態を表し、ｈｉｇｈが導通状態を表す。
Ｖｇｅは、ＩＧＢＴ１０６のゲート電圧を表す。また、ＶＣＥは、ＩＧＢＴ１０６のコレクタ電圧ＶＣＥ（ｔ）を表す。また、Ｉｃは、ＩＧＢＴ１０６のコレクタ電流を表す。
開閉信号は、これまで説明したとおり、外部の制御回路から出力される信号であり、スイッチＳＷ１、スイッチＳＷ２を開閉させる信号である。開閉信号は、図４の入力端子ＩＮ２、ＩＮ３、及びＩＮ１に供給される。
ＳＷ１は、スイッチＳＷ１の開閉状況を示す信号であり、ｌｏｗであれば開状態（非導通）状態を表し、ｈｉｇｈが導通状態を表す。ＳＷ２も同様に、スイッチＳＷ１の開閉状況を示す信号であり、ｌｏｗであれば開状態（非導通）状態を表し、ｈｉｇｈが導通状態を表す。
Ｖｇｅは、ＩＧＢＴ１０６のゲート電圧を表す。また、ＶＣＥは、ＩＧＢＴ１０６のコレクタ電圧ＶＣＥ（ｔ）を表す。また、Ｉｃは、ＩＧＢＴ１０６のコレクタ電流を表す。
このグラフは、開閉信号がｌｏｗからｈｉｇｈに変化する際の動作を示している。このとき、ＩＧＢＴ１０６は、ＯＮ状態から、ＯＦＦ状態に移行し、スイッチＳＷ１及びスイッチＳＷ２は、基本的には、開状態（非道通状態）から閉（導通状態）に移行する。
まず、開閉信号がｌｏｗからｈｉｇｈに変更されると、トランジスタＱ４がＯＦＦ作動して非導通状態に移行する。それとともに、スイッチＳＷ１及びＳＷ２はＯＮ動作し、ゲート電荷を引き抜き始める。これによって、ＩＧＢＴ１０６はＯＮ状態からＯＦＦ状態への移行を開始する。
スイッチＳＷ１及びＳＷ２がゲート電荷を引き抜くので、ＩＧＢＴは非導通状態に移行を始める。その結果、コレクタ電圧ＶＣＥは上昇を開始する。図５のグラフでは、この上昇の傾きを「傾き１」と表している。
本実施例では、傾き１を観測することによって、ノイズや発熱が生じると予測されるタイミングで、トランジスタＱ１（図１の検出回路ＤＥＴ２に相当）がＯＮ動作する。
これまで説明してきたように、この傾き１が大きければ、トランジスタＱ１がＯＮ動作するタイミングは早くなり、傾き１が小さければ、トランジスタＱ１がＯＮ動作するタイミングは遅くなる。
スイッチＳＷ１及びＳＷ２がゲート電荷を引き抜くので、ＩＧＢＴは非導通状態に移行を始める。その結果、コレクタ電圧ＶＣＥは上昇を開始する。図５のグラフでは、この上昇の傾きを「傾き１」と表している。
本実施例では、傾き１を観測することによって、ノイズや発熱が生じると予測されるタイミングで、トランジスタＱ１（図１の検出回路ＤＥＴ２に相当）がＯＮ動作する。
これまで説明してきたように、この傾き１が大きければ、トランジスタＱ１がＯＮ動作するタイミングは早くなり、傾き１が小さければ、トランジスタＱ１がＯＮ動作するタイミングは遅くなる。
トランジスタＱ１（検出回路ＤＥＴ２）がＯＮ動作すると、スイッチＳＷ２が「開」状態（非導通状態）となり（図５参照）、その分、ゲート電圧Ｖｇｅが上昇する。そして、スイッチＳＷ２が「開」状態となった結果、ゲート電荷の引き抜きが低速となり、コレクタ電圧ＶＣＥの上昇速度が遅くなる。その結果、コレクタ電圧ＶＣＥの上昇の傾きは「傾き２」となる（図５参照）。
その後、ゲート電荷が引き抜かれると、ＩＧＢＴ１０６がＯＦＦ動作になり、非導通状態に向かう。その際、コレクタ電圧ＶＣＥは、クランプ回路である定電圧ダイオードＺＤ１によってクランプされているので、サージ電圧等を抑制することができる。図５中、ＺＺＤ１導通期間として示される期間は、定電圧ダイオードＺＤ１が導通してサージ電圧等が抑制されている期間である。この期間は、定電圧ダイオードＺＤ１が導通しているのでそれによって、出力端子１０２ａの制御信号が、定電圧ダイオードＺＤ１の導通により上昇する。これによってサージ電圧等が抑制される。
その後、ゲート電荷が引き抜かれると、ＩＧＢＴ１０６がＯＦＦ動作になり、非導通状態に向かう。その際、コレクタ電圧ＶＣＥは、クランプ回路である定電圧ダイオードＺＤ１によってクランプされているので、サージ電圧等を抑制することができる。図５中、ＺＺＤ１導通期間として示される期間は、定電圧ダイオードＺＤ１が導通してサージ電圧等が抑制されている期間である。この期間は、定電圧ダイオードＺＤ１が導通しているのでそれによって、出力端子１０２ａの制御信号が、定電圧ダイオードＺＤ１の導通により上昇する。これによってサージ電圧等が抑制される。
その後、ＩＧＢＴ１０６のコレクタ電圧ＶＣＥが定電圧ダイオードＺＤ１のツェナー電圧以下になると、定電圧ダイオードＺＤ１が非導通状態に移行する。
定電圧ダイオードＺＤ１が非道通状態となると、検出回路ＤＥＴ２が閾値を越える電圧を検出しなくなるので、スイッチＳＷ２も閉状態（導通状態）に復帰する。
以上のような動作を実行する。これによって、図４の回路によれば、ＩＧＢＴ１０６のコレクタ電圧ＶＣＥ（ｔ）の急峻な上昇やＩＧＢＴ１０６のコレクタ電流の急峻な減少を緩和することができる。また、定電圧ダイオードＺＤ１の導通時間を短くなるので定電圧ダイオードＺＤ１の発熱を抑制することができる。また、それらに伴うノイズの低減を図ることができる。
定電圧ダイオードＺＤ１が非道通状態となると、検出回路ＤＥＴ２が閾値を越える電圧を検出しなくなるので、スイッチＳＷ２も閉状態（導通状態）に復帰する。
以上のような動作を実行する。これによって、図４の回路によれば、ＩＧＢＴ１０６のコレクタ電圧ＶＣＥ（ｔ）の急峻な上昇やＩＧＢＴ１０６のコレクタ電流の急峻な減少を緩和することができる。また、定電圧ダイオードＺＤ１の導通時間を短くなるので定電圧ダイオードＺＤ１の発熱を抑制することができる。また、それらに伴うノイズの低減を図ることができる。
４．効果その他
以上説明したように、本実施形態におけるゲート駆動回路は、アクティブクランプ回路を利用しながら、コレクタ電圧の急峻な変化を観測することにより、サージ電圧の発生を予測して、ゲート電荷を引き抜くための抵抗値を変化させている（抵抗値を上げている）ので、サージ電圧の抑制を図れると共に、アクティブクランプ回路中の定電圧ダイオードの発熱を抑制することができる。また、ＩＧＢＴのコレクタ電圧の急峻な上昇、コレクタ電流の急峻な減少も緩和することができる。それらの結果、ノイズの低減を図ることができる。
以上説明したように、本実施形態におけるゲート駆動回路は、アクティブクランプ回路を利用しながら、コレクタ電圧の急峻な変化を観測することにより、サージ電圧の発生を予測して、ゲート電荷を引き抜くための抵抗値を変化させている（抵抗値を上げている）ので、サージ電圧の抑制を図れると共に、アクティブクランプ回路中の定電圧ダイオードの発熱を抑制することができる。また、ＩＧＢＴのコレクタ電圧の急峻な上昇、コレクタ電流の急峻な減少も緩和することができる。それらの結果、ノイズの低減を図ることができる。
実施形態１では、１個の検出回路ＤＥＴ２を用い、実施形態２では、２個の検出回路ＤＥＴ１、ＤＥＴ２を用いているが、３個以上設けてもよい。
また、以上説明した実施形態は、本発明の実現手段としての一例であり、本発明が適用される装置の構成や各種条件によって適宜修正又は変更されるべきものであり、本発明は本実施形態の態様に限定されるものではない。例えば、上述した実施形態においては、駆動対象である電力半導体スイッチとしてＩＧＢＴを主として説明したが、他の電力半導体スイッチ（例えばＭＯＳＦＥＴ）を駆動するゲート駆動回路でも適用することができる。また、上で説明した実施形態、実施例では、その回路図には、主としてＮチャネルＭＯＳＦＥＴ、ＰチャネルＭＯＳＦＥＴを用いているが、ＰチャネルＭＯＳＦＥＴのかわりにＮチャネルＭＯＳＦＥＴを用いて回路構成してもよいし、その逆でもよい。また、他の種類の素子を用いてもよい。例えば、バイポーラトランジスタを用いて回路構成してもよい。
１０、１０６ ＩＧＢＴ
１２、ＺＬ１０４ 負荷
１４ スナバ回路
１６ アクティブクランプ回路
１００、２００ ゲート駆動回路
１０２、２０２、３０２ 予測型アクティブクランプ回路
１０２ａ、２０２ａ、３０２ａ 出力端子
１０２ｂ、２０２ｂ、３０２ｂ 検出端子
Ｃｄ コンデンサ
ＣＳ コンデンサ
Ｃｚ 並列容量
ＤＳ ダイオード
ＤＺ 定電圧ダイオード
ＤＥＴ２、ＤＥＴ３ 検出回路
Ｒ１、Ｒ２、Ｒ３ 抵抗
Ｒｄ 抵抗
ＲＳ 抵抗
ＲＺ 制限抵抗
ＳＷ１、ＳＷ２、ＳＷ３ スイッチ
ＶＺ 理想定電圧ダイオード
Ｚ１、Ｚ２ インピーダンス回路
ＺＤ１ 定電圧ダイオード
１２、ＺＬ１０４ 負荷
１４ スナバ回路
１６ アクティブクランプ回路
１００、２００ ゲート駆動回路
１０２、２０２、３０２ 予測型アクティブクランプ回路
１０２ａ、２０２ａ、３０２ａ 出力端子
１０２ｂ、２０２ｂ、３０２ｂ 検出端子
Ｃｄ コンデンサ
ＣＳ コンデンサ
Ｃｚ 並列容量
ＤＳ ダイオード
ＤＺ 定電圧ダイオード
ＤＥＴ２、ＤＥＴ３ 検出回路
Ｒ１、Ｒ２、Ｒ３ 抵抗
Ｒｄ 抵抗
ＲＳ 抵抗
ＲＺ 制限抵抗
ＳＷ１、ＳＷ２、ＳＷ３ スイッチ
ＶＺ 理想定電圧ダイオード
Ｚ１、Ｚ２ インピーダンス回路
ＺＤ１ 定電圧ダイオード
Claims (4)
- 電力半導体素子を駆動するゲート駆動回路であって、
前記電力半導体素子がターンオフする際、前記電力半導体素子のコレクタ－エミッタ間電圧が所定の電圧に到達した場合、前記電力半導体素子のコレクタ－エミッタ間電圧を前記所定の電圧でクランプするとともに、前記電力半導体素子のゲート端子に所定の電流を供給するアクティブクランプ回路、
を備え、前記アクティブクランプ回路は、
前記電力半導体素子のコレクタ端子に一方端が接続される定電圧ダイオードと、
前記定電圧ダイオードの他方端と、マイナス電源との間に接続されたインピーダンス回路と、
前記定電圧ダイオードと前記インピーダンス回路との接続点に接続し、前記電力半導体素子の前記ゲート端子に接続される出力端子と、
一方端が前記定電圧ダイオードと前記インピーダンス回路との接続点に接続し、他方端がマイナス電源に接続し、前記電力半導体素子がターンオフする際、外部からの開閉信号に基づき、前記前記電力半導体素子のゲート端子から電荷を引き抜くための第１スイッチと第１抵抗との直列回路からなる第１引き抜き回路と、
一方端が前記定電圧ダイオードと前記インピーダンス回路との接続点に接続し、他方端がマイナス電源に接続し、前記電力半導体素子がターンオフする際、前記開閉信号に基づき、前記電力半導体素子のゲート端子から電荷を引き抜くための第２スイッチと第２抵抗との直列回路からなる第２引き抜き回路と、
前記定電圧ダイオードと前記インピーダンス回路との接続点の電圧に基づき、前記電力半導体素子のターンオフする際におけるコレクタ電圧の時間による上昇率を求め、前記上昇率が所定の閾値を超えた場合に、スイッチ開信号を出力する検出回路と、
を有し、
前記インピーダンス回路は、抵抗ＲｄとコンデンサＣｄの並列回路であり、この抵抗Ｒｄの抵抗値をＲｄと表し、コンデンサＣｄの容量をＣｄと表し、前記定電圧ダイオードをコンデンサＣｚで近似し、このコンデンサＣｚの容量をＣｚと表し、
前記電力半導体素子のコレクタ電圧ＶＣＥ（ｔ）の上昇率は、ｔを時間とすれば、
で表され、前記定電圧ダイオードと前記インピーダンス回路との接続点の電圧Ｖ１は、
で表され、
前記第２スイッチは、前記スイッチ開信号を受信すると、導通状態から非導通状態となることによって、前記電力半導体素子のゲート電荷を引き抜くための抵抗値を前記第１抵抗と前記第２抵抗の並列値から、前記第１抵抗の値に上げることによって、前記ゲート電荷の前記マイナス電源への引き抜きを低下させて、前記電力半導体素子のターンオフを緩和しつつゲート電荷を引き抜くことを特徴とするゲート駆動回路。 - 請求項１記載のゲート駆動回路であって、
前記アクティブクランプ回路は、
前記電力半導体素子をターンオフするときに発生するサージ電圧が、前記電力半導体素子のコレクタ－エミッタ間電圧の最大定格電圧に又はその近傍電圧となったとき、その電圧でコレクタ－エミッタ間電圧をクランプし、また同時に前記電力半導体素子のゲートに電流を供給することでサージ電圧を低減し、電圧破壊を防止するアクティブクランプ回路であることを特徴とするゲート駆動回路。 - 請求項１記載のゲート駆動回路であって、
前記定電圧ダイオードは、前記定電圧ダイオードに寄生する並列容量を有し、
前記インピーダンス回路は、少なくとも抵抗とコンデンサの並列回路を含むことを特徴とするゲート駆動回路。 - 請求項１から３のいずれか１項に記載のゲート駆動回路であって、
第２引き抜き回路から、第ｎ引き抜き回路までのｎ－１種類の第ｎ引き抜き回路と、
第２検出回路から、第ｎ検出回路までのｎ－１種類の第ｎ検出回路と、
を備え、前記ｎは３以上の自然数であり、
前記第ｎ引き抜き回路は、前記定電圧ダイオードと前記インピーダンス回路との接続点に接続し、前記電力半導体素子がターンオフする際、前記開閉信号に基づき、前記電力半導体素子のゲート端子から電荷を引き抜くための第ｎスイッチと第ｎ抵抗との直列回路からなり、
前記第ｎ検出回路は、前記定電圧ダイオードと前記インピーダンス回路との接続点の電圧に基づき、前記電力半導体素子のターンオフする際におけるコレクタ電圧の時間による上昇率を求め、前記上昇率が所定の第ｎの閾値を超えた場合に、第ｎのスイッチ開信号を出力し、
前記第ｎスイッチは、前記第ｎのスイッチ開信号を受信すると、導通状態から非導通状態となることによって、前記電力半導体素子のゲート電荷を引き抜くための抵抗値を上げて、前記電力半導体素子のターンオフを緩和しつつゲート電荷を引き抜くことを特徴とするゲート駆動回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019234486A JP7356340B2 (ja) | 2019-12-25 | 2019-12-25 | ゲート駆動回路 |
| CN202080078314.7A CN114667679A (zh) | 2019-12-25 | 2020-09-30 | 栅极驱动电路 |
| PCT/JP2020/037369 WO2021131217A1 (ja) | 2019-12-25 | 2020-09-30 | ゲート駆動回路 |
| JP2023123895A JP2023138603A (ja) | 2019-12-25 | 2023-07-28 | ゲート駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019234486A JP7356340B2 (ja) | 2019-12-25 | 2019-12-25 | ゲート駆動回路 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2023123895A Division JP2023138603A (ja) | 2019-12-25 | 2023-07-28 | ゲート駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2021103849A JP2021103849A (ja) | 2021-07-15 |
| JP7356340B2 true JP7356340B2 (ja) | 2023-10-04 |
Family
ID=76575881
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019234486A Active JP7356340B2 (ja) | 2019-12-25 | 2019-12-25 | ゲート駆動回路 |
| JP2023123895A Pending JP2023138603A (ja) | 2019-12-25 | 2023-07-28 | ゲート駆動回路 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2023123895A Pending JP2023138603A (ja) | 2019-12-25 | 2023-07-28 | ゲート駆動回路 |
Country Status (3)
| Country | Link |
|---|---|
| JP (2) | JP7356340B2 (ja) |
| CN (1) | CN114667679A (ja) |
| WO (1) | WO2021131217A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11641198B1 (en) * | 2021-11-30 | 2023-05-02 | Texas Instruments Incorporated | Wide voltage gate driver using low gate oxide transistors |
| JP2024017483A (ja) * | 2022-07-28 | 2024-02-08 | 三菱重工業株式会社 | 短絡保護回路、半導体装置、及び短絡保護方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002135097A (ja) | 2000-10-26 | 2002-05-10 | Mitsubishi Electric Corp | 半導体装置および半導体装置モジュール |
| JP2008035067A (ja) | 2006-07-27 | 2008-02-14 | Renesas Technology Corp | 負荷駆動回路 |
| JP2013126278A (ja) | 2011-12-14 | 2013-06-24 | Fuji Electric Co Ltd | 半導体装置 |
| US20140015571A1 (en) | 2012-07-13 | 2014-01-16 | General Electric Company | Systems and methods for regulating semiconductor devices |
| JP2014165939A (ja) | 2013-02-21 | 2014-09-08 | Nissan Motor Co Ltd | 半導体装置、電力変換装置及び駆動システム |
| JP2017152923A (ja) | 2016-02-24 | 2017-08-31 | 株式会社デンソー | 負荷駆動装置 |
| US10505538B1 (en) | 2019-02-06 | 2019-12-10 | GM Global Technology Operations LLC | Dynamic gate drive system and control method |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3132648B2 (ja) * | 1996-09-20 | 2001-02-05 | 富士電機株式会社 | 電力変換器におけるゲート駆動回路 |
| JP2000232347A (ja) * | 1999-02-08 | 2000-08-22 | Toshiba Corp | ゲート回路及びゲート回路制御方法 |
| JP4506276B2 (ja) * | 2004-05-17 | 2010-07-21 | 富士電機システムズ株式会社 | 自己消弧形半導体素子の駆動回路 |
| JP4455972B2 (ja) * | 2004-10-08 | 2010-04-21 | 三菱電機株式会社 | 半導体装置 |
| JP6338943B2 (ja) * | 2014-06-27 | 2018-06-06 | パナソニック デバイスＳｕｎｘ株式会社 | 出力回路、検出センサ |
| WO2017070290A1 (en) * | 2015-10-21 | 2017-04-27 | Agileswitch, Llc | Gate drive control system for sic and igbt power devices to control desaturation or short circuit faults |
-
2019
- 2019-12-25 JP JP2019234486A patent/JP7356340B2/ja active Active
-
2020
- 2020-09-30 WO PCT/JP2020/037369 patent/WO2021131217A1/ja active Application Filing
- 2020-09-30 CN CN202080078314.7A patent/CN114667679A/zh active Pending
-
2023
- 2023-07-28 JP JP2023123895A patent/JP2023138603A/ja active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002135097A (ja) | 2000-10-26 | 2002-05-10 | Mitsubishi Electric Corp | 半導体装置および半導体装置モジュール |
| JP2008035067A (ja) | 2006-07-27 | 2008-02-14 | Renesas Technology Corp | 負荷駆動回路 |
| JP2013126278A (ja) | 2011-12-14 | 2013-06-24 | Fuji Electric Co Ltd | 半導体装置 |
| US20140015571A1 (en) | 2012-07-13 | 2014-01-16 | General Electric Company | Systems and methods for regulating semiconductor devices |
| JP2014165939A (ja) | 2013-02-21 | 2014-09-08 | Nissan Motor Co Ltd | 半導体装置、電力変換装置及び駆動システム |
| JP2017152923A (ja) | 2016-02-24 | 2017-08-31 | 株式会社デンソー | 負荷駆動装置 |
| US10505538B1 (en) | 2019-02-06 | 2019-12-10 | GM Global Technology Operations LLC | Dynamic gate drive system and control method |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2021131217A1 (ja) | 2021-07-01 |
| CN114667679A (zh) | 2022-06-24 |
| JP2021103849A (ja) | 2021-07-15 |
| JP2023138603A (ja) | 2023-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10224920B2 (en) | Soft shutdown modular circuitry for power semiconductor switches | |
| JP2023138603A (ja) | ゲート駆動回路 | |
| JP2016092907A (ja) | 半導体装置 | |
| JP6255766B2 (ja) | ゲート駆動回路 | |
| US9503073B2 (en) | Power semiconductor device | |
| CN112640279B (zh) | 过电流保护电路及开关电路 | |
| CN113056864B (zh) | 电力转换装置 | |
| US11056969B2 (en) | Boost converter short circuit protection | |
| JP4321491B2 (ja) | 電圧駆動型半導体素子の駆動装置 | |
| EP2662980B1 (en) | A protection circuit for a cascode switch, and a method of protecting a cascode switch | |
| EP3872990A1 (en) | Semiconductor switching assembly and gate driver circuit | |
| EP3070830B1 (en) | Rectifier circuit with reduced reverse recovery time | |
| JP5069259B2 (ja) | 半導体回路装置 | |
| US7545198B2 (en) | Semiconductor device | |
| CN113595536A (zh) | 一种igbt有源过流保护装置及保护方法 | |
| JP3340786B2 (ja) | パワートランジスタの過電流保護回路 | |
| WO2021131778A1 (ja) | 負荷駆動装置 | |
| Yang et al. | Design considerations on low voltage synchronous power MOSFETs with monolithically integrated gate voltage pull-down circuitry | |
| WO2022123977A1 (ja) | 電圧制御型半導体素子の駆動装置 | |
| US20230308098A1 (en) | Current Sourced, Voltage Clamped, High Speed MOSFET Driver | |
| CN114696595A (zh) | 驱动装置 | |
| JP2023028099A (ja) | 駆動装置 | |
| CN116938209A (zh) | 用于操作功率晶体管电路的方法 | |
| CN112311374A (zh) | 开关电路 | |
| US20200235727A1 (en) | Switching element drive device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210107 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211027 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211224 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220517 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220719 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221114 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230111 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20230428 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230728 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20230729 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20230821 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230904 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230922 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7356340 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |