WO2011059186A2 - 솔더링 지그, 평면 어레이 안테나 및 이의 제조 방법 - Google Patents

솔더링 지그, 평면 어레이 안테나 및 이의 제조 방법 Download PDF

Info

Publication number
WO2011059186A2
WO2011059186A2 PCT/KR2010/007297 KR2010007297W WO2011059186A2 WO 2011059186 A2 WO2011059186 A2 WO 2011059186A2 KR 2010007297 W KR2010007297 W KR 2010007297W WO 2011059186 A2 WO2011059186 A2 WO 2011059186A2
Authority
WO
WIPO (PCT)
Prior art keywords
contact hole
antenna
electrode
capacitor
ground
Prior art date
Application number
PCT/KR2010/007297
Other languages
English (en)
French (fr)
Other versions
WO2011059186A3 (ko
Inventor
이진구
Original Assignee
동국대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020090108186A external-priority patent/KR100948660B1/ko
Application filed by 동국대학교 산학협력단 filed Critical 동국대학교 산학협력단
Publication of WO2011059186A2 publication Critical patent/WO2011059186A2/ko
Publication of WO2011059186A3 publication Critical patent/WO2011059186A3/ko
Priority to US13/468,652 priority Critical patent/US20120217285A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/0087—Apparatus or processes specially adapted for manufacturing antenna arrays
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K3/00—Tools, devices, or special appurtenances for soldering, e.g. brazing, or unsoldering, not specially adapted for particular methods
    • B23K3/08—Auxiliary devices therefor
    • B23K3/087—Soldering or brazing jigs, fixtures or clamping means

Definitions

  • Embodiments of the present invention relate to techniques related to soldering jig, planar array antenna and planar array antenna manufacturing method.
  • a gun diode package is composed of a stud, a ceramic ring, and a lid, and the bonding between the stud and the ceramic ring is performed by brazing.
  • Bonding the lead to the stud and the ceramic ring is not possible to use the high temperature bonding process such as brazing technology to prevent the performance and damage of the gun diode chip. Therefore, it is not possible to connect the solder using Au-Sn or Ag-Sn. need. At this time, it is important to maintain a uniform pressure between the soldering target in the soldering process in order to obtain a uniform quality dry diode package.
  • the soldering process is a method of melting the solder using an oven or a furnace to infiltrate and bond the objects to be bonded, so that uniform heat transfer to the object to be bonded is very important. .
  • it is important to solder a large number of gun diodes at one time.
  • the antenna is one of the important elements.
  • the antenna is a conductor that is hypothesized in the air in order to efficiently radiate radio waves in a space or to efficiently discharge electromotive force by radio waves in order to achieve the purpose of communication in wireless communication.
  • An antenna is an essential component that is essential in a device for performing wireless communication.
  • MMIC Microwave Monolithic Integrated Circuit
  • An embodiment of the present invention is to provide a soldering jig, a flat array antenna and a manufacturing method thereof capable of uniformly pressing a plurality of soldering objects in the soldering process.
  • the present invention provides a soldering jig, a planar array antenna, and a method of manufacturing the same, which allow heat to be uniformly transferred to a plurality of soldering objects in a soldering process.
  • an embodiment of the present invention is to provide a soldering jig, a planar array antenna, and a method of manufacturing the same that can simultaneously fabricate a circuit region and an antenna region on a semiconductor substrate.
  • an embodiment of the present invention is to provide a soldering jig, a flat array antenna and a manufacturing method thereof that can reduce the manufacturing cost and shorten the manufacturing time.
  • a plurality of receiving holes for receiving a plurality of soldering object is coupled to one side of the mounting block, the mounting block formed to penetrate from one surface to the other surface, the plurality of soldering objects accommodated in the plurality of receiving holes
  • a first cover block having a support for supporting the first coupling block, coupled to the other surface of the mounting block, and provided with a plurality of pressing projections protruding to face each of the plurality of receiving holes to elastically support each of the plurality of soldering objects.
  • a soldering jig including a second cover block is provided.
  • At least one of the mounting block, the first cover block and the second cover block may be formed with a heat transfer groove for communicating the receiving hole with the outside.
  • the support part may include a plurality of support protrusions protruding to face each of the plurality of accommodation holes.
  • the plurality of support protrusions may be elastically supported.
  • At least one of the first cover block and the second cover block may further include a plurality of springs that elastically support each of the plurality of support protrusions or the plurality of pressing protrusions.
  • the method may further include forming the ground including a circuit ground, a first antenna ground, and a second antenna ground.
  • the source contact hole exposing the source electrode by removing the insulating layer, the drain contact hole exposing the drain electrode, the line contact hole exposing the feed line and the circuit ground, the first The method may include forming a circuit ground contact hole, a first antenna ground contact hole, and a second antenna ground contact hole exposing the antenna ground and the second antenna ground, respectively.
  • the step (g) may include a transistor bridge electrode in the source contact hole and the drain contact hole, a ground bridge electrode in the circuit ground contact hole, and an antenna side bridge in the first antenna ground contact hole and the second antenna ground contact hole. Forming an electrode.
  • the step (c) may include forming a first signal metal pattern including a first register of the resistor pattern on the substrate; And forming a second signal metal pattern including a second register of the resistor pattern on the capacitor pattern, the feed line, the ground, and the first register on the substrate.
  • Step (c) may include forming a first capacitor electrode of the capacitor pattern and a second capacitor electrode spaced apart from the first capacitor electrode on the substrate.
  • the step (f) may include forming a capacitor contact hole exposing the first capacitor electrode by removing the insulating layer.
  • the step (g) may include forming a capacitor bridge electrode in the capacitor contact hole while being in contact with the second capacitor electrode.
  • an antenna region including a feed line formed on a substrate, an antenna register pattern, and a second antenna ground; And a circuit region controlling the antenna region and including a high electron mobility transistor, a circuit register pattern, a capacitor pattern, and a circuit ground formed on the substrate.
  • the planar array antenna is formed on the feed line, the antenna register pattern, the first antenna ground and the second antenna ground of the antenna ground, the high electron mobility transistor, the circuit register pattern, the capacitor pattern, and the circuit ground. It may further include an insulating layer.
  • the high electron mobility transistor may include an epitaxial layer formed on the substrate; A source electrode and a drain electrode formed on the epi layer; And a gate electrode formed on the epitaxial layer exposed between the source electrode and the drain electrode.
  • the circuit region may include: a source contact hole exposing the source electrode by removing the insulating layer; A drain contact hole removing the insulating layer to expose the drain electrode; And a transistor bridge electrode formed in the source contact hole and the drain contact hole and connecting the source electrode and the drain electrode.
  • the capacitor pattern may include a first capacitor electrode formed on the substrate; And a second capacitor electrode formed spaced apart from the first capacitor electrode on the substrate.
  • the circuit region may include: a capacitor contact hole removing the insulating layer to expose the first capacitor electrode; And a capacitor bridge electrode overlapping the second capacitor electrode and formed on the capacitor contact hole and the insulating layer.
  • the antenna area may include: a first antenna ground contact hole and a second antenna ground contact hole exposing the first antenna ground and the second antenna ground by removing the insulating layer; And an antenna side bridge electrode formed in the first antenna ground contact hole and the second antenna ground contact hole and connecting the first antenna ground and the second antenna ground.
  • the soldering jig, the planar array antenna, and a method of manufacturing the same may maintain a uniform pressure and heat transfer to the soldering object in the soldering process to obtain a soldered gun diode package with uniform quality.
  • the soldering jig, the planar array antenna and the manufacturing method thereof may solder the plurality of gun diode packages at once.
  • the soldering jig, the flat array antenna, and the manufacturing method thereof according to the embodiment of the present invention may simultaneously fabricate a circuit region and an antenna region on a semiconductor substrate.
  • soldering jig the flat array antenna, and the method of manufacturing the same according to the embodiment of the present invention may connect the circuit region and the antenna region without using an external device such as a wire.
  • soldering jig, the flat array antenna and the manufacturing method thereof according to the embodiment of the present invention can save the manufacturing cost and shorten the manufacturing time.
  • FIG. 1 is a perspective view showing a soldering jig according to an embodiment of the present invention.
  • FIG. 2 is a cross-sectional view showing a soldering jig according to an embodiment of the present invention.
  • FIG 3 is a perspective view showing a mounting block of a soldering jig according to an embodiment of the present invention.
  • FIG. 4 is a perspective view illustrating a first cover block of a soldering jig according to an embodiment of the present invention.
  • FIG. 5 is a perspective view illustrating a second cover block of a soldering jig according to an embodiment of the present invention.
  • FIG. 6 is a cross-sectional view illustrating a planar array antenna according to an exemplary embodiment of the present invention.
  • FIG. 7 and 8 are cross-sectional views illustrating a method of manufacturing an epi layer in a method of manufacturing a planar array antenna according to an exemplary embodiment of the present invention.
  • FIG. 9 is a cross-sectional view illustrating a method of manufacturing a data metal pattern in a method of manufacturing a planar array antenna according to an exemplary embodiment of the present invention.
  • FIG. 10 is a cross-sectional view illustrating a method of manufacturing a resistor pattern in a method of manufacturing a flat array antenna according to an exemplary embodiment of the present invention.
  • FIG. 11 is a cross-sectional view illustrating a method of manufacturing a signal metal pattern in a method of manufacturing a planar array antenna according to an exemplary embodiment of the present invention.
  • FIG. 12 is a cross-sectional view illustrating a method of manufacturing a gate metal pattern in a method of manufacturing a planar array antenna according to an exemplary embodiment of the present invention.
  • FIG. 13 is a cross-sectional view illustrating a method of manufacturing an insulating layer in a method of manufacturing a flat array antenna according to an exemplary embodiment of the present invention.
  • FIG. 14 is a cross-sectional view illustrating a method of manufacturing a contact hole in a method of manufacturing a flat array antenna according to an exemplary embodiment of the present invention.
  • FIG. 15 is a cross-sectional view illustrating a method of manufacturing a bridge metal pattern in a method of manufacturing a planar array antenna according to an exemplary embodiment of the present invention.
  • planar array antenna 110 circuit area
  • feed line 310 ground bridge electrode
  • first and second may be used to describe various components, but the components should not be limited by the terms. The terms are used only for the purpose of distinguishing one component from another.
  • a soldering jig according to an embodiment of the present invention will be described with reference to FIGS. 1 to 5.
  • FIG. 1 is a perspective view showing a soldering jig according to an embodiment of the present invention
  • Figure 2 is a cross-sectional view showing a soldering jig according to an embodiment of the present invention.
  • the soldering jig includes a mounting block 10, a first cover block 20, and a second cover block 30.
  • the mounting block 10 is a portion in which a plurality of soldering objects 1 and 2 are accommodated in the soldering process. Such a mounting block will be described in detail with reference to FIG. 3.
  • the first cover block 20 supports a plurality of soldering objects 1 and 2 on one surface of the mounting block 10 during the soldering process.
  • the support unit 22 is coupled to one surface of the mounting block 10 and supports the plurality of soldering objects 1 and 2 accommodated in the plurality of accommodation holes 12.
  • the first cover block 20 will be described in detail with reference to FIG. 4.
  • the second cover block 30 is a portion that elastically supports the plurality of soldering objects 1 and 2 on the other surface of the mounting block 10 during the soldering process.
  • a plurality of pressing protrusions 32 coupled to the other surface of the mounting block 10 and protruding to face each of the plurality of receiving holes 12 to elastically support each of the plurality of soldering objects 1 and 2. Equipped with. This, the second cover block 30 will be described with reference to FIG.
  • At least one of the first cover block 20 and the second cover block 30 may be detachably coupled to the mounting block 10. Accordingly, at least one of the first cover block 20 and the second cover block 30 is removed when the soldering objects 1 and 2 are mounted to and detached from the mounting block 10, thereby mounting the mounting block 10. At least one side of the is opened so that the soldering objects 1 and 2 can be easily mounted or detached.
  • first cover block 20 and the second cover block 30 are both detachably formed on the mounting block 10, but the present invention is not limited thereto.
  • the first cover block 20 or the second cover block 20 is not limited thereto.
  • 30 may be integrally formed with the mounting block 10.
  • the mounting block 10 in order to align the mounting block 10, the first cover block 20, and the second cover block 30 when the soldering jig is coupled, the mounting block 10, the first cover block 20, and the second cover are aligned.
  • arrangement holes 16, 26, and 36 are formed to align the mutual arrangement, and alignment pins 50 may be inserted into the arrangement holes 16, 26, and 36.
  • the mounting holes 16, 26, 36 are formed at four corners of the mounting block 10, the first cover block 20, and the second cover block 30.
  • the coupling of the aligned soldering jig can be made by bolt fastening.
  • bolt through holes 14 and 34 through which the bolt 40 penetrates are formed, and the bolt 40 is coupled to the first cover block 20.
  • the bolt coupling hole 24 is formed. Accordingly, the mounting block 10, the first cover block 20, and the second cover block 30 may be coupled by inserting and fastening the bolt 40 at the second cover block 30 side.
  • FIG 3 is a perspective view showing a mounting block of a soldering jig according to an embodiment of the present invention.
  • the mounting block 10 has a plurality of accommodation holes 12 penetrated from one surface to the other surface. Accordingly, as shown in FIG. 2, the objects 1 and 2 to be soldered may be mounted in each of the accommodation holes 12, so that the soldering objects 1 and 2 may be soldered at one time in one soldering process. have.
  • the soldering jig of the present embodiment is used in the soldering process of the gun diode package, and each of the receiving holes 12 of the mounting block 10 faces the joint 1 and the lead 2 of the stud and the ceramic ring to be soldered. Is mounted.
  • the solder used for soldering is interposed between the assembly 1 and the lead 2.
  • the stepped portion on which the soldering object 1 is seated may be formed in the accommodation hole 12 of the mounting block 10.
  • the stepped portion in which the combined body 1 of the stud and the ceramic ring is seated is formed in the accommodation hole 12, so that the combined body 1 is formed between the stepped portion and the supporting protrusion 23 to be described later.
  • the lead 2 bonded to the assembly 1 can also be stably supported in the soldering process.
  • FIG. 4 is a perspective view illustrating a first cover block of a soldering jig according to an embodiment of the present invention.
  • the support part 22 of the first cover block 20 includes a plurality of support protrusions 23 protruding to face each of the plurality of accommodation holes 12, and thus, a plurality of soldering objects 1, 2)
  • a plurality of support protrusions 23 support each. Accordingly, the heat transferred through the heat transfer groove 21 to be described later may be uniformly transmitted to each of the soldering objects 1 and 2 through a space formed between the support protrusions 23.
  • the support protrusion 23 may be elastically supported to support the combination 1 of the stud and the ceramic ring as the soldering object at a predetermined uniform pressure.
  • each of the support protrusions 23 may be supported by the spring 28.
  • each spring 28 may be adjusted by the elastic control member 29 coupled to each spring 28, respectively. Accordingly, the support force of the support protrusion 23 is uniformly maintained using the elastic adjustment member 29, and uniform pressure may be applied to the plurality of soldering objects 1 and 2.
  • the elastic force of the spring 28 is adjusted by setting the initial displacement of the spring 28 through the elastic adjusting member 29 screwed to the first cover block 20.
  • the first cover block 20 may be formed with a heat transfer groove 21 for communicating the receiving hole 12 with the outside.
  • a cross-shaped heat transfer groove 21 is formed on a surface opposite to one surface of the mounting block 10. Accordingly, the heat emitted from the oven or the furnace flows into the soldering jig through the side of the soldering jig so that the soldering objects 1 and 2 mounted in the receiving grooves can be uniformly heated.
  • the heat transfer grooves 21 are formed in the first cover block 20 and the second cover block 30 to be described later, but the heat transfer grooves communicating the receiving holes 12 to the outside in the mounting block 10 ( 21) may be formed to perform the same function.
  • FIG 5 is a perspective view illustrating the second cover block 30 of the soldering jig according to an embodiment of the present invention.
  • the second cover block 30 includes a plurality of pressing protrusions 32 protruding to face each of the plurality of receiving holes 12. Accordingly, the heat transferred through the heat transfer groove 31 to be described later may be uniformly transferred to each of the soldering objects 1 and 2 through the space formed between the pressing protrusions 32.
  • each of the pressing protrusions 32 is elastically supported, the lead 2, which is a soldering target, can be pressed at a predetermined uniform pressure.
  • each of the pressing protrusions 32 may be supported by a spring 38.
  • each spring 38 may be adjusted by the elastic control member 39 coupled to each spring 38, respectively. Accordingly, the pressing force of the pressing protrusion 32 is uniformly maintained using the elastic adjusting member 39, and uniform pressure may be applied to the plurality of soldering objects 1 and 2.
  • the elastic force of the spring 38 is adjusted by setting the initial displacement of the spring 38 through the elastic adjusting member 39 screwed to the second cover block 30.
  • the second cover block 30 may be formed with a heat transfer groove 31 for communicating the receiving hole 12 with the outside.
  • a cross-shaped heat transfer groove 31 is formed on the surface of the mounting block 10 opposite to the other surface. Accordingly, the heat emitted from the oven or the furnace flows into the soldering jig through the side of the soldering jig, and the soldering objects 1 and 2 mounted in the receiving grooves can be uniformly heated.
  • a planar array antenna according to an embodiment of the present invention will be described with reference to FIG. 6.
  • FIG. 6 is a cross-sectional view illustrating a planar array antenna according to an exemplary embodiment of the present invention.
  • the planar array antenna 100 includes a substrate 200, a circuit ground 210, a high electron mobility transistor 220, a circuit register pattern 230, a capacitor pattern 240, and a first antenna ground. 250, an antenna register pattern 260, a feed line 270, a second antenna ground 280, and an insulating layer 300.
  • the planar array antenna 100 is divided into an antenna region 120 that outputs a signal to or receives a signal from the outside, and a circuit region 110 that controls the antenna region 120.
  • the circuit region 110 may be a microwave monolithic integrated circuit (MMIC).
  • the substrate 200 is made of an insulating material.
  • the insulating material may be made of a semiconductor material such as Si, SiN, SiC, GaAs, GaN and ZnO or a mixture thereof.
  • the circuit ground 210 is formed in the circuit region 110 of the substrate 200.
  • the circuit ground 210 is connected to the ground bridge electrode 310 through the circuit ground contact hole 410.
  • the circuit ground contact hole 410 removes the insulating layer 300 to expose the circuit ground 210 to the outside.
  • the circuit ground 210 and the ground bridge electrode 310 may be formed of gold (Au), silver (Ag), chromium (Cr), titanium (Ti), copper (Cu), aluminum (Al), tantalum (Ta), and molybdenum. It may be made of any one metal selected from denium (Mo), tungsten (W), nickel (Ni), palladium (Pd) and platinum (Pt) or alloys thereof.
  • a high electron mobility transistor (HEMT) 220 is formed in the circuit region 110 to control the current in the antenna region 120.
  • the high electron mobility transistor 220 includes an epitaxial layer 221, a source electrode 223, a drain electrode 225, and a gate electrode 229.
  • the epi layer 221 is formed on the substrate 200 and is formed to isolate the source electrode 223, the drain electrode 225, and the gate electrode 229.
  • the source electrode 223 and the drain electrode 225 are formed on the epi layer 221 and are spaced apart from each other by a predetermined interval.
  • the source electrode 223 and the drain electrode 225 are connected through the transistor bridge electrode 320.
  • the transistor bridge electrode 320 is positioned above the insulating layer 300 and is formed in the source contact hole 420 and the drain contact hole 430 formed in the insulating layer 300 to form the source electrode 223 and the drain electrode. 225 is connected.
  • the gate electrode 229 is formed on the epi layer 221 exposed between the source electrode 223 and the drain electrode 225. That is, the gate electrode 229 is formed on the epi layer 221 and is formed on the epi layer 221 exposed between the source electrode 223 and the drain electrode 225.
  • the high electron mobility transistor 220 may include a plurality of gate electrodes 229 in the source electrode 223 and the drain electrode 225. In FIG. 1, two gate electrodes 229 are illustrated as an example, but the present disclosure is not limited thereto.
  • the source electrode 223, the drain electrode 225, the gate electrode 229, and the transistor bridge electrode 320 may be formed of gold (Au), silver (Ag), chromium (Cr), titanium (Ti), copper (Cu), It may be made of any one metal selected from aluminum (Al), tantalum (Ta), molybdenum (Mo), tungsten (W), nickel (Ni), palladium (Pd) and platinum (Pt) or alloys thereof. .
  • the high electron mobility transistor 220 may be a gallium arsenide nano transistor (MHEMT) that operates at a millimeter wave.
  • MHEMT gallium arsenide nano transistor
  • the circuit register pattern 230 is formed in the circuit region 110 and includes a first register 233 and a second register 235.
  • the first register 233 is formed on the substrate 200 and the second register 235 is formed on the first register 233.
  • the second register 235 may be a signal line for transmitting and receiving a signal.
  • the second register 235 may be formed to partially expose the first register 233.
  • the first register 233 is made of any one metal selected from titanium (Ti), aluminum (Al), tungsten (W), copper (Cu), and tantalum (Ta) or an alloy thereof.
  • the second register 235 includes gold (Au), silver (Ag), chromium (Cr), titanium (Ti), copper (Cu), aluminum (Al), tantalum (Ta), and molybdenum (Mo). , Tungsten (W), nickel (Ni), palladium (Pd) and platinum (Pt) of any one selected from metals or alloys thereof.
  • the capacitor pattern 240 includes a first capacitor electrode 243 and a second capacitor electrode 245.
  • the first capacitor electrode 243 is formed on the substrate 200, and the second capacitor electrode 245 is formed to be spaced apart from the first capacitor electrode 243 by a predetermined distance.
  • the first capacitor electrode 243 is connected to the capacitor bridge electrode 330 through the capacitor contact hole 440.
  • the capacitor bridge electrode 330 is formed in the capacitor contact hole 440 and overlaps the second capacitor electrode 245 and is formed on the insulating layer 300. Accordingly, the second capacitor electrode 245 overlaps with the capacitor bridge electrode 330 to form a capacitor.
  • the first antenna ground 250 is formed on the substrate 200.
  • the first antenna ground 250 may be formed to overlap the antenna region 120 and the circuit region 110, for example.
  • the first antenna ground 250 is connected to the antenna side bridge electrode 370 through the first antenna ground contact hole 450. That is, the first antenna ground contact hole 450 exposes the first antenna ground 250 by removing the insulating layer 300 formed on the first antenna ground 250.
  • the first antenna ground 250 and the antenna side bridge electrode 370 may be formed of gold (Au), silver (Ag), chromium (Cr), titanium (Ti), copper (Cu), aluminum (Al), Tantalum (Ta), molybdenum (Mo), tungsten (W), nickel (Ni), palladium (Pd) and platinum (Pt) may be made of any one metal or alloys thereof.
  • An antenna register pattern 260 is formed in the antenna region 120.
  • the antenna register pattern 260 is formed to distribute a signal input from the outside and a signal to be output to the outside, and includes a first register 263 and a second register 265.
  • the second register 265 may be a signal line for transmitting and receiving a signal.
  • the first register 263 is formed on the substrate 200 and is made of any one metal selected from titanium (Ti), aluminum (Al), tungsten (W), copper (Cu), and tantalum (Ta) or an alloy thereof. Can be done.
  • the second register 265 may be formed on the first register 263 and may include a plurality of second registers 263 to partially expose the first register 263.
  • the antenna register pattern 260 may include a plurality of second registers 265 spaced a predetermined distance from the first register 263.
  • the second register 265 is gold (Au), silver (Ag), chromium (Cr), titanium (Ti), copper (Cu), aluminum (Al), tantalum (Ta), molybdenum (Mo), It may be made of any one metal selected from tungsten (W), nickel (Ni), palladium (Pd), and platinum (Pt) or an alloy thereof.
  • the feed line 270 is formed on the substrate 200 and is made of the same metal as the first antenna ground 250.
  • the feed line 270 is located in the antenna area 120.
  • the line contact hole 460 is formed by partially removing the insulating layer 300 formed on the feed line 270 and exposes the feed line 270 to the outside.
  • the second antenna ground 280 is formed on the substrate 200 and spaced apart from the feed line 270.
  • the second antenna ground 280 may include gold (Au), silver (Ag), chromium (Cr), titanium (Ti), copper (Cu), aluminum (Al), tantalum (Ta), molybdenum (Mo), It may be made of any one metal selected from tungsten (W), nickel (Ni), palladium (Pd), and platinum (Pt) or an alloy thereof.
  • the first antenna ground 250 and the second antenna ground 280 are connected through the antenna side bridge electrode 370. That is, the antenna side bridge electrode 370 exposes the first antenna ground contact hole 450 exposing the first antenna ground 250 of the insulating layer 300 and the second antenna ground contact exposing the second antenna ground 280. It is formed in the hole 470 to connect the first antenna ground 250 and the second antenna ground 280.
  • the insulating layer 300 may include a circuit ground 210, a high electron mobility transistor 220, a circuit resistor pattern 230, a capacitor pattern 240, a first antenna ground 250, an antenna resistor pattern 260, and a power supply.
  • the line 270 and the second antenna ground 280 are protected from foreign matter.
  • the insulating layer 300 may include a circuit ground 210, a high electron mobility transistor 220, a circuit resistor pattern 230, a capacitor pattern 240, a first antenna ground 250, an antenna resistor pattern 260, and a power supply. It is formed on the track 270 and the second antenna ground 280.
  • the insulating layer 300 may include a circuit ground contact hole 410, a source contact hole 420, a drain contact hole 430, a capacitor contact hole 440, a first antenna ground contact hole 450, and a line contact hole 460. ) And a second antenna ground contact hole 470 are formed.
  • FIG. 7 and 8 are cross-sectional views illustrating a method of manufacturing an epi layer in a method of manufacturing a planar array antenna according to an exemplary embodiment of the present invention.
  • the epi layer 221 is formed on the substrate 200.
  • the substrate 200 is provided to form the planar array antenna 100.
  • the substrate 200 may be made of an insulating material made of a semiconductor material such as Si, SiN, SiC, GaAs, GaN, and ZnO or a mixture thereof. Thereafter, the surface of the substrate 200 is cleaned. The reason for cleaning the surface of the substrate 200 is to remove impurities such as organic and inorganic substances present on the surface of the substrate 200.
  • the epi material is applied to the circuit region 110 and the antenna region 120 of the cleaned substrate 200 as shown in FIG.
  • the epitaxial material formed on the substrate 200 is patterned by an etching process, an epitaxial layer 221 is formed in the circuit region 110 of the substrate 200 as shown in FIG. 8.
  • the etching process may be a wet etching process that is etched using an etching solution.
  • FIG. 9 is a cross-sectional view illustrating a method of manufacturing a data metal pattern in a method of manufacturing a planar array antenna according to an exemplary embodiment of the present invention.
  • a data metal pattern including a source electrode 223 and a drain electrode 225 is formed on an epitaxial layer 221 formed in the circuit region 110.
  • the data metal layer is formed on the epi layer 221 formed in the circuit region 110 of the substrate 200 through a deposition method such as a sputtering method.
  • the data metal layer may include gold (Au), silver (Ag), chromium (Cr), titanium (Ti), copper (Cu), aluminum (Al), tantalum (Ta), molybdenum (Mo), and tungsten.
  • W nickel (Ni), palladium (Pd) and platinum (Pt) may be made of any one metal or an alloy thereof.
  • the data metal layer is patterned by a photolithography process and an etching process using a mask to form a data metal pattern including the source electrode 223 and the drain electrode 225.
  • FIG. 10 is a cross-sectional view illustrating a method of manufacturing a resistor pattern in a method of manufacturing a flat array antenna according to an exemplary embodiment of the present invention.
  • a first signal metal pattern including a first register 233 of a circuit register pattern 230 and a first register 263 of an antenna register pattern 260 is formed on a substrate 200. .
  • the first signal metal layer is formed on the substrate 200 on which the epi layer 221, the source electrode 223, and the drain electrode 225 are formed.
  • the first signal metal layer may be formed of any one metal selected from titanium (Ti), aluminum (Al), tungsten (W), copper (Cu), and tantalum (Ta) or an alloy thereof.
  • the first signal metal layer is patterned by a photolithography process and an etching process using a mask to include a first register 233 of the circuit register pattern 230 and a first register 263 of the antenna register pattern 260.
  • a first signal metal pattern is formed.
  • the first register 233 of the circuit register pattern 230 is formed in the circuit region 110
  • the first register 263 of the antenna register pattern 260 is formed in the antenna region 120.
  • FIG. 11 is a cross-sectional view illustrating a method of manufacturing a signal metal pattern in a method of manufacturing a planar array antenna according to an exemplary embodiment of the present invention.
  • a circuit ground 210, a circuit register pattern 230, a capacitor pattern 240, a first antenna ground 250, an antenna register pattern 260, and a feed line 270 are formed on a substrate 200.
  • the second signal metal layer is formed in the circuit region 110 and the antenna region 120 of the substrate 200.
  • the second signal metal layer may include gold (Au), silver (Ag), chromium (Cr), titanium (Ti), copper (Cu), aluminum (Al), tantalum (Ta), molybdenum (Mo), and tungsten.
  • Au gold
  • silver Au
  • Cr chromium
  • Ti titanium
  • Cu copper
  • aluminum Al
  • tungsten W
  • nickel (Ni), palladium (Pd) and platinum (Pt) may be made of any one metal or an alloy thereof.
  • the second signal metal layer is patterned by a photolithography process and an etching process using a mask, so that the first capacitor electrode of the circuit ground 210, the second register 235 of the circuit register pattern 230, and the capacitor pattern 240 are formed. 243 and the second capacitor electrode 245, the first antenna ground 250, the second register 265 of the antenna resistor pattern 260, the feed line 270, and the second antenna ground 280.
  • a second signal metal pattern is formed.
  • the circuit ground 210, the second register 235 of the circuit register pattern 230, the first capacitor electrode 243 and the second capacitor electrode 245 of the capacitor pattern 240 are connected to the circuit region 110.
  • the second register 265, the feed line 270, and the second antenna ground 280 of the antenna register pattern 260 are formed in the antenna region 120.
  • the first antenna ground 250 overlaps the circuit region 110 and the antenna region 120.
  • a ground pattern (not shown) may be further formed on the other side of the substrate 200 on which the second signal metal pattern is formed. Specifically, a lapping process is performed to reduce the thickness of the substrate 200. By reducing the thickness of the substrate 200, the characteristics of the antenna and the circuit can be improved.
  • the ground material layer is formed on the other side of the substrate 200 on which the second signal metal pattern is formed. Thereafter, the ground material layer is patterned by a patterning process and an etching process to form a ground pattern.
  • FIG. 12 is a cross-sectional view illustrating a method of manufacturing a gate metal pattern in a method of manufacturing a planar array antenna according to an exemplary embodiment of the present invention.
  • a gate metal pattern including the gate electrode 229 is formed on the epitaxial layer 221 formed on the substrate 200.
  • a gate metal layer is formed on the epitaxial layer 221, the source electrode 223, and the drain electrode 225 formed on the substrate 200.
  • the gate metal layer is gold (Au), silver (Ag), chromium (Cr), titanium (Ti), copper (Cu), aluminum (Al), tantalum (Ta), molybdenum (Mo), tungsten (W) ), Nickel (Ni), palladium (Pd) and platinum (Pt) may be made of any one metal or an alloy thereof.
  • the gate metal layer is patterned by a photolithography process and an etching process using a mask, so that the gate metal including the gate electrode 229 on the epitaxial layer 221 exposed by the source electrode 223 and the drain electrode 225.
  • the etching process may be a wet etching process that is etched using an etching solution.
  • FIG. 13 is a cross-sectional view illustrating a method of manufacturing an insulating layer in a method of manufacturing a flat array antenna according to an exemplary embodiment of the present invention.
  • an insulating layer 300 is formed in the antenna region 120 and the circuit region 110 of the substrate 200.
  • the high electron mobility transistor 220 including the circuit ground 210, the source electrode 223, the drain electrode 225, and the gate electrode 220, the circuit resistor pattern 230, and the capacitor pattern 240.
  • the insulating material layer is deposited on the first antenna ground 250, the antenna resistor pattern 260, the feed line 270, and the second antenna ground 280 by a deposition method such as PECVD (Plasma Enhanced Chemical Vapor Deposion: PECVD). Form.
  • PECVD Pullasma Enhanced Chemical Vapor Deposion: PECVD
  • This insulating material layer is formed of an inorganic insulating material such as Si 3 N 4, SiC, SiO 2, and SiON.
  • FIG. 14 is a cross-sectional view illustrating a method of manufacturing a contact hole in a method of manufacturing a flat array antenna according to an exemplary embodiment of the present invention.
  • a portion of the insulating layer 300 is removed to form a contact hole exposing the data metal pattern and the signal metal pattern.
  • the circuit ground 210, the high electron mobility transistor 220, the circuit register pattern 230, the capacitor pattern 240, the first antenna ground 250, and the like by a photolithography process and an etching process using a mask.
  • the circuit ground contact hole 410, the source contact hole 420, and the drain contact hole 430 by patterning the insulating material layer formed on the antenna resistor pattern 260, the feed line 270, and the second antenna ground 280.
  • a contact hole including a capacitor contact hole 440, a first antenna ground contact hole 450, a line contact hole 460, and a second antenna ground contact hole 470 is formed.
  • the circuit ground contact hole 410 removes the insulating material layer to expose the circuit ground 210
  • the source contact hole 420 removes the insulating material layer to expose the source electrode 223.
  • the drain contact hole 430 removes the insulating material layer to expose the drain electrode 225
  • the capacitor contact hole 440 removes the insulating material layer to expose the first capacitor electrode 243.
  • Each of the first antenna ground contact hole 450 and the line contact hole 460 removes an insulating material layer to expose the first antenna ground 250 and the feed line 270
  • the second antenna ground contact hole 470 is The insulating material layer is removed to expose the second antenna ground 280.
  • FIG. 15 is a cross-sectional view illustrating a method of manufacturing a bridge metal pattern in a method of manufacturing a planar array antenna according to an exemplary embodiment of the present invention.
  • a bridge metal pattern including a ground bridge electrode 310, a transistor bridge electrode 320, a capacitor bridge electrode 330, and an antenna side bridge electrode 370 is formed in a contact hole.
  • the bridge metal layer is formed on the insulating layer 300 formed with the ().
  • the bridge metal layer may be formed of gold (Au), silver (Ag), chromium (Cr), titanium (Ti), copper (Cu), aluminum (Al), tantalum (Ta), molybdenum (Mo), and tungsten (W). ), Nickel (Ni), palladium (Pd) and platinum (Pt) may be made of any one metal or an alloy thereof.
  • the bridge metal layer is patterned by a photolithography process and an etching process using a mask, thereby forming the circuit ground contact hole 410, the source contact hole 420, the drain contact hole 430, the capacitor contact hole 440, and the first antenna.
  • the ground bridge electrode 310, the transistor bridge electrode 320, the capacitor bridge electrode 330, and the antenna side bridge electrode are respectively disposed in the ground contact hole 450, the line contact hole 460, and the second antenna ground contact hole 470. 370 is formed.
  • the ground bridge electrode 310 is formed in the circuit ground contact hole 410
  • the transistor bridge electrode 320 is formed in the source contact hole 420 and the drain contact hole 430.
  • the capacitor contact hole 440 is formed on the capacitor contact hole 440 and the insulating layer 300
  • the antenna side bridge electrode 370 is the first antenna ground contact hole 450 and the second antenna ground contact hole 470. It is formed within.

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Die Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

솔더링 지그가 개시된다. 복수의 솔더링 대상물이 수용되는 복수의 수용홀이 일면에서 타면으로 관통되게 형성된 장착블록, 장착블록의 일면에 결합되며 복수의 수용홀에 수용된 복수의 솔더링 대상물을 지지하는 지지부를 구비한 제1커버블록, 장착블록의 타면에 결합되며 복수의 수용홀 각각에 대향되게 돌출되어 복수의 솔더링 대상물 각각을 탄성적으로 지지하는 복수의 가압돌기를 구비한 제2커버블록을 포함하는 솔더링 지그는, 솔더링 공정에서 솔더링 대상물에 대한 압력 및 열전달을 균일하게 유지시켜, 균일한 품질로 솔더링된 건다이오드 패키지를 얻을 수 있다.

Description

솔더링 지그, 평면 어레이 안테나 및 이의 제조 방법
본 발명의 실시예는 솔더링 지그, 평면 어레이 안테나 및 평면 어레이 안테나의 제조 방법에 관한 기술에 관한 것이다.
밀리미터파 FMCW 방식의 레이더 센서 수요가 증가 하면서, FMCW 레이더 센서에 중요한 구성 요소인 전압 조정 발진기의 성능이 점점 개선되고 있다. 특히, 전압 조정 발진기의 발진 소자인 건다이오드(Gunn diode)에 대해 많은 연구가 진행 되고 있다.
전압 조정 발진기에 사용되는 건다이오드의 제작을 위해서는 패키지(package) 기술이 매우 중요하며, 그 중에서도 패키지의 구성 요소들의 접합 기술이 매우 중요하다. 일반적으로, 건다이오드 패키지는 스터드(stud), 세라믹 링(ceramic ring), 리드(lid)로 구성되어 있으며, 스터드와 세라믹 링 사이의 접합은 브레이징(brazing)을 통하여 접합이 이루어진다.
스터드와 세라믹 링의 결합체에 리드의 접합은 건다이오드 칩의 성능 저하 및 파손을 막기 위하여 브레이징 기술 같은 높은 온도에서 이루어지는 접합 공정을 사용 할 수 없으므로 Au-Sn 또는 Ag-Sn등의 솔더를 이용한 접합이 필요하다. 이 때, 균일한 품질의 건다이오드 패키지를 얻기 위해서는 솔더링 공정에서 솔더링 대상물 사이에 균일한 압력을 유지시키는 것이 중요하다.
또한, 솔더링 공정은 오븐(oven) 또는 노(furnace) 등을 이용하여 솔더를 용융시켜 접합하고자 하는 대상물 사이에 침투 및 결합시키는 방법으로 이루어지므로, 접합하고자 하는 물체에 균일한 열 전달이 매우 중요하다. 또한, 상용화를 위해서는 많은 수의 건다이오드를 한번에 솔더링하는 것이 중요하다.
한편, 최근에는 통신 시장의 급속한 발전과 더불어 음성 정보뿐만 아니라 다양한 형태의 데이터 전송을 위해 무선 통신 서비스가 상용화되고 있다. 또한, 데이터의 전송량 증가와 주파수 지원의 고갈로 인해서 높은 주파수에 대한 연구가 활발히 진행되고 있다. 이러한 높은 주파수에서 동작하는 소자들의 개발은 매우 중요하다. 그 중에서도 안테나는 중요한 소자 중에 하나이다. 여기서, 안테나는 무선 통신에서 통신의 목적을 달성하기 위해서 공간에 효율적으로 전파를 방사하거나 전파에 의해 효율적으로 기전력을 유기시키기 위해 공중에 가설된 도선이다. 안테나는 무선 통신을 수행하는 장치에서는 반드시 필요한 중요한 구성 요소이다.
초고속 광대역 디지털 무선 통신을 위해 마이크로파(micro wave) 및 밀리미터파(millimeter wave) 대의 영역에서 안테나의 구현을 위한 노력이 시도되고 있다. 마이크로파 및 밀리미터파 대에서 사용되는 무선 통신 시스템은 주로 도파관을 이용하여 구현되어 왔으나 최근에는 반도체 기술이 발달과 더불어 마이크로웨이브 모놀리식 집적회로(Microwave Monolithic Integrated Circuit: MMIC)라고 하는 모놀리식의 단일 칩으로 개발되고 있다.
이에 따라, 마이크로웨이브 모놀리식 집적회로와 같은 밀리미터파 대에서 동작하는 능동소자의 개발과 함께 밀리미터파에서 동작할 수 있는 안테나의 개발은 매우 중요하다.
본 발명의 실시예는 솔더링 공정에서 복수의 솔더링 대상물을 균일하게 가압할 수 있는 솔더링 지그, 평면 어레이 안테나 및 이의 제조 방법을 제공하는 것이다.
또한, 솔더링 공정에서 복수의 솔더링 대상물에 균일하게 열을 전달될 수 있게 하는 솔더링 지그, 평면 어레이 안테나 및 이의 제조 방법을 제공하는 것이다.
한편, 본 발명의 실시예는 반도체 기판 상에 회로 영역과 안테나 영역을 동시에 제작할 수 있는 솔더링 지그, 평면 어레이 안테나 및 이의 제조 방법을 제공하는 것이다.
또한, 본 발명의 실시예는 제작 비용을 절약하고 제작 시각을 단축시킬 수 있는 솔더링 지그, 평면 어레이 안테나 및 이의 제조 방법을 제공하는 것이다.
본 발명의 일 측면에 따르면, 복수의 솔더링 대상물이 수용되는 복수의 수용홀이 일면에서 타면으로 관통되게 형성된 장착블록, 상기 장착블록의 일면에 결합되며, 상기 복수의 수용홀에 수용된 복수의 솔더링 대상물을 지지하는 지지부를 구비한 제1커버블록, 상기 장착블록의 타면에 결합되며, 상기 복수의 수용홀 각각에 대향되게 돌출되어 복수의 솔더링 대상물 각각을 탄성적으로 지지하는 복수의 가압돌기를 구비한 제2커버블록을 포함하는 솔더링 지그가 제공된다.
상기 장착블록, 상기 제1커버블록 및 상기 제2커버블록 중 적어도 어느 하나에는 상기 수용홀을 외부와 연통시키는 열전달홈이 형성될 수 있다.
상기 지지부는, 상기 복수의 수용홀 각각에 대향되게 돌출된 복수의 지지돌기를 포함할 수 있다.
상기 복수의 지지돌기는 탄성적으로 지지될 수 있다.
상기 제1커버블록 및 상기 제2커버블록 중 적어도 어느 하나는, 상기 복수의 지지돌기 또는 상기 복수의 가압돌기 각각을 탄성적으로 지지하는 복수의 스프링을 더 포함할 수 있다.
한편, 본 발명의 일 실시예에 따르면, (a) 기판 상에 에피층을 형성하는 단계; (b) 상기 에피층 상에 소스 전극 및 드레인 전극을 포함하는 데이터 금속 패턴을 형성하는 단계; (c) 상기 기판 상에 레지스터 패턴, 캐패시터 패턴, 급전 선로 및 그라운드를 포함하는 신호 금속 패턴을 형성하는 단계; (d) 상기 소스 전극 및 상기 드레인 전극 사이에 게이트 전극을 포함하는 게이트 금속 패턴을 형성하는 단계; (e) 상기 데이터 금속 패턴, 상기 신호 금속 패턴 및 상기 게이트 금속 패턴 상에 절연층을 형성하는 단계; (f) 상기 절연층을 일부 제거하여 상기 데이터 금속 패턴 및 상기 신호 금속 패턴을 노출시키는 콘택홀을 형성하는 단계; 및 (g) 상기 콘택홀에 브리지 금속 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 평면 어레이 안테나의 제조 방법이 제공된다.
상기 (c) 단계에서 회로 그라운드, 제 1안테나 그라운드 및 제 2안테나 그라운드를 포함하는 상기 그라운드를 형성하는 단계를 더 포함할 수 있다.
상기 (f) 단계는, 상기 절연층을 제거하여 상기 소스 전극을 노출시키는 소스 콘택홀, 상기 드레인 전극을 노출 시키는 드레인 콘택홀 및 상기 급전 선로를 노출시키는 선로 콘택홀 및 상기 회로 그라운드, 상기 제 1안테나 그라운드 및 상기 제 2안테나 그라운드 각각을 노출시키는 회로 그라운드 콘택홀, 제 1안테나 그라운드 콘택홀 및 제 2안테나 그라운드 콘택홀을 형성하는 단계를 포함할 수 있다.
상기 (g) 단계는, 상기 소스 콘택홀 및 상기 드레인 콘택홀에 트랜지스터 브리지 전극, 상기 회로 그라운드 콘택홀에 그라운드 브리지 전극 및 상기 제 1안테나 그라운드 콘택홀 및 상기 제 2안테나 그라운드 콘택홀에 안테나측 브리지 전극을 형성하는 단계를 포함할 수 있다.
상기 (c) 단계는, 상기 기판 상에 상기 레지스터 패턴의 제 1레지스터를 포함하는 제 1신호 금속 패턴을 형성하는 단계; 및 상기 기판 상에 상기 캐패시터 패턴, 상기 급전 선로, 상기 그라운드 및 상기 제 1레지스터 상에 상기 레지스터 패턴의 제 2레지스터를 포함하는 제 2신호 금속 패턴을 형성하는 단계를 포함할 수 있다.
상기 (c) 단계는, 상기 기판 상에 상기 캐패시터 패턴의 제 1캐패시터 전극 및 상기 제 1캐패시터 전극과 이격된 제 2캐패시터 전극을 형성하는 단계를 포함할 수 있다.
상기 (f) 단계는, 상기 절연층을 제거하여 상기 제 1캐패시터 전극을 노출시키는 캐패시터 콘택홀을 형성하는 단계를 포함할 수 있다.
상기 (g) 단계는, 상기 제 2캐패시터 전극과 중접되며 상기 캐패시터 콘택홀에 캐패시터 브리지 전극을 형성하는 단계를 포함할 수 있다.
그리고, 본 발명의 일 실시예에 따르면, 기판 상에 형성되는 급전 선로, 안테나 레지스터 패턴 및 제 2안테나 그라운드를 포함하는 안테나 영역; 및 상기 안테나 영역을 제어하며 상기 기판 상에 형성되는 고전자 이동도 트랜지스터, 회로 레지스터 패턴, 캐패시터 패턴 및 회로 그라운드를 포함하는 회로 영역을 포함하는 것을 특징으로 하는 평면 어레이 안테나가 제공된다.
상기 평면 어레이 안테나는 상기 급전 선로, 상기 안테나 레지스터 패턴, 상기 안테나 그라운드의 제 1안테나 그라운드 및 제 2안테나 그라운드, 상기 고전자 이동도 트랜지스터, 상기 회로 레지스터 패턴, 상기 캐패시터 패턴 및 상기 회로 그라운드 상에 형성되는 절연층을 더 포함할 수 있다.
상기 고전자 이동도 트랜지스터는, 상기 기판 상에 형성되는 에피층; 상기 에피층 상에 형성되는 소스 전극과 드레인 전극; 및 상기 소스 전극 및 상기 드레인 전극 사이에 노출된 상기 에피층 상에 형성되는 게이트 전극을 포함할 수 있다.
상기 회로 영역은, 상기 절연층을 제거하여 상기 소스 전극을 노출시키는 소스 콘택홀; 상기 절연층을 제거하여 상기 드레인 전극을 노출시키는 드레인 콘택홀; 및 상기 소스 콘택홀 및 상기 드레인 콘택홀에 형성되며 상기 소스 전극과 상기 드레인 전극을 연결하는 트랜지스터 브리지 전극을 더 포함할 수 있다.
상기 캐패시터 패턴은, 상기 기판 상에 형성되는 제 1캐패시터 전극; 및 상기 기판 상에 상기 제 1캐패시터 전극과 이격되어 형성되는 제 2캐패시터 전극을 포함할 수 있다.
상기 회로 영역은, 상기 절연층을 제거하여 상기 제 1캐패시터 전극을 노출시키는 캐패시터 콘택홀; 및 상기 제 2캐패시터 전극과 중첩되어 상기 캐패시터 콘택홀 및 절연층 상에 형성되는 캐패시터 브리지 전극을 포함할 수 있다.
상기 안테나 영역은, 상기 절연층을 제거하여 상기 제 1안테나 그라운드 및 제 2안테나 그라운드 각각을 노출시키는 제 1안테나 그라운드 콘택홀 및 제 2 안테나 그라운드 콘택홀; 및 상기 제 1안테나 그라운드 콘택홀과 상기 제 2안테나 그라운드 콘택홀에 형성되며 상기 제 1안테나 그라운드와 상기 제 2안테나 그라운드를 연결하는 안테나측 브리지 전극을 더 포함할 수 있다.
본 발명의 실시예에 따르면 솔더링 지그, 평면 어레이 안테나 및 이의 제조 방법은 솔더링 공정에서 솔더링 대상물에 대한 압력 및 열전달이 균일하게 유지되어, 균일한 품질로 솔더링된 건다이오드 패키지를 얻을 수 있다.
또한, 본 발명의 실시예에 따르면 솔더링 지그, 평면 어레이 안테나 및 이의 제조 방법은 복수의 건다이오드 패키지를 한번에 솔더링할 수 있다.
한편, 본 발명의 실시예에 따른 솔더링 지그, 평면 어레이 안테나 및 이의 제조 방법은 반도체 기판 상에 회로 영역과 안테나 영역을 동시에 제작할 수 있다.
그리고, 본 발명의 실시예에 따른 솔더링 지그, 평면 어레이 안테나 및 이의 제조 방법은 와이어와 같은 외부 장치를 이용하지 않고 회로 영역과 안테나 영역을 연결할 수 있다.
또한, 본 발명의 실시예에 따른 솔더링 지그, 평면 어레이 안테나 및 이의 제조 방법은 제작 비용을 절약하고 제작 시간을 단축할 수 있다.
도 1은 본 발명의 일 실시예에 따른 솔더링 지그를 나타낸 사시도이다.
도 2는 본 발명의 일 실시예에 따른 솔더링 지그를 나타낸 단면도이다.
도 3은 본 발명의 일 실시예에 따른 솔더링 지그의 장착블록을 나타낸 사시도이다.
도 4는 본 발명의 일 실시예에 따른 솔더링 지그의 제1커버블록을 나타낸 사시도이다.
도 5는 본 발명의 일 실시예에 따른 솔더링 지그의 제2커버블록을 나타낸 사시도이다.
도 6은 본 발명의 일 실시예에 따른 평면 어레이 안테나를 나타낸 단면도이다.
도 7 및 도 8은 본 발명의 일 실시예에 따른 평면 어레이 안테나의 제조 방법 중 에피층의 제조 방법을 설명하기 위해 나타낸 단면도이다.
도 9는 본 발명의 일 실시예에 따른 평면 어레이 안테나의 제조 방법 중 데이터 금속 패턴의 제조 방법을 설명하기 위해 나타낸 단면도이다.
도 10은 본 발명의 일 실시예에 따른 평면 어레이 안테나의 제조 방법 중 레지스터 패턴의 제조 방법을 설명하기 위해 나타낸 단면도이다.
도 11은 본 발명의 일 실시예에 따른 평면 어레이 안테나의 제조 방법 중 신호 금속 패턴의 제조 방법을 설명하기 위해 나타낸 단면도이다.
도 12는 본 발명의 일 실시예에 따른 평면 어레이 안테나의 제조 방법 중 게이트 금속 패턴의 제조 방법을 설명하기 위해 나타낸 단면도이다.
도 13은 본 발명의 일 실시예에 따른 평면 어레이 안테나의 제조 방법 중 절연층의 제조 방법을 설명하기 위해 나타낸 단면도이다.
도 14는 본 발명의 일 실시예에 따른 평면 어레이 안테나의 제조 방법 중 콘택홀의 제조 방법을 설명하기 위해 나타낸 단면도이다.
도 15는 본 발명의 일 실시예에 따른 평면 어레이 안테나의 제조 방법 중 브리지 금속 패턴의 제조 방법을 설명하기 위해 나타낸 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
1, 2: 솔더링 대상물 10: 장착블록
12: 수용홀 14, 34: 볼트관통홀
16, 26, 36: 배치 20: 제1커버블록
21, 31: 열전달홈 22: 지지부
23: 지지돌기 24: 볼트결합홀
28, 38: 스프링 29, 39: 탄성조절부재
30: 제2커버블록 32: 가압돌기
40: 볼트 50: 정렬핀
100 : 평면 어레이 안테나 110 : 회로 영역
120 : 안테나 영역 210, 280 : 그라운드
220 : 고전자 이동도 트랜지스터 221 : 에피층
223 : 소스 전극 225 : 드레인 전극
229 : 게이트 전극 230, 260 : 레지스터 패턴
240 : 캐패시터 패턴 250, 280 : 안테나 그라운드
270 : 급전 선로 310 : 그라운드 브리지 전극
320 : 트랜지스터 브리지 전극 330 : 캐피시터 브리지 전극
370 : 안테나측 브리지 전극
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 본 발명에 따른 솔더링 지그, 평면 어레이 안테나 및 이의 제조 방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
본 발명의 일 실시예에 따른 솔더링 지그를 도 1 내지 도 5를 참조하여 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 솔더링 지그를 나타낸 사시도이고, 도 2는 본 발명의 일 실시예에 따른 솔더링 지그를 나타낸 단면도이다.
도 1 및 도 2를 참조하면, 솔더링 지그는 장착블록(10), 제 1커버블록(20) 및 제 2커버블록(30)을 포함한다.
장착블록(10)은 솔더링 공정 시에 복수의 솔더링 대상물(1, 2)이 수용되는 부분이다. 이러한, 장착블록은 도 3을 참조하여 구체적으로 설명하기로 한다.
제 1커버블록(20)은 솔더링 공정 시에 장착블록(10)의 일면에서 복수의 솔더링 대상물(1, 2)을 지지하는 부분이다. 이를 위해, 장착블록(10)의 일면에 결합되며, 복수의 수용홀(12)에 수용된 복수의 솔더링 대상물(1, 2)을 지지하는 지지부(22)를 구비하고 있다. 이러한, 제 1커버블록(20)은 도 4를 참조하여 상세하게 설명하기로 한다.
제 2커버블록(30)은 솔더링 공정 시에 장착블록(10)의 타면에서 복수의 솔더링 대상물(1, 2)을 탄성적으로 지지하는 부분이다. 이를 위해, 장착블록(10)의 타면에 결합되며, 복수의 수용홀(12) 각각에 대향되게 돌출되어 복수의 솔더링 대상물(1, 2) 각각을 탄성적으로 지지하는 복수의 가압돌기(32)를 구비하고 있다. 이러한, 제 2커버블록(30)은 도 5를 참조하여 설명하기로 한다.
한편, 제 1커버블록(20) 및 제 2커버블록(30) 중 적어도 어느 하나는 장착블록(10)에 탈착가능하게 결합될 수 있다. 이에 따라, 솔더링 대상물(1, 2)이 장착블록(10)에 장착되고 분리될 때 제 1커버블록(20) 및 제 2커버블록(30) 중 적어도 어느 하나가 제거됨으로써, 장착블록(10)의 적어도 한쪽면이 개방되어 솔더링 대상물(1, 2)이 용이하게 장착 또는 분리될 수 있다.
본 실시예에서는 제 1커버블록(20) 및 제 2커버블록(30)이 모두 장착블록(10)에 탈착가능하게 형성되었으나 이에 한정되지는 않으며, 제 1커버블록(20) 또는 제 2커버블록(30)이 장착블록(10)과 일체로 형성될 수도 있다.
한편, 솔더링 지그 결합 시에 장착블록(10), 제 1커버블록(20) 및 제 2커버블록(30)을 정렬하기 위하여, 장착블록(10), 제 1커버블록(20) 및 제 2커버블록(30)에는 상호 배치를 정렬시키는 배치홀(16, 26, 36)이 형성되고, 배치홀(16, 26, 36)에는 정렬핀(50)이 삽입될 수 있다. 본 실시예에서는 장착블록(10), 제 1커버블록(20) 및 제 2커버블록(30)의 네 모퉁이에 배치홀(16, 26, 36)이 형성되어 있다.
그리고, 정렬된 솔더링 지그의 결합은 볼트 체결에 의해 이루어질 수 있다. 본 실시예의 장착블록(10) 및 제 2커버블록(30)에는 볼트(40)가 관통되는 볼트관통홀(14, 34)이 형성되고, 제 1커버블록(20)에는 볼트(40)가 결합되는 볼트결합홀(24)이 형성된다. 이에 따라, 제 2커버블록(30) 측에서 볼트(40)를 삽입하여 체결함으로써 장착블록(10), 제 1커버블록(20) 및 제 2커버블록(30)을 결합시킬 수 있다.
도 3은 본 발명의 일 실시예에 따른 솔더링 지그의 장착블록을 나타낸 사시도이다.
도 3를 참조하면, 장착블록(10)에는 복수의 수용홀(12)이 일면에서 타면으로 관통되게 형성되어 있다. 이에 따라, 도 2에 나타난 바와 같이, 각 수용홀(12)마다 솔더링될 대상물(1, 2)이 장착될 수 있어서, 한번의 솔더링 공정으로 복수의 솔더링 대상물(1, 2)을 한번에 솔더링할 수 있다.
본 실시예의 솔더링 지그는 건다이오드 패키지의 솔더링 공정에서 사용되는 것으로서, 장착블록(10)의 각 수용홀(12)에는 스터드와 세라믹 링의 결합체(1) 및 리드(2)가 솔더링될 수 있도록 마주하여 장착된다. 그리고, 결합체(1) 및 리드(2) 사이에는 솔더링에 사용되는 솔더가 개재되어 있다.
여기서, 장착블록(10)의 수용홀(12)에는 솔더링 대상물(1)이 안착되는 단차부가 형성될 수 있다. 구체적으로, 도 2에 나타난 바와 같이, 스터드와 세라믹 링의 결합체(1)가 안착되는 단차부가 수용홀(12) 내부에 형성되어서, 결합체(1)가 단차부와 후술할 지지돌기(23) 사이에 안정적으로 지지될 수 있다. 이에 따라, 결합체(1)에 접합되는 리드(2)도 솔더링 공정에서 안정적으로 지지될 수 있다.
도 4는 본 발명의 일 실시예에 따른 솔더링 지그의 제 1커버블록을 나타낸 사시도이다.
도 4를 참조하면, 제 1커버블록(20)의 지지부(22)는 복수의 수용홀(12) 각각에 대향되게 돌출된 복수의 지지돌기(23)를 구비하여, 복수의 솔더링 대상물(1, 2) 각각을 복수의 지지돌기(23)가 지지한다. 이에 따라, 후술할 열전달홈(21)을 통하여 전달된 열이 지지돌기(23) 사이에 형성된 공간을 통하여 솔더링 대상물(1, 2) 각각에 균일하게 전달될 수 있다.
이 때, 도 2에 나타난 바와 같이, 지지돌기(23)는 탄성적으로 지지되어 솔더링 대상물인 스터드와 세라믹 링의 결합체(1)를 소정의 균일한 압력으로 지지할 수 있다. 구체적으로, 지지돌기(23) 각각은 스프링(28)에 의하여 지지될 수 있다.
그리고, 각 스프링(28)의 탄성력은 각 스프링(28)에 결합된 탄성조절부재(29)에 의해 각각 조절될 수 있다. 이에 따라, 탄성조절부재(29)를 이용하여 지지돌기(23)의 지지력을 균일하게 유지시켜, 복수의 솔더링 대상물(1, 2)에 균일한 압력을 가할 수 있다. 본 실시예에서는 제 1커버블록(20)에 나사결합된 탄성조절부재(29)를 통하여 스프링(28)의 초기변위를 설정하여 스프링(28)의 탄성력을 조절한다.
또한, 제 1커버블록(20)에는 수용홀(12)을 외부와 연통시키는 열전달홈(21)이 형성될 수 있다. 구체적으로, 본 실시예에서는 장착블록(10)의 일면에 대향된 면에 십자형태의 열전달홈(21)이 형성되어 있다. 이에 따라, 솔더링 지그의 측면을 통하여 오븐 또는 노에서 발산된 열기가 솔더링 지그 내부로 유입되어 수용홈에 장착된 솔더링 대상물(1, 2)이 균일하게 가열될 수 있다. 본 실시예에서는 제 1커버블록(20) 및 후술할 제 2커버블록(30)에 열전달홈(21)을 형성하였으나, 장착블록(10)에 수용홀(12)을 외부와 연통시키는 열전달홈(21)이 형성되어 동일한 기능을 수행할 수도 있다.
도 5는 본 발명의 일 실시예에 따른 솔더링 지그의 제 2커버블록(30)을 나타낸 사시도이다.
도 5에 나타난 바와 같이, 제 2커버블록(30)은 복수의 수용홀(12) 각각에 대향되게 돌출된 복수의 가압돌기(32)를 구비한다. 이에 따라, 후술할 열전달홈(31)을 통하여 전달된 열이 가압돌기(32) 사이에 형성된 공간을 통하여 솔더링 대상물(1, 2) 각각에 균일하게 전달될 수 있다.
그리고, 각 가압돌기(32)는 탄성적으로 지지되므로, 솔더링 대상물인 리드(2)를 소정의 균일한 압력으로 가압할 수 있다. 구체적으로, 도 2에 나타난 바와 같이, 가압돌기(32) 각각은 스프링(38)에 의하여 지지될 수 있다.
그리고, 각 스프링(38)의 탄성력은 각 스프링(38)에 결합된 탄성조절부재(39)에 의해 각각 조절될 수 있다. 이에 따라, 탄성조절부재(39)를 이용하여 가압돌기(32)의 가압력을 균일하게 유지시켜, 복수의 솔더링 대상물(1, 2)에 균일한 압력을 가할 수 있다. 본 실시예에서는 제 2커버블록(30)에 나사결합된 탄성조절부재(39)를 통하여 스프링(38)의 초기변위를 설정하여 스프링(38)의 탄성력을 조절한다.
또한, 제 2커버블록(30)에는 수용홀(12)을 외부와 연통시키는 열전달홈(31)이 형성될 수 있다. 구체적으로, 본 실시예에서는 장착블록(10)의 타면에 대향된 면에 십자형태의 열전달홈(31)이 형성되어 있다. 이에 따라, 솔더링 지그의 측면을 통하여 오븐 또는 노에서 발산된 열기가 솔더링 지그 내부로 유입되어, 수용홈에 장착된 솔더링 대상물(1, 2)이 균일하게 가열될 수 있다.
본 발명의 일 실시예에 따른 평면 어레이 안테나를 도 6을 참조하여 설명하기로 한다.
도 6은 본 발명의 일 실시예에 따른 평면 어레이 안테나를 나타낸 단면도이다.
도 6을 참조하면, 평면 어레이 안테나(100)는 기판(200), 회로 그라운드(210), 고전자 이동도 트랜지스터(220), 회로 레지스터 패턴(230), 캐패시터 패턴(240), 제 1안테나 그라운드(250), 안테나 레지스터 패턴(260), 급전 선로(270), 제 2안테나 그라운드(280) 및 절연층(300)을 포함한다. 평면 어레이 안테나(100)는 신호를 외부로 출력하거나 외부로부터 신호를 입력받는 안테나 영역(120) 및 안테나 영역(120)을 제어하는 회로 영역(110)으로 구분한다. 여기서, 회로 영역(110)은 마이크로웨이브 모놀리식 집적회로(Microwave Monolithic Integrated Circuit: MMIC)일 수 있다.
기판(200)은 절연 물질로 이루어진다. 예를 들어, 절연 물질은 Si, SiN, SiC, GaAs, GaN 및 ZnO와 같은 반도체 물질 또는 이들의 혼합물로 이루어질 수 있다.
회로 그라운드(210)는 기판(200)의 회로 영역(110)에 형성된다. 회로 그라운드(210)는 회로 그라운드 콘택홀(410)을 통해 그라운드 브리지 전극(310)과 접속한다. 여기서, 회로 그라운드 콘택홀(410)은 절연층(300)이 제거되어 회로 그라운드(210)를 외부로 노출시킨다. 회로 그라운드(210) 및 그라운드 브리지 전극(310)은 금(Au), 은(Ag), 크롬(Cr), 티타늄(Ti), 구리(Cu), 알루미늄(Al), 탄탈륨(Ta), 몰리브데늄(Mo), 텅스텐(W), 니켈(Ni), 팔라듐(Pd) 및 백금(Pt) 중에서 선택된 어느 하나의 금속 또는 이들의 합금으로 이루어질 수 있다.
고전자 이동도 트랜지스터(High Electron Mobility Transistor : HEMT, 220)는 회로 영역(110)에 형성되어 안테나 영역(120)의 전류를 제어한다. 이를 위해 고전자 이동도 트랜지스터(220)는 에피층(221), 소스 전극(223), 드레인 전극(225) 및 게이트 전극(229)을 포함한다.
에피층(221)은 기판(200) 상에 형성되며 소스 전극(223), 드레인 전극(225) 및 게이트 전극(229)의 격리를 위해 형성된다.
소스 전극(223) 및 드레인 전극(225)은 에피층(221) 상에 형성되며 일정 간격 이격되어 형성된다. 소스 전극(223)과 드레인 전극(225)은 트랜지스터 브리지 전극(320)을 통해 접속한다. 다시 말하면, 트랜지스터 브리지 전극(320)은 절연층(300) 상측에 위치하며 절연층(300)에 형성된 소스 콘택홀(420) 및 드레인 콘택홀(430) 내에 형성되어 소스 전극(223)과 드레인 전극(225)을 연결시킨다.
게이트 전극(229)은 소스 전극(223) 및 드레인 전극(225) 사이에 노출된 에피층(221) 상에 형성된다. 즉, 게이트 전극(229)은 에피층(221) 상에 형성되며 소스 전극(223)과 드레인 전극(225) 사이에 노출된 에피층(221) 상에 형성된다. 이때, 고전자 이동도 트랜지스터(220)는 소스 전극(223) 및 드레인 전극(225)에 복수개의 게이트 전극(229)을 포함할 수 있다. 도 1에서는 두 개의 게이트 전극(229)을 예를 들어 도시하였지만 이에 한정되지 않는다.
소스 전극(223), 드레인 전극(225), 게이트 전극(229) 및 트랜지스터 브리지 전극(320)은 금(Au), 은(Ag), 크롬(Cr), 티타늄(Ti), 구리(Cu), 알루미늄(Al), 탄탈륨(Ta), 몰리브데늄(Mo), 텅스텐(W), 니켈(Ni), 팔라듐(Pd) 및 백금(Pt) 중에서 선택된 어느 하나의 금속 또는 이들의 합금으로 이루어질 수 있다.
한편, 고전자 이동도 트랜지스터(220)는 밀리미터파에서 작동하는 갈륨 비소계 나노 트랜지스터(Metamorphic High Electron Mobility Transistor : MHEMT)일 수 있다.
회로 레지스터 패턴(230)은 회로 영역(110)에 형성되며 제 1레지스터(233) 및 제 2레지스터(235)를 포함한다. 제 1레지스터(233)는 기판(200) 상에 형성되며 제 2레지스터(235)는 제 1레지스터(233) 상에 형성된다. 제 2레지스터(235)는 신호를 송수신하는 신호 라인일 수 있다. 제 2레지스터(235)는 제 1레지스터(233)가 일부 노출되도록 형성할 수 있다. 제 1레지스터(233)는 예를 들어 티타늄(Ti), 알루미늄(Al), 텅스텐(W), 구리(Cu) 및 탄탈륨(Ta) 중에서 선택된 어느 하나의 금속 또는 이들의 합금으로 이루어진다. 그리고, 제 2레지스터(235)는 금(Au), 은(Ag), 크롬(Cr), 티타늄(Ti), 구리(Cu), 알루미늄(Al), 탄탈륨(Ta), 몰리브데늄(Mo), 텅스텐(W), 니켈(Ni), 팔라듐(Pd) 및 백금(Pt) 중에서 선택된 어느 하나의 금속 또는 이들의 합금으로 이루어진다.
캐패시터 패턴(240)은 제 1캐패시터 전극(243) 및 제 2캐패시터 전극(245)을 포함한다. 제 1캐패시터 전극(243)은 기판(200) 상에 형성되며 제 2캐패시터 전극(245)은 제 1캐패시터 전극(243)과 일정 간격이 이격되어 형성된다. 제 1캐패시터 전극(243)은 캐패시터 콘택홀(440)을 통해 캐패시터 브리지 전극(330)과 접속한다. 여기서, 캐패시터 브리지 전극(330)은 캐패시터 콘택홀(440) 내에 형성되며 제 2캐패시터 전극(245)과 중첩되어 절연층(300) 상에 형성된다. 이에 따라, 제 2캐패시터 전극(245)은 캐패시터 브리지 전극(330)과 중첩되어 캐패시터를 형성한다.
제 1안테나 그라운드(250)는 기판(200) 상에 형성된다. 제 1안테나 그라운드(250)는 예를 들어 안테나 영역(120)과 회로 영역(110)에 중첩되어 형성될 수 있다. 제 1안테나 그라운드(250)는 제 1안테나 그라운드 콘택홀(450)을 통해 안테나측 브리지 전극(370)과 접속한다. 즉, 제 1안테나 그라운드 콘택홀(450)은 제 1안테나 그라운드(250) 상에 형성된 절연층(300)을 제거하여 제 1안테나 그라운드(250)를 노출시킨다. 예를 들어, 제 1안테나 그라운드(250) 및 안테나측 브리지 전극(370)은 금(Au), 은(Ag), 크롬(Cr), 티타늄(Ti), 구리(Cu), 알루미늄(Al), 탄탈륨(Ta), 몰리브데늄(Mo), 텅스텐(W), 니켈(Ni), 팔라듐(Pd) 및 백금(Pt) 중에서 선택된 어느 하나의 금속 또는 이들의 합금으로 이루어질 수 있다.
안테나 레지스터 패턴(260)은 안테나 영역(120)에 형성된다. 안테나 레지스터 패턴(260)은 외부로부터 입력되는 신호 및 외부로 출력할 신호를 분배하기 위해 형성되며 제 1레지스터(263) 및 제 2레지스터(265)를 포함한다. 이때, 제 2레지스터(265)는 신호를 송수신하는 신호 라인일 수 있다. 제 1레지스터(263)는 기판(200) 상에 형성되며 티타늄(Ti), 알루미늄(Al), 텅스텐(W), 구리(Cu) 및 탄탈륨(Ta) 중에서 선택된 어느 하나의 금속 또는 이들의 합금으로 이루어질 수 있다. 그리고, 제 2레지스터(265)는 제 1레지스터(263) 상에 형성되며 제 1레지스터(263)가 일부 노출되도록 복수개가 포함할 수 있다. 즉, 안테나 레지스터 패턴(260)은 제 1레지스터(263) 상에 일정 간격이 이격된 복수개의 제 2레지스터(265)를 포함할 수 있다. 이러한 제 2레지스터(265)는 금(Au), 은(Ag), 크롬(Cr), 티타늄(Ti), 구리(Cu), 알루미늄(Al), 탄탈륨(Ta), 몰리브데늄(Mo), 텅스텐(W), 니켈(Ni), 팔라듐(Pd) 및 백금(Pt) 중에서 선택된 어느 하나의 금속 또는 이들의 합금으로 이루어질 수 있다.
급전 선로(270)는 기판(200) 상에 형성되며 제 1안테나 그라운드(250)와 동일한 금속으로 형성된다. 급전 선로(270)는 안테나 영역(120)에 위치한다. 선로 콘택홀(460)은 급전 선로(270) 상에 형성된 절연층(300)이 일부 제거되어 형성되며 급전 선로(270)를 외부로 노출시킨다.
제 2안테나 그라운드(280)는 기판(200) 상에 형성되며 급전 선로(270)로 이격되어 형성된다. 제 2안테나 그라운드(280)는 금(Au), 은(Ag), 크롬(Cr), 티타늄(Ti), 구리(Cu), 알루미늄(Al), 탄탈륨(Ta), 몰리브데늄(Mo), 텅스텐(W), 니켈(Ni), 팔라듐(Pd) 및 백금(Pt) 중에서 선택된 어느 하나의 금속 또는 이들의 합금으로 이루어질 수 있다.
제 1안테나 그라운드(250) 및 제 2안테나 그라운드(280)는 안테나측 브리지 전극(370)을 통해 접속한다. 즉, 안테나측 브리지 전극(370)은 절연층(300) 제 1안테나 그라운드(250)를 노출시키는 제 1안테나 그라운드 콘택홀(450) 및 제 2안테나 그라운드(280)를 노출시키는 제 2안테나 그라운드 콘택홀(470) 내에 형성되어 제 1안테나 그라운드(250) 및 제 2안테나 그라운드(280)를 연결시킨다.
절연층(300)은 회로 그라운드(210), 고전자 이동도 트랜지스터(220), 회로 레지스터 패턴(230), 캐패시터 패턴(240), 제 1안테나 그라운드(250), 안테나 레지스터 패턴(260), 급전 선로(270) 및 제 2안테나 그라운드(280)를 외부의 이물질로부터 보호한다. 절연층(300)은 회로 그라운드(210), 고전자 이동도 트랜지스터(220), 회로 레지스터 패턴(230), 캐패시터 패턴(240), 제 1안테나 그라운드(250), 안테나 레지스터 패턴(260), 급전 선로(270) 및 제 2안테나 그라운드(280) 상에 형성된다. 절연층(300)은 회로 그라운드 콘택홀(410), 소스 콘택홀(420), 드레인 콘택홀(430), 캐패시터 콘택홀(440), 제 1안테나 그라운드 콘택홀(450), 선로 콘택홀(460) 및 제 2안테나 그라운드 콘택홀(470)이 형성된다.
본 발명의 일 실시예에 따른 평면 어레이 안테나의 제조 방법은 도 7 내지 도 15를 참조하여 설명하기로 한다.
도 7 및 도 8은 본 발명의 일 실시예에 따른 평면 어레이 안테나의 제조 방법 중 에피층의 제조 방법을 설명하기 위해 나타낸 단면도이다.
도 7 및 도 8을 참조하면, 기판(200) 상에 에피층(221)을 형성한다.
구체적으로, 평면 어레이 안테나(100)를 형성하기 위해 기판(200)을 마련한다. 이때, 기판(200)은 Si, SiN, SiC, GaAs, GaN 및 ZnO와 같은 반도체 물질 또는 이들의 혼합물로 이루어진 절연 물질로 이루어질 수 있다. 이후, 기판(200)의 표면을 세척(cleaning)한다. 기판(200)의 표면을 세척하는 이유는 기판(200)의 표면에 존재하는 유기물 및 무기물과 같은 불순물을 제거하기 위함이다.
그리고, 세척한 기판(200)의 회로 영역(110) 및 안테나 영역(120)에 도 7에 도시된 바와 같이 에피 물질을 도포한다. 식각 공정으로 기판(200) 상에 형성된 에피 물질이 패터닝됨으로써 도 8에 도시된 바와 같이 기판(200)의 회로 영역(110)에 에피층(221)을 형성한다. 이때, 식각 공정은 식각 용액을 이용하여 식각하는 습식 식각 공정일 수 있다.
도 9는 본 발명의 일 실시예에 따른 평면 어레이 안테나의 제조 방법 중 데이터 금속 패턴의 제조 방법을 설명하기 위해 나타낸 단면도이다.
도 9를 참조하면, 회로 영역(110)에 형성된 에피층(221) 상에 소스 전극(223)과 드레인 전극(225)을 포함하는 데이터 금속 패턴을 형성한다.
구체적으로, 기판(200)의 회로 영역(110)에 형성된 에피층(221) 상에 스퍼터링 방법 등의 증착 방법을 통해 데이터 금속층이 형성된다. 예를 들어, 데이터 금속층은 금(Au), 은(Ag), 크롬(Cr), 티타늄(Ti), 구리(Cu), 알루미늄(Al), 탄탈륨(Ta), 몰리브데늄(Mo), 텅스텐(W), 니켈(Ni), 팔라듐(Pd) 및 백금(Pt) 중에서 선택된 어느 하나의 금속 또는 이들의 합금으로 이루어질 수 있다. 이후, 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 데이터 금속층이 패터닝됨으로써 소스 전극(223) 및 드레인 전극(225)을 포함하는 데이터 금속 패턴을 형성한다.
도 10은 본 발명의 일 실시예에 따른 평면 어레이 안테나의 제조 방법 중 레지스터 패턴의 제조 방법을 설명하기 위해 나타낸 단면도이다.
도 10을 참조하면, 기판(200) 상에 회로 레지스터 패턴(230)의 제 1레지스터(233) 및 안테나 레지스터 패턴(260)의 제 1레지스터(263)를 포함하는 제 1신호 금속 패턴을 형성한다.
구체적으로, 에피층(221), 소스 전극(223) 및 드레인 전극(225)이 형성된 기판(200) 상에 제 1신호 금속층을 형성한다. 제 1신호 금속층은 예를 들어 티타늄(Ti), 알루미늄(Al), 텅스텐(W), 구리(Cu) 및 탄탈륨(Ta) 중에서 선택된 어느 하나의 금속 또는 이들의 합금으로 이루어질 수 있다.
그리고, 마스크를 이용하여 포토리소그래피 공정 및 식각 공정으로 제 1신호 금속층이 패터닝됨으로써 회로 레지스터 패턴(230)의 제 1레지스터(233) 및 안테나 레지스터 패턴(260)의 제 1레지스터(263)를 포함하는 제 1신호 금속 패턴을 형성한다. 이때, 회로 레지스터 패턴(230)의 제 1레지스터(233)는 회로 영역(110)에 형성되며 안테나 레지스터 패턴(260)의 제 1레지스터(263)는 안테나 영역(120)에 형성된다.
도 11은 본 발명의 일 실시예에 따른 평면 어레이 안테나의 제조 방법 중 신호 금속 패턴의 제조 방법을 설명하기 위해 나타낸 단면도이다.
도 11을 참조하면, 기판(200) 상에 회로 그라운드(210), 회로 레지스터 패턴(230), 캐패시터 패턴(240), 제 1안테나 그라운드(250), 안테나 레지스터 패턴(260), 급전 선로(270) 및 제 2안테나 그라운드(280)를 포함하는 제 2신호 금속 패턴을 형성한다.
구체적으로, 기판(200)의 회로 영역(110) 및 안테나 영역(120)에 제 2신호 금속층을 형성한다. 여기서, 제 2신호 금속층은 금(Au), 은(Ag), 크롬(Cr), 티타늄(Ti), 구리(Cu), 알루미늄(Al), 탄탈륨(Ta), 몰리브데늄(Mo), 텅스텐(W), 니켈(Ni), 팔라듐(Pd) 및 백금(Pt) 중에서 선택된 어느 하나의 금속 또는 이들의 합금으로 이루어질 수 있다.
그리고, 마스크를 이용하여 포토리소그래피 공정 및 식각 공정으로 제 2신호 금속층이 패터닝됨으로써 회로 그라운드(210), 회로 레지스터 패턴(230)의 제 2레지스터(235), 캐패시터 패턴(240)의 제 1캐패시터 전극(243) 및 제 2캐패시터 전극(245), 제 1안테나 그라운드(250), 안테나 레지스터 패턴(260)의 제 2레지스터(265), 급전 선로(270) 및 제 2안테나 그라운드(280)를 포함하는 제 2신호 금속 패턴을 형성한다. 이때, 회로 그라운드(210), 회로 레지스터 패턴(230)의 제 2레지스터(235), 캐패시터 패턴(240)의 제 1캐패시터 전극(243) 및 제 2캐패시터 전극(245)은 회로 영역(110)에 형성되며 안테나 레지스터 패턴(260)의 제 2레지스터(265), 급전 선로(270) 및 제 2안테나 그라운드(280)는 안테나 영역(120)에 형성된다. 그리고, 제 1안테나 그라운드(250)는 회로 영역(110) 및 안테나 영역(120)에 중첩되어 형성된다.
한편, 기판(200)에서 제 2신호 금속 패턴이 형성된 타측면에 그라운드 패턴(도시하지 않음)이 더 형성될 수 있다. 구체적으로, 기판(200)의 두께를 줄이기 위해 래핑(lapping) 공정을 수행한다. 이렇게 기판(200)의 두께를 줄여줌으로써 안테나 및 회로의 특성을 향상시킬 수 있다. 그리고, 제 2신호 금속 패턴이 형성된 기판(200)의 타측면에 그라운드 물질층을 형성한다. 이후, 패터닝 공정과 식각 공정에 의해 그라운드 물질층이 패터닝되어 그라운드 패턴을 형성한다.
도 12는 본 발명의 일 실시예에 따른 평면 어레이 안테나의 제조 방법 중 게이트 금속 패턴의 제조 방법을 설명하기 위해 나타낸 단면도이다.
도 12를 참조하면, 기판(200)에 형성된 에피층(221) 상에 게이트 전극(229)을 포함하는 게이트 금속 패턴을 형성한다.
구체적으로, 기판(200)에 형성된 에피층(221), 소스 전극(223) 및 드레인 전극(225) 상에 게이트 금속층을 형성한다. 이때, 게이트 금속층은 금(Au), 은(Ag), 크롬(Cr), 티타늄(Ti), 구리(Cu), 알루미늄(Al), 탄탈륨(Ta), 몰리브데늄(Mo), 텅스텐(W), 니켈(Ni), 팔라듐(Pd) 및 백금(Pt) 중에서 선택된 어느 하나의 금속 또는 이들의 합금으로 이루어질 수 있다.
이후, 마스크를 이용하여 포토리소그래피 공정 및 식각 공정으로 게이트 금속층이 패터닝됨으로써 소스 전극(223) 및 드레인 전극(225)에 의해 노출된 에피층(221) 상에 게이트 전극(229)을 포함하는 게이트 금속 패턴을 형성한다. 여기서, 식각 공정은 식각 용액을 이용하여 식각하는 습식 식각 공정일 수 있다.
도 13은 본 발명의 일 실시예에 따른 평면 어레이 안테나의 제조 방법 중 절연층의 제조 방법을 설명하기 위해 나타낸 단면도이다.
도 13을 참조하면, 기판(200)의 안테나 영역(120) 및 회로 영역(110)에 절연층(300)을 형성한다.
구체적으로, 회로 그라운드(210), 소스 전극(223), 드레인 전극(225) 및 게이트 전극(220)을 포함하는 고전자 이동도 트랜지스터(220), 회로 레지스터 패턴(230), 캐패시터 패턴(240), 제 1안테나 그라운드(250), 안테나 레지스터 패턴(260), 급전 선로(270) 및 제 2안테나 그라운드(280) 상에 PECVD(Plasma Enhanced Chemical Vapor Deposion : PECVD) 등의 증착 방법으로 절연 물질층을 형성한다. 이러한 절연 물질층은 Si3N4, SiC, SiO2 및 SiON 등과 같은 무기 절연 물질로 형성된다.
도 14는 본 발명의 일 실시예에 따른 평면 어레이 안테나의 제조 방법 중 콘택홀의 제조 방법을 설명하기 위해 나타낸 단면도이다.
도 14를 참조하면, 절연층(300)을 일부 제거하여 데이터 금속 패턴 및 신호 금속 패턴을 노출시키는 콘택홀을 형성한다.
구체적으로, 마스크를 이용하여 포토리소그래피 공정 및 식각 공정으로 회로 그라운드(210), 고전자 이동도 트랜지스터(220), 회로 레지스터 패턴(230), 캐패시터 패턴(240), 제 1안테나 그라운드(250), 안테나 레지스터 패턴(260), 급전 선로(270) 및 제 2안테나 그라운드(280) 상에 형성된 절연 물질층이 패터닝됨으로써 회로 그라운드 콘택홀(410), 소스 콘택홀(420), 드레인 콘택홀(430), 캐패시터 콘택홀(440), 제 1안테나 그라운드 콘택홀(450), 선로 콘택홀(460) 및 제 2안테나 그라운드 콘택홀(470)을 포함하는 콘택홀을 형성한다. 여기서, 회로 그라운드 콘택홀(410)은 절연 물질층이 제거되어 회로 그라운드(210)를 노출시키며, 소스 콘택홀(420)은 절연 물질층이 제거되어 소스 전극(223)을 노출시킨다.
그리고, 드레인 콘택홀(430)은 절연 물질층이 제거되어 드레인 전극(225)을 노출시키며 캐패시터 콘택홀(440)은 절연 물질층이 제거되어 제 1캐패시터 전극(243)를 노출시킨다. 제 1안테나 그라운드 콘택홀(450) 및 선로 콘택홀(460) 각각은 절연 물질층이 제거되어 제 1안테나 그라운드(250) 및 급전 선로(270)를 노출시키고 제 2안테나 그라운드 콘택홀(470)은 절연 물질층이 제거되어 제 2안테나 그라운드(280)를 노출시킨다.
도 15는 본 발명의 일 실시예에 따른 평면 어레이 안테나의 제조 방법 중 브리지 금속 패턴의 제조 방법을 설명하기 위해 나타낸 단면도이다.
도 15를 참조하면, 콘택홀에 그라운드 브리지 전극(310), 트랜지스터 브리지 전극(320), 캐패시터 브리지 전극(330) 및 안테나측 브리지 전극(370)을 포함하는 브리지 금속 패턴을 형성한다.
구체적으로, 회로 그라운드 콘택홀(410), 소스 콘택홀(420), 드레인 콘택홀(430), 캐패시터 콘택홀(440), 제 1안테나 그라운드 콘택홀(450) 및 제 2안테나 그라운드 콘택홀(470)이 형성된 절연층(300) 상에 브리지 금속층을 형성한다. 여기서, 브리지 금속층은 금(Au), 은(Ag), 크롬(Cr), 티타늄(Ti), 구리(Cu), 알루미늄(Al), 탄탈륨(Ta), 몰리브데늄(Mo), 텅스텐(W), 니켈(Ni), 팔라듐(Pd) 및 백금(Pt) 중에서 선택된 어느 하나의 금속 또는 이들의 합금으로 이루어질 수 있다.
이후, 마스크를 이용하여 포토리소그래피 공정 및 식각 공정으로 브리지 금속층이 패터닝됨으로써 회로 그라운드 콘택홀(410), 소스 콘택홀(420), 드레인 콘택홀(430), 캐패시터 콘택홀(440), 제 1안테나 그라운드 콘택홀(450), 선로 콘택홀(460) 및 제 2안테나 그라운드 콘택홀(470) 각각에 그라운드 브리지 전극(310), 트랜지스터 브리지 전극(320), 캐패시터 브리지 전극(330) 및 안테나측 브리지 전극(370)을 형성한다.
즉, 그라운드 브리지 전극(310)은 회로 그라운드 콘택홀(410) 내에 형성되고, 트랜지스터 브리지 전극(320)은 소스 콘택홀(420) 및 드레인 콘택홀(430) 내에 형성된다. 캐패시터 콘택홀(440)은 캐패시터 콘택홀(440) 및 절연층(300) 상에 형성되며 안테나측 브리지 전극(370)은 제 1안테나 그라운드 콘택홀(450) 및 제 2안테나 그라운드 콘택홀(470) 내에 형성된다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (20)

  1. 복수의 솔더링 대상물이 수용되는 복수의 수용홀이 일면에서 타면으로 관통되게 형성된 장착블록;
    상기 장착블록의 일면에 결합되며, 상기 복수의 수용홀에 수용된 복수의 솔더링 대상물을 지지하는 지지부를 구비한 제1커버블록; 및
    상기 장착블록의 타면에 결합되며, 상기 복수의 수용홀 각각에 대향되게 돌출되어 복수의 솔더링 대상물 각각을 탄성적으로 지지하는 복수의 가압돌기를 구비한 제2커버블록을 포함하는 솔더링 지그.
  2. 제1항에 있어서,
    상기 장착블록, 상기 제1커버블록 및 상기 제2커버블록 중 적어도 어느 하나에는 상기 수용홀을 외부와 연통시키는 열전달홈이 형성된 것을 특징으로 하는 솔더링 지그.
  3. 제1항에 있어서,
    상기 지지부는, 상기 복수의 수용홀 각각에 대향되게 돌출된 복수의 지지돌기를 포함하는 것을 특징으로 하는 솔더링 지그.
  4. 제3항에 있어서,
    상기 복수의 지지돌기는 탄성적으로 지지되는 것을 특징으로 하는 솔더링 지그.
  5. 제4항에 있어서,
    상기 제1커버블록 및 상기 제2커버블록 중 적어도 어느 하나는,
    상기 복수의 지지돌기 또는 상기 복수의 가압돌기 각각을 탄성적으로 지지하는 복수의 스프링을 더 포함하는 것을 특징으로 하는 솔더링 지그.
  6. (a) 기판 상에 에피층을 형성하는 단계;
    (b) 상기 에피층 상에 소스 전극 및 드레인 전극을 포함하는 데이터 금속 패턴을 형성하는 단계;
    (c) 상기 기판 상에 레지스터 패턴, 캐패시터 패턴, 급전 선로 및 그라운드를 포함하는 신호 금속 패턴을 형성하는 단계;
    (d) 상기 소스 전극 및 상기 드레인 전극 사이에 게이트 전극을 포함하는 게이트 금속 패턴을 형성하는 단계;
    (e) 상기 데이터 금속 패턴, 상기 신호 금속 패턴 및 상기 게이트 금속 패턴 상에 절연층을 형성하는 단계;
    (f) 상기 절연층을 일부 제거하여 상기 데이터 금속 패턴 및 상기 신호 금속 패턴을 노출시키는 콘택홀을 형성하는 단계; 및
    (g) 상기 콘택홀에 브리지 금속 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 평면 어레이 안테나의 제조 방법.
  7. 제 6항에 있어서,
    상기 (c) 단계에서 회로 그라운드, 제 1안테나 그라운드 및 제 2안테나 그라운드를 포함하는 상기 그라운드를 형성하는 단계를 더 포함하는 것을 특징으로 하는 평면 어레이 안테나의 제조 방법.
  8. 제 7항에 있어서,
    상기 (f) 단계는,
    상기 절연층을 제거하여 상기 소스 전극을 노출시키는 소스 콘택홀, 상기 드레인 전극을 노출 시키는 드레인 콘택홀 및 상기 급전 선로를 노출시키는 선로 콘택홀 및 상기 회로 그라운드, 상기 제 1안테나 그라운드 및 상기 제 2안테나 그라운드 각각을 노출시키는 회로 그라운드 콘택홀, 제 1안테나 그라운드 콘택홀 및 제 2안테나 그라운드 콘택홀을 형성하는 단계를 포함하는 것을 특징으로 하는 평면 어레이 안테나의 제조 방법.
  9. 제 8항에 있어서,
    상기 (g) 단계는,
    상기 소스 콘택홀 및 상기 드레인 콘택홀에 트랜지스터 브리지 전극, 상기 회로 그라운드 콘택홀에 그라운드 브리지 전극 및 상기 제 1안테나 그라운드 콘택홀 및 상기 제 2안테나 그라운드 콘택홀에 안테나측 브리지 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 평면 어레이 안테나의 제조 방법.
  10. 제 6항에 있어서,
    상기 (c) 단계는,
    상기 기판 상에 상기 레지스터 패턴의 제 1레지스터를 포함하는 제 1신호 금속 패턴을 형성하는 단계; 및
    상기 기판 상에 상기 캐패시터 패턴, 상기 급전 선로, 상기 그라운드 및 상기 제 1레지스터 상에 상기 레지스터 패턴의 제 2레지스터를 포함하는 제 2신호 금속 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 평면 어레이 안테나의 제조 방법.
  11. 제 6항에 있어서,
    상기 (c) 단계는,
    상기 기판 상에 상기 캐패시터 패턴의 제 1캐패시터 전극 및 상기 제 1캐패시터 전극과 이격된 제 2캐패시터 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 평면 어레이 안테나의 제조 방법.
  12. 제 11항에 있어서,
    상기 (f) 단계는,
    상기 절연층을 제거하여 상기 제 1캐패시터 전극을 노출시키는 캐패시터 콘택홀을 형성하는 단계를 포함하는 것을 특징으로 하는 평면 어레이 안테나의 제조 방법.
  13. 제 12항에 있어서,
    상기 (g) 단계는,
    상기 제 2캐패시터 전극과 중접되며 상기 캐패시터 콘택홀에 캐패시터 브리지 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 평면 어레이 안테나의 제조 방법.
  14. 기판 상에 형성되는 급전 선로, 안테나 레지스터 패턴 및 안테나 그라운드를 포함하는 안테나 영역; 및
    상기 안테나 영역을 제어하며 상기 기판 상에 형성되는 고전자 이동도 트랜지스터, 회로 레지스터 패턴, 캐패시터 패턴 및 회로 그라운드를 포함하는 회로 영역을 포함하는 것을 특징으로 하는 평면 어레이 안테나.
  15. 제 14항에 있어서,
    상기 급전 선로, 상기 안테나 레지스터 패턴, 상기 안테나 그라운드의 제 1안테나 그라운드 및 제 2안테나 그라운드, 상기 고전자 이동도 트랜지스터, 상기 회로 레지스터 패턴, 상기 캐패시터 패턴 및 상기 회로 그라운드 상에 형성되는 절연층을 더 포함하는 것을 특징으로 하는 평면 어레이 안테나.
  16. 제 15항에 있어서,
    상기 고전자 이동도 트랜지스터는,
    상기 기판 상에 형성되는 에피층;
    상기 에피층 상에 형성되는 소스 전극과 드레인 전극; 및
    상기 소스 전극 및 상기 드레인 전극 사이에 노출된 상기 에피층 상에 형성되는 게이트 전극을 포함하는 것을 특징으로 하는 평면 어레이 안테나.
  17. 제 16항에 있어서,
    상기 회로 영역은,
    상기 절연층을 제거하여 상기 소스 전극을 노출시키는 소스 콘택홀;
    상기 절연층을 제거하여 상기 드레인 전극을 노출시키는 드레인 콘택홀; 및
    상기 소스 콘택홀 및 상기 드레인 콘택홀에 형성되며 상기 소스 전극과 상기 드레인 전극을 연결하는 트랜지스터 브리지 전극을 더 포함하는 것을 특징으로 하는 평면 어레이 안테나.
  18. 제 15항에 있어서,
    상기 캐패시터 패턴은,
    상기 기판 상에 형성되는 제 1캐패시터 전극; 및
    상기 기판 상에 상기 제 1캐패시터 전극과 이격되어 형성되는 제 2캐패시터 전극을 포함하는 것을 특징으로 하는 평면 어레이 안테나.
  19. 제 18항에 있어서,
    상기 회로 영역은,
    상기 절연층을 제거하여 상기 제 1캐패시터 전극을 노출시키는 캐패시터 콘택홀; 및
    상기 제 2캐패시터 전극과 중첩되어 상기 캐패시터 콘택홀 및 절연층 상에 형성되는 캐패시터 브리지 전극을 포함하는 것을 특징으로 하는 평면 어레이 안테나.
  20. 제 15항에 있어서,
    상기 안테나 영역은,
    상기 절연층을 제거하여 상기 급선 선로를 노출시키는 선로 콘택홀;
    상기 절연층을 제거하여 상기 제 1안테나 그라운드 및 제 2안테나 그라운드 각각을 노출시키는 제 1안테나 그라운드 콘택홀 및 제 2 안테나 그라운드 콘택홀; 및
    상기 제 1안테나 그라운드 콘택홀과 상기 제 2안테나 그라운드 콘택홀에 형성되며 상기 제 1안테나 그라운드와 상기 제 2안테나 그라운드를 연결하는 안테나측 브리지 전극을 더 포함하는 것을 특징으로 하는 평면 어레이 안테나.
PCT/KR2010/007297 2009-11-10 2010-10-22 솔더링 지그, 평면 어레이 안테나 및 이의 제조 방법 WO2011059186A2 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US13/468,652 US20120217285A1 (en) 2009-11-10 2012-05-10 Soldering jig

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020090108186A KR100948660B1 (ko) 2009-11-10 2009-11-10 솔더링 지그
KR10-2009-0108186 2009-11-10
KR10-2009-0114800 2009-11-25
KR1020090114800 2009-11-25

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/468,652 Continuation US20120217285A1 (en) 2009-11-10 2012-05-10 Soldering jig

Publications (2)

Publication Number Publication Date
WO2011059186A2 true WO2011059186A2 (ko) 2011-05-19
WO2011059186A3 WO2011059186A3 (ko) 2011-09-09

Family

ID=43992176

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2010/007297 WO2011059186A2 (ko) 2009-11-10 2010-10-22 솔더링 지그, 평면 어레이 안테나 및 이의 제조 방법

Country Status (2)

Country Link
US (1) US20120217285A1 (ko)
WO (1) WO2011059186A2 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106654578A (zh) * 2016-12-13 2017-05-10 惠州Tcl移动通信有限公司 一种提高天线接触性能的移动终端
TWI712139B (zh) * 2019-11-19 2020-12-01 虹晶科技股份有限公司 封裝天線、封裝天線陣列及封裝天線的製作方法
WO2022092832A1 (ko) * 2020-10-30 2022-05-05 주식회사 아모센스 레이더 안테나

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103008814B (zh) * 2012-12-14 2015-09-16 中国电子科技集团公司第三十八研究所 一种天线子阵的真空钎焊方法
CN114905219B (zh) * 2022-05-11 2023-12-22 京信射频技术(广州)有限公司 用于通信器件焊接的辅助工装

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09148723A (ja) * 1995-11-17 1997-06-06 Nec Corp 半田ボール転写治具
JPH1197349A (ja) * 1997-09-19 1999-04-09 Toshiba Corp 化合物半導体装置およびその製造方法
KR100585215B1 (ko) * 2005-06-20 2006-06-08 주식회사 명성기기 인쇄회로기판의 고정을 위한 지그장치
JP2007096465A (ja) * 2005-09-27 2007-04-12 Clarion Co Ltd アンテナ装置
KR20070082316A (ko) * 2006-02-16 2007-08-21 삼성전자주식회사 솔더 볼 고정 판을 이용한 솔더 볼 부착 방법
JP2008171992A (ja) * 2007-01-11 2008-07-24 Funai Electric Co Ltd 半導体部品の実装方法
KR20090083362A (ko) * 2006-10-04 2009-08-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 이의 제작 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS587366A (ja) * 1981-07-08 1983-01-17 Toshiba Corp 位置合わせ治具
JPS6142476A (ja) * 1984-08-07 1986-02-28 Fujitsu Ltd 半田付け方法及び半田付け治具
JPH0897551A (ja) * 1994-09-26 1996-04-12 Nec Kansai Ltd 基板保持治具
US8118074B2 (en) * 2007-04-10 2012-02-21 Altair Technologies, Inc Apparatus and method of material bonding using captive plungers
US20080314735A1 (en) * 2007-06-22 2008-12-25 Weihs Timothy P Reactive Multilayer Joining To Control Thermal Stress
JP4994985B2 (ja) * 2007-07-24 2012-08-08 本田技研工業株式会社 翼体保護部材製造用の二次プレス金型
JP5242201B2 (ja) * 2008-03-13 2013-07-24 日本碍子株式会社 接合治具およびそれを用いた異種材料接合体の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09148723A (ja) * 1995-11-17 1997-06-06 Nec Corp 半田ボール転写治具
JPH1197349A (ja) * 1997-09-19 1999-04-09 Toshiba Corp 化合物半導体装置およびその製造方法
KR100585215B1 (ko) * 2005-06-20 2006-06-08 주식회사 명성기기 인쇄회로기판의 고정을 위한 지그장치
JP2007096465A (ja) * 2005-09-27 2007-04-12 Clarion Co Ltd アンテナ装置
KR20070082316A (ko) * 2006-02-16 2007-08-21 삼성전자주식회사 솔더 볼 고정 판을 이용한 솔더 볼 부착 방법
KR20090083362A (ko) * 2006-10-04 2009-08-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 이의 제작 방법
JP2008171992A (ja) * 2007-01-11 2008-07-24 Funai Electric Co Ltd 半導体部品の実装方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106654578A (zh) * 2016-12-13 2017-05-10 惠州Tcl移动通信有限公司 一种提高天线接触性能的移动终端
TWI712139B (zh) * 2019-11-19 2020-12-01 虹晶科技股份有限公司 封裝天線、封裝天線陣列及封裝天線的製作方法
WO2022092832A1 (ko) * 2020-10-30 2022-05-05 주식회사 아모센스 레이더 안테나

Also Published As

Publication number Publication date
US20120217285A1 (en) 2012-08-30
WO2011059186A3 (ko) 2011-09-09

Similar Documents

Publication Publication Date Title
WO2011059186A2 (ko) 솔더링 지그, 평면 어레이 안테나 및 이의 제조 방법
WO2017191923A1 (ko) 발광 다이오드
WO2016076637A1 (en) Light emitting device
WO2018117361A1 (ko) 마이크로 엘이디 모듈 및 그 제조방법
WO2017222279A1 (ko) 반도체 소자
WO2016047950A1 (en) Light emitting device and method of fabricating the same
WO2016129873A2 (ko) 발광소자 및 발광 다이오드
WO2018174539A1 (ko) 반도체소자 패키지 및 자동 초점 장치
WO2011055885A1 (ko) 멤스 마이크로폰 및 그 제조방법
WO2011034259A1 (ko) 광소자 기판, 광소자 디바이스 및 그 제조 방법
WO2019004518A1 (ko) 발광소자 패키지 및 광원 장치
WO2017122918A1 (ko) 박막 트랜지스터 기판, 이를 포함하는 표시패널 및 표시장치
WO2018139770A1 (ko) 반도체 소자 및 반도체 소자 패키지
WO2021112648A1 (ko) 반도체 발광소자를 제조하는 방법
WO2018110981A1 (ko) 광 전송 모듈
WO2021091249A1 (ko) 반도체 공정 진단 센서 장치
WO2019045166A1 (ko) 발광소자 패키지
WO2018143751A1 (ko) 반도체 소자 및 이를 포함하는 디스플레이 장치
WO2019054548A1 (ko) 발광소자 패키지
EP3459324A1 (en) Printed circuit board assembly
WO2014115929A1 (ko) 반도체칩의 밀폐형 패키지 및 공정 방법
WO2011025241A2 (ko) 본딩 와이어 안테나 통신 모듈
WO2019190026A1 (ko) 퀀텀닷 플레이트 조립체와 이를 포함하는 발광소자 패키지 및 led 모듈
WO2019221406A1 (ko) 반도체 패키지
WO2018212630A1 (ko) 레이저 다이오드

Legal Events

Date Code Title Description
NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10830119

Country of ref document: EP

Kind code of ref document: A2