JPH1197349A - 化合物半導体装置およびその製造方法 - Google Patents
化合物半導体装置およびその製造方法Info
- Publication number
- JPH1197349A JPH1197349A JP9254813A JP25481397A JPH1197349A JP H1197349 A JPH1197349 A JP H1197349A JP 9254813 A JP9254813 A JP 9254813A JP 25481397 A JP25481397 A JP 25481397A JP H1197349 A JPH1197349 A JP H1197349A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- ion implantation
- substrate
- forming
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【課題】 同一基板上に電界効果トランジスタとヘテロ
接合トランジスタとを形成した化合物半導体装置および
その製造方法を提供する。 【解決手段】 同一基板1上の第一の領域に電界効果ト
ランジスタ7をイオン注入法により第一の工程で形成
し、次いで第二の領域にヘテロ接合トランジスタ8をエ
ピタキシャル法により第二の工程で形成する。
接合トランジスタとを形成した化合物半導体装置および
その製造方法を提供する。 【解決手段】 同一基板1上の第一の領域に電界効果ト
ランジスタ7をイオン注入法により第一の工程で形成
し、次いで第二の領域にヘテロ接合トランジスタ8をエ
ピタキシャル法により第二の工程で形成する。
Description
【0001】
【発明の属する技術分野】本発明は、電界効果トランジ
スタとヘテロ接合トランジスタとが、同一基板上に形成
された化合物半導体装置およびその製造方法に関する。
スタとヘテロ接合トランジスタとが、同一基板上に形成
された化合物半導体装置およびその製造方法に関する。
【0002】
【従来の技術】マイクロ波やミリ波の周波数帯で動作す
る素子として、ガリウム砒素電界効果トランジスタ(G
aAs FET)やヘテロ接合トランジスタが使用され
ており、ヘテロ接合トランジスタ、中でも高電子移動度
トランジスタ(High ElectronMobility Transistor:H
EMT)はGaAs FETに比べて低雑音、高利得な
性能を有しているため、X帯以上の周波数では広く使用
されている。
る素子として、ガリウム砒素電界効果トランジスタ(G
aAs FET)やヘテロ接合トランジスタが使用され
ており、ヘテロ接合トランジスタ、中でも高電子移動度
トランジスタ(High ElectronMobility Transistor:H
EMT)はGaAs FETに比べて低雑音、高利得な
性能を有しているため、X帯以上の周波数では広く使用
されている。
【0003】しかしながら、HEMTはその構造から本
質的に、FETに比べて耐圧が低いために高出力化が難
しく、マイクロ波電力用素子としてはあまり適していな
い。したがってHEMTは受信用として使用されること
が多く、送信用(電力用)としてはGaAs FETの
動作周波数限界に近い準ミリ波以上の高周波数帯におい
て、しかも、比較的低出力として使用されている。した
がって、このような周波数帯において、より高出力が必
要な場合には、進行波管等を使用しているのが現状であ
る。
質的に、FETに比べて耐圧が低いために高出力化が難
しく、マイクロ波電力用素子としてはあまり適していな
い。したがってHEMTは受信用として使用されること
が多く、送信用(電力用)としてはGaAs FETの
動作周波数限界に近い準ミリ波以上の高周波数帯におい
て、しかも、比較的低出力として使用されている。した
がって、このような周波数帯において、より高出力が必
要な場合には、進行波管等を使用しているのが現状であ
る。
【0004】ところが、近年複数の半導体素子と抵抗や
キャパシタ等の回路部品を同一半導体基板上に集積化し
たモノリシックマイクロ波集積回路(Monolithic Micro
waveIntegrated Circuit:MMIC)が出現し、増幅器
等の小型化が可能になってきた。例えば、GaAs F
ETと回路部品、もしくはHEMTと回路部品を集積化
した送信用や受信用のMMICが実用化されている。
キャパシタ等の回路部品を同一半導体基板上に集積化し
たモノリシックマイクロ波集積回路(Monolithic Micro
waveIntegrated Circuit:MMIC)が出現し、増幅器
等の小型化が可能になってきた。例えば、GaAs F
ETと回路部品、もしくはHEMTと回路部品を集積化
した送信用や受信用のMMICが実用化されている。
【0005】上述したように、GaAs FETおよび
HEMTなどのヘテロ接合トランジスタはそれぞれ固有
の優れた特徴を有しているので、用途によっては双方の
特徴を生かすことが望まれ、その場合にはこれら異種の
個別の半導体素子を電気回路によって接続して使用して
いた。
HEMTなどのヘテロ接合トランジスタはそれぞれ固有
の優れた特徴を有しているので、用途によっては双方の
特徴を生かすことが望まれ、その場合にはこれら異種の
個別の半導体素子を電気回路によって接続して使用して
いた。
【0006】
【発明が解決しようとする課題】上述したように従来
は、GaAs FETとHEMT等のヘテロ接合トラン
ジスタの両方の特徴を生かすために、それぞれの個別素
子を電気回路等によって接続していたため、回路損失の
増大や装置サイズの大型化を招く問題があった。そのた
め、例えばGaAs FETとHEMTを同一基板に一
体化したMMIC等の複合化素子の実現が要望されてい
る。
は、GaAs FETとHEMT等のヘテロ接合トラン
ジスタの両方の特徴を生かすために、それぞれの個別素
子を電気回路等によって接続していたため、回路損失の
増大や装置サイズの大型化を招く問題があった。そのた
め、例えばGaAs FETとHEMTを同一基板に一
体化したMMIC等の複合化素子の実現が要望されてい
る。
【0007】ところが、上記のような素子を同一基板上
に複合化形成するためには以下のような問題がある。
に複合化形成するためには以下のような問題がある。
【0008】各素子の形成方法として、例えばGaAs
FETについて一般的に、半絶縁性GaAs基板にS
iイオンを注入した後、注入したSi原子を電気的に活
性化することが必要なため、通常800〜850℃で1
5〜30分間の熱処理をして素子を形成する。また、H
EMTについて一般的にMBE(分子線結晶成長)又は
MOCVD(有機金属気相成長)によるエピタキシャル
法を用いて500〜700℃に加熱された半絶縁性Ga
As基板上にGaAs/AlGaAs等のヘテロ接合結
晶を成長させて素子を形成する。
FETについて一般的に、半絶縁性GaAs基板にS
iイオンを注入した後、注入したSi原子を電気的に活
性化することが必要なため、通常800〜850℃で1
5〜30分間の熱処理をして素子を形成する。また、H
EMTについて一般的にMBE(分子線結晶成長)又は
MOCVD(有機金属気相成長)によるエピタキシャル
法を用いて500〜700℃に加熱された半絶縁性Ga
As基板上にGaAs/AlGaAs等のヘテロ接合結
晶を成長させて素子を形成する。
【0009】ところが、ヘテロ結晶を成長させた後、成
長温度(ヘテロ結晶をエピタキシャル法により成長させ
る温度)より高温の熱処理を施すと、ヘテロ結晶を構成
する原子や添加した不純物原子が結晶内を熱拡散してし
まい、その結果ヘテロ接合特性が著しく劣化することが
知られている。そのため、半絶縁性GaAs基板上にヘ
テロ結晶をエピタキシャル成長させた後イオン注入し、
電気的に活性化させる熱処理をして複合化形成をする
と、この熱処理が成長温度より高温なためヘテロ接合特
性が劣化し、このようなヘテロ接合特性の劣化が素子性
能を大きく低下させる。また、ヘテロ結晶を成長させた
後、成長温度より高温の熱処理をする場合、一般にRT
A(Rapid Thermal Annealing )と呼ばれる、短時間に
熱処理を施す方法(例えば、950℃の温度で0.1秒
間)が用いられているが、それでも接合特性の劣化は完
全には避けられない。
長温度(ヘテロ結晶をエピタキシャル法により成長させ
る温度)より高温の熱処理を施すと、ヘテロ結晶を構成
する原子や添加した不純物原子が結晶内を熱拡散してし
まい、その結果ヘテロ接合特性が著しく劣化することが
知られている。そのため、半絶縁性GaAs基板上にヘ
テロ結晶をエピタキシャル成長させた後イオン注入し、
電気的に活性化させる熱処理をして複合化形成をする
と、この熱処理が成長温度より高温なためヘテロ接合特
性が劣化し、このようなヘテロ接合特性の劣化が素子性
能を大きく低下させる。また、ヘテロ結晶を成長させた
後、成長温度より高温の熱処理をする場合、一般にRT
A(Rapid Thermal Annealing )と呼ばれる、短時間に
熱処理を施す方法(例えば、950℃の温度で0.1秒
間)が用いられているが、それでも接合特性の劣化は完
全には避けられない。
【0010】そこで本発明は、上述する問題に鑑みてな
されたもので、同一基板上にFETとヘテロ接合トラン
ジスタを複合形成することにより、高性能、高機能な化
合物半導体装置を提供するとともに、特性劣化による素
子性能の低下を招かずに複合形成できるその化合物半導
体装置の製造方法を提供することを目的とする。
されたもので、同一基板上にFETとヘテロ接合トラン
ジスタを複合形成することにより、高性能、高機能な化
合物半導体装置を提供するとともに、特性劣化による素
子性能の低下を招かずに複合形成できるその化合物半導
体装置の製造方法を提供することを目的とする。
【0011】
【課題を解決するための手段】上記課題を解決するため
本発明は、基板上にイオン注入法により電界効果トラン
ジスタを形成する第一の工程と、前記同一基板上にエピ
タキシャル成長法によりヘテロ接合トランジスタを形成
する第二の工程とを含み、第一の工程の後に第二の工程
を行うことを特徴とする。
本発明は、基板上にイオン注入法により電界効果トラン
ジスタを形成する第一の工程と、前記同一基板上にエピ
タキシャル成長法によりヘテロ接合トランジスタを形成
する第二の工程とを含み、第一の工程の後に第二の工程
を行うことを特徴とする。
【0012】また、基板上にイオン注入する工程、前記
イオンを電気的に活性化するための熱処理をする工程お
よび前記イオン注入によるイオン注入層上に各電極を形
成する工程とを含む電界効果トランジスタを形成する第
一の工程と、前記同一基板上にエピタキシャル法により
ヘテロ接合結晶を形成する工程および前記ヘテロ接合結
晶に各電極を形成する工程とを含むヘテロ接合トランジ
スタを形成する第二の工程とを含み、第一の工程の後に
第二の工程を行うことを特徴とする。
イオンを電気的に活性化するための熱処理をする工程お
よび前記イオン注入によるイオン注入層上に各電極を形
成する工程とを含む電界効果トランジスタを形成する第
一の工程と、前記同一基板上にエピタキシャル法により
ヘテロ接合結晶を形成する工程および前記ヘテロ接合結
晶に各電極を形成する工程とを含むヘテロ接合トランジ
スタを形成する第二の工程とを含み、第一の工程の後に
第二の工程を行うことを特徴とする。
【0013】また、基板上にイオン注入する工程と前記
イオンを電気的に活性化するための熱処理をする工程と
からなる第一の工程と、前記同一基板上にエピタキシャ
ル法によりチャネル層とキャリア供給層を形成する第二
の工程と、前記イオン注入によるイオン注入層と前記キ
ャリア供給層とに各電極を形成する第三の工程とを、順
次行うことで同一基板上に電界効果トランジスタと高電
子移動度トランジスタを形成することを特徴とする。
イオンを電気的に活性化するための熱処理をする工程と
からなる第一の工程と、前記同一基板上にエピタキシャ
ル法によりチャネル層とキャリア供給層を形成する第二
の工程と、前記イオン注入によるイオン注入層と前記キ
ャリア供給層とに各電極を形成する第三の工程とを、順
次行うことで同一基板上に電界効果トランジスタと高電
子移動度トランジスタを形成することを特徴とする。
【0014】また、基板上にイオン注入する工程と前記
イオンを電気的に活性化するための熱処理をする工程と
からなる第一の工程と、前記同一基板上にエピタキシャ
ル法によりコレクタ層、ベース層およびエミッタ層を形
成する第二の工程と、前記イオン注入によるイオン注入
層と前記コレクタ層、ベース層およびエミッタ層に各電
極を形成する第三の工程とを、順次行うことで同一基板
上に電界効果トランジスタとヘテロ接合バイポーラトラ
ンジスタとを形成することを特徴とする。
イオンを電気的に活性化するための熱処理をする工程と
からなる第一の工程と、前記同一基板上にエピタキシャ
ル法によりコレクタ層、ベース層およびエミッタ層を形
成する第二の工程と、前記イオン注入によるイオン注入
層と前記コレクタ層、ベース層およびエミッタ層に各電
極を形成する第三の工程とを、順次行うことで同一基板
上に電界効果トランジスタとヘテロ接合バイポーラトラ
ンジスタとを形成することを特徴とする。
【0015】また、基板上にイオン注入する工程と前記
イオンを電気的に活性化するための熱処理をする工程と
からなる第一の工程と、前記同一基板上にエピタキシャ
ル法によりチャネル層とキャリア供給層を形成する第二
の工程と、前記同一基板上にエピタキシャル法によりコ
レクタ層、ベース層およびエミッタ層を形成する第三の
工程と、前記イオン注入によるイオン注入層と前記コレ
クタ層、ベース層およびエミッタ層に各電極を形成する
第四の工程とからなり、第一の工程の後に第二の工程ま
たは第三の工程を行うことで同一基板上に電界効果トラ
ンジスタ、高電子移動度トランジスタおよびヘテロ接合
バイポーラトランジスタを形成することを特徴とする。
イオンを電気的に活性化するための熱処理をする工程と
からなる第一の工程と、前記同一基板上にエピタキシャ
ル法によりチャネル層とキャリア供給層を形成する第二
の工程と、前記同一基板上にエピタキシャル法によりコ
レクタ層、ベース層およびエミッタ層を形成する第三の
工程と、前記イオン注入によるイオン注入層と前記コレ
クタ層、ベース層およびエミッタ層に各電極を形成する
第四の工程とからなり、第一の工程の後に第二の工程ま
たは第三の工程を行うことで同一基板上に電界効果トラ
ンジスタ、高電子移動度トランジスタおよびヘテロ接合
バイポーラトランジスタを形成することを特徴とする。
【0016】また、アルミニウムガリウム砒素とガリウ
ム砒素とでヘテロ結晶を形成することを特徴とする。
ム砒素とでヘテロ結晶を形成することを特徴とする。
【0017】また、インジウムアルミニウム砒素とイン
ジウムガリウム砒素とでヘテロ結晶を形成することを特
徴とする。
ジウムガリウム砒素とでヘテロ結晶を形成することを特
徴とする。
【0018】また、基板上にイオン注入し形成された電
界効果トランジスタと、前記同一基板上にエピタキシャ
ル法によりヘテロ結晶を積層して形成されたヘテロ接合
トランジスタとを含むことを特徴とする化合物半導体装
置。
界効果トランジスタと、前記同一基板上にエピタキシャ
ル法によりヘテロ結晶を積層して形成されたヘテロ接合
トランジスタとを含むことを特徴とする化合物半導体装
置。
【0019】また、基板上にイオン注入により設けたイ
オン注入層および前記イオン注入層上に設けたゲート電
極、ソース電極およびドレイン電極からなる電界効果ト
ランジスタと、前記同一基板上にエピタキシャル法によ
り積層されたヘテロ結晶層および各電極からなるヘテロ
接合トランジスタとを含むことを特徴とする。
オン注入層および前記イオン注入層上に設けたゲート電
極、ソース電極およびドレイン電極からなる電界効果ト
ランジスタと、前記同一基板上にエピタキシャル法によ
り積層されたヘテロ結晶層および各電極からなるヘテロ
接合トランジスタとを含むことを特徴とする。
【0020】また、基板上にイオン注入法により設けた
イオン注入層と前記イオン注入層上に設けたゲート電
極、ソース電極およびドレイン電極からなる電界効果ト
ランジスタと、前記同一基板上に少なくともエピタキシ
ャル法により設けたチャネル層とキャリア供給層と前記
キャリア供給層上に設けたゲート電極、ソース電極およ
びドレイン電極からなる高電子移動度トランジスタとを
含むことを特徴とする。
イオン注入層と前記イオン注入層上に設けたゲート電
極、ソース電極およびドレイン電極からなる電界効果ト
ランジスタと、前記同一基板上に少なくともエピタキシ
ャル法により設けたチャネル層とキャリア供給層と前記
キャリア供給層上に設けたゲート電極、ソース電極およ
びドレイン電極からなる高電子移動度トランジスタとを
含むことを特徴とする。
【0021】また、基板上にイオン注入法により設けた
イオン注入層と前記イオン注入層上に設けたゲート電
極、ソース電極およびドレイン電極からなる電界効果ト
ランジスタと、前記同一基板上に少なくともエピタキシ
ャル法により形成されたコレクタ層、ベース層およびエ
ミッタ層とコレクタ電極、ベース電極およびエミッタ電
極からなるヘテロ接合バイポーラトランジスタとを含む
ことを特徴とする。
イオン注入層と前記イオン注入層上に設けたゲート電
極、ソース電極およびドレイン電極からなる電界効果ト
ランジスタと、前記同一基板上に少なくともエピタキシ
ャル法により形成されたコレクタ層、ベース層およびエ
ミッタ層とコレクタ電極、ベース電極およびエミッタ電
極からなるヘテロ接合バイポーラトランジスタとを含む
ことを特徴とする。
【0022】また、基板上にイオン注入法により設けた
イオン注入層と前記イオン注入層上に設けたゲート電
極、ソース電極およびドレイン電極からなる電界効果ト
ランジスタと、前記同一基板上に少なくともエピタキシ
ャル法により設けたチャネル層とキャリア供給層と前記
キャリア供給層上に設けたゲート電極、ソース電極およ
びドレイン電極からなる高電子移動度トランジスタと、
前記同一基板上に少なくともエピタキシャル法により形
成されたコレクタ層、ベース層およびエミッタ層とコレ
クタ電極、ベース電極およびエミッタ電極からなるヘテ
ロ接合バイポーラトランジスタとを含むことを特徴とす
る。
イオン注入層と前記イオン注入層上に設けたゲート電
極、ソース電極およびドレイン電極からなる電界効果ト
ランジスタと、前記同一基板上に少なくともエピタキシ
ャル法により設けたチャネル層とキャリア供給層と前記
キャリア供給層上に設けたゲート電極、ソース電極およ
びドレイン電極からなる高電子移動度トランジスタと、
前記同一基板上に少なくともエピタキシャル法により形
成されたコレクタ層、ベース層およびエミッタ層とコレ
クタ電極、ベース電極およびエミッタ電極からなるヘテ
ロ接合バイポーラトランジスタとを含むことを特徴とす
る。
【0023】また、アルミニウムガリウム砒素とガリウ
ム砒素とで形成されたヘテロ結晶とすることを特徴とす
る。
ム砒素とで形成されたヘテロ結晶とすることを特徴とす
る。
【0024】また、インジウムアルミニウム砒素とイン
ジウムガリウム砒素とで形成されたヘテロ結晶とするこ
とを特徴とする。
ジウムガリウム砒素とで形成されたヘテロ結晶とするこ
とを特徴とする。
【0025】
【発明の実施の形態】本発明の実施の一形態として、マ
イクロ波送受信用MMICの製造方法について図1を参
照して説明する。図1は本発明の製造方法を説明するた
めの主要工程の断面図である。
イクロ波送受信用MMICの製造方法について図1を参
照して説明する。図1は本発明の製造方法を説明するた
めの主要工程の断面図である。
【0026】まず、第一の工程として図1(a)に示す
ように半絶縁性GaAs基板1の上にパターニングした
絶縁膜2のマスクを設け、所望の位置にSiイオンを選
択的に注入してイオン注入層3を形成した後、850℃
で15分間の熱処理を施してSi原子を電気的に活性化
させる。次に絶縁膜2を除去した後、第二の工程として
図1(b)に示すように、選択成長のためにパターニン
グをした絶縁膜4を設け、その上にMBE法によって成
長温度520℃にてアンドープGaAs層およびSiを
ドープしたn+ AlGaAs層をそれぞれ500nm成
長させる。この結果、絶縁膜4上には多結晶5が、Ga
As層表面が露出している領域にはGaAsとAlGa
Asとのヘテロ接合結晶層6が形成される。
ように半絶縁性GaAs基板1の上にパターニングした
絶縁膜2のマスクを設け、所望の位置にSiイオンを選
択的に注入してイオン注入層3を形成した後、850℃
で15分間の熱処理を施してSi原子を電気的に活性化
させる。次に絶縁膜2を除去した後、第二の工程として
図1(b)に示すように、選択成長のためにパターニン
グをした絶縁膜4を設け、その上にMBE法によって成
長温度520℃にてアンドープGaAs層およびSiを
ドープしたn+ AlGaAs層をそれぞれ500nm成
長させる。この結果、絶縁膜4上には多結晶5が、Ga
As層表面が露出している領域にはGaAsとAlGa
Asとのヘテロ接合結晶層6が形成される。
【0027】さらに、ヘテロ接合結晶層6の表面にパタ
ーニングした絶縁膜を被覆し(図示せず)、これをマス
クとして多結晶層およびその直下の絶縁膜4を化学エッ
チング法によりそれぞれ選択的に除去する。このように
して、図1(c)に示すように所望の位置にイオン注入
層3とヘテロ接合結晶層6を得る。
ーニングした絶縁膜を被覆し(図示せず)、これをマス
クとして多結晶層およびその直下の絶縁膜4を化学エッ
チング法によりそれぞれ選択的に除去する。このように
して、図1(c)に示すように所望の位置にイオン注入
層3とヘテロ接合結晶層6を得る。
【0028】次に、図1(d)に示すようにイオン注入
層3およびヘテロ接合結晶層6上に各電極を形成し、送
信用のGaAs電力FET7と受信用の低雑音HEMT
8が形成される。これらの素子の形成とともに同一基板
上に回路部品(図示せず)を形成して目的とする化合物
半導体装置が実現される。なお、説明ではわかりやすく
するために単体のFETおよびHEMTを用いて説明し
たが、所望の性能を得るために、FETとHEMTをそ
れぞれ複数個用いて並列型又は多段型としてもよいこと
は勿論である。
層3およびヘテロ接合結晶層6上に各電極を形成し、送
信用のGaAs電力FET7と受信用の低雑音HEMT
8が形成される。これらの素子の形成とともに同一基板
上に回路部品(図示せず)を形成して目的とする化合物
半導体装置が実現される。なお、説明ではわかりやすく
するために単体のFETおよびHEMTを用いて説明し
たが、所望の性能を得るために、FETとHEMTをそ
れぞれ複数個用いて並列型又は多段型としてもよいこと
は勿論である。
【0029】上述のような製造方法で完成したHEMT
とFETを含む半導体装置の断面図を図2に示す。図2
にGaAs基板1上にはFET10とHEMT20が形
成されたものを示す。イオン注入層11上にゲート電極
12、ソース電極13、ドレイン電極14が形成された
FET10が構成されている。アンドープGaAs21
上のn+ −AlGaAs(電子供給層)22上にゲート
電極23、ソース電極24、ドレイン電極25が形成さ
れHEMT20が構成されている。
とFETを含む半導体装置の断面図を図2に示す。図2
にGaAs基板1上にはFET10とHEMT20が形
成されたものを示す。イオン注入層11上にゲート電極
12、ソース電極13、ドレイン電極14が形成された
FET10が構成されている。アンドープGaAs21
上のn+ −AlGaAs(電子供給層)22上にゲート
電極23、ソース電極24、ドレイン電極25が形成さ
れHEMT20が構成されている。
【0030】図3にはGaAs基板1にヘテロ接合バイ
ポーラトランジスタ(HBT、Heterojunction Bipolar
Transistor )とFETを形成した半導体装置の断面図
を示す。FET10は図2と同一なのでここでは説明を
省略する。HBT30はGaAs基板1上にn+ −Ga
As(コレクタ層)31、n- −GaAs(ベース層)
32、n- −AlGaAs(エミッタ層)33の順に積
層され、31上にはコレクタ電極34、32上にはベー
ス電極35、33上にはエミッタ電極36がそれぞれ配
置されて構成されている。
ポーラトランジスタ(HBT、Heterojunction Bipolar
Transistor )とFETを形成した半導体装置の断面図
を示す。FET10は図2と同一なのでここでは説明を
省略する。HBT30はGaAs基板1上にn+ −Ga
As(コレクタ層)31、n- −GaAs(ベース層)
32、n- −AlGaAs(エミッタ層)33の順に積
層され、31上にはコレクタ電極34、32上にはベー
ス電極35、33上にはエミッタ電極36がそれぞれ配
置されて構成されている。
【0031】図4には、GaAs基板1上にHEMT2
0、HBT30、およびFET10が形成された半導体
装置の断面図を示す。HEMT20、HBT30、およ
びFET10それぞれについては図2、図3と同一なの
でここでは説明は省略する。
0、HBT30、およびFET10が形成された半導体
装置の断面図を示す。HEMT20、HBT30、およ
びFET10それぞれについては図2、図3と同一なの
でここでは説明は省略する。
【0032】さらに、本発明によればHEMTおよびG
aAs FET双方の特徴を持った多くの多機能素子を
実用化することができる。例えば、終段にGaAs電力
FETを、その前段に高利得なHEMTをドライバ段と
して1チップに集積化した電力増幅用素子や、HEMT
とGaAs FETを混載した高速デジタル/アナログ
集積回路等、高機能な複合化素子あるいはMMICが実
現できる。
aAs FET双方の特徴を持った多くの多機能素子を
実用化することができる。例えば、終段にGaAs電力
FETを、その前段に高利得なHEMTをドライバ段と
して1チップに集積化した電力増幅用素子や、HEMT
とGaAs FETを混載した高速デジタル/アナログ
集積回路等、高機能な複合化素子あるいはMMICが実
現できる。
【0033】なお、ここではヘテロ接合トランジスタと
してHEMTやヘテロ接合バイポーラトランジスタ(H
BT、Heterojunction Bipolar Transistor )を用いて
本発明の実施の形態を説明した。しかし、本質的には、
同様にヘテロ構造電界効果トランジスタ(HFET、He
tero-Structure Field Effect Transistor)と呼ばれる
他のヘテロ接合トランジスタであってもよく、ヘテロ接
合結晶として、AlGaAs/GaAsに代わってIn
AlAs/InGaAs等の結晶でもよいことは勿論で
ある。
してHEMTやヘテロ接合バイポーラトランジスタ(H
BT、Heterojunction Bipolar Transistor )を用いて
本発明の実施の形態を説明した。しかし、本質的には、
同様にヘテロ構造電界効果トランジスタ(HFET、He
tero-Structure Field Effect Transistor)と呼ばれる
他のヘテロ接合トランジスタであってもよく、ヘテロ接
合結晶として、AlGaAs/GaAsに代わってIn
AlAs/InGaAs等の結晶でもよいことは勿論で
ある。
【0034】上記の説明ではエピタキシャル法としてM
BE法につき説明したが、MOCVD法でも本発明を適
用できる。
BE法につき説明したが、MOCVD法でも本発明を適
用できる。
【0035】上述から本発明によれば、イオン注入後の
高温アニールを実施し、その後にヘテロ接合を形成する
ことによって、同一基板上にヘテロ接合トランジスタと
電界効果トランジスタを複合化形成して双方の特徴を持
ち合わせた素子を実現することができる。
高温アニールを実施し、その後にヘテロ接合を形成する
ことによって、同一基板上にヘテロ接合トランジスタと
電界効果トランジスタを複合化形成して双方の特徴を持
ち合わせた素子を実現することができる。
【0036】
【発明の効果】本発明によれば、高性能で高機能な化合
物半導体装置およびその製造方法を提供できる。
物半導体装置およびその製造方法を提供できる。
【図1】本発明を説明する工程断面図である。
【図2】本発明を説明する断面図である。
【図3】本発明を説明する断面図である。
【図4】本発明を説明する断面図である。
1…GaAs基板 2、4…絶縁膜 3…イオン注入層 5…多結晶膜 6…ヘテロ接合結晶層 7…FET 8…HEMT 10…FET 11…イオン注入層 12…ゲート電極 13…ソース電極 14…ドレイン電極 20…HEMT 21…アンドープGaAs 22…n+ −AlGaAs(電子供給層) 23…ゲート電極 24…ソース電極 25…ドレイン電極 30…HBT 31…n+ −GaAs(コレクタ層) 32…n- −GaAs(ベース層) 33…n- −AlGaAs(エミッタ層) 34…コレクタ電極 35…ベース電極 36…エミッタ電極
Claims (14)
- 【請求項1】 基板上にイオン注入法により電界効果ト
ランジスタを形成する第一の工程と、前記同一基板上に
エピタキシャル成長法によりヘテロ接合トランジスタを
形成する第二の工程とを含み、第一の工程の後に第二の
工程を行うことを特徴とする化合物半導体装置の製造方
法。 - 【請求項2】 基板上にイオン注入する工程と前記イオ
ンを電気的に活性化するための熱処理をする工程とから
なる第一の工程と、前記同一基板上にエピタキシャル法
によりヘテロ接合結晶を形成する第二の工程と、前記イ
オン注入によるイオン注入層と前記ヘテロ接合結晶とに
各電極を形成する第三の工程とを、順次行なうことで同
一基板上に電界効果トランジスタとヘテロ接合トランジ
スタを形成することを特徴とする化合物半導体装置の製
造方法。 - 【請求項3】 基板上にイオン注入する工程と前記イオ
ンを電気的に活性化するための熱処理をする工程とから
なる第一の工程と、前記同一基板上にエピタキシャル法
によりチャネル層とキャリア供給層を形成する第二の工
程と、前記イオン注入によるイオン注入層と前記キャリ
ア供給層とに各電極を形成する第三の工程とを、順次行
うことで同一基板上に電界効果トランジスタと高電子移
動度トランジスタを形成することを特徴とする化合物半
導体装置の製造方法。 - 【請求項4】 基板上にイオン注入する工程と前記イオ
ンを電気的に活性化するための熱処理をする工程とから
なる第一の工程と、前記同一基板上にエピタキシャル法
によりコレクタ層、ベース層およびエミッタ層を形成す
る第二の工程と、前記イオン注入によるイオン注入層と
前記コレクタ層、ベース層およびエミッタ層に各電極を
形成する第三の工程とを、順次行うことで同一基板上に
電界効果トランジスタとヘテロ接合バイポーラトランジ
スタとを形成することを特徴とする化合物半導体装置の
製造方法。 - 【請求項5】 基板上にイオン注入する工程と前記イオ
ンを電気的に活性化するための熱処理をする工程とから
なる第一の工程と、前記同一基板上にエピタキシャル法
によりチャネル層とキャリア供給層を形成する第二の工
程と、前記同一基板上にエピタキシャル法によりコレク
タ層、ベース層およびエミッタ層を形成する第三の工程
と、前記イオン注入によるイオン注入層と前記コレクタ
層、ベース層およびエミッタ層に各電極を形成する第四
の工程とからなり、第一の工程の後に第二の工程または
第三の工程を行うことで同一基板上に電界効果トランジ
スタ、高電子移動度トランジスタおよびヘテロ接合バイ
ポーラトランジスタを形成することを特徴とする化合物
半導体装置の製造方法。 - 【請求項6】 アルミニウムガリウム砒素とガリウム砒
素とでヘテロ結晶を形成することを特徴とする請求項1
乃至請求項5記載の化合物半導体装置の製造方法。 - 【請求項7】 インジウムアルミニウム砒素とインジウ
ムガリウム砒素とでヘテロ結晶を形成することを特徴と
する請求項1乃至請求項5記載の化合物半導体装置の製
造方法。 - 【請求項8】 基板上にイオン注入し形成された電界効
果トランジスタと、前記同一基板上にエピタキシャル法
によりヘテロ結晶を積層して形成されたヘテロ接合トラ
ンジスタとを含むことを特徴とする化合物半導体装置。 - 【請求項9】 基板上にイオン注入により設けたイオン
注入層および前記イオン注入層上に設けたゲート電極、
ソース電極およびドレイン電極からなる電界効果トラン
ジスタと、前記同一基板上にエピタキシャル法により積
層されたヘテロ結晶層および各電極からなるヘテロ接合
トランジスタとを含むことを特徴とする化合物半導体装
置。 - 【請求項10】 基板上にイオン注入法により設けたイ
オン注入層と前記イオン注入層上に設けたゲート電極、
ソース電極およびドレイン電極からなる電界効果トラン
ジスタと、前記同一基板上に少なくともエピタキシャル
法により設けたチャネル層とキャリア供給層と前記キャ
リア供給層上に設けたゲート電極、ソース電極およびド
レイン電極からなる高電子移動度トランジスタとを含む
ことを特徴とする化合物半導体装置。 - 【請求項11】 基板上にイオン注入法により設けたイ
オン注入層と前記イオン注入層上に設けたゲート電極、
ソース電極およびドレイン電極からなる電界効果トラン
ジスタと、前記同一基板上に少なくともエピタキシャル
法により形成されたコレクタ層、ベース層およびエミッ
タ層とコレクタ電極、ベース電極およびエミッタ電極か
らなるヘテロ接合バイポーラトランジスタとを含むこと
を特徴とする化合物半導体装置。 - 【請求項12】 基板上にイオン注入法により設けたイ
オン注入層と前記イオン注入層上に設けたゲート電極、
ソース電極およびドレイン電極からなる電界効果トラン
ジスタと、前記同一基板上に少なくともエピタキシャル
法により設けたチャネル層とキャリア供給層と前記キャ
リア供給層上に設けたゲート電極、ソース電極およびド
レイン電極からなる高電子移動度トランジスタと、前記
同一基板上に少なくともエピタキシャル法により形成さ
れたコレクタ層、ベース層およびエミッタ層とコレクタ
電極、ベース電極およびエミッタ電極からなるヘテロ接
合バイポーラトランジスタとを含むことを特徴とする化
合物半導体装置。 - 【請求項13】 アルミニウムガリウム砒素とガリウム
砒素とで形成されたヘテロ結晶とすることを特徴とする
請求項8乃至請求項12記載の化合物半導体装置。 - 【請求項14】 インジウムアルミニウム砒素とインジ
ウムガリウム砒素とで形成されたヘテロ結晶とすること
を特徴とする請求項8乃至請求項12記載の化合物半導
体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9254813A JPH1197349A (ja) | 1997-09-19 | 1997-09-19 | 化合物半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9254813A JPH1197349A (ja) | 1997-09-19 | 1997-09-19 | 化合物半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH1197349A true JPH1197349A (ja) | 1999-04-09 |
Family
ID=17270245
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9254813A Pending JPH1197349A (ja) | 1997-09-19 | 1997-09-19 | 化合物半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH1197349A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011059186A2 (ko) * | 2009-11-10 | 2011-05-19 | 동국대학교 산학협력단 | 솔더링 지그, 평면 어레이 안테나 및 이의 제조 방법 |
KR101039819B1 (ko) * | 2011-01-10 | 2011-06-09 | 동국대학교 산학협력단 | 평면 어레이 안테나 및 이의 제조 방법 |
JP2011192952A (ja) * | 2009-08-03 | 2011-09-29 | Sony Corp | 半導体装置およびその製造方法 |
-
1997
- 1997-09-19 JP JP9254813A patent/JPH1197349A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011192952A (ja) * | 2009-08-03 | 2011-09-29 | Sony Corp | 半導体装置およびその製造方法 |
WO2011059186A2 (ko) * | 2009-11-10 | 2011-05-19 | 동국대학교 산학협력단 | 솔더링 지그, 평면 어레이 안테나 및 이의 제조 방법 |
WO2011059186A3 (ko) * | 2009-11-10 | 2011-09-09 | 동국대학교 산학협력단 | 솔더링 지그, 평면 어레이 안테나 및 이의 제조 방법 |
KR101039819B1 (ko) * | 2011-01-10 | 2011-06-09 | 동국대학교 산학협력단 | 평면 어레이 안테나 및 이의 제조 방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI385799B (zh) | 電晶體之非對稱佈局結構及其製造方法 | |
CN101790779B (zh) | 氮化物基hemt的高温离子注入 | |
US5681766A (en) | Method of making integrated circuit capable of low-noise and high-power microwave operation | |
JP2006507683A (ja) | ソース領域の下にp型埋込み層を備えたトランジスタ及びその作製方法。 | |
Hwang et al. | Very high gain millimeter-wave InAlAs/InGaAs/GaAs metamorphic HEMT's | |
JP2008524843A (ja) | ソース領域下に埋込みn型およびp型領域を有するトランジスタ、およびその製造方法 | |
US20220375927A1 (en) | Semiconductor device and manufacturing method thereof | |
JP3147036B2 (ja) | 化合物半導体装置及びその製造方法 | |
JPH1197349A (ja) | 化合物半導体装置およびその製造方法 | |
JP4228250B2 (ja) | 化合物半導体装置 | |
US6096587A (en) | Manufacturing method of a junction field effect transistor | |
JPH06204253A (ja) | 電界効果半導体装置 | |
CN114864575A (zh) | 砷化镓双极结型高电子迁移率晶体管及其制作方法 | |
JP7228701B2 (ja) | 半導体デバイスのための局所的トンネリング強化 | |
Eron et al. | X-band MMIC amplifier on GaAs/Si | |
US5514606A (en) | Method of fabricating high breakdown voltage FETs | |
JPH06267992A (ja) | 半導体装置およびその製造方法 | |
GB2504613A (en) | Integrated diamond p-channel FETs and GaN n-channel FETs | |
US20220416065A1 (en) | Semiconductor device, electric circuit, and wireless communication apparatus | |
JPH09232234A (ja) | 化合物半導体装置 | |
JP2000195871A (ja) | 半導体装置とその製造方法 | |
JPH07302884A (ja) | 低雑音及び高電力マイクロ波動作用の集積回路及びその製造方法 | |
JP3018885B2 (ja) | 半導体装置の製造方法 | |
JPH06209077A (ja) | 半導体装置及びその製造方法 | |
EP0505942A1 (en) | Method of integrating heterojunction bipolar transistors with heterojunction FETs and PIN diodes |