WO2005086233A2 - Bauelement mit wlp-fähiger verkapselung und herstellverfahren - Google Patents

Bauelement mit wlp-fähiger verkapselung und herstellverfahren Download PDF

Info

Publication number
WO2005086233A2
WO2005086233A2 PCT/EP2005/000327 EP2005000327W WO2005086233A2 WO 2005086233 A2 WO2005086233 A2 WO 2005086233A2 EP 2005000327 W EP2005000327 W EP 2005000327W WO 2005086233 A2 WO2005086233 A2 WO 2005086233A2
Authority
WO
WIPO (PCT)
Prior art keywords
component
cover
substrate
cavities
frame structure
Prior art date
Application number
PCT/EP2005/000327
Other languages
English (en)
French (fr)
Other versions
WO2005086233A3 (de
Inventor
Wolfgang Pahl
Original Assignee
Epcos Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epcos Ag filed Critical Epcos Ag
Priority to JP2007501135A priority Critical patent/JP2007526641A/ja
Priority to US10/591,027 priority patent/US20070290374A1/en
Publication of WO2005086233A2 publication Critical patent/WO2005086233A2/de
Publication of WO2005086233A3 publication Critical patent/WO2005086233A3/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/0919—Exposing inner circuit layers or metal planes at the side edge of the PCB or at the walls of large holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination

Definitions

  • a wide variety of electrical and microelectronic components such as single semiconductors, memories, processors, SAW and FBAR filters or MEMS are manufactured using surface processes at the wafer level. Processes such as layer deposition, photolithography, selective removal processes or printing processes for a large number of components are carried out in parallel. A large number of chips of the same type are created on a wafer.
  • WLP wafer level packaging
  • semiconductor components mostly based on silicon wafers which the encapsulation at the wafer level is realized in a surface process.
  • the majority of the WLP concepts known for semiconductor components are based on bump connections, which consist of solder deposits that are vapor-deposited, printed or galvanically deposited on the wafer.
  • a further wafer is placed on these bump connections, because of the good mechanical adaptation, preferably made of the same material, in particular a further silicon wafer. It is also known to place a second wafer directly and to establish the electrical connections through the second wafer by means of contacting through the first or second wafer.
  • WLP concepts for semiconductor components are particularly favored by the following three boundary conditions:
  • Silicon is a relatively inexpensive material and "can be used as a cover for a wafer with the component structures, without this leading to greatly increased costs.
  • Silicon can also be machined well using wet and dry etching processes and mechanically. Through-contacts in silicon can therefore be produced in a simple manner and the electrical connections between chip contacts on the surface of the first wafer and external connections of the component can be produced in a simple manner.
  • Semiconductor components are generally based on purely electronic effects that are practically not influenced by mechanical surface stress. Therefore, semiconductor components can be covered or encased directly on the chip surface. Therefore, numerous inexpensive plastic technology processes can be used for encapsulation. Semiconductor components can therefore without other precautions are shed, overmoulded or overmolded.
  • micromechanical components the function of which is disturbed when the surface is subjected to mechanical loads
  • the object of the present invention is therefore to provide a new structure for encapsulated components which can be produced in a simple wafer level package (WLP) process.
  • WLP wafer level package
  • the invention specifies an electrical component which is arranged in or on a substrate. Terminal contacts of the electrical component structures are provided on a main surface of the substrate.
  • the encapsulation comprises a cover with connection areas and through-contacts, via which the connection contacts are connected through the cover to external contacts of the total element.
  • the cover sits on the. Main surface mentioned so that the connection surfaces on the "underside” of the cover face the connection contacts on the top of the substrate at a distance.
  • a cavity is provided between the contacts, which is completely filled with a conductive adhesive, which establishes the electrical connection between the substrate and the cover or between the connection surfaces and the connection contacts.
  • the conductive adhesive arranged in the cavities can also ensure or at least contribute to the mechanical connection between the substrate and the cover.
  • a component with such an encapsulation is particularly suitable for fragile substrates, since the conductive adhesive connection does not lead to any mechanical stress on the substrate and / or cover during the encapsulation process, so that even slight stresses can occur in the finished component due to the encapsulation.
  • no extreme temperature stress on the component is required to produce this electrical connection, as occurs, for example, when producing a soldered connection or in a wafer bonding process.
  • the encapsulation is therefore low in tension. It is therefore particularly suitable for components whose properties change as a result of mechanically acting forces or tension.
  • the encapsulation can be carried out with many different substrate and cover materials. However, the substrate and cover are preferably matched to one another with regard to their thermal properties, for example in order to minimize the thermal stresses during operation of the component at a higher temperature.
  • the cavities preferably " open " to an outer edge of the component that intersects the cavities. At least, however the cavities are arranged in the immediate vicinity of an outer edge.
  • an intermediate layer is arranged between the substrate and the cover, in which the cavities are formed.
  • the intermediate layer can be structured and only serve the purpose of forming the cavities therein. It preferably consists of an easily structurable material, in particular a plastic. It can cover the entire main surface except for the cavities. However, it is also possible for the intermediate layer to have further cavities in which component structures can be arranged.
  • annularly closed frame structure is arranged between the substrate and the cover in the region of the outer edge of the component, which has inwardly pointing indentations which are delimited at the top and bottom by the substrate and cover and form the cavities mentioned.
  • sandwich-like structure there is a flush contact between the substrate, • frame structure and cover, which - on the one hand ensures that the cover rests on the substrate without stress and on the other hand ensures a certain tightness inside the frame structure.
  • the annular, closed frame structure between the substrate 'and cover therefore is preferably formed in the interior of a cavity, are arranged in the photosensitive device structures can.
  • the frame structure "encloses the component structures in such a way that their connection surfaces are arranged outside the frame in the indentations or cavities mentioned.
  • the cover is preferably designed as a printed circuit board which comprises, for example, two dielectric layers.
  • Structured metallizations comprising circuit elements are preferably arranged on the top or bottom of the cover and between the dielectric layers.
  • the metallizations arranged in different levels can be connected to one another via plated-through holes.
  • the external connections are preferably arranged on the surface of the cover facing away from the substrate.
  • the cover can be made of one or more layers of plastic, glass, ceramic or other dielectric materials.
  • a preferred material is a circuit board material (FR4) reinforced with glass fabric, which is thermomechanically very well adapted to piezoelectric substrates made of lithium niobate in at least one axis.
  • conductive adhesive of the invention in particular, a conductive plastic
  • the cure can be solidified or just 'is understood a processable in liquid or sufficiently low viscosity state at the operating temperature of the device but solid conductive material in the sense.
  • DER conductive adhesive - is a low-temperature "curing, with electrically conductive particles filled reaction resin.
  • Low curing temperatures of, for example below 100 ° C can-component reactive resins Two be achieved, in which the resin and hardener component short front application are mixed with '. it is also possible, to light or to use UV-curable resins.
  • This possibility exists, in particular, are when substrate or cover sufficiently permeable to the required spectral range and the adhesive can be so exposed or irradiated from the outside.
  • the adhesive can be bonded in such a way that, after the adhesive has hardened, none thermal stresses arise. This can also be achieved, for example, by microwave radiation.
  • a preferred application of a component according to the invention are components working with acoustic waves, in particular SAW filters and FBAR components.
  • the encapsulation structure according to the invention is also advantageous for MEMS components, in particular in connection with a frame structure which provides a cavity for the component structures.
  • the invention is used particularly advantageously for the implementation of SAW and FBAR components if they work at low frequencies (e.g. below 100 MHz) and therefore require particularly large substrates. Due to the brittleness of the known, crystalline, piezoelectric materials, large substrates are particularly vulnerable to breakage and could previously only be encapsulated and protected by inserting them into the housing and contacting using wire bonding techniques.
  • a component according to the invention has the advantage of a substantially lower overall height, which makes the components - new applications - in particular in mobile devices "of information and communication technology - accessible, for example cell phones and PDAs.
  • Components according to the invention can be produced particularly simply and elegantly in a novel method.
  • the principle according to the invention is to arrange the substrate with the component structures and a cover appropriately one above the other in such a way that connection surfaces and connection contacts face one another, but are separated from one another by the height of the frame structure or intermediate layer described above.
  • the conductive adhesive is then injected into the arrangement through a system of channels, each channel connecting a plurality of cavities to one another, preferably being arranged between the components, and crossing the component as straight as possible.
  • all the channels and cavities connected to them are filled in one step and the electrical connections between the substrate and the cover assigned to the cavities are created.
  • the separation of the components is carried out in such a way that the cavities which are electrically short-circuited via the filled channels are electrically separated using a suitable saw cut.
  • a suitable saw cut This is advantageously achieved by guiding the channels approximately in a straight line, which widen at the appropriate distances from the cavities mentioned.
  • other cutting methods such as laser cutting or water jet cutting are of course also suitable for sawing.
  • the channels are advantageously provided between two rows of component regions arranged next to one another.
  • several channels preferably parallel to one another, can be provided.
  • the channels can be created both on the surface of the substrate wafer and on the surface of the cover or on both surfaces.
  • the channels can be in the form of depressions in the corresponding Surface are formed.
  • an additional material is preferably applied to one or both surfaces to produce the channels, preferably in the form of frame structures which surround the component regions in a ring.
  • a plurality of component regions lying next to one another and abutting with their frame structures form a side wall of the channel with a side edge of the frame structure, preferably with a longitudinal edge.
  • the other side wall is formed by a further row of component regions abutting one another with their frame structures.
  • the frame structures for forming the cavities are indented inwards on at least one channel side. This means that each channel only connects the cavities of a number of component areas to one another, while the opposite row of component areas, which forms the other channel wall, is preferably designed in a straight line and without indentations. This later facilitates the reliable free sawing of the filled. Electrical separation channel.
  • the frame structures are formed on one or both surfaces to be joined together.
  • a suitable material is a plastic film is preferably applied over a large area, for example glued, up laminated or melted. It is also possible to apply the plastic layer by means of a lacquer, for example by spin coating, pouring on and in particular by curtain pouring.
  • a light-sensitive material which can be structured in the manner of a photoresist is preferably used.
  • the plastic layer from which the frame structures are to be formed is advantageously planarized before structuring. In this way, substrate unevenness be balanced and upper edges on the same level are created for the frame structures. In the event that both the substrate and the cover have topographical steps, for example conductor tracks or other component-related structures, it is advantageous to add a corresponding frame structure with planarized upper edges both on the surface of the substrate and on the underside of the cover produce.
  • the structuring takes place by means of imaging exposure, the plastic layer for the frame structure preferably being crosslinked on exposure and becoming insoluble in relation to a development in the exposed areas.
  • the substrate and cover are aligned with one another, arranged one above the other and preferably provided with adhesive and glued on the upper edges of the frame structure.
  • Adhesive bonding has the advantage that a corresponding arrangement of substrate and cover is quickly fixed in position relative to one another in this way. When the conductive adhesive is injected, there is no additional external adhesive. -Fixing the arrangement more - required, - which means a considerably reduced procedural effort and a quick release of the device working with high positioning accuracy.
  • the channels or parts thereof can be worked into the substrate or cover surface, for example by sawing, etching or lasering.
  • the injection of conductive adhesive can be carried out in parallel across all channels at the same time. It is beneficial to do so . bring all channels or groups of them together in order to achieve only one or only a few injection points. Preferably the injection takes place under pressure and is supported by an additional vacuum at the other end of the channels, which is also open. It is also advantageous to reduce the viscosity of the conductive adhesive by injecting it at elevated temperature. Temperatures that are not yet sufficient to harden the conductive adhesive are advantageous. It is also possible to use a thermoplastic compound as the conductive adhesive, which is injected in the molten state and finally solidifies again on cooling.
  • the electrical conductivity of the conductive adhesive can be intrinsic in nature or can be produced by adding a conductive filler. Suitable conductive particles are, for example, metal powder or carbon-containing particles, for example carbon black or graphite.
  • Figure 1 shows a component according to the invention in a perspective view •
  • FIG. 2 shows the component in a first sectional view.
  • Figure 3 shows the component in a second sectional view
  • Figure 4 shows a cover in cross section
  • Figure 5 shows the substrate and cover in plan view
  • FIG. 6 shows a wafer with a frame structure
  • FIG. 7 shows the wafer with channels filled with conductive adhesive
  • FIG. 8 shows the wafer after saw cuts have been carried out
  • FIGS. 9 to 12 show a component during different process stages of a further exemplary embodiment in a perspective partial division.
  • FIG. 1 shows a simple embodiment of a component according to the invention in a perspective view.
  • the component BE comprises a substrate SU, on or in which electrical component structures (not shown) are implemented. Electrical connection contacts ANK are connected to the component structures.
  • a frame structure RS / which serves as a spacer for a cover AD which lies on the frame structure RS is arranged on the upper side of the substrate SU.
  • the cover AD has connection areas AF which are arranged in the component BE directly opposite the connection contacts ANK.
  • the electrical connection between the connection surfaces and the connection contacts is realized by means of a conductive adhesive LK, which fills a cavity within the component.
  • the cavity is advantageously realized within the frame structure RS.
  • On the outside AS of the cover there are external contacts AUK which are connected to the • Connection areas on the underside of the cover AD are connected via vias (not shown).
  • FIG. 2 shows the same component in a schematic cross section through the section plane 2-2 transverse to the substrate surface.
  • the conductive adhesive LK arranged in the cavity is arranged between cover AD, frame structure RS and substrate SU, which form part of the cavity.
  • the figure shows an advantageous embodiment in which the frame structure runs along the component edges and delimits a cavity HR on both sides, which is closed at the bottom by the substrate SU and at the top by the cover AD.
  • component structures BS are shown in the cavity, advantageously component structures that are sensitive to mechanical influences.
  • a through-contact D is also shown here by way of example, which connects the connection area AF to the external contact AUK.
  • Figure 3 shows a cross section through the 'same component. along the section plane -3-3, which runs parallel to the substrate surface at the level of the frame structure. It can be seen from this that the frame structure RS is closed in a ring and has indentations on at least one side which form part of the cavity filled with conductive adhesive LK.
  • FIG. 4 shows a schematic cross section of a cover AD, which is designed here as a multilayer printed circuit board. It consists here of two dielectric layers DS1, DS2 and three metallization levels ML1, ML2 and ML3, which are on the underside of the cover, between the dielectric layers DS1, DS2 and . are arranged on the outside of the cover AD.
  • Each of the metallization levels ME is structured, so that metallic surfaces, interconnects and interconnect structures are formed in each metallization level, which represent an interconnection level for producing an integrated interconnection. It is also possible to integrate passive components, in particular resistors, capacitors and inductors, within the multilayer cover.
  • FIG. 5a shows a substrate SU in a schematic plan view.
  • This has schematically indicated component structures BS, which are connected to the connection contacts ANK via connection lines AL.
  • the connection contacts ANK are arranged directly on the edge of the substrate or at least in the immediate vicinity of the substrate edge.
  • the device structures can be protected with a relatively thin (less than lOOnm), passivating dielectric layer, then the connection contacts ⁇ ANK are excluded from this passivating layer.
  • the metallization for the terminal contacts preferably consists of a base metallization ANK eg from aluminum or an 'r.-• mainly containing aluminum' Leg réelle.- This base metallization may be coated with one or more additional metal layers may be selected from Cu, Ti, Ni, Ag, Au, Pd and Pt.
  • FIG. 5b shows, in a schematic plan view, the underside of the cover AD, which has at least metallic connection areas AF, which are arranged corresponding to the connection contacts ANK of the substrate SU.
  • further circuit elements of the metallization level ML1 can be arranged on this underside of the cover AD.
  • a component according to the invention can be produced entirely at the wafer level in a WLP (Wafer Level Packaging.) Process.
  • the component structures for a large number of components are now produced in or on the substrate SU - here a wafer.
  • Each component area in which all component structures of a component are arranged is now provided with a frame structure RS which surrounds the component area in a ring.
  • a photo-structurable material is advantageously applied to the wafer surface and structured photolithographically.
  • a photostructurable film is preferably laminated on and optionally subsequently planarized, for example by means of a roller at elevated temperature and under a suitable roller pressure.
  • a suitable photoresist is also suitable.
  • Figure 6- shows the arrangement after the completion of the frame structure RS.
  • the frame structure is designed such that a channel CH remains between two rows of adjacent component regions, which extends in a straight line across the entire wafer and has an opening on each of the two wafer edges.
  • the channel CH extended to a cavity KV in which the frame structure RS having an indentation at this point.
  • the cavities KV are arranged only on one long side of each component area, all component areas being arranged next to one another in the same orientation.
  • the • cavity has a cross section parallel to the substrate surface preferably a flow-favorable profile in order to minimize the flow resistance when later injecting the conductive adhesive and to allow the cavities to be filled well.
  • the cavities are shown in profile with chamfered edges. However, rounded structures are also possible.
  • the number of cavities per component area can be freely selected, but at least two cavities are preferably provided for corresponding electrical connection contacts which are arranged within the indentation.
  • the geometry of the channels CH is selected depending on the flow properties of the conductive adhesive used. A typical channel height is, for example, 50 ⁇ m, but the channels can also assume heights of 10 to 300 ⁇ m.
  • the width is chosen to be 100 ⁇ m, for example, with smaller widths of 20 ⁇ m or larger widths of up to, for example, 300 ⁇ m being possible, depending on the separation method selected.
  • All channels CH of the wafer are preferably arranged parallel to one another. Intersections are also advantageously avoided, that is to say channel structures which are x-shaped or y-shaped. • This facilitates bubble-free filling with "'dem- conductive adhesive.
  • a cover AD is prepared which has connection areas AF corresponding to the connection contacts ANK.
  • the cover AD can also have a second frame structure corresponding to the frame structure RS on the substrate SU. "in order to provide a flat surface on the substrate in the contact area with the first frame structure. However, this can also be achieved if the cover is provided on the underside with a planarization layer in which the connection areas AF are exposed Topography- differences, which can amount to 15 - 30 ⁇ m for example, are compensated.
  • the cover AD is then placed on the frame structure RS and, for example, is bonded to one another by means of an adhesive layer KS which is applied to one or both joints, preferably to the upper edge of the frame structure RS.
  • the cover at least ensures that the channels CH and the cavities KV are covered at the top in order to create a closed line system / channel system for the conductive adhesive.
  • the conductive adhesive is injected at the outer openings of the channels CH, preferably with the help of positive pressure on the injection side and parallel application of a negative pressure at the other open end of the channel.
  • the injection can be done individually for each channel CH, however, it is possible .
  • This complete or group connection of the channels can also be provided in the layout of the frame structure, for example at the edge of the wafer.
  • FIG. 7 shows the component after injection of the conductive adhesive LK, which completely and completely free of the channels CH and cavities KV. filled.
  • the cover AD is not shown, so that a top view of the component areas, frame structures and channels which are usually closed or covered with the cover is now possible.
  • the injection of the conductive adhesive can be cured LK.
  • the components are separated. This can be done, for example, by sawing along the borders of the Component areas take place.
  • the saw cuts are preferably carried out in such a way that the frame structure is largely preserved or that the cavity enclosed by it is not opened. It is also important that the saw cut that is made parallel to the channels opens the cavities KV, but eliminates the short circuit through the conductive adhesive arranged in the channels CH. This is shown in FIG. 8, for example, using the front cut edge SKI, in which the conductive adhesive only remains in the cavities open to the cut edge after the saw cut.
  • the opposite cutting edge for example the rear cutting edge SK2 in the figure, it is possible that a strip-shaped conductive adhesive structure LK S remains.
  • the saw cut can also be made in such a way that the cutting width of the sawing tool corresponds at least to the width of the channel CH, so that the conductive adhesive is also removed over the entire channel width during the cutting.
  • FIG. 9 shows the arrangement in a process stage corresponding to FIG. 7 in a schematic cross section, that is to say after the channels CH have been filled with conductive adhesive.
  • a channel is shown which is delimited on both sides by a first and second frame structure RS1, RS2.
  • the cavities are electrically separated using a first saw cut, which is here made, for example, from the top of the cover AD and extends at least to the surface of the substrate SU.
  • the cutting width SB1 of the first saw cut preferably corresponds to the channel width.
  • the incision of this first saw cut is preferably completely filled with an insulating compound IM, for example with a reaction resin or with an insulating paste.
  • FIG. 11 shows the arrangement after the first saw cut has been filled with the insulating compound IM.
  • a second saw cut of the saw width SB2 with a preferably narrower saw blade is guided through the entire arrangement parallel to the first saw cut so that a strip of insulating material IM remains on one side of the cut.
  • This strip of insulating material insulates the cavities opened in the first saw cut or the conductive adhesive LK arranged there. In this way, a component is obtained whose component structures are electrically insulated from the cut edge. U.N- Desired short circuits in contact with conductive structures can be avoided.
  • the opened channel is not completely filled with an insulating material (IM). Rather, only a relatively thin layer of an insulating material is deposited or applied in the area of the first saw cut.
  • IM insulating material
  • RS frame structure
  • a coating which is produced after the separation by means of lacquer application or gas phase deposition.
  • An inorganic modified polymer is particularly suitable as the lacquer.
  • polymers such as Parylene ® may be applied or a dielectric 'layer, eg a Si0 be sputtered 2 layer. This can, for example, after the separation take place, whereby the components during which can be held on an adhesive sheet on which they with their external contacts (AUK) bearing surfaces.
  • the method according to the invention is advantageously used for the production of large-area components and in particular for the production of SAW components or " FBAR components working with acoustic waves.
  • Their component structures which are sensitive to mechanical action, can advantageously be arranged in the process in the cavity formed by the frame structure and so on mechanically ⁇ protected. also during the Herstel ⁇ compilers an avoiding excessive stress on the substrate wafer, as would, for example, • in the conventional flip chip assembly occur.
  • the inventive method is also fragile for producing mecanicflambaiger- components with brittle and Suitable substrates.
  • Components working with acoustic waves have large dimensions, particularly at low center frequencies, and could previously only be packaged and protected by individual processing in housings.
  • SAW filters produced according to the invention are therefore preferably used for TV, audio and video applications, that is to say multimedia applications.
  • a thermal compensation layer can advantageously be applied to the underside of the substrate in any process step prior to singulation, which thermal compensation layer can compensate for the thermal stresses that build up in the rest of the Sahdwich structure from the substrate, frame structure and cover, and therefore in particular from the same material as that. Cover is made.
  • a compensating layer has the advantage that it interferes with disturbing volume waves and their reflection on the underside can be suppressed. This effect is also particularly troublesome in the case of components which operate at low frequencies, and thus high wavelengths, in the region of the substrate thickness, so that bulk waves can increasingly propagate there to the underside of the substrate.
  • the substrate can be thinned from the underside of the substrate before coating. It is also possible to use a thinner wafer from the outset, since the construction according to the invention mechanically stabilizes the components, which in particular reduces the risk of breakage when singling out.
  • Components according to the invention. elements can be produced on wafers that. are significantly below "500 ⁇ m thick and e.g. have a thickness of 250 - 400 ⁇ m without this increasing the rejects caused by wafer breakage.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

Es wird vorgeschlagen, ein elektrisches Bauelement mit einer Abdeckung und insbesondere mit einer Leiterplatte zu verkapseln und die elektrischen Verbindungen mithilfe eines Leitklebers herzustellen. Dieser kann durch ein Kanalsystem in den Aufbau eingespritzt werden, wobei der elektrische Kurzschluss aller Verbindungen durch einen geeignet geführten Sägeschnitt beim Vereinzeln der Bauelemente wieder aufgetrennt werden kann.

Description

Beschreibung
Bauelement mit WLP-fähiger Verkapselung und Herstellverfahren
Verschiedenste elektrische und mikroelektronische Bauelemente wie Einzelhalbleiter, Speicher, Prozessoren, SAW- und FBAR- Filter oder MEMS werden mit Flächenprozessen auf Waferebene gefertigt. Dabei werden Prozesse wie Schichtabscheidungen, Fotolithografien, selektive Abtragsverfahren oder Druckverfahren für eine Vielzahl von Bauelementen parallel durchgeführt. Auf einem Wafer entstehen dabei eine Vielzahl gleichartiger Chips.
Durch die Parallelverarbeitung auf- Waferebene und die dazu verwendeten großflächig einsetzbaren Prozesse wird der Herstellungsaufwand minimiert. Dieses rationelle Prinzip endet jedoch nach dem Vereinzeln der Chips, beispielsweise durch Sägen. Danach werden die Chips einzeln in Gehäuse montiert und mit internen elektrischen Verbindungen versehen. Anschließend werden die Gehäuse verschlossen und die Bauelemente elektrisch auf ihre Funktion geprüft.
Dieses Vorgehen ist vergleichsweise zeit- und kostenaufwendig. Es setzt auch der fortschreitenden Miniaturisierung Grenzen, da Gehäuse- und Montagetoleranzen sowie die Dimensionen der internen elektrischen Verbindungen zusammen wesentlich mehr Platz erfordern, als etwa die. in den Waferprozessen erzeugten fotolithografischen Strukturen der einzelnen Bauelemente.
Speziell für Halbleiterbauelemente, meistens auf der Basis von Siliziumwafern, wurden bereits zahlreiche Konzepte für ein sogenanntes WLP (Wafer Level Packaging) entwickelt, bei dem die Verkapselung auf Waferebene in einem Flächenprozess realisiert wird. Die für Halbleiterbauelemente bekannten WLP- Konzepte basieren in der Mehrzahl auf Bumpverbindungen, die aus auf dem Wafer aufgedampften, gedruckten oder galvanisch abgeschiedenen Lotdepots bestehen. Auf diese Bumpverbinduήgen wird ein weiterer Wafer aufgesetzt, wegen der guten t ermome- chanischen Anpassung vorzugsweise aus dem gleichen Material, also insbesondere ein weiterer Siliziumwafer. Bekannt ist es auch, einen zweiten Wafer direkt aufzusetzen und die elektrischen Verbindungen durch den zweiten Wafer mittels Durchkon- taktierungeh durch den ersten oder zweiten Wafer herzustellen. Insgesamt werden WLP-Konzepte bei Halbleiterbauelementen insbesondere durch folgende drei Randbedingungen begünstigt :
Silizium ist ein relativ preisgünstiges Material und" kann als Abdeckung für einen Wafer mit den Bauelementstrukturen verwendet werden, ohne dass dies zu stark erhöhten Kosten führt.
Silizium ist außerdem mit Nass- und Trockenätzverfahren sowie mechanisch gut bearbeitbar. Daher lassen sich Durchkontaktie- •rungen n Silizium auf einfache Weise- erzeugen und so-die e— lektrischen Verbindungen zwischen Chipkontakten auf der Oberfläche des ersten Wafers und externen Anschlüssen des Bauteils in einfacher Weise herstellen."
Halbleiterbauelemente basieren in der Regel auf rein elektronischen Effekten, die durch mechanische Oberflächenbelastung praktisch nicht beeinflusst werden. Daher können Halbleiterbauelemente an der Chipoberfläche unmittelbar bedeckt bzw. umhüllt werden. Daher können zur Verkapselung zusätzlich zahlreiche kostengünstige Verfahren aus der Kunststo ftechnik eingesetzt werden. Halbleiterbauelemente können daher ohne weitere Vorsichtsmaßnahmen vergossen, umspritzt oder umpresst werden.
Die bekannten WLP-Konzepte sind jedoch nicht übertragbar auf
- Bauelemente auf piezoelektrischen Substraten, die keine mechanische Oberflächenbelastung vertragen,
- mikromechanische Bauelemente, deren Funktion bei mechanischer Belastung der Oberfläche gestört is ,
- Bauelemente auf großen und bruchgefährdeten Chips,
- Bauelemente auf Substratmaterialien, die schlecht ätz- und strukturierbar sind,
- Bauelemente auf' teuren Substraten, bei denen eine Abdeckung aus dem gleichen Substratmaterial die Kosten- steiger .
Aufgabe der vorliegenden Erfindung ist es daher, einen neuen Aufbau für verkapselte Bauelemente anzugeben, welcher in einem einf chen Wafer Level Package (WLP) -Verfahren hergestellt werden kann.
Diese Aufgabe wird erfindungsgemäß durch ein Bauelement nach Anspruch -1 gelöst . Vorteilhafte Ausgestaltungen der Erfindung sowie ein neues Verfahren auf der Basis' eines WLP-Prozesses sind weiteren Ansprüchen zu entnehmen.
Die Erfindung gibt ein elektrisches Bauelement an, das in o- der auf einem Substrat angeordnet ist. Auf einer Hauptoberfläche des Substrats sind Anschlusskontakte der elektrischen BauelementStrukturen vorgesehen. Die Verkapselung umfasst eine Abdeckung mit Anschlussflächen und Durchkontaktierungen, über die durch die Abdeckung hindurch die Anschlusskontakte mit Außenkontakten des Gesa t auelernents verbunden sind. Die Abdeckung sitzt auf der .genannten Hauptoberfläche so auf, dass die Anschlussflächen auf der "Unterseite" der Abdeckung den Anschlusskontakten auf der Oberseite des Substrats in einem Abstand gegenüberstehen. Zwischen den Kontakten ist eine Kavität vorgesehen, die vollständig mit einem Leitkleber ge- - füllt ist, der die elektrische Verbindung zwischen Substrat und Abdeckung bzw. zwischen den Anschlussflächen und den Anschlusskontakten herstellt. Der in den Kavitäten angeordnete Leitkleber kann auch die mechanische Verbindung zwischen Substrat und Abdeckung gewährleisten oder zumindest dazu beitragen.
Ein Bauelement mit einer solchen Verkapselung ist insbesondere für bruchempfindliche Substrate geeignet, da die Leitkleberverbindung zu keiner mechanischen Belastung von Substrat und/oder Abdeckung während des Verkapselungsprozesses führt, so dass auch im fertigen Bauelement nur geringfügige Spannungen aufgrund der Verkapselung auftreten können. Darüber hinaus ist zur Herstellung dieser elektrischen Verbindung keine extreme Temperaturbelastung des Bauelements erforderlich, wie sie etwa bei der Herstellung einer Lötverbindung oder in einem Waferbondverfahren auftritt . Die Verkapselung ist somit spannungs'arm. Sie ist daher besonders für -Bauelemente geeignet, deren Eigenschaften sich infolge von mechanisch einwirkenden Kräften oder Verspannungen verändern. Die Verkapselung ist mit vielen verschiedenen Substrat- und Abdeckmaterialien ausführbar. Vorzugsweise sind Substrat und Abdeckung jedoch bezüglich ihrer thermischen Eigenschaften aufeinander abgestimmt, um beispielsweise während .eines Betriebs des Bauelements bei höherer Temperatur die thermischen Verspannungen zu minimieren.
Vorzugsweise öffnen" sich die Kavitäten zu einer Außenkante des Bauelements, die die Kavitäten schneidet. Zumindest aber sind die Kavitäten in unmittelbarer Nähe einer Außenkante angeordnet .
In einer vorteilhaften Ausgestaltung der Erfindung ist zwischen Substrat und Abdeckung eine Zwischenschicht angeordnet ist, in der die Kavitäten ausgebildet sind. Die Zwischenschicht kann strukturiert sein und allein dem Zweck dienen, die Kavitäten darin auszubilden. Sie besteht vorzugsweise aus einem leicht strukturierbaren Material-, insbesondere aus einem Kunststoff. Sie kann bis auf die Kavitäten die gesamte Hauptoberfläche bedecken. Möglich ist es aber auch, dass die Zwischenschicht weitere Hohlräume aufweist, in denen Bauelementstrukturen angeordnet sein können.
Besonders vorteilhaft ist zwischen Substrat und Abdeckung im Bereich der Außenkante des Bauelements eine ringförmig geschlossene Rahmenstruktur angeordnet, die nach innen weisende, oben und unten von Substrat und Abdeckung begrenzte Einbuchtungen aufweist, die die genannten Kavitäten ausbilden. In diesem sandwichartigen Aufbau ist ein bündiger Kontakt zwischen Substrat, • Rahmeήstruktur und- bdeckung -gegeben,- der - zum einen für ein belastungsfreies Aufliegen der Abdeckung auf dem Substrat und zum anderen für eine gewisse Dichtigkeit im Inneren der Rahmenstruktur sorgt. Vorzugsweise ist daher im Inneren der ringförmig, geschlossenen Rahmenstruktur zwischen Substrat' und Abdeckung ein Hohlraum ausgebildet, in dem empfindliche Bauelementstrukturen angeordnet werden, können. Die Rahmenstruktu "umschließt dabei die Bauelementstrukturen so, dass deren Anschlussflächen außerhalb des Rahmens in den genannten Einbuchtungen bzw. Kavitäten angeordnet sind.
Vorzugsweise ist die Abdeckung als Leiterplatte ausgebildet, die beispielsweise zwei dielektrische Schichten umfasst. Auf der Oberseite oder Unterseite der Abdeckung sowie zwischen den dielektrischen Lagen sind vorzugsweise Schaltungselemente umfassende strukturierte Metallisierungen angeordnet. Die in unterschiedlichen Ebenen angeordneten Metallisierungen können über Durchkontaktierungen miteinander verbunden sein. Die Außenanschlüsse sind vorzugsweise auf der vom Substrat wegweisenden Oberfläche .der Abdeckung angeordnet.
Die Abdeckung kann ein- oder mehrschichtig aus Kunststoff, Glas, Keramik oder anderen dielektrischen Materialien sein. Ein bevorzugtes Material ist ein mit Glasgewebe verstärktes Leiterplattenmaterial (FR4) , das in zumindest einer Achse thermomechanisch sehr gut an piezoelektrische Substrate aus Lithiumniobat angepasst ist.
Unter Leitkleber wird' im Sinne der Erfindung ein in flüssigem oder ausreichend niederviskosem Zustand verarbeitbares, bei Betriebstemperatur des Bauelements aber festes leitfähiges Material verstanden, insbesondere ein leitfähiger Kunststoff, der sich aushärten lässt oder einfach nur erstarrt. Vorzugsweise -ist der- Leitkleber ein bei niedrigen Temperaturen" härtendes, mit elektrisch leitenden Partikeln gefülltes Reaktionsharz. Niedrige Aushärttemperaturen von beispielsweise unter 100° C können mit 'Zwei-Komponenten-Reaktionsharzen erreicht werden, bei denen Harz und Härterkomponente kurz vorder Anwendung vermischt werden. Möglich ist es auch, licht- oder UV-härtende Harze einzusetzen. Diese Möglichkeit besteht insbesondere dann, wenn Substrat oder Abdeckung im erforderlichen Spektralbereich ausreichend durchlässig, sind und der Kleber damit von außen belichtet oder bestrahlt werden kann. Insgesamt wird es mit einem bei" niedrigen Temperaturen härtendem Leitkleber möglich, die Verklebung mittels des Leit- klebers so zu führen, dass nach Härtung des Klebers .keine thermischen Spannungen entstehen. Dies kann beispielsweise auch durch Mikrowellenbestrahlung erzielt werden.
Eine bevorzugte Anwendung eines erfindungsgemäßen Bauelements sind mit akustischen Wellen arbeitende Bauelemente, insbesondere SAW-Filter und FBAR-Bauelemente . Auch für MEMS-Bauele- mente ist der erfindungsgemäße Verkapselungsaufbau von Vorteil, insbesondere in Verbindung mit einer Rahmenstruktur, die einen Hohlraum für die Bauelementstrukturen zur Verfügung stellt. Besonders vorteilhaft wird die Erfindung zur Realisierung von SAW- und FBAR-Bauelementen eingesetzt, wenn diese mit niedrigen Frequenzen (z.B. unter 100 MHz) arbeiten und daher besonders große Substrate benötigen. Aufgrund der Sprö- digkeit der bekannten, kristallinen, piezoelektrischen Materialien sind große Substrate daraus besonders bruchgef hrdet und konnten bislang ausschließlich durch Einsetzen in Gehäuse und Kontaktieren mittels Drahtbondtechniken verkapselt und geschützt werden. -Gegenüber einem in ein Gehäuse eingebautem Bauelement hat ein erfindungsgemäßes Bauelement den Vorteil einer wesentlich geringeren Bauhöhe, die den Bauelementen- neue Anwendungen-insbesondere in mobilen Geräten" der Informa- - tions- und Kommunikationstechnologie zugänglich macht, z.B. Handys und PDAs .
Erfindungsgemäße Bauelemente lassen sich besonders einfach und elegant in einem neuartigen Verfahren herstellen. Erfindungsgemäßes Prinzip ist es, das Substrat mit den Bauelement- Strukturen und eine Abdeckung passend so übereinander anzuordnen, dass Anschlussflächen und Anschlusskontakte einander gegenüberstehen, aber um die Höhe der weiter oben beschriebenen Rahmenstruktur oder Zwischenschicht voneinander getrennt sind. Auf Waferebene wird der Leitkleber anschließend durch ein System von Kanälen in die Anordnung eingespritzt, wobei jeder Kanal mehrere Kavitäten miteinander verbindet, vorzugsweise zwischen den Bauelementen angeordnet ist und das Bauelement möglichst geradlinig durchquert. Beim Einspritzen .werden alle Kanäle und mit diesen verbundene Kavitäten in einem Schritt ausgefüllt und die den Kavitäten zugeordneten elektrischen Verbindungen zwischen Substrat und Abdeckung geschaffen.
In einem zweiten Schritt wird die Vereinzelung der Bauelemente so durchgeführt, dass die über die gefüllten Kanäle elektrisch kurzgeschlossenen Kavitäten mit einem geeigneten geführten Sägeschnitt elektrisch getrennt werden. Dies gelingt vorteilhaft durch annähernd geradlinige Führung der Kanäle, die sich an den entsprechenden Abständen zu den genannten Kavitäten erweitern. Beim Vereinzeln ist es möglich, den Sägeschnitt entweder entlang der Kante des Kanals zu führen oder vorteilhaft die Breite des Sägeschnittes so einzustellen, dass sie der Kanalbreite entspricht. Bei mit dem Kanal deckungsgleicher Schnittführung wird während des Sägeschnitts' der gesamte Kanal, und- der darin eingefüllte Leitkleber ent- ~- fernt . Alternativ. zum Sägen eignen sich natürlich auch andere Trennverfahren wie Laserschneiden oder Wasserstrahlschneiden.
Auf dem Wafer werden mehrere Bauelementbereiche mit den Bauelementstrukturen vorgesehen. Vorteilhaft werden die Kanäle zwischen zwei Reihen von nebeneinander angeordneten Bauelementbereichen vorgesehen. Je nach Größe des für das Substrat verwendeten Wafers können mehrere vorzugsweise zueinander parallele Kanäle vorgesehen sein. Die Kanäle können sowohl auf der Oberfläche des Substratwafers als auch auf der Oberfläche der Abdeckung oder auf beiden Oberflächen erzeugt werden. Die Kanäle können in Form von Vertiefungen in der entsprechenden Oberfläche ausgebildet werden. Vorzugsweise wird zur Herstellung der Kanäle jedoch ein zusätzliches Material auf eine o- der beide Oberflächen aufgebracht, vorzugsweise in Form von Rahmenstrukturen, die die Bauelementbereiche ringförmig umschließen. Mehrere nebeneinanderliegende und mit ihren Rahmenstrukturen aneinanderstoßende Bauelementbereiche bilden mit einer Seitenkante der Rahmenstruktur, vorzugsweise mit einer Längskante eine Seitenwand des -Kanals. Die andere Seitenwand, wird von einer weiteren Reihe mit ihren Rahmenstrukturen aneinanderstoßender Bauelementbereiche gebildet. Auf zumindest einer KanalSeite sind die Rahmenstrukturen zur Ausbildung der Kavitäten nach innen eingebuchtet. Dies bedeutet, dass jeder Kanal nur die Kavitäten einer Reihe von Bauelementbereichen miteinander verbindet, während die gegenüberliegende Reihe von Bauelementbereichen, die die andere Kanalwandung bildet, vorzugsweise geradlinig und ohne Einbuchtungen ausgebildet ist.. Dies erleichtert später das zuverlässige Freisägen des gefüllten. Kanals zur elektrischen Auftrennung.
Die Rahmenstrukturen werden wie gesagt auf einer oder beiden miteinander zu verbindenden Oberflächen- ausgebildet .' Dazu - -•■- wird vorzugsweise großflächig ein geeignetes Material aufgebracht, beispielsweise eine Kunststofffolie aufgeklebt, auf- laminiert oder aufgeschmolzen. Möglich ist es auch, die Kunststoffschicht mittels eines Lacks aufzubringen, beispielsweise durch Aufschleudern, Aufgießen und insbesondere durch Vorhanggießen. Vorzugsweise wird ein lichtempfindliches Material verwendet, welches sich in der Art eines Fotoresists strukturieren lässt.
Vorteilhaft wird die KunststoffSchicht , aus der die Rahmenstrukturen ausgebildet werden sollen, vor dem Strukturieren planarisiert . Auf diese Weise können Substratunebenheiten ausgeglichen werden und auf einem Niveau befindliche Oberkanten für die Rahmenstrukturen geschaffen werden. Im Fall, dass sowohl Substrat als auch Abdeckung topografische Stufen aufweisen, beispielsweise Leiterbahnen oder andere bauelementbedingte Strukturen, so ist es vorteilhaft, sowohl auf der 0- berflache des Substrats als auch auf der Unterseite der Abdeckung je eine korrespondierende Rahmenstruktur mit planari- sierten Oberkanten zu erzeugen.
Die Strukturierung erfolgt durch bildgebende Belichtung, wobei die Kunststoffschichte für die Rahmenstruktur vorzugsweise bei Belichtung vernetzt und gegenüber einer .Entwicklung in den belichteten Bereichen unlöslich wird. Nach dem Strukturieren der Rahmenstruktur werden Substrat und Abdeckung zueinander ausgerichtet, übereinander angeordnet und vorzugsweise an den Oberkanten der Rahmenstruktur mit Klebstoff versehen und verklebt. Das Verkleben hat den Vorteil, dass auf diese Weise schnell eine korrespondierende Anordnung von Substrat und Abdeckung relativ zueinander positionsgenau fixiert wird. Beim Einspritzen des Leitklebers ist dann keine zusätzliche äußere. -Fixierung der Anordnung mehr--erforderlich,- was einen erheblich verminderten Verfahrensaufwand und eine schnelle Freigabe der mit hoher Positionierungsgenauigkeit arbeitenden- Vorrichtung bedeutet .
Alternativ können die Kanäle öder" Teile davon in die Substrat- oder Abdeckungsoberfläche eingearbeitet werden,- beispielsweise durch Sägen, Ätzen oder Lasern.
Das Einspritzen von Leitkleber kann parallel über alle Kanäle gleichzeitig vorgenommen werden. Es ist vorteilhaft, dazu. alle Kanäle oder Gruppen davon zusammen zu führen, um nur eine oder nur wenige Einspritzstellen zu erzielen. Vorzugsweise erfolgt das Einspritzen unter Druck, und wird durch einen zusätzlich am ebenfalls offenen anderen Ende der Kanäle Unterdruck unterstützt. Weiter vorteilhaft ist es, die Viskosität- des Leitklebers durch Einspritzen bei erhöhter Temperatur herabzusetzen. Vorteilhaft sind Temperaturen, die noch nicht zur Härtung des Leitklebers ausreichend sind. Möglich ist es auch, als Leitkleber eine thermoplastische Masse zu verwenden, die in geschmolzenem Zustand eingespritzt wird und beim Abkühlen schließlich wieder erstarrt. Die .elektrische Leitfähigkeit des Leitklebers kann intrinsischer Natur sein oder durch Zugabe eines leitfähigen Füllstoffs hergestellt werden. Geeignete leitfähige Partikel sind z.B. Metallpulver oder kohlenstoffhaltige Partikel, beispielsweise Ruß oder Graphit.
Gegenüber anderen Kontaktierverfahren, die auf gedruckten, gestempelten oder aufdispensierten Leitklebervolumina basieren, ist der wesentliche Vorteil der vorliegenden Erfindung, dass hier eine äußerst ■ einfache, rationelle und sichere Applikation des Leitklebers erfolgen 'kann, die dennoch die hohe Genauigkeit und Reproduzierbarkeit- der Geometrie der einzelnen Kontaktstelle ermöglicht, welche der Präzision- des vorzugsweise fototechnisch strukturierten Rahmens entspricht .
Im folgenden wird die Erfindung- anhand von Ausführungsbei- spielen und der dazugehörigen Figuren näher erläutert. Die Figuren sind schematisch und nicht maßstabsgetreu ausgeführt.
Figur 1 . zeigt ein erfindungsgemäßes Bauelement in perspektivischer Darstellung •
Figur 2 zeigt das Bauelement in einem ersten Schnittbild •
Figur 3 zeigt -das Bauelement in einem zweiten Schnittbild Figur 4 zeigt eine Abdeckung im Querschnitt
Figur 5 zeigt Substrat und Abdeckung in der Draufsicht
Figur 6 zeigt einen Wafer mit Rahmenstrukture.n
Figur 7 zeigt den Wafer mit mit Leitkleber gefüllten 'Kanälen
Figur 8 zeigt den Wafer nach der Durchführung von Säge- schnitten
Figuren 9 bis 12 zeigen ein Bauelement während verschiedener Verfahrensstufen eines weiteren Ausführungsbei- spiels in perspektivischer Teildarsteilung.
Figur 1 zeigt ein einfaches Ausführungsbeispiel für ein erfindungsgemäßes Bauelement in perspektivischer Darstellung. Das Bauelement BE umfasst ein Substrat SU, auf oder in dem elektrische Bauelementstrukturen (nicht dargestellt)- reali- - - siert sind. Elektrische Anschlusskontakte ANK sind mit den Bauelementstrukturen verbunden. Auf der Oberseite des Substrats SU ist eine Rahmenstruktur RS angeordnet/ die als Abstandshalter für eine Abdeckung AD dient, die auf der Rahmenstruktur RS aufliegt. Die Abdeckung AD weist Anschlussflächen AF auf, die im Bauelement BE direkt gegenüber den Anschlusskontakten ANK angeordnet sind. Die elektrische Verbindung zwischen Anschlussflächen und Anschlusskontakten ist mittels eines Leitklebers LK realisiert, der eine Kavität innerhalb des Bauelements ausfüllt. Vorteilhaft ist' die Kavität innerhalb der Rahmenstruktur RS realisiert. Auf der Außenseite AS der Abdeckung sind Außenkontakte AUK angeordnet, die mit den • Anschlussflächen auf der Unterseite der Abdeckung AD über Durchkontaktierungen (nicht dargestellt) verbunden sind.
Figur 2 zeigt das gleiche Bauelement im schematischen Querschnitt durch die Schnittebene 2-2 quer zur Substratoberfläche. In dieser Darstellung ist gut zu erkennen, dass der in der Kavität angeordnete Leitkleber LK zwischen Abdeckung AD, Rahmenstruktur RS und Substrat SU angeordnet ist, die einen Teil der- Kavität bilden. In der Figur ist eine vorteilhafte Ausführung dargestellt, bei der die Rahmenstruktur entlang der Bauelementkanten verläuft und einen Hohlraum HR beidsei- tig begrenzt, der unten vom Substrat SU und oben von der Ab-, deckung AD verschlossen ist . Beispielhaft sind im Hohlraum Bauelementstrukturen BS dargestellt, vorteilhaft Bauelementstrukturen, die g'egen mechanische Einwirkungen empfindlich sind. Weiterhin ist hier beispielhaft eine Durchkontaktierung D dargestellt, die die Anschlussfläche' AF mit dem Außenkontakt AUK verbindet .
Figur 3 zeigt einen Querschnitt durch das' gleiche Bauelement . entlang der Schnittebene -3-3, die auf Höhe- der Rahmenstruktur parallel zur Substratoberfläche verläuft. Daraus ist ersichtlich, dass die Rahmenstruktur RS ringförmig geschlossen ist und an zumindest einer Seite Einbuchtungen aufweist, die einen Teil der mit Leitkleber LK gefüllten Kavität ausbilden.
Figur 4 zeigt im schematischen Querschnitt eine Abdeckung AD, die hier als mehrschichtige Leiterplatte ausgebildet ist . Sie besteht hier aus zwei dielektrischen Schichten DS1, DS2 und drei Metallisierungsebenen ML1, ML2 und ML3 , die auf der Unterseite der Abdeckung, zwischen den dielektrischen Schichten DS1, DS2 und. auf der Außenseite der Abdeckung AD angeordnet sind. Jede der Metallisierungsebenen ME ist strukturiert, so dass in jeder Metallisierungsebene metallische Flächen, Leiterbahnen und Leiterbahnstrukturen ausgebildet sind, die eine Verschaltungsebene zur Herstellung einer integrierten Ver- schaltung darstellen. Möglich ist es auch, innerhalb der mehrschichtigen Abdeckung passive Bauelemente zu integrieren, insbesondere Widerstände, Kapazitäten und Induktivitäten.
Figur 5a zeigt in schematischer Draufsicht ein Substrat SU. Dieses weist schematisch angedeutete Bauelementstrukturen BS auf, die über Anschlussleitungen AL mit den Anschlusskontakten ANK verbunden sind. Die Anschlusskontakte ANK sind direkt an der Kante des Substrats oder zumindest in unmittelbarer Nähe der Substratkante angeordnet . Die BauelementStrukturen können mit einer relativ dünnen (weniger als lOOnm) , passi- vierenden dielektrischen Schicht geschützt sein, wobei dann die^ Anschlusskontakte ANK von dieser passivierenden Schicht ausgenommen sind.
Die Metallisierung für die Anschlusskontakte ANK besteht vorzugsweise aus einer Basismetallisierung z.B. aus Aluminium- oder eine'r.-überwiegend •Aluminium enthaltenden' Legierung.- Diese Basismetallisierung kann mit einer oder mehreren weiteren Metallschichten überzogen sein, die ausgewählt sein können aus Cu, Ti, Ni, Ag, Au, Pd und Pt .
Figur 5b zeigt -in schematischer Draufsicht die Unterseite der Abdeckung AD, die zumindest metallische Anschlussflächen AF aufweist, die korrespondierend zu den Anschlusskontakten ANK des Substrats SU angeordnet sind. Darüber hinaus können auf dieser Unterseite der Abdeckung AD weitere Schaltungselemente der Metallisierungsebene ML1 (siehe Figur 4) angeordnet sein. Die Herstellung eines erfindungsgemäßen Bauelements wird im folgenden anhand der Figuren 6 bis 8 erläutert, die verschiedene Verfahrensstufen in schematischer Darstellung zeigen.
Ein erfindungsgemäßes Bauelement kann vollständig auf Waferebene in einem WLP (Wafer Level Packaging.) -Prozess hergestellt werden. In oder auf dem Substrat SU - hier ein Wafer - werden nun die Bauelementstrukturen für eine Vielzahl von Bauelementen hergestellt. Jeder Bauelementbereich, in dem sämtliche Bauelementstrukturen eines Bauelements angeordnet sind, wird nun mit einer Rahmenstruktur RS versehen, die den Bauelement- bereich ringförmig umschließt. Dazu wird vorteilhaft ein fo- tostrukturierbares Material auf der Waferoberflache aufgebracht und fotolithografisch strukturiert. Vorzugsweise wird dazu eine fotostrukturierbare Folie auflaminiert und gegebenenfalls anschließend planarisiert, beispielsweise mittels einer Walze bei erhöhter Temperatur und unter einem geeigneten Walzdruck. Auch ein entsprechender Fotolack ist geeignet.
Figur 6- zeigt die Anordnung nach der Fertigstellung der Rahmenstruktur RS . Die Rahmenstruktur ist -erfindungsgemäß scr- - - ausgebildet, dass zwischen je zwei Reihen benachbarter Bauelementbereiche ein Kanal CH verbleibt, der sich geradlinig quer über den ganzen Wafer erstreckt und an beiden Waferkan- ten je eine Öffnung aufweist. An zumindest einer Außenkante, vorzugsweise an' der Längskante der Rahmenstruktur eines Bauelementbereiches erweitert sich der Kanal CH zu einer Kavität KV, in dem die Rahmenstruktur RS an dieser Stelle eine Einbuchtung aufweist. In der vorteilhaften dargestellten Aüsfüh- rungsform sind die Kavitäten KV nur an einer Längsseite jedes Bauelementbereiches angeordnet, wobei alle Bauelementbereiche in gleicher Ausrichtung nebeneinander angeordnet sind. Die • Kavität weist im Querschnitt parallel zur Substratoberfläche vorzugsweise ein strömungsgünstiges Profil auf, um den Strömungswiderstand beim späteren Einspritzen des Leitklebers zu minimieren und ein gutes Befüllen der Kavitäten zu ermöglichen. In der Figur sind die Kavitäten im Profil mit abgeschrägten Kanten dargestellt. Möglich sind jedoch auch gerundeten Strukturen. Die Anzahl der Kavitäten pro Bauelementbereich kann frei- gewählt werden, vorzugsweise sind jedoch zumindest zwei Kavitäten für entsprechende elektrische Anschlusskontakte, die innerhalb der Einbuchtung angeordnet sind, vorgesehen. Die Geometrie der, Kanäle CH wird in Abhängigkeit von den Fließeigenschaften des verwendeten Leitklebers gewählt. Eine typische Kanalhöhe liegt beispielsweise bei 50 μm, doch können die Kanäle auch Höhen von 10 bis 300. μm annehmen. Entsprechend wird die Breite beispielhaft bei 100 μm gewählt, wobei in Abhängigkeit vom gewählten Vereinzelungsverfahren auch geringere Breiten von 20 μm oder größere Breiten bis zu beispielsweise 300 μm möglich' sind. Sämtliche Kanäle CH des Wafers werden vorzugsweise parallel- zueinander angeordnet. Vorteilhaft werden auch Kreuzungen vermieden, also KanalStrukturen, die x- oder y-förmig- ausgebildet sind. •Dadurch wird eine blasenfreie Füllung mit"'dem- Leitkleber er- - leichtert.
Im nächsten Schritt wird eine Abdeckung AD vorbereitet, die zu den Anschlusskontakten ANK korrespondierende Anschlussflächen AF aufweist. Gegebenenfalls kann auch die Abdeckung AD eine zu der Rahmenstruktur RS auf dem Substrat SU korrespondierende zweite Rahmenstruktur. aufweisen", um im Kontaktbereich zur ersten Rahmenstruktur auf dem Substrat eine plane Oberfläche zur Verfügung zu stellen. Dies kann aber auch erreicht werden, wenn -die Abdeckung auf der Unterseite mit einer Planarisierungsschicht versehen ist, in der die Anschlussflächen AF freigelegt sind. Damit können Topographie- unterscheide, die bei Leiterbahnen beispielhaft 15 - 30μm betragen können, ausgeglichen werden. Anschließend wird die Abdeckung AD auf die Rahmenstruktur RS aufgelegt und beispielsweise mittels einer Klebeschicht KS, die auf eine oder beide Fügestellen, vorzugsweise auf- die Oberkante der Rahmenstruktur RS aufgebracht wird, miteinander verklebt. Mit der Abdeckung wird zumindest erreicht, dass die Kanäle CH und die Kavitäten KV oben abgedeckt sind, um ein geschlossenes Leitungssystem/Kanalsystem für den Leitkleber zu schaffen.
Im nächsten Schritt wird der Leitkleber an den äußeren Öffnungen der Kanäle CH eingespritzt, vorzugsweise mit Hilfe eines Überdrucks auf der Einspritzseite und paralleles Anlegen eines Unterdrucks' am anderen offenen Ende des Kanals. Das Einspritzen kann für jeden Kanal CH einzeln erfolgen, möglich ist es jedoch auch, mithilfe geeigneter Vorrichtungen den Leitkleber' an allen Kanälen auf dem Wafer gleichzeitig .einzuspritzen. Diese vollständige oder gruppenweise Verbindung der Kanäle kann auch im Layout der Rahmenstruktur vorgesehen werden, z.B.- am Rand des. Wafers.
In Figur 7 ist das Bauelement nach dem Einspritzen des Leit- klebers LK dargestellt,' der die Kanäle CH und Kavitäten KV blasenfrei und vollständig. befüllt . Der besseren Übersichtlichkeit wegen ist die Abdeckung AD nicht mit dargestellt, so dass nun eine Draufsieht die üblicherweise mit der Abdeckung verschlossenen bzw. abgedeckten Bauelementbereiche, Rahmen- strukturen und mit Leitkleber LK gefüllten' Kanäle möglich ist. Nach' dem Einspritzen kann der Leitkleber LK ausgehärtet werden.
Im nächsten Schritt werden die Bauelemente vereinzelt. Dieskann beispielsweise mittels Sägen entlang der Grenzen der Bauelementbereiche erfolgen. Die Sägeschnitte werden vorzugsweise so geführt, dass die Rahmenstruktur weitgehend erhalten wird bzw. dass der von ihr umschlossene Hohlraum nicht geöffnet wird. Wichtig ist auch, dass der Sägeschnitt, der parallel zu den Kanälen geführt wird, die Kavitäten KV öffnet, den Kurzschluss durch den in den Kanälen CH angeordneten Leitkleber jedoch beseitigt. In der Figur 8 ist dies beispielsweise anhand der vorderen Schnittkante SKI dargestellt, bei der der Leitkleber nach dem Sägeschnitt ausschließlich in den zur Schnittkante geöffneten Kavitäten verbleibt. Bezüglich der gegenüberliegenden Schnittkante, in der Figur z.B. die hintere Schnittkante SK2 , ist es möglich, dass eine streifenförmi- ge Leitkleberstruktur LKS verbleibt. Dies ist problemlos, da an dieser Stelle kein Kurzschluss zwischen verschiedenen Kavitäten bzw. den darunter angeordneten Anschlussfl chen erfolgen kann. Wahlweise kann der Sägeschnitt auch so geführt werden, dass die Schnittbreite des Sägewerkzeugs zumindest der Breite des Kanals CH entspricht, so dass während des Schnittes der Leitkleber auf gänzer Kanalbreite mit entfernt wird.
Auch in der Figur 8 ist die auf der Rahmenstruktur RS aufliegende Abdeckung, die bei der Vereinzelung mit durchtrennt wird, der Übersichtlichkeit halber nicht dargestellt. Nach der Durchführung eines weiteren Sägeschnitts entlang der angedeuteten Trennungslinie TL werden einzelne Bauelemente, wie etwa in Figur 1 dargestellt, erhalten.
Mit den bisher beschriebenen Verfahren werden Bauelemente erhalten, bei- denen die Bauelementkante die Kavitäten schneidet, so dass der darin angeordnete Leitkleber außen offen liegt. Im folgenden wird anhand der Figuren 9 bis 12 eine Verfahrensvariante vorgestellt, .die ebenfalls auf Waferebene durchzuführen ist, mit der außen isolierte mit Leitkleber befüllte Kavitäten erhalten werden können.
Figur 9 zeigt die Anordnung in einer der Figur 7 entsprechenden Verfahrensstufe im schematischen Querschnitt, also nach dem Befüllen der Kanäle CH mit Leitkleber. Dargestellt ist ein Kanal, der beiderseits von einer ersten und zweiten Rahmenstruktur RS1, RS2 begrenzt ist.
Mit einem ersten Sägeschnitt, der hier beispielsweise von der Oberseite der Abdeckung AD her geführt ist und mindestens bis zur Oberfläche des Substrats SU reicht, wird die elektrische Auftrennung der Kavitäten vorgenommen. Vorzugsweise entspricht die Schnittbreite SB1 des ersten Sägeschnitts der Kanalbreite.
In einem nächsten Schritt wird der Einschnitt dieses ersten Sägeschnitts vorzugsweise vollständig mit einer Isoliermasse IM befüllt, beispielsweise mit einem Reaktionsharz oder mit einer isolierenden Paste.
Figur 11 zeigt die Anordnung nach dem Befüllen des ersten Sägeeinschnitts mit der isolierenden Masse IM.
Anschließend wird zur Vereinzelung der Bauelemente ein zweiter Sägeschnitt der Sägebreite SB2 mit vorzugsweise schmalerem Sägeblatt durch die gesamte Anordnung parallel zum ersten Sägeschnitt so geführt, dass auf einer Seite des Einschnitts ein Streifen Isoliermaterial IM verbleibt. Dieser Isoliermaterialstreifen isoliert die im ersten Sägeschnitt geöffneten Kavitäten bzw. den dort angeordneten Leitkleber LK. Auf diese Weise wird ein Bauelement erhalten, dessen Bauelementstrukturen gegenüber der Schnittkante elektrisch isoliert sind. Un- gewünschte Kurzschlüsse bei Kontakt mit leitenden Strukturen können so vermieden werden.
In einer Abwandlung dieses Verfahrens wird der geöffnete Kanal nicht vollständig mit einem isolierenden Material (IM) gefüllt . Vielmehr wird im Bereich des ersten Sägeschnitts nur eine relativ dünne Schicht eines isolierenden Materials abgeschieden oder aufgetragen.
Möglich ist es auch, zumindest die Schnittkanten der Rahmenstruktur (RS) mit einem Überzug abzudichten, der nach dem Vereinzeln mittels Lackauftrag oder Gasphasenabscheidung erzeugt wird. Als Lack ist insbesondere ein anorganisch modifiziertes Polymer geeignet . Durch Gasphasenabscheidung können auch Polymere wie z.B. Parylene ® aufgebracht oder eine dielektrische" Schicht, z.B. eine Si02 Schicht aufgesputtert werden. Dies kann z.B. nach dem Vereinzeln erfolgen, wobei die Bauelemente währenddessen auf einer Klebefolie gehalten werden können, auf der sie mit ihren die Außenkontakte (AUK) tragenden Oberflächen aufsitzen können.
Eine vorteilhafte Anwendung findet das erfindungsgemäße Verfahren zum Herstellen von großflächigen Bauelementen und insbesondere zum Herstellen von mit akustischen Wellen arbeitenden SAW-Bauelementen oder" FBAR-Bauelementen. Deren gegen mechanische- Einwirkung empfindlichen Bauelementstrukturen können im Prozess vorteilhaft im durch die Rahmenstruktur gebildeten Hohlraum angeordnet und so mechanisch ^geschützt werden. Auch während des Herstelϊverfahrens wird eine zu starke Belastung des Substratwafers vermieden, wie sie beispielsweise • bei der bekannten Flip-Chip-Anordnung auftreten würden. Mithin ist das erfindungsgemäße Verfahren auch zum Herstellen großflächiger- Bauelemente mit spröden und bruchempfindlichen Substraten geeignet. Mit akustischen Wellen arbeitende Bauelemente, besitzen insbesondere bei niedriger Mittenfrequenz große Dimensionen und konnten bislang nur durch Einzelverarbeitung in Gehäusen verpackt und geschützt werden. Erfindungsgemäß hergestellte SAW-Filter finden daher vorzugsweise für TV-, Audio- und Video-Anwendungen, also Multimedia- Anwendungen Verwendung.
Für die genannten mit akustischen Wellen arbeitenden Bauelemente kann vorteilhaft auf der Unterseite des Substrats in einem beliebigen Verfahrensschritt vor dem Vereinzeln eine thermische Ausgleichsschicht aufgebracht werden, die die im übrigen Sahdwich-Aufbau aus Substrat, Rahmenstruktur und Abdeckung sich aufbauenden thermischen Verspannungen ausgleichen kann und daher insbesondere aus dem gleichen Material wie die. Abdeckung gefertigt ist. Eine solche Ausgleichsschicht hat bei mit akustischen Wellen arbeitenden Bauelementen den Vorteil, dass damit störende Volumehwellen gedämpft und deren Reflexion an der Unterseite unterdrückt werden kann. Auch dieser Effekt ist insbesondere bei Bauelementen störend, die mit geringen Frequenzen, damit hohen Wellenlängen im Bereich der Substratdicke arbeiten, so dass dort verstärkt Volumenwellen bis zur Substratunterseite sich ausbreiten können. Aus diesem Grund, und auch weil erfindungsgemäß verkapselte Bauelement mechanisch stabil sind, kann das Substrat vor der Beschichtung von der Substratunterseite her gedünnt werden. Möglich ist es auch, von vorneherein einen dünneren Wafer zu verwenden, da der erfindungsgemäße Aufbau die Bauelemente mechanisch stabilisiert, was insbesondere beim Vereinzeln die Bruchgefahr mindert. Erfindungsgemäße Bauele-. mente können auf Wafern erzeugt werden, die. deutlich unter" 500μm dick sind und z.B. eine Dicke von 250 - 400μm besitzen, ohne dass dies den Ausschuss durch Waferbruch erhöht.

Claims

Patentansprüche
1. Elektrisches Bauelement mit einem Substrat (SU) , das Anschlusskontakte (ANK) für e- lektrische BauelementStrukturen (BS) auf einer Hauptoberfläche aufweist, mit einer Abdeckung (AD) , die Anschlussflächen (AF) und über elektrische Durchkontaktierungen (D) mit diesen verbundene Außenkontakte (AUK) aufweist, wobei die Abdeckung auf der Hauptoberfläche aufsitzt und wobei die elektrische Verbindung zwischen den Anschlusskontakten auf dem Substrat und den korrespondierend dazu angeordneten Anschlussflächen auf der Unterseite der Abdeckung über mit Leitkleber (LK) vollständig gefüllte Kavitäten (KV) erfolgt, die zwischen Substrat und Abdeckung angeordnet sind.
2. Bauelement nach Anspruch 1 bei dem die Kavitäten (KV) von einer Außenkante des Bauelements (BE) geschnitten werden oder zumindest in unmittelbarer Nähe einer Außenkante angeordnet sind.
3. Bauelement nach Anspruch 1 oder 2 , bei dem zwischen Substrat (SU) und Abdeckung (AD) eine Zwischenschicht angeordnet ist, in der die Kavitäten (KV) ausgebildet sind.
4. Bauelement' nach einem der Ansprüche 1 bis 3, bei dem zwischen Substrat (SU) und Abdeckung (AD) im Bereich der Außenkante eine ringförmig geschlossene Rahmenstruktur (RS) angeordnet ist, die nach innen weisende, oben, und unten von Substrat und Abdeckung begrenzte Einbuchtungen aufweist, die die genannten Kavitäten (KV) darstellen.
5. Bauelement nach Anspruch 4,
- bei dem die Rahmenstruktur (RS) die Bauelementstrukturen (BS) umschließt,
- bei dem die Anschlusskontakte (ANK) außerhalb der Rahmenstruktur angeordnet sind, bei dem Substrat (SU) und Abdeckung (AD) auf je einer Seite der Rahmenstruktur flach aufliegen, so dass ein die Bauelementstrukturen aufnehmender abgeschlossener Hohlraum- (HR) ausgebildet ist .
6. Bauelement nach einem der Ansprüche 1 bis 5, bei dem die Abdeckung (AD) ein zumindest eine dielektrische Schicht ' (DS) umfassender Träger ist, bei dem auf oder zwischen den dielektrischen Schichten Schaltungselemente umfassende strukturierte Metallisierungen (ML) angeordnet sind.
7. Bauelement nach einem der Ansprüche 1 bis 6, bei dem der Leitkleber (LK) ein bei niederen Temperaturen härtendes, mit elektrisch leitenden Partikeln gefülltes Reaktionsharz ist.
8. Verfahren zur Herstellung eines Bauelements,
- bei dem auf einem Substrat (SU) mehrere Bauelementbereiche für jeweils ein Bauelement (BE) vorgesehen werden, die jeweils Bauelementstrukturen (BS) und Anschlusskontakte . (ANK) aufweisen,
- bei dem das Substrat und eine Abdeckung (AD) , die auf einer Seite mit den Anschlusskontakten korrespondierende e- lektrische Anschlussflächen (AF) aufweist, passend so ü- bereinander angeordnet werden, dass Anschlussflächen und Anschlusskontakte einander in Kavitäten (KV) gegenüberste- . hen, - bei dem die Kavitäten jeweils mehrerer Bauelementbereiche über Kanäle (CH) verbunden werden,
- bei dem in die Kanäle ein Leitkleber (LK) eingespritzt wird, bis sämtliche Kavitäten mit dem Leitkleber befüllt sind, wobei ein elektrischer Kontakt zwischen den Anschlusskontakten und den korrespondierenden elektrischen Anschlussflächen entsteht
- bei dem je Bauelementbereich ein Bauelement vereinzelt wird, bei dem die elektrische Verbindung zwischen den Kavitäten aufgetrennt wird.
9. Verfahren nach Anspruch 8 ,
- bei dem zwischen Substrat (SU) und Abdeckung (AD) je Bauelementbereich eine Rahmenstruktur (RS) vorgesehen wird, die den Bauelementbereich umschließt, wobei nur die Anschlusskontakte (ANK) in Einbuchtungen außerhalb der ringförmig geschlossenen Rahmenstruktur (RS) angeordnet sind,
- bei dem die Kanäle (CH) zwischen den Rahmenstrukturen benachbarter Bauelementbereiche entstehen und jeweils oben und unten von Substrat und Abdeckung abgeschlossen sind.
10. Verfahren nach Anspruch 8 oder 9, bei dem als Leitkleber (LK) ein mit elektrisch leitenden Partikeln gefülltes Reaktionsharz verwendet wird.
11. Verfahren nach einem der Ansprüche 9 oder 10, bei dem die Rahmenstruktur (RS) durch Strukturieren eines Fotoresistmaterials hergestellt wird, welches vorher großflächig auf eine oder beide der einander gegenüberliegenden 0- berflachen von Substrat (SU) und Abdeckung (AD) aufgebracht wird.
12. Verfahren nach- einem der Ansprüche 9 bis 11, bei dem die Rahmenstruktur (RS) auf einer Oberfläche des Substrats (SU) oder der Abdeckung (AD) erzeugt und mit der Abdeckung oder dem Substrat verklebt wird, oder bei dem auf beiden Oberflächen korrespondierende Rahmenstrukturen (RS) erzeugt und diese miteinander verklebt werden.
13. Verfahren nach einem der Ansprüche 9 bis 12, bei dem die Rahmenstrukturen (RS) vor dem übereinander Anordnen plananarisiert werden, so dass die Oberkanten aller Rahmenstrukturen auf dem gleichen Niveau liegen.
14. Verfahren nach einem der Ansprüche 8 bis 13, bei dem das Einspritzen des Leitklebers (LK) in die Kanäle (CH) unter Druck erfolgt.
15. Verfahren nach einem der Ansprüche 8 bis 14, bei dem das Vereinzeln mittels Sägen erfolgt, wobei die Sägeschnitte parallel zu den Kanälen (CH) geführt wird, wobei die Kavitäten (KV) jedes Kanals so angeschnitten werden, dass der Leitkleber (LK) ausschließlich in den angeschnittenen Kavitäten verbleibt, in den Kanälen aber abgetrennt oder beim -Sägen mit herausgelöst wird.
16. Verfahren nach einem der Ansprüche 8 bis 15, bei dem zumindest die Schnittkanten der Rahmenstruktur (RS) mit einem Überzug abgedichtet' werden.
17. Verfahren nach Anspruch 16," bei dem der Überzug nach dem Vereinzeln mittels Lackäuftrag oder Gasphasenabscheidung erzeugt wird.
18. Verfahren nach einem der Ansprüche 8 bis 17, bei dem die Kavitäten (KV) je Bauelementbereich nur an einer Längskante vorgesehen werden, bei dem die Kanäle (CH) parallel zu dieser Längskante angeordnet werden und im Wesentlichen geradlinig innerhalb der Anordnung aus Substrat (SU) und Abdeckung (AD) verlaufen.
19. Verfahren nach einem der Ansprüche 8 bis 18, bei dem ein erster Sägeschnitt mit relativ großer Schnittbreite (SB1) von Substrat (SU) oder der Abdeckung (AD) her parallel zu einem Kanal (CH) so geführt wird, dass die mit dem Leitkleber (LK)- gefüllten Kavitäten (KV) elektrisch voneinander getrennt werden und der Kanal dabei oben geöffnet wird, bei. dem der geöffnete Kanal mit einem isolierenden Material (IM) gefüllt wird, bei dem anschließend ein zweiter "durchgehender Sägeschnitt mit relativ geringer Schnittbreite (SB2) geführt wird, wobei der Sägeschnitt mit einem Abstand zu- den im ersten Sägeschnitt geöffneten Kavitäten geführt wird.
20. Verfahren nach Anspruch 19, bei dem der-geöffnete Kanal nicht vollständig mit einem- -isolierenden Material (IM) gefüllt wird, und bei dem nur eine Schicht eines isolierenden Materials (IM) abgeschieden oder aufgetragen wird.
21. Verfahren nach einem der Ansprüche 8 bis -20, bei dem als Abdeckung (AD) eine Leiterplatte aus Kunststoff verwendet wird und bei dem vor dem Vereinzeln, auf die Rückseite des Substrats (SU) 'eine thermomechanisch angepasste KunststoffSchicht so aufgebracht wird, • dass für das Bauelement ein bezüglich des. thermischen Ausdehnungsverhalten sich¬ symmetrisch verhaltender Schichtaufbau erhalten wird.
PCT/EP2005/000327 2004-03-04 2005-01-14 Bauelement mit wlp-fähiger verkapselung und herstellverfahren WO2005086233A2 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007501135A JP2007526641A (ja) 2004-03-04 2005-01-14 Ｗｌｐ法で製造可能なパッケージング電気部品およびその製造方法
US10/591,027 US20070290374A1 (en) 2004-03-04 2005-01-14 Component with Encapsulation Suitable for Wlp and Production Method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102004010703.3A DE102004010703B4 (de) 2004-03-04 2004-03-04 Bauelement mit WLP-fähiger Verkapselung und Herstellverfahren
DE102004010703.3 2004-03-04

Publications (2)

Publication Number Publication Date
WO2005086233A2 true WO2005086233A2 (de) 2005-09-15
WO2005086233A3 WO2005086233A3 (de) 2006-01-12

Family

ID=34877388

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2005/000327 WO2005086233A2 (de) 2004-03-04 2005-01-14 Bauelement mit wlp-fähiger verkapselung und herstellverfahren

Country Status (6)

Country Link
US (1) US20070290374A1 (de)
JP (1) JP2007526641A (de)
KR (1) KR20070012659A (de)
CN (1) CN1930684A (de)
DE (1) DE102004010703B4 (de)
WO (1) WO2005086233A2 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101084246B1 (ko) * 2009-12-28 2011-11-16 삼성모바일디스플레이주식회사 유기 발광 조명 장치
JP5549792B1 (ja) 2012-08-29 2014-07-16 株式会社村田製作所 弾性波装置
US10243286B2 (en) 2014-12-17 2019-03-26 Hewlett Packard Enterprise Development Lp Disabling device including adhesive to disable an electrical interface
KR20180055369A (ko) * 2016-11-17 2018-05-25 (주)와이솔 표면탄성파 소자 패키지 및 그 제작 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0951062A2 (de) * 1998-04-18 1999-10-20 TDK Corporation Elektronikteil und seine Herstellung
US20020109133A1 (en) * 1999-02-23 2002-08-15 Junichi Hikita Semiconductor chip and semiconductor device using the same, and method of fabricating semiconductor chip

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6262477B1 (en) * 1993-03-19 2001-07-17 Advanced Interconnect Technologies Ball grid array electronic package

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0951062A2 (de) * 1998-04-18 1999-10-20 TDK Corporation Elektronikteil und seine Herstellung
US20020109133A1 (en) * 1999-02-23 2002-08-15 Junichi Hikita Semiconductor chip and semiconductor device using the same, and method of fabricating semiconductor chip

Also Published As

Publication number Publication date
DE102004010703A1 (de) 2005-09-22
KR20070012659A (ko) 2007-01-26
WO2005086233A3 (de) 2006-01-12
CN1930684A (zh) 2007-03-14
US20070290374A1 (en) 2007-12-20
DE102004010703B4 (de) 2015-03-12
JP2007526641A (ja) 2007-09-13

Similar Documents

Publication Publication Date Title
DE102007058951B4 (de) MEMS Package
EP1412974B1 (de) Verfahren zur hermetischen verkapselung eines bauelementes
DE102005026243B4 (de) Elektrisches Bauelement und Herstellungsverfahren
DE102006058010B9 (de) Halbleiterbauelement mit Hohlraumstruktur und Herstellungsverfahren
DE102011001556B4 (de) Herstellungsverfahren für einen gekapselten Halbleiterchip mit externen Kontaktpads
EP1412978B1 (de) Elektronisches bauteil mit einem kunststoffgehäuse und verfahren zu seiner herstellung
DE10253163B4 (de) Bauelement mit hermetischer Verkapselung und Waferscale Verfahren zur Herstellung
DE102008039388B4 (de) Gestapelte Halbleiterchips und Herstellungsverfahren
EP3231261B1 (de) Leiterplatte mit einem asymmetrischen schichtenaufbau
DE102005046737B4 (de) Nutzen zur Herstellung eines elektronischen Bauteils, Bauteil mit Chip-Durchkontakten und Verfahren
EP2287916A2 (de) Verfahren zum Kontaktieren und Gehäusen von integrierten Schaltungen
DE102004020204A1 (de) Verkapseltes elektrisches Bauelement und Verfahren zur Herstellung
DE102006005419B4 (de) Mikroelektromechanisches Halbleiterbauelement mit Hohlraumstruktur und Verfahren zur Herstellung desselben
EP1688997B1 (de) Elektronisches Bauteil mit gestapelten Halbleiterchips
WO2017016957A1 (de) Verfahren zur herstellung eines bauelements und ein bauelement
EP3231010B1 (de) Einfach herstellbares elektrisches bauelement und verfahren zur herstellung eines elektrischen bauelements
WO2005086233A2 (de) Bauelement mit wlp-fähiger verkapselung und herstellverfahren
DE102011001306A1 (de) Halbleiter-Kapselung
DE102015122282A1 (de) Elektronisches Bauteil und Verfahren zu dessen Herstellung
DE10216267A1 (de) Verfahren zum Herstellen eines Gehäuses für einen Chip mit einer mikromechanischen Struktur
DE102018132644B4 (de) Mikroakustisches Gehäuse auf Waferebene und Herstellungsverfahren
DE102008012834A1 (de) Vorrichtung mit einem Bauelement und Verfahren zum Herstellen derselben
DE102007012382B4 (de) Mit geführten akustischen Wellen arbeitendes Bauelement und elektrisches Modul mit dem Bauelement
DE102019129060A1 (de) Verfahren zur Herstellung einer elektrischen Vorrichtung und elektrische Vorrichtung
DE102008021834A1 (de) Verfahren zur Herstellung einer Kristalleinheit

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 200580007027.2

Country of ref document: CN

Ref document number: 2007501135

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 1020067020143

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 1020067020143

Country of ref document: KR

122 Ep: pct application non-entry in european phase
WWE Wipo information: entry into national phase

Ref document number: 10591027

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 10591027

Country of ref document: US