KR20070012659A - Ｗｌｐ에 적합하게 패키징된 부품 및 그의 제조 방법 - Google Patents

Ｗｌｐ에 적합하게 패키징된 부품 및 그의 제조 방법 Download PDF

Info

Publication number
KR20070012659A
KR20070012659A KR1020067020143A KR20067020143A KR20070012659A KR 20070012659 A KR20070012659 A KR 20070012659A KR 1020067020143 A KR1020067020143 A KR 1020067020143A KR 20067020143 A KR20067020143 A KR 20067020143A KR 20070012659 A KR20070012659 A KR 20070012659A
Authority
KR
South Korea
Prior art keywords
cover
substrate
component
cavities
frame structure
Prior art date
Application number
KR1020067020143A
Other languages
English (en)
Inventor
볼프강 팔
Original Assignee
에프코스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에프코스 아게 filed Critical 에프코스 아게
Publication of KR20070012659A publication Critical patent/KR20070012659A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/0919—Exposing inner circuit layers or metal planes at the side edge of the PCB or at the walls of large holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명에서는 전기 부품을 커버 및 특히 인쇄회로기판으로 밀봉하고, 전도성 접착제를 이용하여 전기적 연결을 구현하는 방법을 제안한다. 전도성 접착제는 채널 시스템을 통해 구조물 내로 주입될 수 있는데, 이때 모든 연결들의 전기적 단락은 적절하게 실행된 절단 단계에 의해 부품들이 분할될 때 다시 차단될 수 있다.

Description

ＷＬＰ에 적합하게 패키징된 부품 및 그의 제조 방법{COMPONENT WITH ENCAPSULATION SUITABLE FOR WLP AND PRODUCTION METHOD}
본 발명은 ＷＬＰ에 적합하게 패키징된 부품 및 그의 제조 방법에 관한 것이다.
개별 반도체(discrete semiconductor), 메모리, 프로세서, SAW 필터 및 FBAR 필터 또는 MEMS와 같은 매우 다양한 전기 및 마이크로전자 부품들은 웨이퍼 평면의 표면 처리를 통해 제조된다. 이때, 다수의 부품을 대상으로 레이어 증착, 포토리소그래피, 선택적 제거 또는 압착 공정과 같은 공정들이 병행하여 수행된다. 이 경우, 하나의 웨이퍼에 동일한 유형의 다수의 칩이 형성된다.
웨이퍼 평면에서의 병렬 처리 및 상기 처리를 위해 전체 면에 걸쳐서 이용될 수 있는 프로세스를 통해 제조 비용이 최소화된다. 그러나 이러한 효율성의 원리는 예컨대 절단 공정을 통한 칩들의 분할 후에 무효화된다. 그러한 분할 후, 칩들은 개별적으로 하우징 내에 장착되어 내부적인 전기적 연결들을 포함하게 된다. 이어서 하우징이 밀폐되고, 부품들의 기능이 전기적으로 검사된다.
이러한 과정은 시간과 비용이 비교적 많이 든다. 추후 진행되는 소형화도 제한되는데, 그 이유는 하우징 및 조립 허용오차 그리고 내부의 전기적 연결부들의 설계로 인해, 웨이퍼 처리에서 형성되는 개별 부품들의 포토리소그래피 구조물들보다 훨씬 더 많은 공간이 필요하기 때문이다.
특히 주로 실리콘 웨이퍼를 기재로 하는 반도체 소자의 경우, 이미 표면 처리시 웨이퍼 평면상에서 패키징이 구현되는 소위 WLP(Wafer Level Packaging)와 관련한 수많은 구상들이 개발되었다. 반도체 소자에 적합한 것으로 알려진 WLP 개념은 대부분 웨이퍼 상에서 진공 증착되거나, 압착되거나 전기도금에 의해 증착된 솔더 범프들(solder bumps)로 형성된 범프 연결들에 기반한다. 이러한 범프 연결부들 위에 추가의 웨이퍼, 특히 동일한 재료를 바탕으로 한 우수한 열역학적 매칭을 위해, 추가의 실리콘 웨이퍼가 적층된다. 제 2 웨이퍼를 직접 적층하고, 제 1 웨이퍼 또는 제 2 웨이퍼를 통한 압접(pressure contacting)을 이용하여 상기 제 2 웨이퍼를 통한 전기 접속을 구현하는 방법도 공지되어 있다. 종합해보면, WLP 개념은 반도체 부품에서 특히 하기의 3가지 한계 조건에 의해 지지된다.
실리콘은 비교적 저렴한 재료이고, 소자 구조물들을 포함하는 웨이퍼의 커버로서 무리한 비용 증가 없이 사용될 수 있다.
실리콘은 또한 습식 및 건식 에칭 공정에 의해서뿐만 아니라 기계적 방법으로도 잘 처리될 수 있다. 따라서 실리콘 내에서 간단하게 압접이 이루어질 수 있고, 그럼으로써 제 1 웨이퍼 상의 칩 콘택들과 부품의 외부 단자들 사이의 전기 접속이 간단하게 구현된다.
반도체 소자는 보통 기계적 표면 하중에 의해서는 사실상 영향을 받지 않는 오직 전자적인 효과를 기초로 한다. 따라서 반도체 소자는 칩 표면에서 직접 커버 링될 수 있고, 그러므로 패키징을 위해 플라스틱 기술을 바탕으로 한 수많은 경제적 방법이 추가로 사용될 수 있다. 즉, 반도체 소자는 별도의 사전 조치 없이 주조되거나, 사출성형되거나 개조(remold)될 수 있다.
그러나 공지되어 있는 WLP 개념은
- 기계적 표면 하중을 견디지 못하는 압전 기판에 기반한 부품,
- 표면에 기계적 하중이 가해지면 기능이 손상되는 마이크로메카닉 부품,
- 파손의 위험에 노출된 넓은 칩에 기반한 부품,
- 에칭 및 구조화하기 어려운 기판 재료들에 기반한 부품,
- 동일한 기판 재료를 바탕으로 한 커버링으로 인해 비용이 상승하는 고가의 기판에 기반한 부품
에는 전용될 수 없다.
따라서 본 발명의 목적은, 간단한 웨이퍼 레벨 패키징(WLP) 기법으로 제조될 수 있는 패키징된 부품을 위한 새로운 구조를 제공하는 것이다.
상기 목적은 본 발명을 통해 청구항 1에 따른 부품에 의해 달성된다. 본 발명의 바람직한 실시예들 및 WLP 프로세스에 기반한 새로운 방법은 종속 청구항들에 제시된다.
본 발명은 기판 내부 또는 기판 위에 배치된 전기 부품과 관련된다. 기판의 주표면 위에는 전기 부품 구조물들의 연결 콘택들이 제공된다. 패키징에는 연결면들과 관통 접속(through-connection)을 이용한 커버가 포함되며, 상기 관통접속을 통해 연결 콘택들이 커버를 관통하여 전체 부품과 연결된다. 커버는, 상기 커버의 "하부면" 상에 있는 연결면들이 기판 상부면의 연결 콘택들과 간격을 두고 마주보도록 전술한 주표면 위에 배치된다. 콘택들 사이에는 전도성 접착제로 완전히 채워진 공동이 제공되며, 상기 전도성 접착제는 기판과 커버 사이 또는 연결면들과 연결 콘택들 사이를 전기적으로 연결한다. 공동 내에 배치된 전도성 접착제는 기판과 커버 사이의 기계적 연결을 보증하거나, 적어도 그러한 기계적 연결에 기여할 수도 있다.
이와 같이 패키징된 부품은 특히 파손에 민감한 기판에 적합한데, 그 이유는 패키징 프로세스 동안 전도성 접착제를 이용한 연결이 기판 및/또는 커버에 기계적 하중을 야기하지 않음으로써 제조 완료된 부품에서도 패키징으로 인한 매우 미미한 응력만이 발생할 수 있기 때문이다. 또한, 전술한 전기적 연결을 구현하기 위해 예컨대 납땜 연결시 또는 웨이퍼 본딩 프로세스시 발생하는 것과 같은 매우 높은 부품 온도 응력이 불필요하다. 따라서 본 패키징은 응력 완화형이다. 그렇기 때문에 본 패키징은 기계 작용에 의한 힘 또는 장력으로 인해 그 특성이 변하는 부품에 매우 적합하다. 본 패키징은 매우 다양한 기판 재료 및 커버 재료를 이용하여 구현될 수 있다. 그러나 예컨대 고온에서 부품이 작동될 때 열팽창을 최소화하기 위해서 기판과 커버의 열적 특성들을 상호 매칭시키는 것이 바람직하다.
바람직하게는, 공동들을 횡단하는 부품의 외측 에지 쪽으로 공동들이 개방된다. 그러나 공동들은 적어도 외측 에지의 바로 근처에 배치된다.
본 발명의 한 바람직한 실시예에서는 기판과 커버 사이에 중간층이 배치되고, 상기 중간층 내에는 공동들이 형성된다. 중간층은 구조화될 수 있고, 그 내부에 공동들을 형성하기 위한 목적으로만 사용된다. 중간층은 바람직하게 간단하게 구조화될 수 있는 재료, 특히 플라스틱으로 형성되고, 공동들의 위치까지 전체 주표면을 덮을 수 있다. 또는 중간층이 부품 구조물들이 내부에 배치될 수 있는 추가의 공동을 갖는 것도 가능하다.
기판과 커버 사이에 부품의 외측 에지 영역에, 전술한 공동들을 형성하면서 기판 및 커버에 의해 위쪽과 아래쪽이 제한되며 안쪽을 향하는 오목부들을 포함하는 환상의(annular) 폐쇄된 프레임 구조물이 배치되는 것이 특히 바람직하다. 이러한 샌드위치형 구조 내에서 기판과 프레임 구조물과 커버가 나란히 접합되고, 그러한 접합은 한편으로 커버가 기판 위에 하중을 가하지 않으면서 놓이도록 하고, 다른 한편으로 프레임 구조물 내부가 확실하게 밀폐되도록 한다. 따라서 환상의 밀폐형 프레임 구조물의 내부에 기판과 커버 사이에 바람직하게 민감한 부품 구조물들이 배치될 수 있는 공동이 형성된다. 이때, 프레임 구조물은 부품 구조물들의 연결면들이 프레임 외부의 전술한 오목부들 또는 공동들 내부에 배치되도록 부품 구조물들을 둘러싼다.
바람직하게는 커버가 예컨대 2개의 유전층을 포함하는 인쇄회로기판으로 형성된다. 커버의 상부면과 하부면 위 그리고 유전층들 사이에는 바람직하게 회로 요소들을 포함하는 구조화된 금속층들이 배치된다. 상이한 평면에 배치된 금속층들은 관통접속을 통해 서로 연결될 수 있다. 외부 단자들은 바람직하게 기판으로부터 먼 곳을 향하는 커버의 표면 위에 배치된다.
커버는 플라스틱, 유리, 세라믹 또는 다른 유전성 재료들로부터 단일층으로 또는 다중층으로 형성될 수 있다. 한 바람직한 재료로서, 적어도 하나의 축에서 니오븀산 리튬으로 된 압전 기판에 열역학적으로 매우 잘 매칭되는 유리섬유로 보강된 인쇄회로기판 재료(FR4)가 있다.
전도성 접착제는, 본 발명의 범주에서, 액체 상태로 또는 충분히 점도가 낮은 상태로 가공될 수 있으면서 부품의 작동 온도에서는 고체인 전도성 재료, 특히 경화될 수 있거나 단순히 응고만 되는 전도성 플라스틱을 의미한다. 전도성 접착제로는 저온에서 경화되며 도전성 입자들로 채워진 열경화성 수지가 바람직하다. 예컨대 100℃ 미만의 낮은 경화 온도는 사용 직전에 수지와 경화제 성분이 혼합되는 2성분 열경화성 수지에 의해 달성될 수 있다. 광경화성 수지 또는 UV-경화성 수지를 사용하는 것도 가능하다. 이러한 방법은 특히 요구되는 스펙트럼 영역에서 기판 또는 커버가 충분히 투과성을 가짐으로써 외부로부터 접착제에 빛이 조사될 수 있는 경우에 이용된다. 총체적으로 볼 때, 저온에서 경화되는 전도성 접착제를 이용하면 접착제의 경화 후에 열응력이 발생하지 않는 방식으로 상기 전도성 접착제에 의한 접착이 수행될 수 있다. 이는 예컨대 마이크로파 조사를 통해서도 구현될 수 있다.
본 발명에 따른 부품의 한 바람직한 용도로는 음향파로 작동하는 부품, 특히 SAW 필터 및 FBAR 부품이 있다. MEMS 부품에도 본 발명에 따른, 특히 부품 구조물용 공동이 제공되는 프레임 구조물이 결합된, 패키징 구조가 바람직하다. 본 발명은 낮은 주파수(예: 100MHz 미만)로 작동하는, 그렇기 때문에 매우 큰 기판을 필요로 하는 SAW 부품 및 FBAR 부품의 구현에 사용되는 것이 특히 바람직하다. 큰 기판은 공지되어 있는 결정성 압전 재료들의 취성(脆性)으로 인해 파손의 위험이 매우 높고, 기존에는 하우징 내에 삽입되는 방식 및 와이어 본딩 기법을 이용하여 접합되는 방식으로만 패키징되어 보호될 수 있었다. 하우징 내에 삽입되는 부품에 비해 본 발명에 따른 부품이 갖는 장점은, 부품들에 특히 정보화 기술 및 통신 기술의 이동 기기들(예: 휴대폰 및 PDA)에서의 새로운 애플리케이션들을 접근시킬 수 있도록 하는 매우 낮은 설치 높이에 있다.
본 발명에 따른 부품들은 새로운 방식의 프로세스에서 매우 간단하고 민첩하게 제조될 수 있다. 본 발명의 원리는, 연결면들과 연결 콘택들이 서로 마주보도록 놓이면서 전술한 프레임 구조물 또는 중간층의 높이만큼 서로 떨어져 있도록, 부품 구조물들을 포함하는 기판과 커버를 서로 잘 맞게 상하로 배치하는 것이다.
이어서 웨이퍼 평면상에 채널 시스템을 통해 전도성 접착제가 구조물 내로 분사되고, 이때 각각의 채널은 다수의 공동들을 서로 연결하며, 바람직하게는 부품들 사이에 배치되어 부품을 최대한 직선으로 횡단한다. 접착제 분사시 모든 채널 및 상기 채널과 연결된 공동들이 1개의 단계에서 채워지고, 공동들에 할당된 기판과 커버 사이의 전기적 연결들이 제공된다.
제 2 단계에서는 접착제로 채워진 채널들을 통해 전기적으로 단락된 공동들이 적절하게 실행된 톱날 절단 단계를 통해 전기적으로 분리되도록 부품 분할이 실시된다. 이러한 부품 분할은 바람직하게 적절한 간격을 두고 전술한 공동들로 확장되는 채널들이 거의 직선에 가깝게 가이드됨으로써 구현된다. 부품 분할시, 채널 에지를 따라 절단을 실행하거나, 바람직하게는 절단의 범위를 채널 폭에 상응하게 조정할 수 있다. 절개부가 채널과 합동이 되도록 절단이 실행되는 경우, 절단 단계에서 모든 채널 및 그 내부에 채워진 전도성 접착제가 제거된다. 물론 톱니 절단의 대안으로 레이저 절단 또는 워터젯 절단과 같은 다른 분리 방법도 적절하다.
웨이퍼 상에 부품 구조물들을 포함하는 다수의 부품 영역이 제공된다. 바람직하게는 나란히 배치된 2열의 부품 영역 사이에 채널이 제공된다. 기판으로 사용된 웨이퍼의 크기에 따라 바람직하게는 서로 평행한 다수의 채널이 제공될 수 있다. 채널들은 기판 웨이퍼의 표면뿐만 아니라 커버 표면에도 형성될 수 있다. 채널들은 해당 표면 내에 홈 형태로 형성될 수 있다. 바람직하게는 채널의 제조를 위해 한쪽 표면 또는 양쪽 표면에 바람직하게 부품 영역들을 환상으로 둘러싸는 프레임 구조물의 형태로 추가의 재료가 디포짓된다. 서로 나란히 놓여 프레임 구조물들과 서로 마주치는 다수의 부품 영역들이 프레임 구조물의 측면 에지, 특히 길이측 에지와 함께 채널의 측벽을 형성한다. 적어도 하나의 채널 측면에서 공동의 형성을 위해 프레임 구조물이 안쪽으로 움푹 들어간다. 이는 각각의 채널이 1열의 부품 영역의 공동들만 서로 연결하고, 다른 채널 벽을 형성하는 그 반대편 열의 부품 영역들은 주로 직선으로 오목부 없이 형성된다는 것을 의미한다. 그럼으로써 추후에 전기적 분리를 위한, 접착제로 채워진 채널의 신뢰성 있는 자유 절단이 간편해진다.
이미 언급한 것처럼, 프레임 구조물은 1개의 표면 또는 서로 연결된 2개의 표면 위에 형성된다. 이를 위해 주로 전체 면 위에 적합한 재료가 도포되거나(예컨대 플라스틱 박막이 접착됨), 라미네이팅되거나 용융 도포된다. 래커를 이용하여, 예컨대 스핀-온 증착, 코팅 및 특히 커튼 코팅(curtain coating)을 통해, 플라스틱층을 제공하는 것도 가능하다. 주로 포토레지스트 방식으로 구조화될 수 있는 감광성 재료가 사용된다.
바람직하게는 구조화 이전에 프레임 구조물을 형성할 플라스틱 층이 평탄화된다. 이러한 방식으로 고르지 못한 기판 표면이 보상되어, 프레임 구조물을 위해 동일 높이에 위치한 상부 에지들이 제공될 수 있다. 기판과 커버가 모두 예컨대 도체 스트립이나 다른 부품 관련 구조물과 같은 표면학상 단을 갖는 경우, 기판의 표면과 커버의 하부면 모두에 평탄화된 상부 에지들을 갖는 각각의 대응 프레임 구조물을 형성하는 것이 바람직하다.
구조화는 이미징 노광(light exposure)을 통해 이루어지는데, 이때 프레임 구조물을 위한 플라스틱 층은 특히 노광시 교차결합되고, 노광된 영역들에서의 현상에 대해 불용해 상태가 된다. 프레임 구조물이 구조화된 후, 기판과 커버가 서로 정렬되어 상하로 배치되고, 특히 프레임 구조물의 상부 에지들에 접착제가 제공되어 서로 접착된다. 이러한 접착의 장점은, 상기 방식으로 기판과 커버의 대응되는 구조가 서로 정확한 위치에 신속하게 고정된다는 것이다. 그러한 경우 전도성 접착제의 분사시 상기 구조물의 외측을 추가로 고정해야할 필요가 없기 때문에, 프로세스 비용이 현저히 절감되고, 높은 배치 정확도로 작동하는 장치의 신속한 출시가 가능해진다.
그 대안으로, 채널들 또는 상기 채널들의 일부가, 예컨대 톱날 절단, 에칭 또는 레이저 처리를 통해, 기판 표면 또는 커버 표면 내에 통합될 수 있다.
전도성 접착제의 분사는 모든 채널들을 통해 동시에 수행될 수 있다. 이를 위해, 단 1개의 또는 단지 소수의 분사 지점이 형성되도록 모든 채널 또는 모든 채널 그룹을 통합하는 것이 바람직하다. 분사는 주로 압력을 이용하여 이루어지고, 추가로 채널의 또 다른 개방 단부를 통해 부압이 지지된다. 고온에서의 분사에 의해 전도성 접착제의 점도를 낮추는 것이 더욱 바람직하다. 온도는 전도성 접착제가 경화되기에 아직 충분하지 않은 것이 바람직하다. 전도성 접착제로서, 용해 상태로 분사되어 냉각시 다시 응고되는 열가소성 컴파운드가 사용될 수도 있다. 전도성 접착제의 도전성은 진성(眞性)이거나, 전도성 충전제의 첨가로 획득될 수 있다. 적절한 도전성 입자로는 예컨대 금속 분말 또는 카본블랙이나 흑연과 같은 탄소함유 입자가 있다.
프린팅되거나, 스탬핑되거나 분배된(dispensed) 전도성 접착제에 기반하는 다른 접합 프로세스에 비해 본 발명이 갖는 중요한 장점은, 접착제의 도포가 매우 간단하고, 효율적이며 확실하게 이루어질 수 있으면서도 주로 광학적으로 구조화된 프레임의 정밀도에 상응하는, 개별 접합 지점의 기하학적 구조의 높은 정확성 및 재현성이 달성된다는 것이다.
하기에서는 실시예들 및 상기 실시예들의 관련 도면들을 참고로 본 발명을 더 상세히 설명한다. 도면들은 정확한 축척에 맞게 도시되지 않고, 개략적으로 도시되었다.
도 1은 본 발명에 따른 부품의 사시도.
도 2는 상기 부품의 제 1 단면도.
도 3은 상기 부품의 제 2 단면도.
도 4는 커버의 횡단면도.
도 5는 기판 및 커버의 평면도.
도 6은 프레임 구조물들을 포함하는 웨이퍼.
도 7은 전도성 접착제로 채워진 채널들을 포함하는 웨이퍼.
도 8은 절단 단계 실행 후의 웨이퍼.
도 9 내지 도 12는 또 다른 실시예의 상이한 방법 단계 동안의 부품의 부분 사시도.
도 1에는 본 발명에 따른 부품의 한 간단한 실시예의 사시도가 도시되어 있다. 부품(BE)은 기판(SU)을 포함하고, 상기 기판 위에 또는 그 내부에 전기 부품 구조물들(도시되지 않음)이 구현된다. 전기 연결 콘택들(ANK)이 부품 구조물들과 연결된다. 기판(SU) 상부면에는 프레임 구조물(RS)이 배치되고, 상기 프레임 구조물은 자신에 지지되는 커버(AD)의 스페이서로서 사용된다. 커버(AD)는 부품(BE) 내에서 연결 콘택들(ANK)의 바로 맞은편에 배치되는 연결면들(AF)을 포함한다. 연결면들과 연결 콘택들 사이의 전기적 연결은 부품 내에 있는 공동을 채우는 전도성 접착제(LK)에 의해 구현된다. 상기 공동은 프레임 구조물(RS)의 내부에 구현되는 것이 바람직하다. 커버의 외부면(AS) 위에는, 관통접속부(도시되지 않음)를 통해 커버(AD) 하부면 상에 제공된 연결면들과 연결되는 외부 콘택(AUK)이 배치된다.
도 2에는 동일한 부품의, 기판 표면에 횡으로 절단 평면(2-2)을 따라 잘라낸 횡단면도가 개략적으로 도시되어 있다. 이 도면에서는 공동 내부에 위치한 전도성 접착제(LK)가 상기 공동의 일부분을 형성하는 커버(AD)와 프레임 구조물(RS)과 기판(SU) 사이에 놓인 것을 볼 수 있다. 본 도면에는 프레임 구조물이 부품 모서리를 따라 연장하면서 공동(HR)의 양 측면을 제한하고, 상기 공동 아래쪽은 기판(SU)에 의해 그리고 위쪽은 커버(AD)에 의해 폐쇄된다. 예컨대 공동 내에는 부품 구조물들(BS), 바람직하게는 기계적 영향에 민감한 부품 구조물들이 배치된다. 또한, 본 도면에는 연결면(AF)을 외부 콘택(AUK)과 연결하는 관통접속부(D)가 도시되어 있다.
도 3에는 프레임 구조물의 높이로 기판 표면에 평행하게 뻗는 절단 평면(3-3)을 따라 잘라낸 동일 부품의 횡단면도가 도시되어 있다. 본 도면을 통해, 프레임 구조물(RS)이 환상으로(annular) 폐쇄되고, 적어도 하나의 측면에 전도성 접착제(LK)로 채워진 공동의 일부를 형성하는 오목부들을 갖는 것을 알 수 있다.
도 4에는 다층 인쇄회로기판으로 형성된 커버(AD)의 개략적 횡단면도가 도시되어 있다. 커버는 여기서 2개의 유전층(DS1, DS2) 및 3개의 금속 평면(ML1, ML2 및 ML3)으로 구성되고, 상기 금속 평면들은 커버의 하부면 위에 유전층들(DS1, DS2) 사이에 그리고 커버(AD)의 외부면 위에 배치된다. 상기 금속 평면들(ME) 각각은 각각의 금속 평면들 내에 집적 회로를 제조하기 위한 배선 평면을 이루는 금 속면들, 도체 스트립들 및 도체 스트립 구조물들이 형성되도록 구조화된다. 다층 커버 내부에 특히 저항, 커패시턴스 및 인덕턴스 등의 수동 부품들을 집적하는 것도 가능하다.
도 5a에는 기판(SU)의 개략적 평면도가 도시되어 있다. 상기 기판은 개략적으로 도시된 부품 구조물(BS)을 포함하며, 상기 부품 구조물은 연결 라인(AL)을 통해 연결 콘택(ANK)과 연결된다. 연결 콘택(ANK)은 기판 에지에 직접 배치되거나, 적어도 기판 에지 바로 근처에 배치된다. 부품 구조물들은 비교적 얇은(100nm 미만) 부동화(passivating) 유전층에 의해 보호될 수 있는데, 이 경우 연결 콘택(ANK)은 상기 부동화 층으로부터 제외된다.
연결 콘택(ANK)을 위한 금속층은 주로 예컨대 알루미늄으로 된 베이스 금속층 또는 알루미늄 함량이 유세한 합금으로 형성된다. 상기 베이스 금속층은 Cu, Ti, Ni, Ag, Au, Pd 및 Pt 중에서 선택될 수 있는 하나 이상의 추가 금속층들로 덮일 수 있다.
도 5b에는 기판(SU)의 연결 콘택들(ANK)에 대응되도록 배치된 적어도 금속인 연결면들(AF)을 포함하는 커버(AD) 하부면의 개략적인 평면도가 도시되어 있다. 또한, 상기 커버(AD)의 하부면에는 금속화 평면(ML1)(도 4 참조)의 추가 회로 요소들이 배치될 수 있다.
하기에서는 상이한 방법 단계들이 개략적으로 도시되어 있는 도 6 내지 도 8을 참고로 본 발명에 따른 부품의 제조에 대해 설명한다.
본 발명에 따른 부품은 WLP(Wafer Level Packaging) 프로세스를 통해 웨이퍼 평면상에서 완성될 수 있다. 기판(SU)-여기서는 웨이퍼-의 내부 또는 상부에 다수의 부품을 위한 부품 구조물들이 제조된다. 부품의 전체 부품 구조물들이 배치되는 각각의 부품 영역에는 부품 영역을 환상으로 둘러싸는 프레임 구조물(RS)이 제공된다. 이를 위해 바람직하게는 광구조화가 가능한(photo structurable) 막이 적층된 다음, 경우에 따라 예컨대 롤(roll)에 의해 고온 및 적절한 롤링 압력에서 평탄화된다. 그에 상응하는 포토레지스트도 적합하다.
도 6에는 프레임 구조물(RS)이 완성된 후의 구조가 도시되어 있다. 프레임 구조물은, 본 발명에 따라 2열의 인접한 부품 영역 사이마다 1개의 채널(CH)이 형성되고, 상기 채널은 전체 웨이퍼에 걸쳐서 횡으로 직선으로 뻗으며 양쪽 웨이퍼 에지에 각각 1개의 개구를 포함하도록 형성된다. 적어도 하나의 외측 에지, 특히 부품 영역의 프레임 구조물의 길이측 에지에서 채널(CH)이 공동(KV)으로 확장되고, 상기 공동 내에서 프레임 구조물(RS)이 상기 위치에 오목부를 갖는다. 바람직한 실시예에서는 공동들(KV)이 각 부품 영역의 한쪽 길이측에만 배치되는데, 이 경우 모든 부품 영역이 같은 방향으로 나란히 배치된다. 공동의 횡단면은, 추후 전도성 접착제의 분사시 유동 저항을 최소화하여 공동이 원활하게 채워질 수 있도록 하기 위해, 기판 표면에 평행하게 특히 유동에 유리한 윤곽을 갖는다. 도면에는 공동들이 경사진 에지들을 갖는 윤곽으로 도시되어있다. 그러나 라운딩된 구조도 가능하다. 부품 영역당 공동의 수는 자유롭게 선택될 수 있으나, 오목부 내부에 배치된 대응 전기 연결 콘택 당 적어도 2개의 공동이 제공되는 것이 바람직하다. 채널들(CH)의 기하학적 구조는 사용되는 전도성 접착제의 유동성에 따라 선택된다. 일반 적인 채널 높이는 예컨대 50㎛이지만, 10 내지 300㎛을 취할 수도 있다. 그에 상응하게 폭은 예컨대 100㎛으로 선택되는데, 이때 선택된 분할 방법에 따라 그보다 더 작은 20㎛의 폭부터 그보다 더 큰 300㎛의 폭까지도 가능하다. 웨이퍼의 모든 채널(CH)은 바람직하게 서로 평행하게 배치된다. 교차 구조, 즉 x자형 또는 y자형으로 형성된 채널 구조도 바람직하게 방지된다. 그 결과, 전도성 접착제에 의한 기공(blowholes) 없는 충전이 간편하게 수행된다.
다음 단계에서는 연결 콘택들(ANK)에 대응되는 연결면들(AF)을 포함하는 커버(AD)가 준비된다. 경우에 따라서는, 커버(AD)가 기판(SU) 상의 프레임 구조물(RS)에 대응되는 제 2 프레임 구조물을 포함함으로써, 기판상에서 제 1 프레임 구조물로의 접합 영역 내에 평탄한 표면이 제공될 수 있다. 또는 커버의 하부면에 연결면들(AF)이 노출되어 있는 평탄화 층이 제공되는 경우에도 평탄한 표면이 제공될 수 있다. 그럼으로써 도체 스트립의 경우 예를 들어 15 내지 30㎛에 달할 수 있는 표면형태의 차가 보상될 수 있다. 이어서 커버(AD)가 프레임 구조물(RS) 위에 놓이고, 예컨대 한쪽 이음부 또는 양쪽 이음부 위에, 특히 프레임 구조물(RS)의 상부 에지 위에 디포짓되는 접착층(KS)에 의해 서로 접착된다. 전도성 접착제를 위한 밀폐형 라인/채널 시스템을 제공하기 위해, 적어도 채널들(CH)과 공동들(KV)의 상부가 상기 커버로 덮일 수 있다.
다음 단계에서는 전도성 접착제가 채널들(CH)의 외측 개구들에 분사되며, 이때 바람직하게는 상기 접착제가 채널의 분사측에는 초과압을 이용하여 분사되고, 그와 동시에 채널의 다른 쪽 개방 단부에는 부압을 이용하여 분사된다. 상기 분사 는 각각의 채널(CH)에 대해 개별적으로 이루어질 수 있으나, 적절한 장치를 통해 웨이퍼 상의 모든 채널에 동시에 접착제를 분사하는 것도 가능하다. 이러한 채널들의 전체적인 또는 그룹별 연결은 프레임 구조물의 설계시에도 예컨대 웨이퍼의 가장자리에서 제공될 수 있다.
도 7에는 채널들(CH) 및 공동들(KV)을 기공 없이 완전하게 채우는 전도성 접착제(LK)가 분사된 이후의 부품이 도시되어 있다. 더 알아보기 쉽도록 하기 위해 커버(AD)는 도시하지 않았기 때문에, 통상 커버로 덮이거나 밀폐되는 부품 영역들, 프레임 구조물들 및 전도성 접착제(LK)로 채워진 채널들의 평면도만 볼 수 있다. 전도성 접착제(LK)는 분사된 후 경화될 수 있다.
다음 단계에서는 부품들이 분할된다. 이 단계는 예컨대 부품 영역들의 경계선을 따라 실시되는 절단(sawing) 공정에 의해 수행된다. 절단 단계들은, 프레임 구조가 전반적으로 유지되고, 상기 프레임 구조물로 둘러싸인 공동이 개방되지 않는 방식으로 수행되는 것이 바람직하다. 채널들에 대해 평행하게 실행된 절단 단계에 의해 공동들(KV)이 개방되면서도, 채널들(CH) 내에 존재하는 전도성 접착제에 의한 단락은 제거되는 점도 중요하다. 이는 도 8에서 예컨대 전방 절단 에지(SK1)를 통해 알 수 있는데, 상기 전방 절단 에지에서는 절단 단계 이후에 상기 절단 에지쪽으로 개방된 공동들에만 전도성 접착제가 남는다. 맞은편에 놓인 절단 에지의 경우(도면에서는 예컨대 후방 절단 에지(SK2))에는, 스트립 형태의 전도성 접착제 구조물(LKs)이 남을 수 있다. 상기 지점에서는 상이한 공동들 사이 또는 그 아래에 놓인 연결면들 사이에 단락이 일어날 수 없기 때문에, 상기와 같은 스트립 형태의 전도성 접착제 구조물은 아무 문제가 되지 않는다. 선택적으로, 절단 공구의 절단 폭이 적어도 채널(CH)의 폭에 상응함에 따라 절단시 전체 채널 폭에 걸쳐 전도성 접착제가 함께 제거되도록 절단 단계가 수행될 수도 있다.
도 8에도 역시 알아보기 쉽도록 프레임 구조물(RS) 위에 놓인 커버는 도시되어 있지 않으며, 상기 프레임 구조물은 부품 분할시 함께 분할된다. 도면에 표시된 분리선(TL)을 따라 추가의 절단 단계가 실행된 후, 도 1에 도시된 것과 같은 개별 부품들이 획득된다.
지금까지 기술한 방법을 통해, 부품 에지들이 공동들을 분할함에 따라 상기 공동들 안에 존재하는 전도성 접착제가 외부를 향해 노출되는 부품들이 획득된다. 하기에서는 도 9 내지 도 12를 참고로 역시 웨이퍼 평면상에서 수행되며, 전도성 접착제로 채워진, 외부와 절연된 공동들을 유지시킬 수 있는 방법 변형예를 소개한다.
도 9는 도 7에 상응하는 방법 단계, 즉 채널들(CH)이 전도성 접착제로 채워진 이후의 구조의 개략적인 횡단면도이다. 양 측면이 제 1 프레임 구조물(RS1) 및 제 2 프레임 구조물(RS2)로 제한되는 채널이 도시되어 있다.
여기서는 예컨대 커버(AD)의 윗면에서 시작되어 적어도 기판(SU)의 표면까지 실시되는 제 1 절단 단계를 통해, 공동들의 전기적 분리가 수행된다. 바람직하게는 제 1 절단 단계의 절단폭(SB1)이 채널 폭에 상응한다.
다음 단계에서는 상기 제 1 절단 단계의 절개부가 바람직하게 절연 컴파운드 (IM)(예: 열경화성 수지 또는 절연 페이스트)로 완전히 채워진다.
도 11에 제 1 절개부가 절연 컴파운드(IM)로 채워진 후의 구조가 도시되어 있다.
이어서 부품들의 분할을 위해 바람직하게 소폭의 절단날을 이용하여 제 1 절개부에 평행하게 전체 구조를 관통하여 절단 폭 "SB"의 제 2 절단 단계가 실행되고, 그 결과 절개부의 한 측면에 절연 컴파운드(IM) 스트립이 남는다. 이 절연 컴파운드 스트립은 제 1 절단 단계에서 개방된 공동들 또는 그 안에 존재하는 전도성 접착제(LK)를 절연시킨다. 이러한 방식으로 절단 에지와 전기적으로 절연되는 부품 구조물들을 포함하는 부품이 획득된다. 그럼으로써 전도성 구조물들과의 접합시 바람직하지 않은 단락이 방지될 수 있다.
상기 방법의 한 변형에서는 개방된 채널이 완전히 절연제(IM)로 채워지지 않는다. 오히려 제 1 절개부의 영역에 비교적 얇은 절연제 층만 증착 또는 도포된다.
프레임 구조물(RS)의 적어도 절단 에지들이 부품 분할 이후 래커 코팅 또는 기상 증착 공정에 의해 생성되는 코팅막으로 밀봉되는 것도 가능하다. 래커로는 특히 무기 변형 폴리머가 적합하다. 기상 증착을 통해 예컨대 Parylene®과 같은 폴리머 또는 SiO2와 같은 유전층도 증착될 수도 있다. 이 공정은 예컨대 부품 분할 공정 이후에 이루어지는데, 이때 분할 공정 중에는 부품들이 접착 박막 위에 고정될 수 있고, 상기 접착 박막 위에는 외부 콘택들(AUK)를 지지하는 부품들의 표면이 배치될 수 있다.
본 발명에 따른 방법은 면적이 넓은 부품들을 제조하기 위해, 특히 음향파로 작동하는 SAW 부품 또는 FBAR 부품을 제조하는데 바람직하게 사용된다. 그러한 부품의 부품 구조물들은 기계적 영향에 민감한 부품 구조물들과 달리 바람직하게 프로세스 중에 프레임 구조물에 의해 형성되는 공동 내에 배치되기 때문에 기계적 영향으로부터 보호될 수 있다. 또한, 제조 프로세스 중에 예컨대 공지되어 있는 플립 칩 구조에서 발생할 수 있는 기판 웨이퍼의 강한 하중이 방지된다. 따라서 본 발명에 따른 방법은, 깨지기 쉽고 파손에 민감한 기판들을 포함하는 넓은 면적의 부품을 제조하는 데에도 적합하다. 음향파로 작동하는 부품들은 특히 중심 주파수가 낮으면 치수가 커지고, 종래에는 개별 가공을 통해서만 하우징 내에 패키징되어 보호될 수 있었다. 본 발명에 따라 제조된 SAW 필터는 바람직하게 TV 애플리케이션, 오디오 및 비디오 애플리케이션, 즉 멀티미디어 애플리케이션에 이용된다.
음향파로 작동하는 부품의 경우에는 바람직하게 부품 분할 이전의 임의의 방법 단계에서 기판의 하부면에 열 균등화 층이 적층될 수 있으며, 상기 열 균등화 층은 통상 기판, 프레임 구조물 및 커버로 이루어진 샌드위치 구조의 바탕이 되는 열응력을 보상할 수 있기 때문에 특히 커버와 동일한 재료로 제조된다. 이러한 균등화 층은 음향파로 작동하는 부품들에서 상기 균등화 층에 의해 간섭성 벌크파(bulk wave)가 감쇠되고, 하부면에서의 상기 벌크파의 반사가 억제될 수 있다는 장점을 갖는다. 또한, 그러한 영향은 특히 낮은 주파수 및 그로 인한, 기판 두께 이내의 큰 파장으로 작동하는 부품들의 경우에 방해가 되기 때문에, 그러한 부품들에 서는 벌크파가 증폭되어 기판 하부면에까지 전파될 수 있다. 이러한 이유에서뿐만 아니라 본 발명에 따라 패키징된 부품이 기계적으로 안정적이기 때문에, 코팅 이전에 기판을 기판 하부면에서부터 얇게 만들 수 있다. 본 발명에 따른 구조는 부품들을 기계적으로 안정화시키기 때문에, 처음부터 더 얇은 웨이퍼를 사용하는 것도 가능하며, 그 결과 특히 부품 분할시 파손의 위험이 감소한다. 본 발명에 따른 부품은 웨이퍼 파손으로 인한 불량품의 증가 없이 명백히 500㎛ 미만의 두께, 예컨대 250 내지 400㎛의 두께를 갖는 웨이퍼 상에서 제조될 수 있다.

Claims (21)

  1. 전기 부품으로서,
    주표면 위에 전기 부품 구조물들(BS)의 연결 콘택들(ANK)을 포함하는 기판(SU), 및
    연결면들(AF) 및 전기 관통접속(D)을 통해 상기 연결면들과 연결되는 연결 콘택들(AUK)을 포함하는 커버(AD)를 포함하고,
    상기 커버는 상기 주표면 위에 배치되고, 상기 기판과 커버 사이에 배치된, 전도성 접착제(LK)로 완전히 채워진 공동들(KV)에 의해 상기 기판 위의 연결 콘택들과 상기 커버의 하부면 상에 상기 연결 콘택들에 대응하여 배치된 연결면들 사이의 전기적 연결이 이루어지는,
    전기 부품.
  2. 제 1항에 있어서,
    상기 공동들(KV)은 상기 부품(BE)의 외측 에지로부터 절개되거나, 적어도 외측 에지의 바로 근처에 배치되는,
    전기 부품.
  3. 제 1항 또는 제 2항에 있어서,
    상기 기판(SU)과 커버(AD) 사이에 중간층이 배치되고, 상기 중간층 내에 상 기 공동들(KV)이 형성되는,
    전기 부품.
  4. 제 1항 내지 제 3항 중 어느 한 항에 있어서,
    상기 기판(SU)과 커버(AD) 사이에서 상기 외측 에지 영역에 환상의(annular) 폐쇄된 프레임 구조물(RS)이 배치되고, 상기 프레임 구조물은 전술한 공동들(KV)을 형성하면서 기판 및 커버에 의해 위쪽과 아래쪽이 제한되며 안쪽을 향하는 오목부들을 포함하는,
    전기 부품.
  5. 제 4항에 있어서,
    상기 프레임 구조물(RS)이 상기 부품 구조물들(BS)을 둘러싸고,
    상기 연결 콘택들(AK)은 상기 프레임 구조물의 외부에 배치되며,
    상기 기판(SU) 및 커버(AD)가 상기 프레임 구조물의 각각의 면 위에 평평하게 놓임에 따라, 상기 부품 구조물들을 수용하는 밀폐형 공동(HR)이 형성되는,
    전기 부품.
  6. 제 1항 내지 제 5항 중 어느 한 항에 있어서,
    상기 커버(AD)는 적어도 하나의 유전층(DS)을 포함하는 지지체이고, 상기 지지체에서 상기 유전층들 위 또는 상기 유전층들 사이에 회로 요소들을 포함하는 구 조화된 금속층(ML)이 배치되는,
    전기 부품.
  7. 제 1항 내지 제 6항 중 어느 한 항에 있어서,
    상기 전도성 접착제(LK)는 저온에서 경화되는, 도전성 입자들로 채워진 열경화성 수지인,
    전기 부품.
  8. 부품을 제조하는 방법으로서,
    기판(SU) 위에 각각의 부품(BE)을 위해 각각의 부품 구조물들(BS) 및 연결 콘택들(ANK)을 포함하는 다수의 부품 영역들을 제공하는 단계,
    상기 기판 그리고 한쪽 면 위에 상기 기판의 연결 콘택들에 대응되는 전기적 연결면들(AF)을 포함하는 커버를, 상기 연결면들과 연결 콘택들이 공동들(KV) 내에서 서로 마주보고 놓이도록 잘 맞추어 상하로 배치하는 단계,
    상기 각각의 다수의 부품 영역들의 공동들이 채널(CH)을 통해 연결되는 단계,
    모든 공동이 전도성 접착제로 채워질 때까지 상기 채널 내로 전도성 접착제(LK)를 분사하여, 상기 연결 콘택들과 그에 대응되는 전기 연결면들 사이의 전기적 접합을 구현하는 단계,
    상기 부품 영역마다 상기 공동들 사이의 전기적 연결이 분리되는 부품이 분 할되는 단계를 포함하는,
    부품 제조 방법.
  9. 제 8항에 있어서,
    상기 기판(SU)과 커버(AD) 사이에 부품 영역마다 상기 부품 영역을 둘러싸는 프레임 구조물(RS)이 제공되고, 상기 연결 콘택들(ANK)만 상기 환상의 폐쇄된 프레임 구조물(RS) 외부의 오목부 내에 배치되고,
    인접한 부품 영역들의 프레임 구조물들 사이에 상기 채널들(CH)이 형성되고, 상기 채널들의 위쪽 및 아래쪽이 각각 기판 및 커버에 의해 밀폐되는,
    부품 제조 방법.
  10. 제 8항 또는 제 9항에 있어서,
    전도성 접착제(LK)로서 도전성 입자들로 채워진 열경화형 수지가 사용되는,
    부품 제조 방법.
  11. 제 9항 또는 제 10항에 있어서,
    상기 프레임 구조물(RS)은 포토레지스트 재료의 구조화를 통해 제조되고, 그 이전에 상기 포토레지스트 재료가 기판(SU)과 커버(AD)의 한쪽 면 또는 서로 마주보며 놓인 양쪽 면 위에 전체 면에 걸쳐서 도포되는,
    부품 제조 방법.
  12. 제 9항 내지 제 11항 중 어느 한 항에 있어서,
    상기 프레임 구조물(RS)은 상기 기판(SU)의 표면 또는 상기 커버(AD)의 표면 위에 형성되어 상기 커버 또는 기판과 접착되거나, 또는 양쪽 표면 모두에 대응되는 프레임 구조물들(RS)이 형성되어 서로 접착되는,
    부품 제조 방법.
  13. 제 9항 내지 제 12항 중 어느 한 항에 있어서,
    상기 프레임 구조물들(RS)이 상하로 배치되기 전에 평탄화됨으로써, 모든 프레임 구조물의 상부 에지들이 동일한 높이에 놓이는,
    부품 제조 방법.
  14. 제 8항 내지 제 13항 중 어느 한 항에 있어서,
    상기 전도성 접착제(LK)는 압력에 의해 상기 채널(CH) 내로 분사되는,
    부품 제조 방법.
  15. 제 8항 내지 제 14항 중 어느 한 항에 있어서,
    상기 부품 분할은 톱날 절단(sawing)을 이용하여 수행되고, 상기 절단 단계는 상기 채널들(CH)에 평행하게 실행되며, 각 채널의 공동들의 절단은 상기 전도성 접착제(LK)가 절단된 공동들 내에만 남고 채널들 내에서는 제거되도록, 또는 절단 시 함께 제거되도록 이루어지는,
    부품 제조 방법.
  16. 제 8항 내지 제 15항 중 어느 한 항에 있어서,
    상기 프레임 구조물(RS)의 적어도 절단 에지들이 코팅막으로 밀봉되는,
    부품 제조 방법.
  17. 제 16항에 있어서,
    상기 코팅막은 부품 분할 공정 이후에 래커 코팅 또는 기상 증착 공정에 의해 생성되는,
    부품 제조 방법.
  18. 제 8항 내지 제 17항 중 어느 한 항에 있어서,
    상기 공동들(KV)은 각 부품 영역마다 한쪽의 길이측 에지에만 제공되고, 상기 길이측 에지에 평행하게 배치된 상기 채널들(CH)이 기판(SU)과 커버(AD)로 이루어진 구조물 내에서 전반적으로 직선으로 뻗는,
    부품 제조 방법.
  19. 제 8항 내지 제 18항 중 어느 한 항에 있어서,
    상기 전도성 접착제(LK)로 채워진 공동들(KV)이 전기적으로 서로 분리되고, 상기 채널은 위쪽으로 개방되도록, 제 1 절단 단계가 상대적으로 큰 절단 폭(SB1)으로 기판(SU) 또는 커버(AD)에서부터 채널(CH)에 평행하게 실행되며, 상기 개방된 채널이 절연제(IM)로 채워진 다음, 연속하여 제 2 절단 단계가 상대적으로 좁은 절단 폭(SB2)으로 실행되고, 상기 제 2 절단 단계는 상기 제 1 절단 단계에서 개방된 공동들로부터 임의의 간격을 두고 수행되는,
    부품 제조 방법.
  20. 제 19항에 있어서,
    상기 개방된 채널은 완전하게 절연제(IM)로 채워지지 않고, 단 1개의 절연제(IM) 층만 증착되거나 도포되는,
    부품 제조 방법.
  21. 제 8항 내지 제 20항 중 어느 한 항에 있어서,
    상기 커버(AD)로서 플라스틱으로 된 인쇄회로기판이 사용되고, 상기 부품을 위해 열팽창 특성과 관련하여 대칭 특성을 보이는 층 구조가 얻어지도록 부품 분할 이전에 상기 기판(SU)의 배면에 열역학적으로 매칭된 플라스틱 층이 제공되는,
    부품 제조 방법.
KR1020067020143A 2004-03-04 2005-01-14 Ｗｌｐ에 적합하게 패키징된 부품 및 그의 제조 방법 KR20070012659A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102004010703.3 2004-03-04
DE102004010703.3A DE102004010703B4 (de) 2004-03-04 2004-03-04 Bauelement mit WLP-fähiger Verkapselung und Herstellverfahren

Publications (1)

Publication Number Publication Date
KR20070012659A true KR20070012659A (ko) 2007-01-26

Family

ID=34877388

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067020143A KR20070012659A (ko) 2004-03-04 2005-01-14 Ｗｌｐ에 적합하게 패키징된 부품 및 그의 제조 방법

Country Status (6)

Country Link
US (1) US20070290374A1 (ko)
JP (1) JP2007526641A (ko)
KR (1) KR20070012659A (ko)
CN (1) CN1930684A (ko)
DE (1) DE102004010703B4 (ko)
WO (1) WO2005086233A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018093137A1 (ko) * 2016-11-17 2018-05-24 주식회사 와이솔 표면탄성파 소자 패키지 및 그 제작 방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101084246B1 (ko) * 2009-12-28 2011-11-16 삼성모바일디스플레이주식회사 유기 발광 조명 장치
JP5549792B1 (ja) 2012-08-29 2014-07-16 株式会社村田製作所 弾性波装置
US10243286B2 (en) 2014-12-17 2019-03-26 Hewlett Packard Enterprise Development Lp Disabling device including adhesive to disable an electrical interface

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6262477B1 (en) * 1993-03-19 2001-07-17 Advanced Interconnect Technologies Ball grid array electronic package
JP3579740B2 (ja) * 1998-04-18 2004-10-20 Ｔｄｋ株式会社 電子部品の製造方法
JP2000243900A (ja) * 1999-02-23 2000-09-08 Rohm Co Ltd 半導体チップおよびそれを用いた半導体装置、ならびに半導体チップの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018093137A1 (ko) * 2016-11-17 2018-05-24 주식회사 와이솔 표면탄성파 소자 패키지 및 그 제작 방법

Also Published As

Publication number Publication date
DE102004010703B4 (de) 2015-03-12
CN1930684A (zh) 2007-03-14
WO2005086233A3 (de) 2006-01-12
US20070290374A1 (en) 2007-12-20
DE102004010703A1 (de) 2005-09-22
WO2005086233A2 (de) 2005-09-15
JP2007526641A (ja) 2007-09-13

Similar Documents

Publication Publication Date Title
KR102540522B1 (ko) 반도체 장치 및 반도체 다이 주위에 절연 층을 형성하는 방법
US8567051B2 (en) Process for the vertical interconnection of 3D electronic modules by vias
CN112039455B (zh) 体声波谐振器的封装方法及封装结构
US8674498B2 (en) MEMS package and method for the production thereof
JP5300471B2 (ja) 電気的素子
KR101061867B1 (ko) 금속성 패드를 비아 위에 형성한 마이크로전자 요소
US20050104204A1 (en) Wafer-level package and its manufacturing method
CN112039458B (zh) 体声波谐振器的封装方法及封装结构
CN112039456B (zh) 体声波谐振器的封装方法及封装结构
US9312212B2 (en) Method for housing an electronic component in a device package and an electronic component housed in the device package
CN112039459B (zh) 体声波谐振器的封装方法及封装结构
CN112117982B (zh) 封装结构及其制作方法
KR100319624B1 (ko) 반도체 칩 패키지 및 그 제조방법
US8841763B2 (en) Three-dimensional system-in-a-package
FR3035739A1 (fr) Composant electronique, notamment hyperfrequence, resistant a l'humidite, et procede de packaging d'un tel composant
KR20070012659A (ko) Ｗｌｐ에 적합하게 패키징된 부품 및 그의 제조 방법
CN115360171B (zh) 扇入型封装结构及其制备方法
US10461044B2 (en) Wafer level fan-out package and method of manufacturing the same
US8618621B2 (en) Semiconductor device layer structure and method of fabrication
KR100843419B1 (ko) 반도체 칩 패키지 및 제조방법
US20120261816A1 (en) Device package substrate and method of manufacturing the same
CN113195400B (zh) 微声学晶片级封装及制造方法
JP2006102845A (ja) 機能素子パッケージ及びその製造方法、機能素子パッケージを有する回路モジュール及びその製造方法
WO2003073505A1 (en) Integrated circuit device and method of manufacturing thereof
CN114005795A (zh) 电子封装结构及其制作方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid