DE102004010703A1 - Bauelement mit WLP-fähiger Verkapselung und Herstellverfahren - Google Patents

Bauelement mit WLP-fähiger Verkapselung und Herstellverfahren Download PDF

Info

Publication number
DE102004010703A1
DE102004010703A1 DE102004010703A DE102004010703A DE102004010703A1 DE 102004010703 A1 DE102004010703 A1 DE 102004010703A1 DE 102004010703 A DE102004010703 A DE 102004010703A DE 102004010703 A DE102004010703 A DE 102004010703A DE 102004010703 A1 DE102004010703 A1 DE 102004010703A1
Authority
DE
Germany
Prior art keywords
cover
component
substrate
cavities
frame structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102004010703A
Other languages
English (en)
Other versions
DE102004010703B4 (de
Inventor
Wolfgang Pahl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SnapTrack Inc
Original Assignee
Epcos AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epcos AG filed Critical Epcos AG
Priority to DE102004010703.3A priority Critical patent/DE102004010703B4/de
Priority to CNA2005800070272A priority patent/CN1930684A/zh
Priority to JP2007501135A priority patent/JP2007526641A/ja
Priority to PCT/EP2005/000327 priority patent/WO2005086233A2/de
Priority to US10/591,027 priority patent/US20070290374A1/en
Priority to KR1020067020143A priority patent/KR20070012659A/ko
Publication of DE102004010703A1 publication Critical patent/DE102004010703A1/de
Application granted granted Critical
Publication of DE102004010703B4 publication Critical patent/DE102004010703B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/0919—Exposing inner circuit layers or metal planes at the side edge of the PCB or at the walls of large holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

Es wird vorgeschlagen, ein elektrisches Bauelement mit einer Abdeckung und insbesondere mit einer Leiterplatte zu verkapseln und die elektrischen Verbindungen mithilfe eines Leitklebers herzustellen. Dieser kann durch ein Kanalsystem in den Aufbau eingespritzt werden, wobei der elektrische Kurzschluss aller Verbindungen durch einen geeignet geführten Sägeschnitt beim Vereinzeln der Bauelemente wieder aufgetrennt werden kann.

Description

  • Verschiedenste elektrische und mikroelektronische Bauelemente wie Einzelhalbleiter, Speicher, Prozessoren, SAW- und FBAR-Filter oder MEMS werden mit Flächenprozessen auf Waferebene gefertigt. Dabei werden Prozesse wie Schichtabscheidungen, Fotolithografien, selektive Abtragsverfahren oder Druckverfahren für eine Vielzahl von Bauelementen parallel durchgeführt. Auf einem Wafer entstehen dabei eine Vielzahl gleichartiger Chips.
  • Durch die Parallelverarbeitung auf Waferebene und die dazu verwendeten großflächig einsetzbaren Prozesse wird der Herstellungsaufwand minimiert. Dieses rationelle Prinzip endet jedoch nach dem Vereinzeln der Chips, beispielsweise durch Sägen. Danach werden die Chips einzeln in Gehäuse montiert und mit internen elektrischen Verbindungen versehen. Anschließend werden die Gehäuse verschlossen und die Bauelemente elektrisch auf ihre Funktion geprüft.
  • Dieses Vorgehen ist vergleichsweise zeit- und kostenaufwendig. Es setzt auch der fortschreitenden Miniaturisierung Grenzen, da Gehäuse- und Montagetoleranzen sowie die Dimensionen der internen elektrischen Verbindungen zusammen wesentlich mehr Platz erfordern, als etwa die in den Waferprozessen erzeugten fotolithografischen Strukturen der einzelnen Bauelemente.
  • Speziell für Halbleiterbauelemente, meistens auf der Basis von Siliziumwafern, wurden bereits zahlreiche Konzepte für ein sogenanntes WLP (Wafer Level Packaging) entwickelt, bei dem die Verkapselung auf Waferebene in einem Flächenprozess realisiert wird. Die für Halbleiterbauelemente bekannten WLP-Konzepte basieren in der Mehrzahl auf Bumpverbindungen, die aus auf dem Wafer aufgedampften, gedruckten oder galvanisch abgeschiedenen Lotdepots bestehen. Auf diese Bumpverbindungen wird ein weiterer Wafer aufgesetzt, wegen der guten thermomechanischen Anpassung vorzugsweise aus dem gleichen Material, also insbesondere ein weiterer Siliziumwafer. Bekannt ist es auch, einen zweiten Wafer direkt aufzusetzen und die elektrischen Verbindungen durch den zweiten Wafer mittels Durchkontaktierungen durch den ersten oder zweiten Wafer herzustellen. Insgesamt werden WLP-Konzepte bei Halbleiterbauelementen insbesondere durch folgende drei Randbedingungen begünstigt: Silizium ist ein relativ preisgünstiges Material und kann als Abdeckung für einen Wafer mit den Bauelementstrukturen verwendet werden, ohne dass dies zu stark erhöhten Kosten führt.
  • Silizium ist außerdem mit Nass- und Trockenätzverfahren sowie mechanisch gut bearbeitbar. Daher lassen sich Durchkontaktierungen in Silizium auf einfache Weise erzeugen und so die elektrischen Verbindungen zwischen Chipkontakten auf der Oberfläche des ersten Wafers und externen Anschlüssen des Bauteils in einfacher weise herstellen.
  • Halbleiterbauelemente basieren in der Regel auf rein elektronischen Effekten, die durch mechanische Oberflächenbelastung praktisch nicht beeinflusst werden. Daher können Halbleiterbauelemente an der Chipoberfläche unmittelbar bedeckt bzw. umhüllt werden. Daher können zur Verkapselung zusätzlich zahlreiche kostengünstige Verfahren aus der Kunststofftechnik eingesetzt werden. Halbleiterbauelemente können daher ohne weitere Vorsichtsmaßnahmen vergossen, umspritzt oder umpresst werden.
  • Die bekannten WLP-Konzepte sind jedoch nicht übertragbar auf
    • – Bauelemente auf piezoelektrischen Substraten, die keine mechanische Oberflächenbelastung vertragen,
    • – mikromechanische Bauelemente, deren Funktion bei mechanischer Belastung der Oberfläche gestört ist,
    • – Bauelemente auf großen und bruchgefährdeten Chips,
    • – Bauelemente auf Substratmaterialien, die schlecht ätz- und strukturierbar sind,
    • – Bauelemente auf teuren Substraten, bei denen eine Abdeckung aus dem gleichen Substratmaterial die Kosten steigert.
  • Aufgabe der vorliegenden Erfindung ist es daher, einen neuen Aufbau für verkapselte Bauelemente anzugeben, welcher in einem einfachen Wafer Level Package (WLP)-Verfahren hergestellt werden kann.
  • Diese Aufgabe wird erfindungsgemäß durch ein Bauelement nach Anspruch 1 gelöst. Vorteilhafte Ausgestaltungen der Erfindung sowie ein neues Verfahren auf der Basis eines WLP-Prozesses sind weiteren Ansprüchen zu entnehmen.
  • Die Erfindung gibt ein elektrisches Bauelement an, das in oder auf einem Substrat angeordnet ist. Auf einer Hauptoberfläche des Substrats sind Anschlusskontakte der elektrischen Bauelementstrukturen vorgesehen. Die Verkapselung umfasst eine Abdeckung mit Anschlussflächen und Durchkontaktierungen, über die durch die Abdeckung hindurch die Anschlusskontakte mit Außenkontakten des Gesamtbauelements verbunden sind. Die Abdeckung sitzt auf der genannten Hauptoberfläche so auf, dass die Anschlussflächen auf der "Unterseite" der Abdeckung den Anschlusskontakten auf der Oberseite des Substrats in einem Abstand gegenüberstehen. Zwischen den Kontakten ist eine Kavität vorgesehen, die vollständig mit einem Leitkleber gefüllt ist, der die elektrische Verbindung zwischen Substrat und Abdeckung bzw. zwischen den Anschlussflächen und den Anschlusskontakten herstellt. Der in den Kavitäten angeordnete Leitkleber kann auch die mechanische Verbindung zwischen Substrat und Abdeckung gewährleisten oder zumindest dazu beitragen.
  • Ein Bauelement mit einer solchen Verkapselung ist insbesondere für bruchempfindliche Substrate geeignet, da die Leitkleberverbindung zu keiner mechanischen Belastung von Substrat und/oder Abdeckung während des Verkapselungsprozesses führt, so dass auch im fertigen Bauelement nur geringfügige Spannungen aufgrund der Verkapselung auftreten können. Darüber hinaus ist zur Herstellung dieser elektrischen Verbindung keine extreme Temperaturbelastung des Bauelements erforderlich, wie sie etwa bei der Herstellung einer Lötverbindung oder in einem Waferbondverfahren auftritt. Die Verkapselung ist somit spannungsarm. Sie ist daher besonders für Bauelemente geeignet, deren Eigenschaften sich infolge von mechanisch einwirkenden Kräften oder Verspannungen verändern. Die Verkapselung ist mit vielen verschiedenen Substrat- und Abdeckmaterialien ausführbar. Vorzugsweise sind Substrat und Abdeckung jedoch bezüglich ihrer thermischen Eigenschaften aufeinander abgestimmt, um beispielsweise während eines Betriebs des Bauelements bei höherer Temperatur die thermischen Verspannungen zu minimieren.
  • Vorzugsweise öffnen sich die Kavitäten zu einer Außenkante des Bauelements, die die Kavitäten schneidet. Zumindest aber sind die Kavitäten in unmittelbarer Nähe einer Außenkante angeordnet.
  • In einer vorteilhaften Ausgestaltung der Erfindung ist zwischen Substrat und Abdeckung eine Zwischenschicht angeordnet ist, in der die Kavitäten ausgebildet sind. Die Zwischenschicht kann strukturiert sein und allein dem Zweck dienen, die Kavitäten darin auszubilden. Sie besteht vorzugsweise aus einem leicht strukturierbaren Material, insbesondere aus einem Kunststoff. Sie kann bis auf die Kavitäten die gesamte Hauptoberfläche bedecken. Möglich ist es aber auch, dass die Zwischenschicht weitere Hohlräume aufweist, in denen Bauelementstrukturen angeordnet sein können.
  • Besonders vorteilhaft ist zwischen Substrat und Abdeckung im Bereich der Außenkante des Bauelements eine ringförmig geschlossene Rahmenstruktur angeordnet, die nach innen weisende, oben und unten von Substrat und Abdeckung begrenzte Einbuchtungen aufweist, die die genannten Kavitäten ausbilden. In diesem sandwichartigen Aufbau ist ein bündiger Kontakt zwischen Substrat, Rahmenstruktur und Abdeckung gegeben, der zum einen für ein belastungsfreies Aufliegen der Abdeckung auf dem Substrat und zum anderen für eine gewisse Dichtigkeit im Inneren der Rahmenstruktur sorgt. Vorzugsweise ist daher im Inneren der ringförmig geschlossenen Rahmenstruktur zwischen Substrat und Abdeckung ein Hohlraum ausgebildet, in dem empfindliche Bauelementstrukturen angeordnet werden können. Die Rahmenstruktur umschließt dabei die Bauelementstrukturen so, dass deren Anschlussflächen außerhalb des Rahmens in den genannten Einbuchtungen bzw. Kavitäten angeordnet sind.
  • Vorzugsweise ist die Abdeckung als Leiterplatte ausgebildet, die beispielsweise zwei dielektrische Schichten umfasst. Auf der Oberseite oder Unterseite der Abdeckung sowie zwischen den dielektrischen Lagen sind vorzugsweise Schaltungselemente umfassende strukturierte Metallisierungen angeordnet. Die in unterschiedlichen Ebenen angeordneten Metallisierungen können über Durchkontaktierungen miteinander verbunden sein. Die Außenanschlüsse sind vorzugsweise auf der vom Substrat wegweisenden Oberfläche der Abdeckung angeordnet.
  • Die Abdeckung kann ein- oder mehrschichtig aus Kunststoff, Glas, Keramik oder anderen dielektrischen Materialien sein. Ein bevorzugtes Material ist ein mit Glasgewebe verstärktes Leiterplattenmaterial (FR4), das in zumindest einer Achse thermomechanisch sehr gut an piezoelektrische Substrate aus Lithiumniobat angepasst ist.
  • Unter Leitkleber wird im Sinne der Erfindung ein in flüssigem oder ausreichend niederviskosem Zustand verarbeitbares, bei Betriebstemperatur des Bauelements aber festes leitfähiges Material verstanden, insbesondere ein leitfähiger Kunststoff, der sich aushärten lässt oder einfach nur erstarrt. Vorzugsweise ist der Leitkleber ein bei niedrigen Temperaturen härtendes, mit elektrisch leitenden Partikeln gefülltes Reaktionsharz. Niedrige Aushärttemperaturen von beispielsweise unter 100 °C können mit Zwei-Komponenten-Reaktionsharzen erreicht werden, bei denen Harz und Härterkomponente kurz vor der Anwendung vermischt werden. Möglich ist es auch, licht- oder UV-härtende Harze einzusetzen. Diese Möglichkeit besteht insbesondere dann, wenn Substrat oder Abdeckung im erforderlichen Spektralbereich ausreichend durchlässig sind und der Kleber damit von außen belichtet oder bestrahlt werden kann. Insgesamt wird es mit einem bei niedrigen Temperaturen härtendem Leitkleber möglich, die Verklebung mittels des Leitklebers so zu führen, dass nach Härtung des Klebers keine thermischen Spannungen entstehen. Dies kann beispielsweise auch durch Mikrowellenbestrahlung erzielt werden.
  • Eine bevorzugte Anwendung eines erfindungsgemäßen Bauelements sind mit akustischen Wellen arbeitende Bauelemente, insbesondere SAW-Filter und FBAR-Bauelemente. Auch für MEMS-Bauelemente ist der erfindungsgemäße Verkapselungsaufbau von Vorteil, insbesondere in Verbindung mit einer Rahmenstruktur, die einen Hohlraum für die Bauelementstrukturen zur Verfügung stellt. Besonders vorteilhaft wird die Erfindung zur Realisierung von SAW- und FBAR-Bauelementen eingesetzt, wenn diese mit niedrigen Frequenzen (z.B. unter 100 MHz) arbeiten und daher besonders große Substrate benötigen. Aufgrund der Sprödigkeit der bekannten, kristallinen, piezoelektrischen Materialien sind große Substrate daraus besonders bruchgefährdet und konnten bislang ausschließlich durch Einsetzen in Gehäuse und Kontaktieren mittels Drahtbondtechniken verkapselt und geschützt werden. Gegenüber einem in ein Gehäuse eingebautem Bauelement hat ein erfindungsgemäßes Bauelement den Vorteil einer wesentlich geringeren Bauhöhe, die den Bauelementen neue Anwendungen insbesondere in mobilen Geräten der Informations- und Kommunikationstechnologie zugänglich macht, z.B. Handys und PDAs.
  • Erfindungsgemäße Bauelemente lassen sich besonders einfach und elegant in einem neuartigen Verfahren herstellen. Erfindungsgemäßes Prinzip ist es, das Substrat mit den Bauelementstrukturen und eine Abdeckung passend so übereinander anzuordnen, dass Anschlussflächen und Anschlusskontakte einander gegenüberstehen, aber um die Höhe der weiter oben beschriebenen Rahmenstruktur oder Zwischenschicht voneinander getrennt sind.
  • Auf Waferebene wird der Leitkleber anschließend durch ein System von Kanälen in die Anordnung eingespritzt, wobei jeder Kanal mehrere Kavitäten miteinander verbindet, vorzugsweise zwischen den Bauelementen angeordnet ist und das Bauelement möglichst geradlinig durchquert. Beim Einspritzen werden alle Kanäle und mit diesen verbundene Kavitäten in einem Schritt ausgefüllt und die den Kavitäten zugeordneten elektrischen Verbindungen zwischen Substrat und Abdeckung geschaffen.
  • In einem zweiten Schritt wird die Vereinzelung der Bauelemente so durchgeführt, dass die über die gefüllten Kanäle elektrisch kurzgeschlossenen Kavitäten mit einem geeigneten geführten Sägeschnitt elektrisch getrennt werden. Dies gelingt vorteilhaft durch annähernd geradlinige Führung der Kanäle, die sich an den entsprechenden Abständen zu den genannten Kavitäten erweitern. Beim Vereinzeln ist es möglich, den Sägeschnitt entweder entlang der Kante des Kanals zu führen oder vorteilhaft die Breite des Sägeschnittes so einzustellen, dass sie der Kanalbreite entspricht. Bei mit dem Kanal deckungsgleicher Schnittführung wird während des Sägeschnitts der gesamte Kanal und der darin eingefüllte Leitkleber entfernt. Alternativ zum Sägen eignen sich natürlich auch andere Trennverfahren wie Laserschneiden oder Wasserstrahlschneiden.
  • Auf dem Wafer werden mehrere Bauelementbereiche mit den Bauelementstrukturen vorgesehen. Vorteilhaft werden die Kanäle zwischen zwei Reihen von nebeneinander angeordneten Bauelementbereichen vorgesehen. Je nach Größe des für das Substrat verwendeten Wafers können mehrere vorzugsweise zueinander parallele Kanäle vorgesehen sein. Die Kanäle können sowohl auf der Oberfläche des Substratwafers als auch auf der Oberfläche der Abdeckung oder auf beiden Oberflächen erzeugt werden. Die Kanäle können in Form von Vertiefungen in der entsprechenden Oberfläche ausgebildet werden. Vorzugsweise wird zur Herstellung der Kanäle jedoch ein zusätzliches Material auf eine oder beide Oberflächen aufgebracht, vorzugsweise in Form von Rahmenstrukturen, die die Bauelementbereiche ringförmig umschließen. Mehrere nebeneinanderliegende und mit ihren Rahmenstrukturen aneinanderstoßende Bauelementbereiche bilden mit einer Seitenkante der Rahmenstruktur, vorzugsweise mit einer Längskante eine Seitenwand des Kanals. Die andere Seitenwand wird von einer weiteren Reihe mit ihren Rahmenstrukturen aneinanderstoßender Bauelementbereiche gebildet. Auf zumindest einer Kanalseite sind die Rahmenstrukturen zur Ausbildung der Kavitäten nach innen eingebuchtet. Dies bedeutet, dass jeder Kanal nur die Kavitäten einer Reihe von Bauelementbereichen miteinander verbindet, während die gegenüberliegende Reihe von Bauelementbereichen, die die andere Kanalwandung bildet, vorzugsweise geradlinig und ohne Einbuchtungen ausgebildet ist. Dies erleichtert später das zuverlässige Freisägen des gefüllten Kanals zur elektrischen Auftrennung.
  • Die Rahmenstrukturen werden wie gesagt auf einer oder beiden miteinander zu verbindenden Oberflächen ausgebildet. Dazu wird vorzugsweise großflächig ein geeignetes Material aufgebracht, beispielsweise eine Kunststofffolie aufgeklebt, auflaminiert oder aufgeschmolzen. Möglich ist es auch, die Kunststoffschicht mittels eines Lacks aufzubringen, beispielsweise durch Aufschleudern, Aufgießen und insbesondere durch Vorhanggießen. Vorzugsweise wird ein lichtempfindliches Material verwendet, welches sich in der Art eines Fotoresists strukturieren lässt.
  • Vorteilhaft wird die Kunststoffschicht, aus der die Rahmenstrukturen ausgebildet werden sollen, vor dem Strukturieren planarisiert. Auf diese Weise können Substratunebenheiten ausgeglichen werden und auf einem Niveau befindliche Oberkanten für die Rahmenstrukturen geschaffen werden. Im Fall, dass sowohl Substrat als auch Abdeckung topografische Stufen aufweisen, beispielsweise Leiterbahnen oder andere bauelementbedingte Strukturen, so ist es vorteilhaft, sowohl auf der Oberfläche des Substrats als auch auf der Unterseite der Abdeckung je eine korrespondierende Rahmenstruktur mit planarisierten Oberkanten zu erzeugen.
  • Die Strukturierung erfolgt durch bildgebende Belichtung, wobei die Kunststoffschicht für die Rahmenstruktur vorzugsweise bei Belichtung vernetzt und gegenüber einer Entwicklung in den belichteten Bereichen unlöslich wird. Nach dem Strukturieren der Rahmenstruktur werden Substrat und Abdeckung zueinander ausgerichtet, übereinander angeordnet und vorzugsweise an den Oberkanten der Rahmenstruktur mit Klebstoff versehen und verklebt. Das Verkleben hat den Vorteil, dass auf diese Weise schnell eine korrespondierende Anordnung von Substrat und Abdeckung relativ zueinander positionsgenau fixiert wird. Beim Einspritzen des Leitklebers ist dann keine zusätzliche äußere Fixierung der Anordnung mehr erforderlich, was einen erheblich verminderten Verfahrensaufwand und eine schnelle Freigabe der mit hoher Positionierungsgenauigkeit arbeitenden Vorrichtung bedeutet.
  • Alternativ können die Kanäle oder Teile davon in die Substrat- oder Abdeckungsoberfläche eingearbeitet werden, beispielsweise durch Sägen, Ätzen oder Lasern.
  • Das Einspritzen von Leitkleber kann parallel über alle Kanäle gleichzeitig vorgenommen werden. Es ist vorteilhaft, dazu alle Kanäle oder Gruppen davon zusammen zu führen, um nur eine oder nur wenige Einspritzstellen zu erzielen. Vorzugsweise erfolgt das Einspritzen unter Druck, und wird durch einen zusätzlich am ebenfalls offenen anderen Ende der Kanäle Unterdruck unterstützt. Weiter vorteilhaft ist es, die Viskosität des Leitklebers durch Einspritzen bei erhöhter Temperatur herabzusetzen. Vorteilhaft sind Temperaturen, die noch nicht zur Härtung des Leitklebers ausreichend sind. Möglich ist es auch, als Leitkleber eine thermoplastische Masse zu verwenden, die in geschmolzenem Zustand eingespritzt wird und beim Abkühlen schließlich wieder erstarrt. Die elektrische Leitfähigkeit des Leitklebers kann intrinsischer Natur sein oder durch Zugabe eines leitfähigen Füllstoffs hergestellt werden. Geeignete leitfähige Partikel sind z.B. Metallpulver oder kohlenstoffhaltige Partikel, beispielsweise Ruß oder Graphit.
  • Gegenüber anderen Kontaktierverfahren, die auf gedruckten, gestempelten oder aufdispensierten Leitklebervolumina basieren, ist der wesentliche Vorteil der vorliegenden Erfindung, dass hier eine äußerst einfache, rationelle und sichere Applikation des Leitklebers erfolgen kann, die dennoch die hohe Genauigkeit und Reproduzierbarkeit der Geometrie der einzelnen Kontaktstelle ermöglicht, welche der Präzision des vorzugsweise fototechnisch strukturierten Rahmens entspricht.
    •
  • Im folgenden wird die Erfindung anhand von Ausführungsbeispielen und der dazugehörigen Figuren näher erläutert. Die Figuren sind schematisch und nicht maßstabsgetreu ausgeführt.
  • 1 zeigt ein erfindungsgemäßes Bauelement in perspektivischer Darstellung
  • 2 zeigt das Bauelement in einem ersten Schnittbild
  • 3 zeigt das Bauelement in einem zweiten Schnittbild
  • 4 zeigt eine Abdeckung im Querschnitt
  • 5 zeigt Substrat und Abdeckung in der Draufsicht
  • 6 zeigt einen Wafer mit Rahmenstrukturen
  • 7 zeigt den Wafer mit mit Leitkleber gefüllten Kanälen
  • 8 zeigt den Wafer nach der Durchführung von Sägeschnitten
  • 9 bis 12 zeigen ein Bauelement während verschiedener Verfahrensstufen eines weiteren Ausführungsbeispiels in perspektivischer Teildarstellung.
  • 1 zeigt ein einfaches Ausführungsbeispiel für ein erfindungsgemäßes Bauelement in perspektivischer Darstellung. Das Bauelement BE umfasst ein Substrat SU, auf oder in dem elektrische Bauelementstrukturen (nicht dargestellt) realisiert sind. Elektrische Anschlusskontakte ANK sind mit den Bauelementstrukturen verbunden. Auf der Oberseite des Substrats SU ist eine Rahmenstruktur RS angeordnet, die als Abstandshalter für eine Abdeckung AD dient, die auf der Rahmenstruktur RS aufliegt. Die Abdeckung AD weist Anschlussflächen AF auf, die im Bauelement BE direkt gegenüber den Anschlusskontakten ANK angeordnet sind. Die elektrische Verbindung zwischen Anschlussflächen und Anschlusskontakten ist mittels eines Leitklebers LK realisiert, der eine Kavität innerhalb des Bauelements ausfüllt. Vorteilhaft ist die Kavität innerhalb der Rahmenstruktur RS realisiert. Auf der Außenseite AS der Abdeckung sind Außenkontakte AUK angeordnet, die mit den Anschlussflächen auf der Unterseite der Abdeckung AD über Durchkontaktierungen (nicht dargestellt) verbunden sind.
  • 2 zeigt das gleiche Bauelement im schematischen Querschnitt durch die Schnittebene 2-2 quer zur Substratoberfläche. In dieser Darstellung ist gut zu erkennen, dass der in der Kavität angeordnete Leitkleber LK zwischen Abdeckung AD, Rahmenstruktur RS und Substrat SU angeordnet ist, die einen Teil der Kavität bilden. In der Figur ist eine vorteilhafte Ausführung dargestellt, bei der die Rahmenstruktur entlang der Bauelementkanten verläuft und einen Hohlraum HR beidseitig begrenzt, der unten vom Substrat SU und oben von der Abdeckung AD verschlossen ist. Beispielhaft sind im Hohlraum Bauelementstrukturen BS dargestellt, vorteilhaft Bauelementstrukturen, die gegen mechanische Einwirkungen empfindlich sind. weiterhin ist hier beispielhaft eine Durchkontaktierung D dargestellt, die die Anschlussfläche AF mit dem Außenkontakt AUK verbindet.
  • 3 zeigt einen Querschnitt durch das gleiche Bauelement entlang der Schnittebene 3-3, die auf Höhe der Rahmenstruktur parallel zur Substratoberfläche verläuft. Daraus ist ersichtlich, dass die Rahmenstruktur RS ringförmig geschlossen ist und an zumindest einer Seite Einbuchtungen aufweist, die einen Teil der mit Leitkleber LK gefüllten Kavität ausbilden.
  • 4 zeigt im schematischen Querschnitt eine Abdeckung AD, die hier als mehrschichtige Leiterplatte ausgebildet ist. Sie besteht hier aus zwei dielektrischen Schichten DS1, DS2 und drei Metallisierungsebenen ML1, ML2 und ML3, die auf der Unterseite der Abdeckung, zwischen den dielektrischen Schichten DS1, DS2 und auf der Außenseite der Abdeckung AD angeordnet sind. Jede der Metallisierungsebenen ME ist strukturiert, so dass in jeder Metallisierungsebene metallische Flächen, Leiterbahnen und Leiterbahnstrukturen ausgebildet sind, die eine Verschaltungsebene zur Herstellung einer integrierten Verschaltung darstellen. Möglich ist es auch, innerhalb der mehrschichtigen Abdeckung passive Bauelemente zu integrieren, insbesondere Widerstände, Kapazitäten und Induktivitäten.
  • 5a zeigt in schematischer Draufsicht ein Substrat SU. Dieses weist schematisch angedeutete Bauelementstrukturen BS auf, die über Anschlussleitungen AL mit den Anschlusskontakten ANK verbunden sind. Die Anschlusskontakte ANK sind direkt an der Kante des Substrats oder zumindest in unmittelbarer Nähe der Substratkante angeordnet. Die Bauelementstrukturen können mit einer relativ dünnen (weniger als 100 nm), passivierenden dielektrischen Schicht geschützt sein, wobei dann die Anschlusskontakte ANK von dieser passivierenden Schicht ausgenommen sind.
  • Die Metallisierung für die Anschlusskontakte ANK besteht vorzugsweise aus einer Basismetallisierung z.B. aus Aluminium oder einer überwiegend Aluminium enthaltenden Legierung. Diese Basismetallisierung kann mit einer oder mehreren weiteren Metallschichten überzogen sein, die ausgewählt sein können aus Cu, Ti, Ni, Ag, Au, Pd und Pt.
  • 5b zeigt in schematischer Draufsicht die Unterseite der Abdeckung AD, die zumindest metallische Anschlussflächen AF aufweist, die korrespondierend zu den Anschlusskontakten ANK des Substrats SU angeordnet sind. Darüber hinaus können auf dieser Unterseite der Abdeckung AD weitere Schaltungselemente der Metallisierungsebene ML1 (siehe 4) angeordnet sein.
  • Die Herstellung eines erfindungsgemäßen Bauelements wird im folgenden anhand der 6 bis 8 erläutert, die verschiedene Verfahrensstufen in schematischer Darstellung zeigen.
  • Ein erfindungsgemäßes Bauelement kann vollständig auf Waferebene in einem WLP (Wafer Level Packaging)-Prozess hergestellt werden. In oder auf dem Substrat SU – hier ein Wafer – werden nun die Bauelementstrukturen für eine Vielzahl von Bauelementen hergestellt. Jeder Bauelementbereich, in dem sämtliche Bauelementstrukturen eines Bauelements angeordnet sind, wird nun mit einer Rahmenstruktur RS versehen, die den Bauelementbereich ringförmig umschließt. Dazu wird vorteilhaft ein fotostrukturierbares Material auf der Waferoberfläche aufgebracht und fotolithografisch strukturiert. Vorzugsweise wird dazu eine fotostrukturierbare Folie auflaminiert und gegebenenfalls anschließend planarisiert, beispielsweise mittels einer Walze bei erhöhter Temperatur und unter einem geeigneten Walzdruck. Auch ein entsprechender Fotolack ist geeignet.
  • 6 zeigt die Anordnung nach der Fertigstellung der Rahmenstruktur RS. Die Rahmenstruktur ist erfindungsgemäß so ausgebildet, dass zwischen je zwei Reihen benachbarter Bauelementbereiche ein Kanal CH verbleibt, der sich geradlinig quer über den ganzen Wafer erstreckt und an beiden Waferkanten je eine Öffnung aufweist. An zumindest einer Außenkante, vorzugsweise an der Längskante der Rahmenstruktur eines Bauelementbereiches erweitert sich der Kanal CH zu einer Kavität KV, in dem die Rahmenstruktur RS an dieser Stelle eine Einbuchtung aufweist. In der vorteilhaften dargestellten Ausführungsform sind die Kavitäten KV nur an einer Längsseite jedes Bauelementbereiches angeordnet, wobei alle Bauelementbereiche in gleicher Ausrichtung nebeneinander angeordnet sind. Die Kavität weist im Querschnitt parallel zur Substratoberfläche vorzugsweise ein strömungsgünstiges Profil auf, um den Strömungswiderstand beim späteren Einspritzen des Leitklebers zu minimieren und ein gutes Befüllen der Kavitäten zu ermöglichen. In der Figur sind die Kavitäten im Profil mit abgeschrägten Kanten dargestellt. Möglich sind jedoch auch gerundeten Strukturen. Die Anzahl der Kavitäten pro Bauelementbereich kann frei gewählt werden, vorzugsweise sind jedoch zumindest zwei Kavitäten für entsprechende elektrische Anschlusskontakte, die innerhalb der Einbuchtung angeordnet sind, vorgesehen. Die Geometrie der Kanäle CH wird in Abhängigkeit von den Fließeigenschaften des verwendeten Leitklebers gewählt. Eine typische Kanalhöhe liegt beispielsweise bei 50 μm, doch können die Kanäle auch Höhen von 10 bis 300 μm annehmen. Entsprechend wird die Breite beispielhaft bei 100 μm gewählt, wobei in Abhängigkeit vom gewählten Vereinzelungsverfahren auch geringere Breiten von 20 μm oder größere Breiten bis zu beispielsweise 300 μm möglich sind. Sämtliche Kanäle CH des Wafers werden vorzugsweise parallel zueinander angeordnet. Vorteilhaft werden auch Kreuzungen vermieden, also Kanalstrukturen, die x- oder y-förmig ausgebildet sind. Dadurch wird eine blasenfreie Füllung mit dem Leitkleber erleichtert.
  • Im nächsten Schritt wird eine Abdeckung AD vorbereitet, die zu den Anschlusskontakten ANK korrespondierende Anschlussflächen AF aufweist. Gegebenenfalls kann auch die Abdeckung AD eine zu der Rahmenstruktur RS auf dem Substrat SU korrespondierende zweite Rahmenstruktur aufweisen, um im Kontaktbereich zur ersten Rahmenstruktur auf dem Substrat eine plane Oberfläche zur Verfügung zu stellen. Dies kann aber auch erreicht werden, wenn die Abdeckung auf der Unterseite mit einer Planarisierungsschicht versehen ist, in der die Anschlussflächen AF freigelegt sind. Damit können Topographie unterscheide, die bei Leiterbahnen beispielhaft 15–30 μm betragen können, ausgeglichen werden. Anschließend wird die Abdeckung AD auf die Rahmenstruktur RS aufgelegt und beispielsweise mittels einer Klebeschicht KS, die auf eine oder beide Fügestellen, vorzugsweise auf die Oberkante der Rahmenstruktur RS aufgebracht wird, miteinander verklebt. Mit der Abdeckung wird zumindest erreicht, dass die Kanäle CH und die Kavitäten KV oben abgedeckt sind, um ein geschlossenes Leitungssystem/Kanalsystem für den Leitkleber zu schaffen.
  • Im nächsten Schritt wird der Leitkleber an den äußeren Öffnungen der Kanäle CH eingespritzt, vorzugsweise mit Hilfe eines Überdrucks auf der Einspritzseite und paralleles Anlegen eines Unterdrucks am anderen offenen Ende des Kanals. Das Einspritzen kann für jeden Kanal CH einzeln erfolgen, möglich ist es jedoch auch, mithilfe geeigneter Vorrichtungen den Leitkleber an allen Kanälen auf dem Wafer gleichzeitig einzuspritzen. Diese vollständige oder gruppenweise Verbindung der Kanäle kann auch im Layout der Rahmenstruktur vorgesehen werden, z.B. am Rand des Wafers.
  • In 7 ist das Bauelement nach dem Einspritzen des Leitklebers LK dargestellt, der die Kanäle CH und Kavitäten KV blasenfrei und vollständig befüllt. Der besseren Übersichtlichkeit wegen ist die Abdeckung AD nicht mit dargestellt, so dass nun eine Draufsicht die üblicherweise mit der Abdeckung verschlossenen bzw. abgedeckten Bauelementbereiche, Rahmenstrukturen und mit Leitkleber LK gefüllten Kanäle möglich ist. Nach dem Einspritzen kann der Leitkleber LK ausgehärtet werden.
  • Im nächsten Schritt werden die Bauelemente vereinzelt. Dies kann beispielsweise mittels Sägen entlang der Grenzen der Bauelementbereiche erfolgen. Die Sägeschnitte werden vorzugsweise so geführt, dass die Rahmenstruktur weitgehend erhalten wird bzw. dass der von ihr umschlossene Hohlraum nicht geöffnet wird. Wichtig ist auch, dass der Sägeschnitt, der parallel zu den Kanälen geführt wird, die Kavitäten KV öffnet, den Kurzschluss durch den in den Kanälen CH angeordneten Leitkleber jedoch beseitigt. In der 8 ist dies beispielsweise anhand der vorderen Schnittkante SK1 dargestellt, bei der der Leitkleber nach dem Sägeschnitt ausschließlich in den zur Schnittkante geöffneten Kavitäten verbleibt. Bezüglich der gegenüberliegenden Schnittkante, in der Figur z.B. die hintere Schnittkante SK2, ist es möglich, dass eine streifenförmige Leitkleberstruktur LKS verbleibt. Dies ist problemlos, da an dieser Stelle kein Kurzschluss zwischen verschiedenen Kavitäten bzw. den darunter angeordneten Anschlussflächen erfolgen kann. Wahlweise kann der Sägeschnitt auch so geführt werden, dass die Schnittbreite des Sägewerkzeugs zumindest der Breite des Kanals CH entspricht, so dass während des Schnittes der Leitkleber auf ganzer Kanalbreite mit entfernt wird.
  • Auch in der 8 ist die auf der Rahmenstruktur RS aufliegende Abdeckung, die bei der Vereinzelung mit durchtrennt wird, der Übersichtlichkeit halber nicht dargestellt. Nach der Durchführung eines weiteren Sägeschnitts entlang der angedeuteten Trennungslinie TL werden einzelne Bauelemente, wie etwa in 1 dargestellt, erhalten.
  • Mit den bisher beschriebenen Verfahren werden Bauelemente erhalten, bei denen die Bauelementkante die Kavitäten schneidet, so dass der darin angeordnete Leitkleber außen offen liegt. Im folgenden wird anhand der 9 bis 12 eine Verfahrensvariante vorgestellt, die ebenfalls auf Waferebene durchzuführen ist, mit der außen isolierte mit Leitkleber befüllte Kavitäten erhalten werden können.
  • 9 zeigt die Anordnung in einer der 7 entsprechenden Verfahrensstufe im schematischen Querschnitt, also nach dem Befüllen der Kanäle CH mit Leitkleber. Dargestellt ist ein Kanal, der beiderseits von einer ersten und zweiten Rahmenstruktur RS1, RS2 begrenzt ist.
  • Mit einem ersten Sägeschnitt, der hier beispielsweise von der Oberseite der Abdeckung AD her geführt ist und mindestens bis zur Oberfläche des Substrats SU reicht, wird die elektrische Auftrennung der Kavitäten vorgenommen. Vorzugsweise entspricht die Schnittbreite SB1 des ersten Sägeschnitts der Kanalbreite.
  • In einem nächsten Schritt wird der Einschnitt dieses ersten Sägeschnitts vorzugsweise vollständig mit einer Isoliermasse IM befüllt, beispielsweise mit einem Reaktionsharz oder mit einer isolierenden Paste.
  • 11 zeigt die Anordnung nach dem Befüllen des ersten Sägeeinschnitts mit der isolierenden Masse IM.
  • Anschließend wird zur Vereinzelung der Bauelemente ein zweiter Sägeschnitt der Sägebreite SB2 mit vorzugsweise schmalerem Sägeblatt durch die gesamte Anordnung parallel zum ersten Sägeschnitt so geführt, dass auf einer Seite des Einschnitts ein Streifen Isoliermaterial IM verbleibt. Dieser Isoliermaterialstreifen isoliert die im ersten Sägeschnitt geöffneten Kavitäten bzw. den dort angeordneten Leitkleber LK. Auf diese Weise wird ein Bauelement erhalten, dessen Bauelementstrukturen gegenüber der Schnittkante elektrisch isoliert sind. Un gewünschte Kurzschlüsse bei Kontakt mit leitenden Strukturen können so vermieden werden.
  • In einer Abwandlung dieses Verfahrens wird der geöffnete Kanal nicht vollständig mit einem isolierenden Material (IM) gefüllt. Vielmehr wird im Bereich des ersten Sägeschnitts nur eine relativ dünne Schicht eines isolierenden Materials abgeschieden oder aufgetragen.
  • Möglich ist es auch, zumindest die Schnittkanten der Rahmenstruktur (RS) mit einem Überzug abzudichten, der nach dem Vereinzeln mittels Lackauftrag oder Gasphasenabscheidung erzeugt wird. Als Lack ist insbesondere ein anorganisch modifiziertes Polymer geeignet. Durch Gasphasenabscheidung können auch Polymere wie z.B. Parylene ® aufgebracht oder eine dielektrische Schicht, z.B. eine SiO2 Schicht aufgesputtert werden. Dies kann z.B. nach dem Vereinzeln erfolgen, wobei die Bauelemente währenddessen auf einer Klebefolie gehalten werden können, auf der sie mit ihren die Außenkontakte (AUK) tragenden Oberflächen aufsitzen können.
  • Eine vorteilhafte Anwendung findet das erfindungsgemäße Verfahren zum Herstellen von großflächigen Bauelementen und insbesondere zum Herstellen von mit akustischen Wellen arbeitenden SAW-Bauelementen oder FBAR-Bauelementen. Deren gegen mechanische Einwirkung empfindlichen Bauelementstrukturen können im Prozess vorteilhaft im durch die Rahmenstruktur gebildeten Hohlraum angeordnet und so mechanisch geschützt werden. Auch während des Herstellverfahrens wird eine zu starke Belastung des Substratwafers vermieden, wie sie beispielsweise bei der bekannten Flip-Chip-Anordnung auftreten würden. Mithin ist das erfindungsgemäße Verfahren auch zum Herstellen großflächiger Bauelemente mit spröden und bruchempfindlichen Substraten geeignet. Mit akustischen Wellen arbeitende Bauelemente, besitzen insbesondere bei niedriger Mittenfrequenz große Dimensionen und konnten bislang nur durch Einzelverarbeitung in Gehäusen verpackt und geschützt werden. Erfindungsgemäß hergestellte SAW-Filter finden daher vorzugsweise für TV-, Audio- und Video-Anwendungen, also Multimedia-Anwendungen Verwendung.
  • Für die genannten mit akustischen Wellen arbeitenden Bauelemente kann vorteilhaft auf der Unterseite des Substrats in einem beliebigen Verfahrensschritt vor dem Vereinzeln eine thermische Ausgleichsschicht aufgebracht werden, die die im übrigen Sandwich-Aufbau aus Substrat, Rahmenstruktur und Abdeckung sich aufbauenden thermischen Verspannungen ausgleichen kann und daher insbesondere aus dem gleichen Material wie die Abdeckung gefertigt ist. Eine solche Ausgleichsschicht hat bei mit akustischen Wellen arbeitenden Bauelementen den Vorteil, dass damit störende Volumenwellen gedämpft und deren Reflexion an der Unterseite unterdrückt werden kann. Auch dieser Effekt ist insbesondere bei Bauelementen störend, die mit geringen Frequenzen, damit hohen Wellenlängen im Bereich der Substratdicke arbeiten, so dass dort verstärkt Volumenwellen bis zur Substratunterseite sich ausbreiten können. Aus diesem Grund, und auch weil erfindungsgemäß verkapselte Bauelement mechanisch stabil sind, kann das Substrat vor der Beschichtung von der Substratunterseite her gedünnt werden. Möglich ist es auch, von vorneherein einen dünneren Wafer zu verwenden, da der erfindungsgemäße Aufbau die Bauelemente mechanisch stabilisiert, was insbesondere beim Vereinzeln die Bruchgefahr mindert. Erfindungsgemäße Bauelemente können auf Wafern erzeugt werden, die deutlich unter 500 μm dick sind und z.B. eine Dicke von 250–400 μm besitzen, ohne dass dies den Ausschuss durch Waferbruch erhöht.

Claims (21)

  1. Elektrisches Bauelement mit einem Substrat (SU), das Anschlusskontakte (ANK) für elektrische Bauelementstrukturen (BS) auf einer Hauptoberfläche aufweist, mit einer Abdeckung (AD), die Anschlussflächen (AF) und über elektrische Durchkontaktierungen (D) mit diesen verbundene Außenkontakte (AUK) aufweist, wobei die Abdeckung auf der Hauptoberfläche aufsitzt und wobei die elektrische Verbindung zwischen den Anschlusskontakten auf dem Substrat und den korrespondierend dazu angeordneten Anschlussflächen auf der Unterseite der Abdeckung über mit Leitkleber (LK) vollständig gefüllte Kavitäten (KV) erfolgt, die zwischen Substrat und Abdeckung angeordnet sind.
  2. Bauelement nach Anspruch 1 bei dem die Kavitäten (KV) von einer Außenkante des Bauelements (BE) geschnitten werden oder zumindest in unmittelbarer Nähe einer Außenkante angeordnet sind.
  3. Bauelement nach Anspruch 1 oder 2, bei dem zwischen Substrat (SU) und Abdeckung (AD) eine Zwischenschicht angeordnet ist, in der die Kavitäten (KV) ausgebildet sind.
  4. Bauelement nach einem der Ansprüche 1 bis 3, bei dem zwischen Substrat (SU) und Abdeckung (AD) im Bereich der Außenkante eine ringförmig geschlossene Rahmenstruktur (RS) angeordnet ist, die nach innen weisende, oben und unten von Substrat und Abdeckung begrenzte Einbuchtungen aufweist, die die genannten Kavitäten (KV) darstellen.
  5. Bauelement nach Anspruch 4, – bei dem die Rahmenstruktur (RS) die Bauelementstrukturen (BS) umschließt, – bei dem die Anschlusskontakte (ANK) außerhalb der Rahmenstruktur angeordnet sind, – bei dem Substrat (SU) und Abdeckung (AD) auf je einer Seite der Rahmenstruktur flach aufliegen, so dass ein die Bauelementstrukturen aufnehmender abgeschlossener Hohlraum (HR) ausgebildet ist.
  6. Bauelement nach einem der Ansprüche 1 bis 5, bei dem die Abdeckung (AD) ein zumindest eine dielektrische Schicht (DS) umfassender Träger ist, bei dem auf oder zwischen den dielektrischen Schichten Schaltungselemente umfassende strukturierte Metallisierungen (ML) angeordnet sind.
  7. Bauelement nach einem der Ansprüche 1 bis 6, bei dem der Leitkleber (LK) ein bei niederen Temperaturen härtendes, mit elektrisch leitenden Partikeln gefülltes Reaktionsharz ist.
  8. Verfahren zur Herstellung eines Bauelements, – bei dem auf einem Substrat (SU) mehrere Bauelementbereiche für jeweils ein Bauelement (BE) vorgesehen werden, die jeweils Bauelementstrukturen (BS) und Anschlusskontakte (ANK) aufweisen, – bei dem das Substrat und eine Abdeckung (AD), die auf einer Seite mit den Anschlusskontakten korrespondierende elektrische Anschlussflächen (AF) aufweist, passend so übereinander angeordnet werden, dass Anschlussflächen und Anschlusskontakte einander in Kavitäten (KV) gegenüberstehen, – bei dem die Kavitäten jeweils mehrerer Bauelementbereiche über Kanäle (CH) verbunden werden, – bei dem in die Kanäle ein Leitkleber (LK) eingespritzt wird, bis sämtliche Kavitäten mit dem Leitkleber befüllt sind, wobei ein elektrischer Kontakt zwischen den Anschlusskontakten und den korrespondierenden elektrischen Anschlussflächen entsteht – bei dem je Bauelementbereich ein Bauelement vereinzelt wird, bei dem die elektrische Verbindung zwischen den Kavitäten aufgetrennt wird.
  9. Verfahren nach Anspruch 8, – bei dem zwischen Substrat (SU) und Abdeckung (AD) je Bauelementbereich eine Rahmenstruktur (RS) vorgesehen wird, die den Bauelementbereich umschließt, wobei nur die Anschlusskontakte (ANK) in Einbuchtungen außerhalb der ringförmig geschlossenen Rahmenstruktur (RS) angeordnet sind, – bei dem die Kanäle (CH) zwischen den Rahmenstrukturen benachbarter Bauelementbereiche entstehen und jeweils oben und unten von Substrat und Abdeckung abgeschlossen sind.
  10. Verfahren nach Anspruch 8 oder 9, bei dem als Leitkleber (LK) ein mit elektrisch leitenden Partikeln gefülltes Reaktionsharz verwendet wird.
  11. Verfahren nach einem der Ansprüche 9 oder 10, bei dem die Rahmenstruktur (RS) durch Strukturieren eines Fotoresistmaterials hergestellt wird, welches vorher großflächig auf eine oder beide der einander gegenüberliegenden Oberflächen von Substrat (SU) und Abdeckung (AD) aufgebracht wird.
  12. Verfahren nach einem der Ansprüche 9 bis 11, bei dem die Rahmenstruktur (RS) auf einer Oberfläche des Substrats (SU) oder der Abdeckung (AD) erzeugt und mit der Abdeckung oder dem Substrat verklebt wird, oder bei dem auf beiden Oberflächen korrespondierende Rahmenstrukturen (RS) erzeugt und diese miteinander verklebt werden.
  13. Verfahren nach einem der Ansprüche 9 bis 12, bei dem die Rahmenstrukturen (RS) vor dem übereinander Anordnen plananarisiert werden, so dass die Oberkanten aller Rahmenstrukturen auf dem gleichen Niveau liegen.
  14. Verfahren nach einem der Ansprüche 8 bis 13, bei dem das Einspritzen des Leitklebers (LK) in die Kanäle (CH) unter Druck erfolgt.
  15. Verfahren nach einem der Ansprüche 8 bis 14, bei dem das Vereinzeln mittels Sägen erfolgt, wobei die Sägeschnitte parallel zu den Kanälen (CH) geführt wird, wobei die Kavitäten (KV) jedes Kanals so angeschnitten werden, dass der Leitkleber (LK) ausschließlich in den angeschnittenen Kavitäten verbleibt, in den Kanälen aber abgetrennt oder beim Sägen mit herausgelöst wird.
  16. Verfahren nach einem der Ansprüche 8 bis 15, bei dem zumindest die Schnittkanten der Rahmenstruktur (RS) mit einem Überzug abgedichtet werden.
  17. Verfahren nach Anspruch 16, bei dem der Überzug nach dem Vereinzeln mittels Lackauftrag oder Gasphasenabscheidung erzeugt wird.
  18. Verfahren nach einem der Ansprüche 8 bis 17, bei dem die Kavitäten (KV) je Bauelementbereich nur an einer Längskante vorgesehen werden, bei dem die Kanäle (CH) parallel zu dieser Längskante angeordnet werden und im Wesentlichen geradlinig innerhalb der Anordnung aus Substrat (SU) und Abdeckung (AD) verlaufen.
  19. Verfahren nach einem der Ansprüche 8 bis 18, bei dem ein erster Sägeschnitt mit relativ großer Schnittbreite (SB1) von Substrat (SU) oder der Abdeckung (AD) her parallel zu einem Kanal (CH) so geführt wird, dass die mit dem Leitkleber (LK) gefüllten Kavitäten (KV) elektrisch voneinander getrennt werden und der Kanal dabei oben geöffnet wird, bei dem der geöffnete Kanal mit einem isolierenden Material (IM) gefüllt wird, bei dem anschließend ein zweiter durchgehender Sägeschnitt mit relativ geringer Schnittbreite (SB2) geführt wird, wobei der Sägeschnitt mit einem Abstand zu den im ersten Sägeschnitt geöffneten Kavitäten geführt wird.
  20. Verfahren nach Anspruch 19, bei dem der geöffnete Kanal nicht vollständig mit einem isolierenden Material (IM) gefüllt wird, und bei dem nur eine Schicht eines isolierenden Materials (IM) abgeschieden oder aufgetragen wird.
  21. Verfahren nach einem der Ansprüche 8 bis 20, bei dem als Abdeckung (AD) eine Leiterplatte aus Kunststoff verwendet wird und bei dem vor dem Vereinzeln auf die Rückseite des Substrats (SU) eine thermomechanisch angepasste Kunststoffschicht so aufgebracht wird, dass für das Bauelement ein bezüglich des thermischen Ausdehnungsverhalten sich symmetrisch verhaltender Schichtaufbau erhalten wird.
DE102004010703.3A 2004-03-04 2004-03-04 Bauelement mit WLP-fähiger Verkapselung und Herstellverfahren Expired - Lifetime DE102004010703B4 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE102004010703.3A DE102004010703B4 (de) 2004-03-04 2004-03-04 Bauelement mit WLP-fähiger Verkapselung und Herstellverfahren
CNA2005800070272A CN1930684A (zh) 2004-03-04 2005-01-14 具有能进行wlp的封装机构的元件和加工方法
JP2007501135A JP2007526641A (ja) 2004-03-04 2005-01-14 Ｗｌｐ法で製造可能なパッケージング電気部品およびその製造方法
PCT/EP2005/000327 WO2005086233A2 (de) 2004-03-04 2005-01-14 Bauelement mit wlp-fähiger verkapselung und herstellverfahren
US10/591,027 US20070290374A1 (en) 2004-03-04 2005-01-14 Component with Encapsulation Suitable for Wlp and Production Method
KR1020067020143A KR20070012659A (ko) 2004-03-04 2005-01-14 Ｗｌｐ에 적합하게 패키징된 부품 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004010703.3A DE102004010703B4 (de) 2004-03-04 2004-03-04 Bauelement mit WLP-fähiger Verkapselung und Herstellverfahren

Publications (2)

Publication Number Publication Date
DE102004010703A1 true DE102004010703A1 (de) 2005-09-22
DE102004010703B4 DE102004010703B4 (de) 2015-03-12

Family

ID=34877388

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004010703.3A Expired - Lifetime DE102004010703B4 (de) 2004-03-04 2004-03-04 Bauelement mit WLP-fähiger Verkapselung und Herstellverfahren

Country Status (6)

Country Link
US (1) US20070290374A1 (de)
JP (1) JP2007526641A (de)
KR (1) KR20070012659A (de)
CN (1) CN1930684A (de)
DE (1) DE102004010703B4 (de)
WO (1) WO2005086233A2 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101084246B1 (ko) * 2009-12-28 2011-11-16 삼성모바일디스플레이주식회사 유기 발광 조명 장치
DE112013002924B4 (de) 2012-08-29 2016-03-24 Murata Manufacturing Co., Ltd. Bauelement für elastische Wellen
US10243286B2 (en) 2014-12-17 2019-03-26 Hewlett Packard Enterprise Development Lp Disabling device including adhesive to disable an electrical interface
KR20180055369A (ko) * 2016-11-17 2018-05-25 (주)와이솔 표면탄성파 소자 패키지 및 그 제작 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6262477B1 (en) * 1993-03-19 2001-07-17 Advanced Interconnect Technologies Ball grid array electronic package
JP3579740B2 (ja) * 1998-04-18 2004-10-20 Ｔｄｋ株式会社 電子部品の製造方法
JP2000243900A (ja) * 1999-02-23 2000-09-08 Rohm Co Ltd 半導体チップおよびそれを用いた半導体装置、ならびに半導体チップの製造方法

Also Published As

Publication number Publication date
DE102004010703B4 (de) 2015-03-12
US20070290374A1 (en) 2007-12-20
KR20070012659A (ko) 2007-01-26
WO2005086233A2 (de) 2005-09-15
JP2007526641A (ja) 2007-09-13
WO2005086233A3 (de) 2006-01-12
CN1930684A (zh) 2007-03-14

Similar Documents

Publication Publication Date Title
DE102006058010B9 (de) Halbleiterbauelement mit Hohlraumstruktur und Herstellungsverfahren
DE102008039388B4 (de) Gestapelte Halbleiterchips und Herstellungsverfahren
DE102007058951B4 (de) MEMS Package
DE10253163B4 (de) Bauelement mit hermetischer Verkapselung und Waferscale Verfahren zur Herstellung
DE102008032395B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
EP3231261B1 (de) Leiterplatte mit einem asymmetrischen schichtenaufbau
EP1412974A2 (de) Verfahren zur hermetischen verkapselung eines bauelementes
DE102012112058B4 (de) MEMS-Bauelement und Verfahren zur Verkapselung von MEMS-Bauelementen
WO2005102910A1 (de) Verkapseltes elektrisches bauelement und verfahren zur herstellung
EP2287916A2 (de) Verfahren zum Kontaktieren und Gehäusen von integrierten Schaltungen
DE112005001067T5 (de) Elektronikteil und Verfahren zu dessen Herstellung
DE102004039229B4 (de) Bauelement-Anordnung mit einem Trägersubstrat
DE102006005419B4 (de) Mikroelektromechanisches Halbleiterbauelement mit Hohlraumstruktur und Verfahren zur Herstellung desselben
EP1688997B1 (de) Elektronisches Bauteil mit gestapelten Halbleiterchips
EP3231010B1 (de) Einfach herstellbares elektrisches bauelement und verfahren zur herstellung eines elektrischen bauelements
DE102009032253B4 (de) Elektronisches Bauteil
WO2017016957A1 (de) Verfahren zur herstellung eines bauelements und ein bauelement
WO2005086233A2 (de) Bauelement mit wlp-fähiger verkapselung und herstellverfahren
DE10232190A1 (de) Verfahren zur Herstellung eines Bauelements mit tiefliegenden Anschlußflächen
DE10216267B4 (de) Verfahren zum Herstellen eines Gehäuses für einen Chip mit einer mikromechanischen Struktur
DE102018132644B4 (de) Mikroakustisches Gehäuse auf Waferebene und Herstellungsverfahren
DE102017208628A1 (de) Verfahren zum herstellen einer elektrischen verbindung, elektrische kontaktanordnung und elektrische verbinderanordnung
DE102008012834A1 (de) Vorrichtung mit einem Bauelement und Verfahren zum Herstellen derselben
DE102019129060A1 (de) Verfahren zur Herstellung einer elektrischen Vorrichtung und elektrische Vorrichtung
DE102005006833B4 (de) Verfahren zur Herstellung eines BAW-Bauelements und BAW-Bauelement

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R081 Change of applicant/patentee

Owner name: SNAPTRACK, INC., SAN DIEGO, US

Free format text: FORMER OWNER: EPCOS AG, 81669 MUENCHEN, DE

R082 Change of representative

Representative=s name: BARDEHLE PAGENBERG PARTNERSCHAFT MBB PATENTANW, DE

R071 Expiry of right