WO2003003441A1 - Procede de production de plaquette recuite et plaquette recuite ainsi obtenue - Google Patents

Procede de production de plaquette recuite et plaquette recuite ainsi obtenue Download PDF

Info

Publication number
WO2003003441A1
WO2003003441A1 PCT/JP2002/006367 JP0206367W WO03003441A1 WO 2003003441 A1 WO2003003441 A1 WO 2003003441A1 JP 0206367 W JP0206367 W JP 0206367W WO 03003441 A1 WO03003441 A1 WO 03003441A1
Authority
WO
WIPO (PCT)
Prior art keywords
wafer
temperature
heat treatment
annealing
single crystal
Prior art date
Application number
PCT/JP2002/006367
Other languages
English (en)
French (fr)
Inventor
Norihiro Kobayashi
Masaro Tamatsuka
Takatoshi Nagoya
Wei Feig Qu
Hiroshi Takeno
Ken Aihara
Original Assignee
Shin-Etsu Handotai Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin-Etsu Handotai Co., Ltd. filed Critical Shin-Etsu Handotai Co., Ltd.
Priority to US10/482,099 priority Critical patent/US7189293B2/en
Priority to KR1020037016993A priority patent/KR100850333B1/ko
Priority to EP02741301A priority patent/EP1408540A4/en
Priority to JP2003509520A priority patent/JPWO2003003441A1/ja
Publication of WO2003003441A1 publication Critical patent/WO2003003441A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering

Definitions

  • the present invention relates to a method of manufacturing an annealed wafer, and more particularly to a method of manufacturing an annealed wafer and a method of manufacturing an annealed wafer in which the occurrence of slip dislocation is reduced even in a large diameter and the defect density of the surface layer of the anealed wafer is reduced.
  • CZ method Czochralski method
  • the present invention has been made in view of the above problems, and an object of the present invention is to provide a slip dislocation generated during a high-temperature heat treatment even in a silicon single crystal wafer having a large diameter of 200 mm or more.
  • the present invention provides a method for producing an anneal wafer and an anneal wafer in which the generation and growth of GaN are suppressed and the defect density of the surface layer of euca is reduced. ) On silicon single crystal wafers with a diameter of 200 mm or more produced by the method at a temperature of 110 to 135 ° C in an atmosphere of argon gas, hydrogen gas, or a mixture of these gases.
  • the pre-annealing is performed at a temperature lower than the high-temperature heat treatment temperature before the high-temperature heat treatment is performed.
  • Aniruueha method for producing a feature that is grown to inhibit the growth of Slip dislocations are provided.
  • the growth of the slip dislocation can be suppressed by increasing the size of the oxygen precipitate. Therefore, by subjecting the silicon single crystal wafer to the annealing treatment at a temperature lower than the high-temperature heat treatment temperature before the high-temperature heat treatment, the size of the oxygen precipitate of the wafer is increased to a large extent, and then the high-temperature heat treatment is performed. In addition, it is possible to suppress the growth of the slip dislocations in the high-temperature heat treatment and to eliminate the crystal defects.
  • the blur annealing is performed in one stage for at least 2 hours or more.
  • the temperature range of the blur annealing is set to 950 to 150 ° C.
  • oxygen precipitates can be efficiently grown without taking time, and the temperature is set to 105 ° C. or less.
  • oxygen precipitates can be grown without growing slip dislocations during pre-annealing.
  • crystal defects on the wafer surface can be effectively reduced by high-temperature heat treatment.
  • the blur annealing is performed in two stages of the first annealing (temperature T 1) and the second annealing (temperature T 2), so that T 1 ⁇ T 2.
  • the blur annealing is performed in two stages, and the relationship between the heat treatment temperatures is set to T1 and T2, so that the size of the oxygen precipitate grows to some extent in the first anneal, and then the temperature higher than that is reached. If the second annealing is performed at T2, the growth of the slip dislocation is surely suppressed, and the oxygen precipitate can be further grown in a relatively short time.
  • the temperature T1 of the first anneal is 100 ° C. and the temperature T2 of the second anneal is 150 ° C.
  • the temperature T 1 of the first anneal is set to 100 ° C.
  • the temperature of the heat treatment furnace is set to 700 ° C. or less, It is preferable that the speed be 50 min in Z min or less, and the recovery heating rate be 5 ° CZ min or less.
  • the silicon single crystal wafer By introducing the silicon single crystal wafer into the heat treatment furnace under the above conditions, it is possible to reduce the occurrence of scratches on the back surface of the wafer when the furnace enters the furnace, which is one of the causes of slip dislocation. As a result, slip dislocations generated from scratches can be reduced. Further, as the silicon single crystal Ueha, a nitrogen concentration of 1 X 1 0 1 3 ⁇ 5 X 1 0 1 5 Roh (3 111 3, an oxygen concentration of 1 0 ⁇ 2 5 ppma (JEI DA ) nitrogen It is preferable to use a silicon single crystal wafer doped with Pb.
  • the nitrogen concentration of Ueha is Te cowpea that is 1 XI 0 1 3 Z cm 3 or more, effective oxygen precipitate density in order to suppress the scan Clip dislocation (l X 1 0 9 / cm 3 or more), and the nitrogen concentration of 5 ⁇ 10 15 / cm 3 or less does not hinder single crystallization when pulling a CZ single crystal.
  • the oxygen concentration of the wafer is 10 to 25 ppma (JEIDA: Japan Electronics Industry Promotion Association standard)
  • sufficient nitrogen doping effect can be achieved without generating slip dislocations caused by oxygen precipitates.
  • An oxygen precipitation density can be obtained.
  • the OSF density of the silicon single crystal wafer fabricated under the condition in which the generation of the void defect is suppressed is not more than 1000 Zcm 2 . If the crystal wafer has an OSF density of less than 100 / cm 2 observed after thermal oxidation, OSF nuclei near the wafer surface can be reliably eliminated by high-temperature heat treatment. Can be. Further, according to the present invention, it is possible to provide a large-diameter annealed wafer in which the growth of slip dislocations is suppressed even when a high-temperature heat treatment is performed and the defect density near the wafer surface is reduced.
  • the present invention when performing a high-temperature heat treatment of 110 ° C. or more, in addition, by performing the blur annealing at a temperature lower than the high-temperature heat treatment temperature, even in the case of a large-diameter silicon single crystal wafer having a diameter of 20 O mm or more, the defect density on the wafer surface is low, and slip dislocation is reduced. It is possible to provide a reduced annealing power.
  • Figure 1 shows the existence of slip dislocations on the surface of annealed wafers when the heat treatment time of the first anneal (1000 ° C) and the second anneal (1500 ° C) was changed.
  • FIG. 1 shows the existence of slip dislocations on the surface of annealed wafers when the heat treatment time of the first anneal (1000 ° C) and the second anneal (1500 ° C) was changed.
  • FIG. 2 is a diagram showing the existence of slip dislocations on the surface of an annealed wafer when the heat treatment time of the first anneal (800.C) and the second anneal (100.degree. C.) is changed. .
  • Figure 3 is a diagram comparing the surface crystal defect densities of annealed wafers measured under different blur annealing conditions.
  • One of the causes is that when silicon wafers are introduced into a heat treatment furnace, ⁇ The temperature distribution in the plane of the eaves increases, which causes the eaves themselves to deform and damage part of the contact area with the boat, causing scratches on the back side of the eaves. After that, when the silicon wafer was subjected to high-temperature heat treatment, scratches on the back surface of the wafer became a starting point, and slip dislocations grew and penetrated the surface.
  • the present inventors reduced the number of scratches on the back surface of the wafer at the time of furnace entry in order to reduce crystal defects on the wafer surface and to suppress the generation and growth of slips.
  • an oxygen precipitate that has the effect of suppressing the growth of slip dislocations under conditions that prevent slip dislocations from growing is grown above a certain size. If possible, it is possible to eliminate the crystal defects on the wafer surface and to reduce the slip dislocations of annealed wafers. Reached.
  • the mirror surface was cut out from the single crystal ingot grown by the CZ method and polished, and the wafer was heated to a temperature of 110 to 135 ° C. in an atmosphere of argon gas, hydrogen gas, or a mixture of these gases.
  • oxygen precipitates in the wafer are grown by first performing a blur anneal at a temperature lower than the high-temperature heat treatment temperature and under conditions in which no slip occurs. Then, high-temperature heat treatment is applied to eliminate the crystal defects on the surface of the wafer and the vicinity of the surface.Also, there is a gettering layer of oxygen precipitation inside the wafer, without growing slip dislocations on the wafer. Can be made.
  • the occurrence of slip dislocations can be surely suppressed, and the effect of reducing crystal defects can be further enhanced.
  • the blur annealing and the high-temperature heat treatment at 110 ° C. or higher may be performed continuously without removing the aerial from the furnace. It may be taken out and put into a heat treatment furnace again to perform annihilation of defects. When productivity is taken into consideration, it is preferable to carry out continuously.
  • the pre-annealing temperature is lower than 950 ° C, it takes time to grow the oxygen precipitates, which is not efficient.If the temperature exceeds 150 ° C, slip dislocations are remarkably generated. Therefore, the temperature range in which the pre-annealing is performed is preferably 950 to 150 ° C.
  • the pre-annealing is preferably performed in two stages. First, at the first annealing (temperature T 1), the size of the oxygen precipitate present in the wafer is grown to a certain extent, and then the temperature is increased to a temperature higher than the temperature T 1. By performing the second annealing at T2, the growth of slip dislocations in the second annealing is reliably suppressed, and further growth of oxygen precipitates becomes possible in a short time. It is possible to sufficiently suppress the growth of slip dislocations in a high-temperature heat treatment of 100 ° C. or higher, and to further reduce the crystal defects of the anneal wafer after the high-temperature heat treatment.
  • the slip dislocation does not grow, but on the other hand, it takes time to grow the oxide precipitate, and at the heat treatment temperature of 150 ° C., the oxygen dislocation does not grow.
  • slip dislocations may also grow. Therefore, by setting the heat treatment temperature of the first anneal to 100 ° C. and the heat treatment temperature of the second anneal to 150 ° C., the slip dislocations are not grown in the first anneal. Then, the oxygen precipitate is grown to a size such that the slip dislocation does not grow in the second anneal, and then the oxygen precipitate is further grown in the second anneal, so that the oxygen precipitate grows in a short time.
  • the crystal defects can be eliminated without growing the slip dislocation even in a high-temperature heat treatment at 110 ° C. or more. Therefore, by setting the temperature T1 of the first anneal to 100 ° C. and the temperature T2 of the second anneal to 150 ° C., the slip dislocation can be efficiently generated. In addition, oxygen precipitates can be grown in a short time, and the defect density of annealed wafers can be reduced.
  • slip dislocations penetrating to the surface of the wafer are caused by two factors, as described above, generation of back surface flaws upon entering the wafer and growth by subsequent heat treatment as described above. ⁇
  • the condition of the flaws generated on the back side of the wafer is changed by changing the furnace entry conditions. Also, if a large number of scratches are generated on the back side of the e-wafer upon entering the furnace, the scratches will be the starting point for the growth of slip dislocations.
  • the temperature of the heat treatment furnace is set to 700 ° C or less, the furnace input speed is set to 50 mm / min or less, and the recovery- ° C / min or less As a result, the occurrence of scratches on the back surface when the wafer is inserted can be reduced, and the subsequent growth of slip dislocations can be prevented.
  • the furnace temperature exceeds 700 ° C, the larger the diameter of the wafer, the greater the in-plane temperature distribution at the time of the introduction of the wafer, and as a result, the deformation of the wafer becomes larger. Is increased, and the number of slip dislocation sources increases, so that the furnace temperature is preferably set to 700 ° C. or lower.
  • the recovery rate at this time means that when a wafer is put into a heat treatment furnace set to a predetermined temperature, the furnace temperature falls below the set temperature. This is the rate of temperature rise for returning the furnace temperature to the set temperature.
  • the wafer used in the present invention is preferably a nitrogen-doped silicon single crystal wafer, and a nitrogen-doped silicon single crystal wafer having a nitrogen concentration of 1 ⁇ 10 13 / cm 3 or more, Sri Tsu effective oxygen precipitates density in suppressing flop dislocation (1 X 1 0 9 Z cm 3 or higher) can be easily obtained.
  • the nitrogen concentration exceeds 5 ⁇ 10 15 / cm 3 , it may hinder the single crystallization when pulling up the CZ single crystal, causing a decrease in productivity.
  • XI 0 13 to 5 ⁇ 10 15 cm 3 is preferable.
  • the oxygen concentration of the wafer is 10 ppm (JEIDA) or more, a sufficient oxygen precipitation density can be obtained by the effect of nitrogen doping.
  • the oxygen concentration of the wafer is preferably in the range of 10 to 25 ppma (JEIDA).
  • a silicon single crystal wafer subjected to a high-temperature heat treatment a silicon single crystal wafer manufactured under conditions in which the generation of void defects is suppressed when a silicon single crystal is manufactured by the CZ method is used.
  • the conditions for suppressing the occurrence of void defects include, for example, those described in Japanese Patent Application Laid-Open Nos. 11-147876 and 11-159796.
  • Conditions for pulling a silicon single crystal in the N region where the occurrence of defects such as dislocations due to void defects and excess interstitial silicon, which are aggregates of .
  • V / G by controlling the V / G by adjusting the internal structure (hot zone structure) of the pulling device and the pulling speed, it is possible to grow a silicon single crystal under the conditions of the N region. Crystals without void defects, which are aggregates of hole-type point defects, are obtained.
  • High-temperature heat treatment of the present invention By applying the high-temperature heat treatment of the present invention to a silicon single crystal wafer fabricated under such conditions, the effect of suppressing the growth of slip dislocations in the high-temperature heat treatment can be suppressed.
  • High-temperature heat treatment is applied to wafers with very few defects, and oxygen precipitates near the surface are almost completely eliminated by outward diffusion due to high-temperature heat treatment, so that an anneal wafer having a very high-quality DZ layer can be obtained.
  • a silicon single crystal wafer fabricated under conditions in which the generation of void defects was suppressed was subjected to a high-temperature oxidation heat treatment, so that the OSF density detected on the surface was less than 100 / cm 2.
  • OSF nuclei that generate OSF by high-temperature thermal oxidation are relatively large Grown-in oxygen precipitates. If such OSF nuclei are present in high density near the wafer surface, the OSF nuclei may be subjected to the high-temperature heat treatment of the present invention. In some cases, the OSF nuclei existing near the surface of the wafer can be removed by making the silicon single crystal ⁇ wafer have an OSF density of 100 cm 2 or less. Can be reliably eliminated by outward diffusion by high-temperature heat treatment.
  • the wafer was put into the heat treatment furnace to heat-treat the prepared wafer.
  • the furnace input conditions were set as follows: the temperature of the heat treatment furnace was set at 700 ° C., the input rate was set at 100 mm / min, and the temperature rise rate of Guatemalapari was set at 10 ° G / min.
  • annealing wafer with no slip dislocation on the wafer surface As shown in Fig. 1, by appropriately setting the temperature and time of Blaine Annole before the high-temperature heat treatment at 1200 ° C, it is possible to obtain an annealing wafer with no slip dislocation on the wafer surface. Yes, 2 hours at 100 ° C + 5 hours at 1500 ° C + 1 hour at 1200 ° C or 4 hours at 100 ° C + 1 0 5 0 The annealing process performed for 4 hours at 120 ° C + 1 hour at 1200 ° C for 1 hour was able to obtain an annealing process without slip dislocations by pre-annealing for a relatively short time. In addition, as shown in Fig. 3, the surface defects of annealed wafers manufactured under these two conditions were extremely small.
  • a wafer was prepared by the MCZ method in the same manner as above, and was put into the heat treatment furnace under the same furnace conditions as above. Then, pre-annealing is performed at 800 ° C for 2 to 16 hours + 1000 ° C for 7 to 18 hours in an Ar atmosphere, and then high-temperature heat treatment is performed at 1200 ° C for 1 hour. went. After annealing, the presence or absence of slip dislocations present on the surface of the annealing wafer obtained under each heat treatment condition was confirmed. The result is shown in Fig. 2 (The view of Fig. 2 is the same as Fig. 1).
  • the defect density of annealed wafers subjected to the heat treatment of the combination of 0 ° C + 120 ° C was 100 ° C + 1 500 ° C + the defect of the annealing wafer of the combination of 120 ° C.
  • the density was about 5 to 10 times. From this result, it was found that disappearance of crystal defects during high-temperature heat treatment was suppressed in the wafer subjected to the heat treatment at 800 ° C. + 100 ° C. + 1200 ° C.
  • heat treatment was performed by changing the furnace entry conditions in the pre-annealing.
  • pre-annealing was performed at 100 ° C. for 2 to 8 hours + 150 ° C. for 2 to 8 hours, and then 120 ° C. High-temperature heat treatment was performed for 1 hour at ° C.
  • the furnace conditions were as follows: heat treatment furnace temperature of 700 ° C, furnace speed of 50 mm / min, and recovery-heating rate of 5 ° C / mi or more.
  • the wafer was put into the heat treatment furnace under the conditions of furnaces 1 to 4 and subjected to high-temperature heat treatment at 1200 for 1 hour without performing pre-annealing.
  • Annealed wafers that were pre-annealed at C for 2 hours and then subjected to a high-temperature heat treatment at 1200 ° C for 1 hour were fabricated.
  • the slip dislocations were measured and compared.
  • slip dislocations which were observed by visual inspection in any case, were notable, regardless of the furnace conditions, but pre-annealing was performed.
  • both the defect density and the generated slip dislocations were reduced to less than half compared with those without pre-annealing.
  • a raw material polycrystalline silicon is charged into a quartz crucible, and a silicon wafer with a nitride film is charged into the quartz crucible.
  • Nitrogen having a diameter of 300 mm, a P type, and an orientation of 100> is doped by the MCZ method.
  • silicon single crystal nitrogen content 5 X 1 0 1 3 atoms / cm 3 ( calculated value), the oxygen content 1 5 ppma (JEI DA)
  • the single crystal was sliced, wrapped, chamfered, and polished to obtain a mirror surface.
  • the wafer was put into the heat treatment furnace to anneal the obtained mirror surface wafer.
  • the furnace input conditions were as follows: the heat treatment furnace temperature was set at 700 ° C, the furnace input speed was set at 50 mm / min, and the recovery / heating rate was set at 5 ° C / min.
  • the surface of the anneal wafer was observed with an X-ray topograph and a surface inspection device (KL AT encor, SP1). It was not confirmed.
  • the defect density on the surface of the obtained annealed wafer was measured with a defect evaluation device (MO-601, manufactured by Mitsui Mining & Smelting Co., Ltd.). As a result, the defect density was extremely low at 1.5 / cm 2 .
  • an OPP Optica 1 Precipitate Profiler manufactured by High Yield Technology, which is a defect evaluation device using infrared interferometry, before the first annealing
  • the oxygen precipitate density and size were measured after the first anneal and after the second anneal, respectively.
  • the lower limit of detection of oxygen precipitates by OPP is about 50 nm.
  • the oxygen precipitate after the first anneal grew to a size detectable by OPP, averaging 1.2 (au).
  • the oxygen precipitate density was 4 ⁇ 10 9 cm 3 both after the first anneal and after the second anneal.
  • the size of the oxygen precipitate grew due to the first anneal and the second anneal as described above, and the density was sufficient, so that the occurrence of slip dislocation due to the subsequent high-temperature heat treatment was suppressed. It is supposed to be.
  • a raw material polycrystalline silicon is charged into a quartz crucible, and a silicon wafer with a nitride film is charged into the quartz crucible.
  • the diameter is 200 mm, the crystal orientation is 100>, the P type,
  • a silicon single crystal ingot doped with 10 ⁇ 'cm of nitrogen was grown (nitrogen content 5 X 10 13 atoms / cm 3 (calculated value), oxygen content 15 ppma (JEI DA)) .
  • the silicon single crystal ingot was sliced, rubbed, chamfered and polished to prepare a mirror-finished wafer. This mirror surface ⁇ eha surface
  • the defect density was measured using MO-6001 (manufactured by Mitsui Mining & Smelting), and the defect density was 55.3 / cm 2 .
  • Heat treatment was continuously performed on the manufactured mirror surface wafer under the respective heat treatment conditions described in Table 2 below in an Ar 100% atmosphere using a vertical heat treatment furnace.
  • the conditions for the loading and unloading of the wafers were as follows: both the temperature of the heat treatment furnace was set at 700 ° C, the port speed (input speed) was set at 50 mm / min, and the recovery-heating rate was set at 5 The temperature was set at 5 ° C / min after setting the temperature to ° CZmin and loading the wafer into the heat treatment furnace.
  • the surface defect density of the fabricated annealing plate was measured using MO-601 (manufactured by Mitsui Mining & Smelting), and the occurrence of slip dislocations was observed with an X-ray topographic image. Ranks with almost no slip dislocations were assigned rank 1, and those with most slip dislocations were assigned rank 5, and a 5-stage relative evaluation was performed. The measurement results are summarized in Table 2 below.
  • the blur annealing should be performed in one stage for 2 hours or more, and in particular, the pre-annealing should be performed in the temperature range of 950 to 150 ° C (Examples 2 to 4) can suppress the occurrence of slip dislocations In addition, the density of crystal defects other than the slip dislocations could be reliably reduced. Furthermore, the longer the pre-annealing time (Examples 5 to 8), the more the occurrence of slip dislocations could be suppressed, and the effect of eliminating crystal defects could be further enhanced.
  • a quartz crucible is charged with polycrystalline silicon, and G is controlled using the MCZ method.
  • the diameter is 200 mm, P-type, Silicon single crystals with an orientation of 100> were grown (without nitrogen doping, oxygen content 15 ppma (JEI DA)). Thereafter, the single crystal was sliced, rubbed, chamfered, and polished to obtain a mirror-finished wafer.
  • one sheet was taken out, heat-treated at 100 ° C for 3 hours + 100 ° C for 100 minutes in an oxidizing atmosphere, and then selected for the surface. Observation of the OSF density after selective etching confirmed that the OSF density was about 150 pieces / cm 2 , and that the ⁇ SF density of the manufactured mirror surface wafer was not more than 1000 pieces / cm 2 .
  • the prepared mirror wafer was subjected to a heat treatment using a vertical heat treatment furnace under an Ar 100% atmosphere under the heat treatment conditions described in Example 2 in Table 2.
  • the furnace input conditions were as follows: the heat treatment furnace temperature was set at 7-00 ° C, the furnace input speed was set at 50 mm / min, the recovery heating rate was set at 5 ° C Heating rate ⁇ after charging into heat treatment furnace The temperature rose in.
  • the defect density of the surface of the resultant Aniruuyuha, defect evaluation apparatus manufactured by Mitsui Metal Mining Co. MO- 6 0 1
  • the measurement using a result in a 0.0 5 Z cm 2 very low had values Indicated.
  • oxygen precipitate density and size were measured by OPP before and after high-temperature heat treatment, respectively, using a wafer having the same specifications as the above-mentioned wafer.
  • the present invention is not limited to the above embodiment.
  • the above embodiment is merely an example, and any one having substantially the same configuration as the technical idea described in the claims of the present invention and having the same function and effect will be described. Are also included in the technical scope of the present invention.
  • the case where the atmosphere of the high-temperature heat treatment is argon is described as an example.
  • the present invention can be applied to the case of performing the high-temperature heat treatment in hydrogen or a mixed atmosphere of hydrogen and argon. Further, the present invention can be similarly applied as long as the high-temperature heat treatment temperature and the heat treatment time are within the range of the present invention.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

明 細 書 ァニールゥエーハの製造方法及ぴァニールゥエーハ 技術分野
本発明は、 ァニールゥエーハの製造方法おょぴァニールゥエーハに関し、 特に 大口径においてもスリ ップ転位の発生が低減され、 ゥエーハ表層の欠陥密度が低 減されたァニールゥエーハの製造方法およびァニールゥエーハに関する。 背景技術
近年、 デバイスプロセスの高集積化 '微細化が促進されており、 シリ コンゥェ ーハに対して、 表層のデバイス活性領域の完全性と、 バルク中における酸素析出 物 （核） からなる内部微小欠陥 （B M D ) の増加等による金属などの不純物を捕 獲するゲッタリ ング能力の向上が求められている。
これらの要求に対し、 様々なアプローチが試みられている。 例えば、 ゥヱーハ 表面の欠陥 （主にグローンイン欠陥） を消滅させるために、 チヨクラルスキー法 ( C Z法） 〖こよ り得られたゥエー八に対して、 アルゴンガス、 水素ガス、 または これらの混合ガス雰囲気で、 1 1 0 0〜 1 3 5 0 °Cで 1 0〜 6 0 0分程度の高温 熱処理を施すことが行われてきた。
しかし、 直径 2 0 0 m mあるいは 3 0 0 m m以上の大口径のシリ コンゥエーハ に上記のような高温熱処理を行なった場合、 ゥエーハ裏面から表面に貫通するス リ ップ転位が顕著に発生する。 このようなスリ ップ転位はデバイス工程で更に成 長し、 デパイス工程での不良の原因となり、 歩留りを低下させる要因の一つとな つていた。
さらに、 直径 3 0 0 m m以上の大口径のシリ コンゥエーハに高温熱処理を施し た場合、 直径 2 0 0 m mのゥエーハに高温熱処理を施した場合に比べて、 ス リ ツ プの発生は著しく増加し、 そのスリ ップ転位はァニールゥ —ハの裏面から表面 に抜けていて、 目視検查やパーティクルカウンターで検出されていた。 すなわち 、 上記のような熱処理工程では、 ゥエーハ表面の結晶欠陥を消滅させると同時に スリ ツプ転位を抑制することはできなかった。 発明の開示
本発明は上記問題点に鑑みてなされたものであり、 本発明の目的は、 2 0 0 m m以上の大口径のシリ コン単結晶ゥエーハにおいても、 高温熱処理の際に発生す るスリ ップ転位の発生及び成長が抑制され、 またゥユーハ表層の欠陥密度が低減 されたァニールゥエーハの製造方法及ぴァニールゥエーハを提供することにある 上記目的を達成するために、 本発明によれば、 チヨクラルスキー （C Z ) 法に より作製された直径 2 0 0 m m以上のシリ コン単結晶ゥエーハに、 アルゴンガス 、 水素ガス、 またはこれらの混合ガス雰囲気下、 1 1 0 0 〜 1 3 5 0 °Cの温度で 1 0 - 6 0 0分の高温熱処理を行なぅァニールゥエーハの製造方法において、 前 記高温熱処理を行う前に、 前記高温熱処理温度未満の温度でプレアニールを行な うことにより、 酸素析出物を成長させてスリ ップ転位の成長を抑制することを特 徴とするァニールゥエーハの製造方法が提供される。
このよ う に、 ス リ ップ転位の成長は、 酸素析出物のサイズを大きくすることに よって抑制することができる。 そのため、 シリコン単結晶ゥエーハに高温熱処理 を行う前に高温熱処理温度未満の温度でブレアニールを行なうことにより、 ゥェ ーハの酸素析出物のサイズを大きく成長させ、 その後高温熱処理を行うことによ つて、 高温熱処理におけるス リ ップ転位の成長を抑制することができるとともに 、 結晶欠陥を消滅させることができる。
このとき、 前記ブレアニールを少なく とも 2時間以上で 1段階行うことが好ま しい。
このように ブレアニールを少なく とも 2時間以上で 1段階行うことによって 、 確実に酸素析出物を成長させてスリ ップ転位の成長を抑制することができると ともに、 ゥユーハ表面の結晶欠陥を低減する効果をさらに強化することができる この時、 前記ブレアニールの温度範囲を 9 5 0 〜 1 0 5 0 °Cとすることが好ま しい。 この様に、 ブレアニールを行う温度範囲を 9 5 0 °C以上とすることにより、 時 間をかけることなく効率的に酸素析出物を成長させることができ、 また 1 0 5 0 °C以下とすることによって、 プレアニールにおいてスリ ップ転位を成長させるこ となく酸素析出物を成長させることができる。 また、 このような温度範囲のプレ ァニールをすれば、 高温熱処理により効果的にゥエーハ表面の結晶欠陥を低減さ せることができる。
また、 この場合、 前記ブレアニールを第 1ァニール （温度 T 1 ) と第 2ァユー ル （温度 T 2 ) の 2段階で行い、 T 1 < T 2 とすることが好ましい。
このように、 前記ブレアニールを 2段階で行い、 それぞれの熱処理温度の関係 を T 1く T 2とすることにより、 第 1ァニールで酸素析出物のサイズをある程度 成長させ、 その後それよりも高温の温度 T 2で第 2ァニールを行えば、 スリ ップ 転位の成長が確実に抑制されると同時に、 比較的短時間で酸素析出物をさらに成 長させることができる。
さらにこの場合、 前記第 1ァニールの温度 T 1を 1 0 0 0 °C、 前記第 2ァニー ルの温度 T 2を 1 0 5 0 °Cとすることが好ましい。
このように、 第 1ァニールの温度 T 1を 1 0 0 0 °Cとすることによって、 スリ ップ転位を成長させることなく酸素析出物のサイズを大きくすることができ、 ま た、 1 0 0 0 °Cの第 1ァエールにおいてある程度酸素析出物のサイズを成長させ たことによって、 1 0 5 0 °Cで第 2ァニールを行ってもス リ ップ転位の成長を確 実に抑制でき、 また比較的短時間で酸素析出物をさらに成長させることができる また、 前記ブレアニールにおいて、 前記シリ コン単結晶ゥエーハを熱処理炉に 投入する際に、 熱処理炉の温度を 7 0 0 °C以下とし、 入炉速度を 5 0 m in Z m i n以下とし、 かつ、 リカバリー昇温速度を 5 °C Z m i n以下とすることが好まし い。
上記の様な条件でシリコン単結晶ゥエーハを熱処理炉に投入することによって 、 ス リ ップ転位の発生要因の一つであるゥエーハ入炉時におけるゥエーハ裏面の 傷の発生を低減することができ、 それによつて傷が起点となって発生するスリ ッ プ転位を減少させることができる。 また、 前記シリ コン単結晶ゥエーハとしては、 窒素濃度が 1 X 1 0 1 3〜 5 X 1 0 1 5ノ（3 1113で、 酸素濃度が 1 0〜 2 5 p p m a ( J E I DA) である窒素を ドープしたシリ コン単結晶ゥエーハを用いるのが好ましい。
このように、 ゥエーハの窒素濃度が 1 X I 0 1 3Z c m3以上であることによつ て、 ス リ ップ転位を抑制するために効果的な酸素析出物密度 （ l X 1 0 9/ c m 3以上） を容易に得ることができ、 また窒素濃度が 5 X 1 0 1 5/ c m3以下であ ることによって、 C Z単結晶を引き上げる際の単結晶化の妨げとなることもない 。 また、 ゥエーハの酸素濃度が 1 0〜 2 5 p p m a ( J E I D A : 日本電子工業 振興協会規格） であることによって、 酸素析出物起因のスリ ップ転位を発生させ ることなく、 窒素ドープ効果による十分な酸素析出密度を得ることができる。 さらに、 前記高温熱処理を行うシリ コン単結晶ゥエーハとして、 C Z法により シリ コン単結晶を作製する際にボイ ド欠陥の発生を抑制した条件で作製したシリ コン単結晶ゥエーハを用いることが好ましい。
このように、 シリ コン単結晶ゥエーハとして、 C Z法によりシリ コン単結晶を 作製する際にボイ ド欠陥の発生を抑制した条件で作製したゥエーハを用いること によって、 高温熱処理におけるスリ ップ転位の成長を抑制することができるとい う効果に加えて、 もともとボイ ド欠陥が極めて少ないゥエーハに高温熱処理が加 えられ、 しかも、 表面近傍の酸素析出物は高温熱処理による外方拡散によりほと んど消滅されるので、 極めて高品質の D Z層が得られる。
このとき、 前記ボイ ド欠陥の発生を抑制した条件で作製したシリ コン単結晶ゥ エーハの O S F密度が 1 0 0 0個 Z c m2以下であるものとすることが好ましい このよ うに、 シリ コン単結晶ゥエーハを、 熱酸化処理を行なった後に観察され る O S F密度が 1 0 0 0個/ c m2以下であるものとすれば、 ゥヱーハ表面近傍 に存在する O S F核を高温熱処理によって確実に消滅させることができる。 そして本発明によれば、 高温熱処理を施してもスリ ップ転位の成長が抑制され 、 またゥエーハ表面近傍の欠陥密度が低減された大口径のァニールゥエーハを提 供することができる。
以上説明したように、 本発明によれば、 1 1 0 0 °c以上の高温熱処理を行う際 に、 高温熱処理温度未満の温度でブレアニールを行うことによって、 直径が 2 0 O mm以上の大口径のシリ コン単結晶ゥェーハであっても、 ゥエーハ表面の欠陥 密度が小さく、 かつスリ ップ転位が低減されたァニールゥエーハを提供すること ができる。 図面の簡単な説明
図 1は、 第 1ァニール （ 1 0 0 0 °C) 及び第 2ァニール （ 1 0 5 0 °C) の熱処 理時間を変化させたときのァニールゥエーハ表面のスリ ップ転位の存在を表した 図である。
図 2は、 第 1ァニール （ 8 0 0。C) 及び第 2ァニール （ 1 0 0 0 °C) の熱処理 時間を変化させたときのァニールゥエーハ表面のスリ ップ転位の存在を表した図 である。
図 3は、 測定したブレアニール条件の異なるァニールゥヱーハの表面結晶欠陥 密度を比較した図である。 発明を実施するための最良の形態
以下、 本発明について実施の形態を説明するが、 本発明はこれらに限定される ものではない。
従来、 アルゴンガスや水素ガスなどを用いて高温 （ 1 1 0 0 ~ 1 3 5 0 °C ) に おいて長時間熱処理を施す高温ァニールでは、 ゥエーハにスリ ップ転位が入らな いように、 低温で熱処理炉内に投入した後、 徐々に昇温させて所定の熱処理温度 まで温度を上昇させている。 この高温熱処理において、 高温熱処理温度を 1 1 0 0 °C以上とするのは、 表面近傍の欠陥を効果的に消滅するためであり、 また 1 3 5 0 °C以下とすることによつてゥエーハの変形や金属汚染等の問題を防止するた めである。 しかしながら、 この様な従来の方法では、 直径が 2 0 0 mmあるいは 3 0 0 mm以上の大口径のゥエーハを熱処理する場合、 1 0 5 0 °Cを超える高温 においてゥエーハ裏面から表面に貫通するスリ ップ転位が顕著に発生するという 問題があった。
その原因の一つは、 シリ コンゥエーハを熱処理炉内に投入する際に、 シリ コン ゥエーハ面内の温度分布が大きくなることにあり、 それによつてゥエーハ自体が 変形してボートとの接触部の一部が破損し、 ゥエーハ裏面に傷が発生する。 その 後シリ コンゥエーハに高温熱処理を施すことによって、 ゥエーハ裏面の傷が起点 となりスリ ップ転位が成長して表面に突き抜けることが生じていた。
そこで、 本発明者等は、 ゥエーハ表面の結晶欠陥を低減させると同時にスリ ツ プの発生及び成長を抑制するために、 入炉時のゥエーハ裏面における傷の発生を 少なく し、 また 1 1 0 0 °c以上の温度で熱処理する前に、 スリ ップ転位が発生 ' 成長しないような条件でス リ ップ転位の成長を抑制する効果を有する酸素析出物 をある一定の大きさ以上に成長させることが可能であれば、 ゥエーハ表面の結晶 欠陥を消滅させることができ、 かつァニールゥエーハのス リ ップ転位を低減させ ることができることを発想し、 鋭意検討を重ねることにより本発明を完成させる に至った。
すなわち、 C Z法で育成した単結晶インゴッ トから切り出し、 研磨した鏡面ゥ エーハに対して、 アルゴンガス、 水素ガス、 またはこれらの混合ガス雰囲気下、 1 1 0 0 〜 1 3 5 0 °Cの温度で 1 0 ~ 6 0 0分の高温熱処理を行なう前に、 先ず 高温熱処理温度未満の温度で、 スリ ップの発生しない条件のブレアニールを行う ことにより ゥエーハ中の酸素析出物を成長させる。 その後、 高温熱処理を施すこ とにより、 ゥエーハ表面及び表面近傍の結晶欠陥が消滅し、 またゥエーハ内部で は酸素析出のゲッタリング層が存在しているゥエーハをスリ ップ転位を成長させ ることなく作製することができる。
特に、 ブレアニールを少なく とも 2時間以上で 1段階行った後に高温熱処理を 行うことによって、 確実にスリ ツプ転位の発生を抑制できると ともに、 結晶欠陥 低減の効果をさらに高めることができる。
尚、 ブレアニールと 1 1 0 0 °C以上の高温熱処理 （欠陥消滅ァニール） は、 ゥ エーハを炉から取り出すことなく連続的に行っても良いし、 ブレアニール後、 一 且降温してゥエーハを炉から取り出し、 あらためて熱処理炉に投入して欠陥消滅 ァニールを行っても良い。 生産性を考慮すると、 連続的に行うことが好ましい。 この時、 プレアニールの温度が 9 5 0 °C未満では酸素析出物の成長に時間がか かるため効率的でなく、 また 1 0 5 0 °Cを超えるとス リ ップ転位が顕著に発生す るため、 プレアニールを行う温度範囲は 9 5 0〜 1 0 5 0 °Cであることが好まし い。
さらに、 プレアニールは 2段階で行われることが好ましく、 まず第 1ァニール (温度 T 1 ) においてゥエーハ内に存在する酸素析出物のサイズをある程度大き く成長させた後、 温度 T 1 より も高温の温度 T 2で第 2ァニールを行うことによ つて、 第 2ァニールにおけるスリ ップ転位の成長が確実に抑制されると同時に、 短時間で酸素析出物のさらなる成長が可能となり、 その後行われる 1 1 0 0 °C以 上の高温熱処理におけるスリ ツプ転位の成長を十分に抑制することができ、 さら に高温熱処理後のァニールゥエーハの結晶欠陥を一層低減させることができる。 この時、 1 0 0 0 °cの熱処理温度では、 ス リ ップ転位は成長しないが、 一方酸 素析出物を成長させるには時間がかかり、 また 1 0 5 0 °Cの熱処理温度では酸素 析出物を成長させると同時にス リ ップ転位も成長してしまう恐れがある。 そのた め、 第 1ァニールの熱処理温度を 1 0 0 0 °C、 第 2ァニールの熱処理温度を 1 0 5 0 °Cとすることによって、 第 1ァニールにおいてスリ ップ転位を成長させるこ となく、 第 2ァニールでスリ ップ転位が成長しないようなサイズに酸素析出物を 成長させ、 その後第 2ァニールにおいて更に酸素析出物を成長させることによつ て、 短時間で酸素析出物を成長させることができるとともに、 1 1 0 0 °C以上の 高温熱処理においてもスリ ップ転位を成長させずに、 結晶欠陥を消滅させること ができる。 従って、 このよ うに第 1ァニールの温度 T 1を 1 0 0 0 °C、 第 2ァニ ールの温度 T 2を 1 0 5 0 °Cとすることによって、 効率的にスリ ップ転位を抑制 でき、 また短時間で酸素析出物を成長できると共に、 ァニールゥエーハの欠陥密 度を低減することが可能となる。
また、 ゥエーハ表面まで貫通するスリ ップ転位は、 前述のようにゥエーハ入炉 時の裏面キズの発生と、 その後の熱処理による成長という 2つの要因に起因する 。 ゥエーハの裏面に発生する傷の状態は、 入炉条件を変化させることによって変 化する。 また、 入炉時にゥエーハ裏面に傷が多く発生するとその傷が起点となつ てスリ ップ転位の成長が生じる。 そこで、 プレアニールにおいてゥエーハを熱処 理炉に投入する際に、 熱処理炉の温度を 7 0 0 °C以下とし、 入炉速度を 5 0 m m / m i n以下とし、 かつ、 リカバリ一昇温速度を 5 °C / m i n以下とすることに より、 ゥヱーハ投入時の裏面キズの発生を低減させ、 その後のスリ ップ転位の成 長を防ぐことができる。 特に、 入炉温度が 7 0 0 °Cを超える温度であると、 大口 径ゥ ーハであるほどゥエーハ投入時の面内温度分布が大きくなり、 その結果ゥ エーハの変形も大きくなるため、 ボートとの擦れが大きくなり、 スリ ップ転位の 発生源が増加するので、 入炉温度は 7 0 0 °C以下とすることが好ましい。
尚、 ここで言う リカパリ一昇温速度とは、 所定温度に設定された熱処理炉内に ゥェ一ハを投入すると、 炉内温度が設定温度よりも低下してしまうため、 その際 に、 低下した炉内温度を設定温度に戻すための昇温速度のことである。
さらに、 本発明に用いられるゥエーハは、 窒素をドープしたシリ コン単結晶ゥ エーハであることが好ましく、 窒素濃度が 1 X 1 0 1 3/ c m3以上の窒素ドープ シリコン単結晶ゥューハであれば、 スリ ップ転位を抑制するのに効果的な酸素析 出物密度 （ 1 X 1 09Z c m3以上） を容易に得ることができる。 しかし、 窒素 濃度が 5 X 1 0 1 5/ c m 3を超える場合では C Z単結晶を引き上げる際に単結晶 化の妨げとなるおそれがあり、 生産性の低下を招くため、 ゥエーハの窒素濃度は 1 X I 0 1 3 ~ 5 X 1 0 1 5 c m 3とすることが好ましい。
またこの時、 ゥエーハの酸素濃度が 1 0 p p m a ( J E I D A) 以上であれば 、 窒素ドープの効果により十分な酸素析出密度を得ることができる。 しかし、 一 方、 酸素濃度が 2 5 p p m aを超える'場合は酸素析出過多となり、 析出物起因の スリ ップ転位が新たに発生しやすくなる。 そのため、 ゥエーハの酸素濃度は 1 0 〜 2 5 p p m a ( J E I D A) であることが好ましい。
さらに本発明では、 高温熱処理を施すシリ コン単結晶ゥヱーハと して、 C Z法 によりシリ コン単結晶を作製する際にボイ ド欠陥の発生を抑制した条件で作製し たシリ コン単結晶ゥエーハを用いることが好ましい。 ここでボイ ド欠陥の発生を 抑制した条件としては、 例えば特開平 1 1 _ 1 4 7 7 8 6号、 特開平 1 1 — 1 5 7 9 9 6号などに記載されているように、 C Z法によりシリ コン単結晶を引き上 げる際の引き上げ速度 Vと引き上げ結晶中の固液界面近傍の温度勾配 Gとの比で ある V/Gを制御することにより、 原子空孔型の点欠陥の集合体であるボイ ド欠 陥や過剰の格子間シリ コンに起因する転位等の欠陥の発生が抑制された N領域 (二ユートラル領域）にてシリ コン単結晶を引き上げる条件とすることができる。 具体的には、 引き上げ装置の炉内構造 （ホッ トゾーン構造） および引き上げ速度 の調整により V/Gを制御することによって、 シリコン単結晶の育成を N領域と なる条件で実施することができ、 空孔型の点欠陥の集合体であるボイ ド欠陥のな い結晶が得られる。
このよ うな条件で作製したシリ コン単結晶ゥエーハに本発明の高温熱処理を適 用することにより、 高温熱処理におけるスリ ップ転位の成長を抑制することがで きるという効果に加えて、 もともとボイ ド欠陥が極めて少ないゥエーハに高温熱 処理が加えられ、 しかも、 表面近傍の酸素析出物は高温熱処理による外方拡散に よりほとんど消滅されるので、 極めて高品質の D Z層を有するァニールゥエーハ が得られる。
この場合、 ボイ ド欠陥の発生を抑制した条件で作製したシリ コン単結晶ゥエー ハを、 高温酸化熱処理を行なうことによりその表面に検出される O S F密度が 1 0 0 0個/ c m2以下のゥエーハとすることが好ましい。 高温熱酸化により O S Fを発生させる O S F核は、 比較的サイズの大きな G r o w n— i n酸素析出物 であり、 このよ うな O S F核がゥエーハ表面近傍に高密度に存在すると、 本発明 の高温熱処理の際に外方拡散で消滅しきれずに残存する場合があるが、 シリ コン 単結晶ゥエーハを O S F密度が 1 0 0 0個 c m2以下であるものとすることに より、 ゥユーハ表面近傍に存在する O S F核を高温熱処理による外方拡散によつ て確実に消滅させることができる。
以下、 本発明をさらに詳述する。
まず、 MC Z法により、 窒素含有量が 5 X 1 0 1 3 c m3 (計算値）、 酸素含 有量が 1 5 p p m a ( J E I DA) で直径が 3 0 0 m mのィ ンゴッ トを育成した 後、 インゴッ トを切り出してゥエーハを用意した。
その後、 用意したゥエーハに熱処理を施すため、 熱処理炉にゥエーハを投入し た。 その際のゥヱーハの入炉条件は、 熱処理炉の温度を 7 0 0 °C、 入炉速度を 1 0 0 mm/m i n、 リカパリ一昇温速度を 1 0 °G/m i nに設定した。
ゥエーハを熱処理炉内に投入後、 A r雰囲気下で 1 0 0 0 °Cで 0〜 1 6時間 + 1 0 5 0 °Cで 0〜 1 2時間のプレアニールを行い、 その後 1 2 0 0 °Cで 1時間の 高温熱処理を行った。 ァニール後、 それぞれの熱処理条件から得られたァニール ゥエーハの表面に存在するスリ ップ転位の有無を確認した。 その結果を図 1に示 す。 図 1の各プロ ッ トおよびそれらを結ぶ直線,は、 高温熱処理 （ 1 2 0 0 °C、 1 時間） によりス リ ップ転位が発生するか否かの境界線を示しており、 境界線の下 部ではスリ ップ転位が発生し、 上部及ぴ境界線上ではスリ ップ転位は発生しない ことを意味する （尚、 プレアニールを行わず、 1 2 0 0 °C、 1時間の高温熱処理 のみ行った場合は、 ス リ ップ転位が多発する）。
また 1 0 0 0 °Cで 2時間 + 1 0 5 0 °Cで 5時間 + 1 2 0 0 °Cで 1時間及ぴ 1 0 0 0 で 4時間 + 1 0 5 0 °Cで 4時間 + 1 2 0 0 °Cで 1時間の熱処理条件 （いず れもス リ ップ転位の発生しない条件） で得られたァニールゥエーハの表面欠陥密 度を測定し、 その結果を図 3に示す。
図 1に示したように、 1 2 0 0 °Cの高温熱処理を行う前のブレアニーノレの温度 と時間を適切に設定することでス リ ップ転位がゥエーハ表面にないァニールゥェ ーハを得ることができ、 そのなかで、 1 0 0 0 °Cで 2時間 + 1 0 5 0 °Cで 5時間 + 1 2 0 0 °Cで 1時間あるいは 1 0 0 0 °Cで 4時間 + 1 0 5 0 °Cで 4時間 + 1 2 0 0 °Cで 1時間の熱処理条件で行ったァニールゥエーハが、 比較的短い時間のプ レアニールでスリ ップ転位のないァニールゥエーハを得ることができた。 また、 その 2条件で作製されたァニールゥエーハは、 図 3に示す様に表面欠陥も極めて 少なかった。
次に、 M C Z法により上記と同様にゥエーハを用意し、 上記と同一の入炉条件 で熱処理炉に投入した。 その後、 A r雰囲気下で 8 0 0 °Cで 2 〜 1 6時間 + 1 0 0 0 °Cで 7 〜 1 8時間のプレアニールを行い、 その後 1 2 0 0 °Cで 1時間の高温 熱処理を行った。 ァニール後、 それぞれの熱処理条件から得られたァニールゥェ ーハの表面に存在するスリ ップ転位の有無を確認した。 その結果を図 2に示す （ 図 2の見方は図 1 と同様である）。 また 8 0 0 °Cで 4時間 + 1 0 0 0 °Cで 1 2時 間 + 1 2 0 0 °Cで 1時間及び 8 0 0 °Cで 8時間 + 1 0 . 0 0 °Cで 9時間 + 1 2 0 0 でで 1時間の熱処理条件で得られたァニールゥエーハの表面欠陥密度を測定し、 その結果を図 3に示す。
図 2に示したように、 プレアニールの温度と時間を適切に設定することでス リ ップ転位がゥエーハ表面にないァニールゥエーハを得ることができ、 そのなかで 、 8 0 0 °Cで 4時間 + 1 0 5 0 °Cで 1 2時間 + 1 2 0 0 °Cで 1時間の熱処理条件 で行ったァニールゥエーハが、 比較的短い時間のァニールでス リ ップ転位のない ゥエー八とすることができた。
図 1、 図 2の結果より、 熱処理時間を考慮した場合、 1 0 0 0 °C+ 1 0 5 0 °C の組み合わせでプレアニールを行って酸素析出処理した方が、 8 0 0 °C+ 1 0 0 0 °Cの組み合わせでプレアニールを行うより も短時間でゥヱーハ表面にスリ ップ 転位のないァニールゥエーハを得ることができ、 効率的であることがわかる。 また、 図 3に示したように、 上記の 1 0 0 0 °C+ 1 0 5 0 °Cあるいは 8 0 0 °C + 1 0 0 o°cの,袓み合わせのプレア-一ノレにおいて、 ゥェーハ表面のス リ ップ転 位をなくすことができた熱処理条件の中で比較的短時間であった熱処理条件にお けるァニールゥエーハの表層の欠陥密度を比較してみると、 8 0 0 V+ 1 0 0 0 °C+ 1 2 0 0 °Cの組み合わせの熱処理を行ったァニールゥエーハの欠陥密度は、 1 0 0 0 °C+ 1 0 5 0 °C+ 1 2 0 0 °Cの組み合わせのァニーノレゥエーハの欠陥密 度の 5 ~ 1 0倍程度であった。 このこと力 ら 8 0 0 °C+ 1 0 0 0 °C+ 1 2 0 0 °C の熱処理を行ったゥエーハでは高温熱処理における結晶欠陥の消滅が抑制されて いることがわかった。
この理由は明らかではないが、 8 0 0 °C+ 1 0 0 0 °C + 1 2 0 0 °Cの組み合わ せの熱処理を行った場合、 8 0 0。C+ 1 0 0 0 °Cのプレアニールにおいて、 1 2 0 0 °cのアルゴンァニールでは消滅されにくい欠陥が成長しているものと考えら れる。
このことからも、 ブレアニールを 1 0 0 0 °C+ 1 0 5 0 °Cの組み合わせで行う 方がゥエーハ表層における結晶欠陥密度をより低減することができ、 さらに効果 的であることがわかる。
次に、 プレアニールにおける入炉条件を変化させて熱処理を行った。
まず、 MC Z法により、 窒素含有量が 5 X 1 0 1 3 a t o m s / c m 3 (計算値 )、 酸素含有量が 1 5 p p m a ( J E I D A) で直径が 3 0 0 mmのイ ンゴッ ト を育成した後、 イ ンゴッ トを切り出してゥエーハを用意した。
その後、 用意したゥヱーハに熱処理を施すため、 熱処理炉にゥエーハを投入し た。 その際のゥユーハの熱処理炉への入炉条件を以下の表 1に示す。 (表 1 )
Figure imgf000014_0001
それぞれの入炉条件でゥヱーハを熱処理炉内に投入後、 1 0 0 0 °〇で 2〜 8時 間 + 1 0 5 0 °Cで 2〜 8時間のプレアニールを行つた後、 1 2 0 0 °Cで 1時間の 高温熱処理を行った。
その結果、 入炉条件が条件 1 〜 3の場合、 図 1の結果と同様に 1 0 0 0 °Cで 4 時間 + 1 0 5 0 °Cで 4時間 + 1 2 0 0 で 1時間の熱処理条件でァニールを行う ことによって、 結晶欠陥を低減でき、 かつァニールゥヱーハの表面に突き抜ける スリ ップ転位は発生しなかった。 それに対して、 条件 4でゥエーハを熱処理炉に 投入した場合のみ、 1 0 0 0 °Cで 2時間 + 1 0 5 0 °Cで 2時間 + 1 2 0 0 °Cで 1 時間の熱処理条件、 すなわち、 図 1ではスリ ップ転位が発生する結果となった短 時間のプレアニールでも、 ゥエーハの表面に突き抜けるスリ ップ転位がなく、 欠 陥密度の小さいァニールゥヱーハを得ることができた。
以上の結果より、 入炉条件は、 熱処理炉の温度が 7 0 0 °C、 入炉速度が 5 0 m m/m i n、 かつリカバリ一昇温速度が 5 °C/m i またはそれより ゥエーハに 対して負荷のかからない条件 (それぞれ 7 0 0 °C以下、 5 0 mm/m i n以下、 5°C/m i n以下） とすることによって、 効果的にスリ ップ転位の成長を抑制す ることが可能となる。
また、 確認として条件 1 〜 4の入炉条件でゥヱーハを熱処理炉内に投入し、 プ レアニールを行うことなく 1 2 0 0でで 1時間の高温熱処理を行ったァニールゥ エーハと 1 0 0 0 °Cで 2時間のプレアニールを行った後 1 2 0 0 °Cで 1時間の高 温熱処理を行ったァニールゥエーハを作製し、 それらの結晶欠陥密度と発生した ス リ ップ転位を測定して比較を行った。 その結果、 プレアニールを行わなかった ァニールゥヱーハは、 入炉条件には依存することなく、 いずれの場合にも目視検 查でも観察されるスリ ップ転位が顕著に発生していたが、 プレアニールを行った ァニールゥエーハでは、 プレアニールを行わなかったものに比べて欠陥密度及び 発生したスリ ップ転位ともに半分以下に低減していた。
すなわち、 本発明によれば、 高温熱処理を行う前に高温熱処理温度未満の温度 でプレアニールを行うことによって、 ァエールゥエーハの結晶欠陥密度を確実に 低減できると同時にス リ ップ転位の発生を抑制することができる。 特に、 前記プ レアニールを 2段階行った場合のようにスリ ップ転位の全くないァニールゥエー ハを製造することも可能である。 以下、 実施例及び比較例を示して本発明をより具体的に説明するが、 本発明は これらに限定されるものではない。 (実施例 1 )
まず、 石英ルツボに原料多結晶シリ コンをチャージし、 これに窒化膜付きシリ コンゥエーハを投入しておき、 MC Z法によって直径 3 0 0 mm、 P型、 方位く 1 0 0 >の窒素をドープしたシリ コン単結晶を育成した （窒素含有量 5 X 1 0 1 3 a t o m s / c m 3 (計算値）、 酸素含有量 1 5 p p m a ( J E I DA))。 その 後、 単結晶をスライスし、 ラッピング、 面取り、 研磨を施して鏡面ゥエーハとし た。 · 次に、 得られた鏡面ゥエーハをァニールするため熱処理炉にゥエーハを投入し た。 その際、 ゥエーハの入炉条件は、 熱処理炉の温度を 7 0 0 °C、 入炉速度を 5 0 mm/m i n、 リカバリ一昇温速度を 5 °C/m i nに設定した。
ゥエーハを熱処理炉内に投入後、 A r 1 0 0 %雰囲気下でまず 1 0 0 0 °Cで 2 時間の第 1ァニール、 次に 1 0 5 0 °Cで 2時間の第 2ァニールを行い、 その後 1 2 0 0 °Cで 1時間の高温熱処理を行った。
高温熱処理後、 ァニールゥ ーハ表面を X線トポグラフ及び表面検査装置 （K L A-T e n c o r社製 S P 1 ) によって観察した結果、 スリ ップ転位はほとん ど確認されなかった。 また得られたァニールゥエーハの表面の欠陥密度を、 欠陥 評価装置 （三井金属鉱業社製 MO— 6 0 1 ) により測定した結果、 1 . 5個 / c m2と大変低い値を示した。
また、 上記ゥエーハと同一仕様のゥエーハを用いて、 赤外干渉法を用いた欠陥 評価装置である H i g h Y i e l d T e c h n o l o g y社製 O P P (O p t i c a 1 P r e c i p i t a t e P r o f i l e r ) により、 第 1ァニー ル前、 第 1ァニール後、 第 2ァニール後のそれぞれにおいて、 酸素析出物密度と サイズを測定した。
その結果、 第 1ァニール前は酸素析出物サイズが小さいため O P Pでは観察さ れなかった。 ちなみに、 O P Pによる酸素析出物の検出下限サイズは約 5 0 n m 程度である。 一方、 第 1ァニール後の酸素析出物は O P Pで検出可能なサイズに 成長しており、 平均 1 . 2 ( a . u .) であった。 さらに、 第 2ァニール後には 平均 2. 8 ( a . u . ) まで成長していることがわかった。 また、 酸素析出物密 度については、 第 1ァニール後、 第 2ァニール後のいずれも 4 X 1 0 9個 c m 3であった。
すなわち、 上記のような第 1ァニールと第 2ァニールにより酸素析出物サイズ が成長し、 しかも、 十分な密度を有しているため、 その後の高温熱処理によるス リ ップ転位の発生が抑制されたものと推測される。
尚、 上記 O P Pでは検出された欠陥サイズの絶対値を測定することはできない ため、 a . u . ( a r b i t r a r y u n i t :任意単位） を用いて、 相対値 で評価した。
(実施例 2〜 8、 比較例 1及び 2 )
まず、 石英ルツボに原料多結晶シリ コ ンをチャージし、 これに窒化膜付きシリ コンゥエーハを投入しておき、 C Z法によつて直径 2 0 0 mm、 結晶方位く 1 0 0 >、 P型、 1 0 Ω ' c mの窒素をドープしたシリ コン単結晶イ ンゴッ トを育成 した （窒素含有量 5 X 1 0 1 3 a t o m s / c m 3 (計算値）、 酸素含有量 1 5 p p m a ( J E I DA))。 その後、 シリ コ ン単結晶インゴッ トをスライスし、 ラッ ビング、 面取り、 研磨を施して鏡面ゥエーハを用意した。 この鏡面ゥエーハ表面 の欠陥密度を MO— 6 0 1 (三井金属鉱業製） を用いて測定した結果、 その欠陥 密度は 5 5. 3個/ c m 2であった。
この作製した鏡面ゥエーハに対し、 縦型熱処理炉を用いて A r 1 0 0 %雰囲気 下で以下の表 2に記載した各熱処理条件で熱処理を連続的に行った。 尚、 その際 、 ゥエーハの投入及び取り出し条件は、 いずれも熱処理炉の温度を 7 0 0 °C、 ま たポートスピード （入炉速度） を 5 0 mm/m i n、 またリカバリ一昇温速度を 5 °CZm i nに設定し、 またゥエーハを熱処理炉に投入後、 昇温速度 5 °C/m i nで昇温した。 高温熱処理後、 作製したァニールゥヱーハの表面欠陥密度を MO - 6 0 1 (三井金属鉱業製） を使用して測定し、 またス リ ップ転位の発生状況を X線トポグラフ像により観察し、 ス リ ップ転位がほとんど発生しなかったものを ランク 1 とし、 ス リ ップ転位の発生が最も多かったものをランク 5 として、 5段 階の相対評価を行った。 その測定結果を以下の表 2にまとめて示す。
(表 2 )
Figure imgf000017_0001
上記表 2に示したように、 高温熱処理を行う前にブレアニールを 2時間以上で 1段階行うこと、 特に 9 5 0〜 1 0 5 0 °Cの温度範囲でプレアニールを行うこと (実施例 2 ~ 4 ) によって、 ス リ ップ転位の発生を抑制することができるととも にス リ ップ転位以外の結晶欠陥密度も確実に低減することができた。 さらに、 プ レアニール時間を長くするほど （実施例 5〜 8 )、 スリ ップ転位の発生を一層抑 制することができ、 また結晶欠陥を消滅させる効果もさらに高めることができた 。 しかしながら、 高温熱処理を行う前にブレアニールを行わなかった場合 （比較 例 1及び 2) は、 ァニールゥエーハの表面にはス リ ップ転位が顕著に発生してお り、 スリ ップ転位の発生を抑制することはできなかった。 また、 本発明によるプ レアニールを行ったァニールゥエーハは、 ス リ ップ転位が減少するのみならず、 従来の高温熱処理のみを行う場合に比べて結晶欠陥の消滅効果も大きくなること が判つた。
さらに、 上記と同様の条件で繰り返し実験を行っても、 表 2 と同様の結果が得 られ、 再現性があることが確認された。
(実施例 9 )
まず、 石英ルツボに原科多結晶シリ コンをチャージし、 MC Z法を用いて Gを制御し、 結晶の成長方向に垂直な断面が全面 N領域になる条件によって直径 20 0 mm, P型、 方位く 1 0 0 >のシリ コン単結晶を育成した （窒素ドープな し、 酸素含有量 1 5 p p m a ( J E I DA))。 その後、 単結晶をスライスし、 ラ ッビング、 面取り、 研磨を施して鏡面ゥエーハとした。
このゥユーハ表面の O S F密度を測定するため一枚抜き取り、 酸化性雰囲気下 、 1 0 0 0 °Cで 3時間 + 1 1 5 0 °Cで 1 0 0分の熱処理を行なった後、 表面に選 択ェツチングを施して O S F密度を観察したところ、 約 1 5 0個/ c m2であり 、 作製した鏡面ゥエーハの〇 S F密度が 1 0 0 0個/ c m2以下であることを確 認した。
次に、 作製した鏡面ゥユーハに対し、 縦型熱処理炉を用いて A r 1 0 0 %雰囲 気下、 表 2の実施例 2に記載した熱処理条件で熱処理を行った。 その際、 ゥエー ハの入炉条件は、 熱処理炉の温度を 7—0 0 °C、 入炉速度を 5 0 mm/m i n、 リ カバリー昇温速度を 5 °CZm i nに設定し、 またゥエーハを熱処理炉に投入後、 昇温速度 δ
Figure imgf000018_0001
i nで昇温した。
高温熱処理後、 ァニールゥエーハ表面を X線トポグラフ及び表面検査装置 （K L A-T e n c o r社製 S P 1 ) によって観察した結果、 スリ ップ転位はほとん ど確認されなかった （表 2のランク 1 と同等レベル）。
また、 得られたァニールゥユーハの表面の欠陥密度を、 欠陥評価装置 （三井金 属鉱業社製 MO— 6 0 1 ) によ り測定した結果、 0. 0 5個 Z c m2と極めて低 い値を示した。
さらに、 上記ゥエーハと同一仕様のゥエーハを用いて、 O P Pにより、 プレア ニール前、 高温熱処理後のそれぞれにおいて、 酸素析出物密度とサイズを測定し た。
その結果、 ブレアニール前は酸素析出物サイズが小さいため O P Pでは観察さ れなかった。 一方、 高温熱処理後の酸素析出物は O P Pで検出可能なサイズに成 長しており、 平均 2. 5 ( a . u .) であった。 また、 酸素析出物密度は 5 X 1 0 9個 Zcm3であった。 なお、 本発明は、 上記実施形態に限定されるものではない。 上記実施形態は単 なる例示であり、 本発明の特許請求の範囲に記載された技術的思想と実質的に同 一な構成を有し、 同様な作用効果を奏するものは、 いかなるものであっても本発 明の技術的範囲に包含される。
例えば、 上記実施例では高温熱処理の雰囲気をアルゴンとする場合を例に挙げ たが、 本発明は水素あるいは水素とアルゴンの混合雰囲気中で高温熱処理する場 合にも全く同様に適用できるものであり、 また高温熱処理温度や熱処理時間が本 発明の範囲内であれば同様に適用できるものである。

Claims

請 求 の 範 囲
1 . チヨクラルスキー （C Z) 法により作製された直径 2 0 0 mm以上のシリ コン単結晶ゥエーハに、 アルゴンガス、 水素ガス、 またはこれらの混合ガス雰囲 気下、 1 1 0 0〜 1 3 5 0 °Cの温度で 1 0〜 6 0 0分の髙温熱処¾を行なうァニ ールゥエーハの製造方法において、 前記高温熱処理を行う前に、 前記高温熱処理 温度未満の温度でブレアニールを行なうことにより、 酸素析出物を成長させてス リ ップ転位の成長を抑制することを特徴とするァニールゥエーハの製造方法。
2. 前記ブレアニールを少なく とも 2時間以上で 1段階行うことを特徴とする 請求項 1に記載されたァニールゥユーハの製造方法。
3. 前記ブレアニールの温度範囲を 9 5 0〜 1 0 5 0 °Cとすることを特徴とす る請求項 1または請求項 2に記載されたァニールゥ ーハの製造方法。
4. 前記ブレアニールを第 1ァニール （温度 T 1 ) と第 2ァユール （温度 T 2 ) の 2段階で行い、 T 1 < T 2とすることを特徴とする請求項 1ないし請求項 3 のいずれか一項に記載されたァニールゥユーハの製造方法。
5. 前記第 1ァニールの温度 T 1を 1 0 0 0 °C、 前記第 2ァニールの温度 T 2 を 1 0 5 0 °Cとすることを特徴とする請求項 4に記載されたァユールゥエーハの 製造方法。
6. 前記ブレアニールにおいて、 前記シリ コン単結晶ゥエーハを熱処理炉に投 入する際に、 熱処理炉の温度を 7 0 0 °C以下とし、 入炉速度を 5 0 mm/m i n 以下とし、 かつ、 リカバリー昇温速度を δ i n以下とすることを特徴とす る請求項 1ないし請求項 5のいずれか一項に記載されたァニールゥエーハの製造 方法。
7. 前記シリ コン単結晶ゥェーハとして、 窒素濃度が Ι Χ Ι Ο ^ δ Χ ΐ Ο 1 5/ c m3で、 酸素濃度が 1 0〜 2 5 p p m a ( J E I D A) である窒素をドー プしたシリ コン単結晶ゥエーハを用いることを特徴とする請求項 1ないし請求項 6のいずれか一項に記載されたァニールゥヱーハの製造方法。
8. 前記高温熱処理を行うシ リ コ ン単結晶ゥエーハとして、 C Z法によりシリ コン単結晶を作製する際にボイ ド欠陥の発生を抑制した条件で作製したシリ コン 単結晶ゥエーハを用いることを特徴とする請求項 1ないし請求項 7のいずれか一 項に記載されたァニールゥエーハの製造方法。
9. 前記ボイ ド欠陥の発生を抑制した条件で作製したシリ コン単結晶ゥエーハ の O S F密度が 1 0 0 0個/ c m2以下であるものとすることを特徴とする請求 項 8に記載されたァニールゥユーハの製造方法。 '
1 0. 請求項 1ないし請求項 9のいずれか一項に記載されたァニールゥエーハ の製造方法により製造されたァニールゥエーハ。
PCT/JP2002/006367 2001-06-28 2002-06-25 Procede de production de plaquette recuite et plaquette recuite ainsi obtenue WO2003003441A1 (fr)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US10/482,099 US7189293B2 (en) 2001-06-28 2002-06-25 Method of producing annealed wafer and annealed wafer
KR1020037016993A KR100850333B1 (ko) 2001-06-28 2002-06-25 아닐 웨이퍼의 제조방법 및 아닐 웨이퍼
EP02741301A EP1408540A4 (en) 2001-06-28 2002-06-25 PROCESS FOR PRODUCING RECLAIMED WAFER AND RECEIVED WAFER THUS OBTAINED
JP2003509520A JPWO2003003441A1 (ja) 2001-06-28 2002-06-25 アニールウェーハの製造方法及びアニールウェーハ

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2001-195994 2001-06-28
JP2001195994 2001-06-28
JP2002018584 2002-01-28
JP2002-18584 2002-01-28

Publications (1)

Publication Number Publication Date
WO2003003441A1 true WO2003003441A1 (fr) 2003-01-09

Family

ID=26617718

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2002/006367 WO2003003441A1 (fr) 2001-06-28 2002-06-25 Procede de production de plaquette recuite et plaquette recuite ainsi obtenue

Country Status (6)

Country Link
US (1) US7189293B2 (ja)
EP (1) EP1408540A4 (ja)
JP (1) JPWO2003003441A1 (ja)
KR (1) KR100850333B1 (ja)
TW (1) TW565897B (ja)
WO (1) WO2003003441A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003249501A (ja) * 2002-02-26 2003-09-05 Shin Etsu Handotai Co Ltd アニールウエーハの製造方法及びシリコンウエーハ
WO2006003812A1 (ja) * 2004-06-30 2006-01-12 Sumitomo Mitsubishi Silicon Corporation シリコンウェーハの製造方法及びこの方法により製造されたシリコンウェーハ
JP2006093645A (ja) * 2004-08-24 2006-04-06 Toshiba Ceramics Co Ltd シリコンウェーハの製造方法
WO2008038786A1 (fr) 2006-09-29 2008-04-03 Sumco Techxiv Corporation Procédé de traitement thermique de plaquettes en silicium
WO2012101957A1 (ja) * 2011-01-24 2012-08-02 信越半導体株式会社 シリコン単結晶ウェーハの製造方法及びアニールウェーハ
US8906777B2 (en) 2008-01-31 2014-12-09 Sumco Techxiv Corporation Methods for evaluating and manufacturing semiconductor wafer
WO2020080247A1 (ja) * 2018-10-15 2020-04-23 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006261632A (ja) * 2005-02-18 2006-09-28 Sumco Corp シリコンウェーハの熱処理方法
DE602007004173D1 (de) 2006-12-01 2010-02-25 Siltronic Ag Silicium-Wafer und dessen Herstellungsmethode
JP5207706B2 (ja) * 2006-12-01 2013-06-12 ジルトロニック アクチエンゲゼルシャフト シリコンウエハ及びその製造方法
US7563725B2 (en) * 2007-04-05 2009-07-21 Solyndra, Inc. Method of depositing materials on a non-planar surface
US7855156B2 (en) * 2007-05-09 2010-12-21 Solyndra, Inc. Method of and apparatus for inline deposition of materials on a non-planar surface
US20090011573A1 (en) * 2007-07-02 2009-01-08 Solyndra, Inc. Carrier used for deposition of materials on a non-planar surface
WO2009051764A1 (en) * 2007-10-15 2009-04-23 Solyndra, Inc. Support system for solar energy generator panels
DE102008046617B4 (de) * 2008-09-10 2016-02-04 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium und Verfahren für deren Herstellung
US7977216B2 (en) * 2008-09-29 2011-07-12 Magnachip Semiconductor, Ltd. Silicon wafer and fabrication method thereof
US20150132931A1 (en) * 2013-07-01 2015-05-14 Solexel, Inc. High-throughput thermal processing methods for producing high-efficiency crystalline silicon solar cells
US10692736B2 (en) * 2016-11-14 2020-06-23 Shin-Etsu Chemical Co., Ltd. Method for producing high-photoelectric-conversion-efficiency solar cell and high-photoelectric-conversion-efficiency solar cell
JP2021506718A (ja) 2017-12-21 2021-02-22 グローバルウェーハズ カンパニー リミテッドＧｌｏｂａｌＷａｆｅｒｓ Ｃｏ．，Ｌｔｄ． Ｌｌｓリング／コアパターンを改善する単結晶シリコンインゴットの処理の方法
JP7495238B2 (ja) * 2020-02-19 2024-06-04 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0745623A (ja) * 1993-05-26 1995-02-14 Komatsu Electron Metals Co Ltd シリコンウェーハの熱処理方法
JPH09190954A (ja) * 1996-01-10 1997-07-22 Sumitomo Sitix Corp 半導体基板およびその製造方法
US5741717A (en) * 1991-03-27 1998-04-21 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a SOI substrate having a monocrystalline silicon layer on insulating film
JPH10303208A (ja) * 1997-04-30 1998-11-13 Toshiba Corp 半導体基板およびその製造方法
EP0942078A1 (en) * 1998-03-09 1999-09-15 Shin-Etsu Handotai Company Limited Method for producing silicon single crystal wafer and silicon single crystal wafer
EP0954018A1 (en) * 1996-12-03 1999-11-03 Sumitomo Metal Industries Limited Method for manufacturing semiconductor silicon epitaxial wafer and semiconductor device
JP2000277527A (ja) * 1999-03-26 2000-10-06 Mitsubishi Materials Silicon Corp シリコンウェーハ及びその製造方法。
JP2001139396A (ja) * 1999-11-12 2001-05-22 Shin Etsu Handotai Co Ltd シリコンウエーハおよびその製造方法ならびにシリコンウエーハの評価方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0684925A (ja) * 1992-07-17 1994-03-25 Toshiba Corp 半導体基板およびその処理方法
US5788763A (en) * 1995-03-09 1998-08-04 Toshiba Ceramics Co., Ltd. Manufacturing method of a silicon wafer having a controlled BMD concentration
EP0889510B1 (en) * 1996-06-28 2007-08-15 Sumco Corporation Method and device for heat-treating single-crystal silicon wafer, single-crystal silicon wafer, and process for producing single-crystal silicon wafer
JPH10223641A (ja) * 1996-12-03 1998-08-21 Sumitomo Sitix Corp 半導体シリコンエピタキシャルウェーハ及び半導体デバイスの製造方法
JPH11168106A (ja) * 1997-09-30 1999-06-22 Fujitsu Ltd 半導体基板の処理方法
JP3460551B2 (ja) 1997-11-11 2003-10-27 信越半導体株式会社 結晶欠陥の少ないシリコン単結晶ウエーハ及びその製造方法
JP3747123B2 (ja) 1997-11-21 2006-02-22 信越半導体株式会社 結晶欠陥の少ないシリコン単結晶の製造方法及びシリコン単結晶ウエーハ
JP3771737B2 (ja) 1998-03-09 2006-04-26 信越半導体株式会社 シリコン単結晶ウエーハの製造方法
US6548886B1 (en) * 1998-05-01 2003-04-15 Wacker Nsce Corporation Silicon semiconductor wafer and method for producing the same
JP3975605B2 (ja) * 1998-11-17 2007-09-12 信越半導体株式会社 シリコン単結晶ウエーハおよびシリコン単結晶ウエーハの製造方法
JP2003002785A (ja) * 2001-06-15 2003-01-08 Shin Etsu Handotai Co Ltd 表層部にボイド無欠陥層を有する直径３００ｍｍ以上のシリコン単結晶ウエーハおよびその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5741717A (en) * 1991-03-27 1998-04-21 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a SOI substrate having a monocrystalline silicon layer on insulating film
JPH0745623A (ja) * 1993-05-26 1995-02-14 Komatsu Electron Metals Co Ltd シリコンウェーハの熱処理方法
JPH09190954A (ja) * 1996-01-10 1997-07-22 Sumitomo Sitix Corp 半導体基板およびその製造方法
EP0954018A1 (en) * 1996-12-03 1999-11-03 Sumitomo Metal Industries Limited Method for manufacturing semiconductor silicon epitaxial wafer and semiconductor device
JPH10303208A (ja) * 1997-04-30 1998-11-13 Toshiba Corp 半導体基板およびその製造方法
EP0942078A1 (en) * 1998-03-09 1999-09-15 Shin-Etsu Handotai Company Limited Method for producing silicon single crystal wafer and silicon single crystal wafer
JP2000277527A (ja) * 1999-03-26 2000-10-06 Mitsubishi Materials Silicon Corp シリコンウェーハ及びその製造方法。
JP2001139396A (ja) * 1999-11-12 2001-05-22 Shin Etsu Handotai Co Ltd シリコンウエーハおよびその製造方法ならびにシリコンウエーハの評価方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
NAKAI KATSUHIRO ET AL.: "Oxygen precipitation in nitrogen-doped Czochralski-grown silicon crystals", JOURNAL OF APPLIED PHYSICS, vol. 89, no. 8, 15 April 2001 (2001-04-15), pages 4301 - 4309, XP002955035 *

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4703934B2 (ja) * 2002-02-26 2011-06-15 信越半導体株式会社 アニールウエーハの製造方法
JP2003249501A (ja) * 2002-02-26 2003-09-05 Shin Etsu Handotai Co Ltd アニールウエーハの製造方法及びシリコンウエーハ
WO2006003812A1 (ja) * 2004-06-30 2006-01-12 Sumitomo Mitsubishi Silicon Corporation シリコンウェーハの製造方法及びこの方法により製造されたシリコンウェーハ
JPWO2006003812A1 (ja) * 2004-06-30 2008-04-17 株式会社Sumco シリコンウェーハの製造方法及びこの方法により製造されたシリコンウェーハ
US7700394B2 (en) 2004-06-30 2010-04-20 Sumco Corporation Method for manufacturing silicon wafer method
EP1780781A4 (en) * 2004-06-30 2010-05-05 Sumco Corp PROCESS FOR PRODUCING SILICON DISK AND SILICON DISC PRODUCED THEREBY
JP2006093645A (ja) * 2004-08-24 2006-04-06 Toshiba Ceramics Co Ltd シリコンウェーハの製造方法
WO2008038786A1 (fr) 2006-09-29 2008-04-03 Sumco Techxiv Corporation Procédé de traitement thermique de plaquettes en silicium
US8573969B2 (en) 2006-09-29 2013-11-05 Sumco Techxiv Corporation Silicon wafer heat treatment method
US8906777B2 (en) 2008-01-31 2014-12-09 Sumco Techxiv Corporation Methods for evaluating and manufacturing semiconductor wafer
WO2012101957A1 (ja) * 2011-01-24 2012-08-02 信越半導体株式会社 シリコン単結晶ウェーハの製造方法及びアニールウェーハ
US8916953B2 (en) 2011-01-24 2014-12-23 Shin-Etsu Handotai Co., Ltd. Method for manufacturing silicon single crystal wafer and annealed wafer
WO2020080247A1 (ja) * 2018-10-15 2020-04-23 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法
JP2020064891A (ja) * 2018-10-15 2020-04-23 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法
CN112805810A (zh) * 2018-10-15 2021-05-14 环球晶圆日本股份有限公司 硅晶片的热处理方法
JP7014694B2 (ja) 2018-10-15 2022-02-01 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法
CN112805810B (zh) * 2018-10-15 2024-03-08 环球晶圆日本股份有限公司 硅晶片的热处理方法

Also Published As

Publication number Publication date
US20040231759A1 (en) 2004-11-25
TW565897B (en) 2003-12-11
EP1408540A1 (en) 2004-04-14
KR100850333B1 (ko) 2008-08-04
KR20040012986A (ko) 2004-02-11
JPWO2003003441A1 (ja) 2004-10-21
US7189293B2 (en) 2007-03-13
EP1408540A4 (en) 2008-12-10

Similar Documents

Publication Publication Date Title
WO2003003441A1 (fr) Procede de production de plaquette recuite et plaquette recuite ainsi obtenue
US8197594B2 (en) Silicon wafer for semiconductor and manufacturing method thereof
JP4646440B2 (ja) 窒素ドープアニールウエーハの製造方法
JP6044660B2 (ja) シリコンウェーハの製造方法
JP5160023B2 (ja) シリコンウェーハ及びシリコンウェーハの製造方法
EP1422753B1 (en) Production method for anneal wafer
KR100847925B1 (ko) 어닐웨이퍼의 제조방법 및 어닐웨이퍼
JPWO2003009365A1 (ja) シリコンウェーハの製造方法、シリコンエピタキシャルウェーハの製造方法、および、シリコンエピタキシャルウェーハ
JPH06295912A (ja) シリコンウエハの製造方法およびシリコンウエハ
WO2010131412A1 (ja) シリコンウェーハおよびその製造方法
JP2006040980A (ja) シリコンウェーハおよびその製造方法
US11761118B2 (en) Carbon-doped silicon single crystal wafer and method for manufacturing the same
JP3294723B2 (ja) シリコンウェーハの製造方法およびシリコンウェーハ
JP2009164155A (ja) シリコンウエハの製造方法
JP3735002B2 (ja) シリコン半導体基板およびその製造方法
JPH06295913A (ja) シリコンウエハの製造方法及びシリコンウエハ
CN112176414A (zh) 碳掺杂单晶硅晶圆及其制造方法
JP5211550B2 (ja) シリコン単結晶ウェーハの製造方法
JP4703934B2 (ja) アニールウエーハの製造方法
WO2021166895A1 (ja) 半導体シリコンウェーハの製造方法
JP3944958B2 (ja) シリコンエピタキシャルウェーハとその製造方法
JP2002043241A (ja) シリコンウェーハの熱処理方法及びシリコンウェーハ
WO2018051728A1 (ja) シリコンウェーハの熱処理方法及びシリコンウェーハの製造方法
JP2021130578A (ja) 半導体シリコンウェーハの製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 2003509520

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 10482099

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1020037016993

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2002741301

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 2002741301

Country of ref document: EP