JP2021506718A - Llsリング/コアパターンを改善する単結晶シリコンインゴットの処理の方法 - Google Patents

Llsリング/コアパターンを改善する単結晶シリコンインゴットの処理の方法 Download PDF

Info

Publication number
JP2021506718A
JP2021506718A JP2020534452A JP2020534452A JP2021506718A JP 2021506718 A JP2021506718 A JP 2021506718A JP 2020534452 A JP2020534452 A JP 2020534452A JP 2020534452 A JP2020534452 A JP 2020534452A JP 2021506718 A JP2021506718 A JP 2021506718A
Authority
JP
Japan
Prior art keywords
single crystal
crystal silicon
annealed
wafer
ingot
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020534452A
Other languages
English (en)
Inventor
チ・ジュンファン
チョン・ウィソン
キム・ジョンハン
イ・ヨンジュン
チョ・チャンレ
チェ・ウォンジン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalWafers Co Ltd
Original Assignee
GlobalWafers Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalWafers Co Ltd filed Critical GlobalWafers Co Ltd
Publication of JP2021506718A publication Critical patent/JP2021506718A/ja
Priority to JP2023096180A priority Critical patent/JP2023134420A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02Heat treatment
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08Etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02013Grinding, lapping
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thermal Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

単結晶シリコンウェハー中の欠陥のサイズと密度を減少させる方法が開示される。該方法は、ウェハースライスの前に単結晶シリコンインゴットをアニールにかけることに関係する。

Description

関連する出願の参照
本出願は、2017年12月21日に出願された米国仮出願シリアル番号62/608,624に対する優先権の利益を主張し、その開示はその全体が述べられたかのように参照により組み込まれる。
発明の分野
本開示の分野は、一般的に、処理されたインゴットからスライスされた単結晶シリコンウェハーにおける欠陥のサイズ及び密度を減少させるために、単結晶シリコンインゴットを処理する方法に関する。
発明の背景
単結晶材料は、半導体デバイス及び太陽電池のような多くの電子部品を製造するための出発材料であり、一般にチョクラルスキー(『CZ』)法を用いて調製される。簡潔に言うと、チョクラルスキー法は、多結晶シリコン(『ポリシリコン』)のような多結晶源材料を坩堝で溶融してシリコン融液を形成し、その後融液から単結晶インゴットを引き抜くことを意味する。
半導体ウェハーは、一般的に、単結晶インゴット(例えば、シリコンインゴット)から調製され、シードコーン及びエンドコーンを除去するように処理され、そしてさらにまたトリミングされ、必要に応じて切り取られ、そして以降の手順でウェハーの適切な向きのために、1つ又はそれ以上のフラット又はノッチを有するように研磨される。インゴットはさらにまた個々のウェハーにスライスされる。本明細書では、シリコンから構成される半導体ウェハーを参照するが、半導体ウェハーを調製するために、ゲルマニウム、シリコンカーバイド、シリコンゲルマニウム、ガリウムヒ素、及び窒化ガリウム又はリン化インジウムなどのIII族及びV族元素の他の合金、又は硫化カドミウム又は酸化亜鉛などのII族及びVI族元素の合金などの、他の材料を用いても良い。
現代の電子デバイスの継続的な縮小しているサイズはシリコン基板の品質に対して挑戦的な制約を課していて、少なくとも部分的には、それらは成長させられた微小欠陥の大きさ及び分布によって決定される。チョクラルスキープロセスにより成長させられたシリコン結晶に生成した微小欠陥の多くはシリコンの固有の点欠陥(すなわち、空孔及び自己格子間)の凝集物又は酸化物の析出物である。
実質上欠陥のない単結晶シリコンを生産しようとする試みはしばしば溶融/結晶界面の近傍における軸上の温度勾配の大きさ(G)に対する結晶の引き上げ速度(v)の比率を制御することを含有する。例えば、いくつかの既知の方法は、空孔及び格子間が非常に低い及び同程度の濃度で成長中の結晶インゴットに組み込まれ、相互に互いを消滅させ、従ってより低い温度で任意の微小欠陥の潜在的な形成を抑制する臨界v/G値付近でv/G比を制御することを含有する。しかしながら、クルカルニ(Kulkarni)の米国特許第8,673,248号に記載されているように、このような臨界v/G値の付近でv/G比を制御することは、『欠陥エッジバンド』又は単に『欠陥バンド』としてここで言及される、シリコン結晶インゴットの側面の表面又は円周の縁から径方向内側に距離をおいて延びる、環状リング又は比較的大きな『バンド』及び/又は集中した凝集欠陥(すなわち、空孔及び酸化物の析出物)を形成するかもしれない。
このような欠陥バンドは一般的に欠陥バンドから径方向内側に位置するシリコン結晶インゴットの他の部分よりも品質が低く、結晶インゴットの収量を著しく減少させる。例えば、メモリデバイス用ウェハーの品質に対する増加する厳しい要求は、メモリーデバイス(例えば、SRAM、DRAM)のアプリケーションのためのシリコン又は半導体ウェハーの品質の評価に用いられる、ゲート酸化インテグリティ(GOI)試験の要求される破壊電圧を増やしている。結果として、実質上欠陥のないシリコンウェハーの欠陥エッジバンドの近く又は範囲内で更なるGOI不良が起こり、収量が減少する。
この背景セクションは、本開示の様々な態様に関連し得る技術の様々な態様を読み手に紹介することを意図しており、これらは以下で説明及び/又は主張される。この議論は本開示の様々な態様の理解をより促進する背景情報を読み手に提供するのに役立つと思われる。したがってこれらの記述はこの観点から読まれるべきであり、先行技術の容認として読まれるべきではないことを理解すべきである。
1つの態様では、本発明は単結晶シリコンインゴットを処理する方法に向けられていて、以下の工程を含む:
シードエンド、該シードエンドに対向するテールエンド、及び該シードエンドと該テールエンドの間の本体を含み、ここで、本体は一定の直径に研磨されている、単結晶シリコンインゴットを研磨する工程、
該単結晶シリコンインゴットからスライスされたウェハー上の局所的なレーザー散乱欠陥のサイズ又は数を減少させるのに十分な温度及び持続時間、研磨された単結晶シリコンインゴットをアニールする工程、及び
アニールされた該単結晶シリコンインゴットを、少なくとも2枚の単結晶シリコンウェハーにスライスする工程。
本発明は単結晶シリコンインゴットを処理する方法にさらに向けられていて、以下の工程を含む:
シードコーン、該シードコーンに対向するテールコーン、及び該シードコーンと該テールコーンの間の本体を含む単結晶シリコンインゴットからシードコーン及びテールコーンを除去する工程、
単結晶シリコンインゴットの本体が、セグメントの厚さが少なくとも約1cm、少なくとも約10cm、又は少なくとも約20cmの、1つ又はそれ以上の単結晶シリコンセグメントを含むように、単結晶シリコンインゴットの本体を切り取る工程、
該単結晶シリコンセグメントからスライスされたウェハー上の局所的なレーザー散乱欠陥のサイズ又は数を減少させるのに十分な温度及び持続時間、切り取られた該単結晶シリコンセグメントのうちの1つ又はそれ以上をアニールする工程、及び
アニールされた該単結晶シリコンセグメントを、少なくとも2枚の単結晶シリコンウェハーにスライスする工程。
上記の態様に関連して指摘された特徴には、さまざまな改良点が存在する。さらなる特徴も上記の態様同様に組み込まれ得る。これらの改良点及び追加の特徴は、個別に、又は任意の組み合わせで存在しても良い。例えば、例示された実施形態のいずれかに関係して以下で議論される様々な特徴は、単独で又は任意の組み合わせで、上記の態様のいずれかに組み込まれても良い。
図1は、2つの温度及び2つの持続時間でアニールする前及び後の単結晶シリコンセグメントにおけるLLSのリング/コアパターンの欠陥の減少を描いた図である。該欠陥は37nm及び47nmの試験条件の下で測定された。
発明の詳細な説明
本明細書において記載される方法は単結晶シリコンインゴットのようなチョクラルスキー法により成長させられた単結晶インゴットで形成される欠陥のサイズ及び密度の減少を促進する。従って、本発明の方法はデバイスの収量に強い影響を与える欠陥のパターンを除去するのに十分である。特定の理論に縛られることなく、インゴットからスライスされたウェハーはレーザー光散乱(LLS)のリング/コアパターンを有するかもしれず、その原因は結晶の引き上げの間に作られた欠陥又は磨いたウェハリングプロセスで作られたエッチピットと考えられる。LLSリング/コアパターンはウェハー技術の最後の工程の1つである、ウェハーをスライスした後で、LLSのリング/コアパターンの測定中に検出されただけかもしれない。慣習的に、スライスされたウェハーに対して行われた熱処理はLLSリング/コアパターンに関係した欠陥を除去するために行われた。本発明の方法に従うと、ロッド状態のインゴットはウェハーをスライスする前にアニールにさらされる。このアニールは、LLSリング/コアパターンを構成する欠陥のサイズ及び密度の減少、個々のウェハーの熱処理と比べた時間及びコストの節約、ロッド状態の熱処理による汚染の減少、及び個々のウェハーではなく、全体インゴット又はインゴットセクションが加熱されるための均一性、を含有するいくつかの長所を有する。
本発明の方法を使用するための単結晶シリコンインゴットはチョクラルスキー法によって得られる任意の長さ及び直径を有しても良い。いくつかの実施形態において、インゴットの直径は少なくとも約100mm、少なくとも約200mm、例えば少なくとも約300mm、少なくとも約400mm、又は少なくとも約450mm、例えば約150mmと約450mmの間、で良い。いくつかの実施形態において、インゴットの長さは少なくとも約25cm、例えば少なくとも約50cm、少なくとも約75cm、少なくとも約100cm、少なくとも約150cm、又は少なくとも約200cm、例えば約100cmと約300cmの間、で良い。いくつかの実施形態において、これらの長さ及び直径を有するインゴットは少なくとも質量約15kg、少なくとも質量約100kg、例えば少なくとも質量約200kg、少なくとも質量約300kg、少なくとも質量約400kg、少なくとも質量約500kg、少なくとも質量約600kg、少なくとも質量約700kg、又は少なくとも質量約800kg、例えば約15キログラム(kg)と約450kgの間、例えば約150kgと約450kgの間、で良い。チョクラルスキー法により成長させられた単結晶シリコンインゴットは、シードエンドのシードコーン及び該シードエンドに対向するテールエンドのテールコーンを含む。該インゴットは該シードエンドと該テールエンドの間の本体部分も含む。インゴット成長の後、単結晶シリコンインゴットは扱うことができる温度まで冷やされても良い。発明の方法が成長させられたままのインゴットに適用されても良いが、一般的に、該シードコーン及び該テールコーンは本発明の方法より前にインゴットから取り除かれる。
いくつかの実施形態において、シードコーン及びテールコーンが取り除かれた単結晶シリコンインゴットは1つ又はそれ以上の単結晶シリコンセグメントに切り取られても良い。単結晶シリコンインゴットは結晶軸方向を示すために周囲の一部の配向したフラット又はノッチを有するようにトリミングされても良い。1つ又はそれ以上の単結晶シリコンセグメントのいずれか1つの厚さは、少なくとも約1cm、少なくとも約10cm、少なくとも約20cm、少なくとも約50cm、で良い。一般的に、セグメントの厚さは約1m未満、約50cm未満、又は、40cm未満又は30cm未満、である。いくつかの実施形態において、セグメントの厚さは約10cmと約30cmの間である。
いくつかの実施形態において、上記インゴットは一定の直径領域を有する本体を有するインゴットを生産するために、十分に研磨されても良い。研磨は単結晶シリコンインゴット全体、すなわち、切り取る前に行っても良い。切り取っていないインゴットの長さは少なくとも約1cm、少なくとも約10cm、少なくとも約20cm、又は少なくとも約1m、例えば約1mと約3mの間、で良い。このようなインゴットは、約15キログラム(kg)と約450kgの間、例えば約150kgと約450kgの間、の重量で良い。150mm未満又は450mmを超える直径を有する、又は約15キログラム(kg)と約450kgの間以外の、例えば約150kgから約450kgの間の装填サイズの、インゴットもここで開示されるシステム及び方法を使用して成長させられても良い。あるいは、切り取ったセグメントは一定の直径の領域に研磨されても良い。1つ又はそれ以上の単結晶シリコンセグメントのいずれか1つの厚さは、少なくとも約1cm、少なくとも約10cm、少なくとも約20cm、又は少なくとも約50cm、で良い。一般的に、セグメントの厚さは約1m未満、約50cm未満、又は、40cm未満又は30cm未満、である。いくつかの実施形態において、セグメントの厚さは約10cmと約30cmの間である。砥石を使用する機械は該インゴットをウェハーの直径の制御に必要な精度に形作る。次に、他の研磨砥石が使用され、特定の結晶軸に対する将来のウェハーの正しい配向を定義するために特徴的なノッチ又はフラットを彫る。一定の直径の領域の直径は、少なくとも約150mm、少なくとも約200mm、少なくとも約300mm、又は少なくとも約450mm、例えば、約150mmから約450mmの間、で良い。
成長プロセス中、坩堝は最終的な結晶インゴットに取り込まれる溶融にゆっくりと酸素を溶かす。いくつかの実施形態において、インゴット又はそれからスライスされたいずれかの単結晶シリコンウェハーはチョクラルスキー法によって一般的に達成される濃度で格子間の酸素を含んでも良い。いくつかの実施形態において、インゴット又それからスライスされたいずれかの単結晶シリコンウェハーは約4PPMA(約2×1017原子/cm)と約18PPMA(約9x1017原子/cm)の間の濃度で酸素を含む。いくつかの実施形態において、半導体ウェハーは約4PPMA(約2x1017原子/cm)と約45PPMA(約2.2x1018原子/cm)の間、例えば、約10PPMA(約5x1017原子/cm)と約35PPMA(約1.7x1018原子/cm)の間の濃度で酸素を含む。好ましくは、インゴット又それからスライスされたいずれかの単結晶シリコンウェハーは約12PPMA(約6x1017原子/cm)より多くない、例えば、約10PPMA(約5x1017原子/cm)未満の濃度で酸素を含む。格子間の酸素はSEMI MF 1188−1105に準拠して測定しても良い。
チョクラルスキー成長法により成長させられたインゴットにおける典型的な炭素濃度は約1.0x1016原子/cm未満、例えば約2x1015原子/cmと約1.0x1016原子/cmの間、又は約5x1015原子/cmと約1.0x1016原子/cmの間であっても良い。
ドーパントの意図的な追加は最終的な結晶の抵抗率分布を制御する。一般的に、インゴット又はそれからスライスされたいずれかの単結晶シリコンウェハーの抵抗における制約はない。それよりも、インゴット、セグメント及びそれからスライスされたウェハーの抵抗はウェハーの最後の使用で決定される。インゴット、セグメント又はそれからスライスされたウェハーはチョクラルスキー又はフロートゾーン法によって得られるどんな抵抗を有していても良い。それに応じて、インゴット、セグメント又は、それからスライスされたいずれかの単結晶シリコンウェハーの抵抗は本発明の構造の最終的な使用/アプリケーションの要請に基づく。従って該抵抗率はミリオーム又はそれ未満からメガオーム又はそれより多くまで変化しても良い。いくつかの実施形態において、インゴット又はそれからスライスされたいずれかの単結晶シリコンウェハーはp型又はn型ドーパントを含む。適切なドーパントは、ホウ素、アルミニウム、ガリウム及びインジウムなどのp型ドーパント及びリン、ヒ素及びアンチモンのようなn型ドーパントを含有する。ドーパントの濃度は望みの抵抗値に基づいて選ばれる。いくつかの実施形態において、インゴット、セグメント又はそれからスライスされたいずれかの単結晶シリコンウェハーはホウ素などのp型ドーパントを含む。いくつかの実施形態において、インゴット、セグメント又はそれからスライスされたいずれかの単結晶シリコンウェハーはヒ素又はリンのようなn型ドーパントを含む。
いくつかの実施形態において、インゴット、セグメント又はそれからスライスされたいずれかの単結晶シリコンウェハーは、例えば、約100オームセンチメートル未満、約50オームセンチメートル未満、約1オームセンチメートル未満、約0.1オームセンチメートル未満、又はさらに約0.01オームセンチメートルなどの比較的低い最小バルク抵抗率を有する。いくつかの実施形態において、インゴット、セグメント又はそれからスライスされたいずれかの単結晶シリコンウェハーは例えば、約100オームセンチメートル未満、又は約1オームセンチメートルと約100オームセンチメートルの間、例えば、約0.01オームセンチメートルと約100オームセンチメートルの間、の比較的低い最小バルク抵抗率を有する。低い抵抗率のウェハーは例えば、ホウ素、アルミニウム、ガリウム及びインジウムなどのp型ドーパント及び/又はリン、ヒ素及びアンチモンなどのn型ドーパントのような電子的に活性なドーパントを含んでも良い。
いくつかの実施形態において、インゴット、セグメント又はそれからスライスされたいずれかの単結晶シリコンウェハーは比較的高い最小バルク抵抗率を有する。高い抵抗値であるインゴット、セグメント又はウェハーは一般的にとても低い濃度で、例えば、ホウ素、アルミニウム、ガリウム及びインジウムなどのp型ドーパント及び/又はリン、ヒ素及びアンチモンなどのn型ドーパントのような電子的に活性なドーパントを含んでも良い。いくつかの実施形態においてインゴット、セグメント又はそれからスライスされたいずれかの単結晶シリコンウェハーは、少なくとも100オームセンチメートル、少なくとも約500オームセンチメートル、少なくとも約1000オームセンチメートル、又は少なくとも3000オームセンチメートル、例えば、約100オームセンチメートルと約100,000オームセンチメートルの間、又は約500オームセンチメートルと約100,000オームセンチメートルの間、又は約1000オームセンチメートルと約100,000オームセンチメートルの間、又は約500オームセンチメートルと約10,000オームセンチメートルの間、又は約750オームセンチメートルと約10,000オームセンチメートルの間、約1000オームセンチメートルと約10,000オームセンチメートルの間、約2000オームセンチメートルと約10,000オームセンチメートルの間、約3000オームセンチメートルと約10,000オームセンチメートルの間、又は約3000オームセンチメートルと約5,000オームセンチメートルの間の最小バルク抵抗率を有する。
インゴット、セグメント又はそれからスライスされたいずれかの単結晶シリコンウェハーは(100)、(110)、又は(111)の結晶軸方向のいずれかを有していても良く、結晶軸方向の選択は構造の最終的な使用によって規定されても良い。
単結晶シリコンインゴット、又はそれらを切り取ったセグメントは、ウェハースライス前にアニールされる。アニールは、シードコーン及びエンドコーンがまだ所定の位置にあり、シードコーン及びエンドコーンが除去されているインゴット上で行っても良く、又はそれらの切り取られたセグメントをアニールしても良い。アニールはアニールされたインゴット又はセグメントからスライスされたウェハーのLLSリング/コアパターンで見つけられる欠陥を減少させるために十分な温度及び継続時間で起こる。好都合に、他の欠陥も同様に減少されても良い。アニールは炉、例えば工業又は実験室で使うために適した箱形炉の中で起こっても良い。アニールの周囲雰囲気は一般的に不活性、即ち、非水素化性及び/又は非酸化性である。いくつかの実施形態において、雰囲気はアルゴン、窒素、又はアルゴン及び窒素の組み合わせを含んでも良い。いくつかの実施形態において、周囲雰囲気はアルゴンを含む。いくつかの実施形態において、周囲雰囲気は、例えば、少なくとも約99重量%、少なくとも約99.9重量%、少なくとも約99.99重量%又は少なくとも約99.999重量%のような本質的に高純度のアルゴンから成る。いくつかの実施形態において、周囲雰囲気は窒素を含む。いくつかの実施形態において、周囲雰囲気は、例えば、少なくとも約99重量%、少なくとも約99.9重量%、少なくとも約99.99重量%又は少なくとも約99.999重量%のような本質的に高純度の窒素から成る。いくつかの実施形態において、周囲雰囲気はアルゴン及び窒素の組み合わせを含み、ここでは、約1重量%から約99重量%の間、例えば、約10重量%と約90重量%の間又は約20重量%と約80重量%の間で、残りはアルゴン、のように窒素の含有量を変えても良い。いくつかの実施形態において、アニール温度は少なくとも約600℃、例えば、約600℃と約1200℃の間、又は約600℃と約1000℃の間、又は約600℃と約900℃の間、又は約700℃と約900℃の間、である。いくつかの実施形態において、単結晶シリコンインゴット又はそれらのセグメントは少なくとも約1時間の持続時間、例えば約1時間と約6時間の間、例えば約1時間と約4時間の間、又は約1時間と約3時間の間、又は約2時間の持続時間、アニールされる。
アニール及び扱うことができるまで十分な温度に冷やした後、個々のウェハーは熱処理されたインゴットからスライスされる。ウェハーの形状はインゴットセグメントを機能的なウェハーに変えるために必要な精密な機械及び化学プロセス工程のひと続きに関係する。これらの工程の間に、ウェハーの表面及び寸法が細部まで正確に完成される。各工程は、ウェハーをお客様の仕様に応じるように設計されている。これらの決定的な工程の最初はマルチ―ワイヤリングスライシングである。最先端のスライス技術はマルチワイヤーソーイング(MWS)である。ここで、細いワイヤーが円筒状のスプロール上に配置され、数百の平行なワイヤーセグメントが同時にインゴットを通過する。のこぎりが全体としてゆっくりとインゴットを移動している間、個々のワイヤーセグメントはフレッシュなワイヤーが常にシリコンと接触するように並進運動を行う。のこぎりの効果は実際回転するワイヤーに沿って走るSiC又は他の研磨剤により達成される。MWSの後、ウェハーは洗浄及びプロセスロットに統合され、次の作業に輸送される。ワイヤーのこぎりの側面のゆがみはウェハー表面にマーク又は『波』を導き、ワイヤーとワイヤーの厚さの種類は数ミクロンに至るまでのウェハーの厚さの種類をもたらす。ウェハーはこのように複雑な磨くプロセスに晒される。少なくとも2枚のウェハーがアニールされたインゴット又はセグメントからスライスされ、それぞれのウェハーも2つの主要な、ほぼ平行な表面、そのうち一方は該単結晶シリコンウェハーの前面及びそのうち他方は該単結晶シリコンウェハーの背面、該単結晶シリコンウェハーの前及び背表面をつなぐ円周の縁、該単結晶シリコンウェハーの前表面及び背表面に対して中間及び平行な中心面、該中心面に垂直な中心軸、及び該単結晶シリコンウェハーの前及び背表面の間のバルク領域を含む。それぞれのウェハーも該単結晶シリコンウェハーの前及び背表面の間を測定した厚さを有し、中心軸に沿った厚さは約1500μm未満である。典型的なセグメントは、例えば、1つが約10cmと約30cmの間の長さを有し、約2枚のウェハーと約400枚のウェハー間、例えば約2枚のウェハーと約300枚のウェハー間、又は約10枚のウェハーと約300枚のウェハーの間、又は約50枚のウェハーと約300枚のウェハーの間でスライスされる。
前表面の磨きは一般的に2つの工程のプロセスで行われる。平坦性を生成するための1つの機械的な磨く工程(ラッピング)に、平滑性を生成するための化学エッチングが続いた。磨きの後、ウェハーは最終的な洗浄にかけられる。ウェハーのラッピングはウェハーの前及び背面からのこぎりの跡及び表面欠陥を取り除き、ウェハーを仕様まで薄くし、のこぎりプロセスの間ウェハーに蓄積したストレスの多くを除去する。ラッピングの目的は、スライスされたシリコンの表面下の損傷を取り除く、目標の厚さまでウェハーを薄くする、及びウェハー表面の平行度及び平坦性の高い度合を達成する、を含有する。片面及び両面の両方のラッピングプロセスは基質ウェハーをラップするのに用いても良い。両面ラッピング(DSL)では、遊離したすり減らす粒子がコロイド状のスラリーに懸濁され、ウェハー表面の材料をすり減らす。ウェハーは、遊星運動で駆動されるギア付きキャリアに保持される。ウェハーのバッチがキャリアの穴に手動で投入された後、上部プレートは例えば、約1kgから約30kg、又は約5kgから約20kg、例えば約10kgなどの特定の圧力(又は重量)によって押し下げられる。2つのプレートが同じ方向又は反対方向に回転し始める。両面ラッピング中、ウェハーの両面が同時にラッピングされる。コロイド状のスラリーは絶え間なくラッピング機械に充填され、スラリーの薄いフィルムは常にウェハーと2つのプレートの間に存在している。スラリーはウェハーと2つのプレートの間を滑る又は回転するときに、砥粒を介して材料の除去を行う。ラッピングは少なくとも1分、少なくとも5分、少なくとも10分、少なくとも15分、少なくとも20分、少なくとも25分、例えば、約10分の間起こっても良い。ラッピング圧、プレート回転速度、プレート材料、すり減らす材料及び粒度、スラリー濃度、スラリー流量及びキャリア設計を含有するラッピングパラメーターは、従来の手法に従っても良い。例えば、ラッピングスラリー中の粒子サイズは、約1から約250マイクロメートル、例えば約1から約50マイクロメートル、例えば約5から約20マイクロメートルの範囲であっても良い。回転速度は、約10から約150rpm、又は約25から約150rpm、例えば、約50rpm、約75rpm、又は約100rpmの、範囲であっても良い。いくつかの実施形態において、ウェハーはアルミナ(Al)のスラリーと接触しても良い。いくつかの実施形態において、ウェハーは単結晶ダイヤモンド粒子を含むスラリーと接触しても良い。いくつかの実施形態において、ウェハーはボロンカーバイド粒子を含むスラリーと接触しても良い。いくつかの実施形態において、ウェハーはシリコンカーバイド粒子を含むスラリーと接触しても良い。
エッジの丸めは通常、ラッピングの前又は後に行われ、ウェハーの構造一体性に対して非常に重要である。エッジ研磨工程はウェハーエッジの安全性に対して決定的である。単結晶シリコンはとても砕けやすく、プロファイルまたは丸められていなかったら、取り扱い中にフレーク化が起こるかもしれない。エッジのフレーク化は逆に個々のウェハーに悪影響を与えるだけでなく、エッジフレークが処理装置又は近くのウェハーを汚染している場合、処理中の他のウェハーに影響を与える可能性がある。200mm及び300mmのウェハーのエッジはノッチ領域でも丸みを帯びている。このエッジはダイヤモンドディスクで研磨されており、損傷を取り除き、周辺のストレスを排除している。エッジの研磨により、ウェハーの最終直径が調整される(精度は最大0.02mm)。
最終的な洗浄及び磨きの後、ウェハーは出荷前の最終検査のために準備される。各ウェハーの平坦性及び表面粒子はウェハー品質を保証するために特別に設計された検査装置を使って測定される。本発明の方法はLLSリング/コアパターンの特徴的な欠陥を減少することを可能にする。いくつかの実施形態において、LLSリング/コアパターンの欠陥の数は37nmLLSのサイズ基準を使用して、少なくとも約50%、たとえば少なくとも約60%、少なくとも約70%、または少なくとも約80%、減少しても良い。
チョクラルスキー法により成長させられた単結晶シリコンインゴットはクロップソーによってセグメントに切り取られる。該シリコンインゴットはパーフェクトシリコン(トレードマーク)(サンエジソンセミコンダクター社)の規格を達成する条件の下、成長させられた。これらの規格には凝集欠陥のないインゴット、DSOD(直接表面酸化欠陥)、COP(結晶由来ピット)、D欠陥及びI欠陥、その他、などが含まれている。酸素濃度は6.0x1017原子/cm(約12PPMA)より少なかった。
切り取られたセグメントは一定の直径の本体を有するように研磨されても良い。あるいは、切り取られたセグメントは研磨の前にアニールされても良い。該セグメントは箱形炉(TCM、STC80K−CT)の中に充填された。場合によっては、該セグメントは窒素雰囲気下、500℃で1時間アニールされた。場合によっては、該セグメントは900℃で2時間アニールされた。そこでアニールされたセグメントはワイヤーのこぎりで各ウェハーにスライスされ、LLSリング/コア欠陥パターンについて分析された。
37nm(LLSビンサイズ)及び47nm(LLSビンサイズ)のLLSパターンは500℃、1時間の熱処理では取り除けなかった。図1の2番目と3番目の列を参照して下さい。これらの列はアニール前にセグメントからスライスされたウェハーの平均及びアニールされたセグメントからスライスされた25枚のウェハーの平均のウェハー欠陥パターンを描写する。図1に示したとおり、欠陥密度は低い温度、短い持続時間のアニールから大幅に低下しなかった。欠陥密度は、低温、短時間のアニールから大幅に低下しなかった。互いに積み重ねられたそれぞれの25枚のウェハーのLLSの画像は、磨き及び洗浄工程の後に調査され、前と後の間の結果のそれぞれの25枚の画像はシスターカセットでもあり、それらはそれぞれのカセット画像が熱処理前と同じ画像及び品質であることを意味する。高温での長い持続時間のアニールは、欠陥の数が減少させ、パターンの消失を起こし、LLSリング/コアパターンは、900℃、2時間のロッド熱処理条件で完全に除去された。図1の4番目と5番目の列を参照して下さい。これらのウェハーの場合には、37nmLLSサイズ基準に準拠したLLS欠陥数平均はウェハー当たり157欠陥からウェハー当たり24欠陥に減少した。
本発明の要素またはその実施形態を示すとき、冠詞『ある』、『該』及び『前記』は、1つまたは複数の要素があることを意味することを意図している。『含む』、『含有する』及び『有する』、という用語は、包括的であることを意図し、リストされた要素以外の追加の要素があり得ることを意味する。
本発明の範囲から逸脱することなく、上記の構造及び方法に様々な変更を加えることができるので、上記の説明に含まれ、添付の図面に示されるすべての事項は、限定ではなく例示として解釈されるものと意図している。

Claims (35)

  1. 以下の工程を含む、単結晶シリコンインゴットを処理する方法:
    シードエンド、該シードエンドに対向するテールエンド及び該シードエンドと該テールエンドの間の本体を含み、ここで、本体は一定の直径に研磨されている、単結晶シリコンインゴットを研磨する工程、
    該単結晶シリコンインゴットからスライスされたウェハー上の局所的なレーザー散乱欠陥のサイズ又は数を減少させるのに十分な温度及び持続時間、研磨された単結晶シリコンインゴットをアニールする工程、及び
    アニールされた該単結晶シリコンインゴットを、少なくとも2枚の単結晶シリコンウェハーにスライスする工程。
  2. 前記単結晶シリコンインゴットがチョクラルスキープロセスにより成長させられ、研磨する前に該単結晶シリコンインゴットが冷やされる、請求項1に記載の方法。
  3. 前記単結晶シリコンインゴットの本体の直径が、少なくとも約150mm、少なくとも約200mm、少なくとも約300mm、又は少なくとも約450mmである、請求項1に記載の方法。
  4. 前記単結晶シリコンインゴットを、セグメントの厚さが少なくとも約1cm、少なくとも約10cm、又は少なくとも約20cmの、1又はそれ以上のセグメントに切り取る工程をさらに含む、請求項1に記載の方法。
  5. 前記単結晶シリコンインゴットを、セグメントの厚さが約1m未満、約50cm未満、又は約40cm未満、又は約30cm未満の、1又はそれ以上のセグメントに切り取る工程をさらに含む、請求項1に記載の方法。
  6. 前記単結晶シリコンインゴットを、セグメントの厚さが約10cmと約30cmの間の、1又はそれ以上のセグメントに切り取る工程をさらに含む、請求項1に記載の方法。
  7. 前記アニールされたインゴットからスライスされたそれぞれの単結晶シリコンウェハーが、2つの主要な、ほぼ平行な表面、そのうち一方は該単結晶シリコンウェハーの前面及びそのうち他方は該単結晶シリコンウェハーの背面で、該単結晶シリコンウェハーの前及び背表面をつなぐ円周の縁、該単結晶シリコンウェハーの前表面及び背表面に対して中間及び平行な中心面、該中心面に垂直な中心軸、及び該単結晶シリコンウェハーの前及び背表面の間のバルク領域を含み、それぞれのウェハーも該単結晶シリコンウェハーの前及び背表面の間を測定した厚さを有し、該中心軸に沿った厚さは約1500μm未満である、請求項1に記載の方法。
  8. 前記アニールされた単結晶シリコンインゴットが、約2枚の単結晶シリコンウェハーと約300枚の単結晶シリコンウェハーとの間でスライスされる、請求項1に記載の方法。
  9. 前記アニールされた単結晶シリコンインゴットが、約300枚の単結晶シリコンウェハーにスライスされる、請求項1に記載の方法。
  10. 前記単結晶シリコンインゴットが、アルゴン、窒素、又はアルゴン及び窒素の組み合わせを含む周囲雰囲気中でアニールされる、請求項1に記載の方法。
  11. 前記単結晶シリコンインゴットが、窒素を含む周囲雰囲気中でアニールされる、請求項1に記載の方法。
  12. 前記単結晶シリコンインゴットが、本質的に窒素から成る周囲雰囲気中でアニールされる、請求項1に記載の方法。
  13. 前記単結晶シリコンインゴットが、少なくとも約600℃の温度でアニールされる、請求項1に記載の方法。
  14. 前記単結晶シリコンインゴットが、約600℃と約1000℃の間の温度でアニールされる、請求項1に記載の方法。
  15. 前記単結晶シリコンインゴットが、約600℃と約900℃の間の温度でアニールされる、請求項1に記載の方法。
  16. 前記単結晶シリコンインゴットが、少なくとも約1時間の持続時間アニールされる、請求項1に記載の方法。
  17. 前記単結晶シリコンインゴットが、約1時間と約4時間の間の持続時間アニールされる、請求項1に記載の方法。
  18. 前記単結晶シリコンインゴットが、約2時間の持続時間アニールされる、請求項1に記載の方法。
  19. 以下の工程を含む、単結晶シリコンインゴットを処理する方法:
    シードコーン、該シードコーンに対向するテールコーン及び該シードコーンと該テールコーンの間の本体を含む前記単結晶シリコンインゴットからシードコーン及びテールコーンを除去する工程、
    該単結晶シリコンインゴットの本体が、セグメントの厚さが少なくとも約1cm、少なくとも約10cm、又は少なくとも約20cmの、1つ又はそれ以上の単結晶シリコンセグメントを含むように、該単結晶シリコンインゴットの本体を切り取る工程、
    該単結晶シリコンセグメントからスライスされたウェハー上の局所的なレーザー散乱欠陥のサイズ又は数を減少させるのに十分な温度及び持続時間、切り取られた該単結晶シリコンセグメントのうちの1つ又はそれ以上をアニールする工程、及び
    アニールされた該単結晶シリコンセグメントを、少なくとも2枚の単結晶シリコンウェハーにスライスする工程。
  20. 前記単結晶シリコンインゴットがチョクラルスキープロセスによって成長させられる、請求項19に記載の方法。
  21. 単結晶シリコンセグメントの本体を、少なくとも約150mm、少なくとも約200mm、少なくとも約300mm、又は少なくとも約450mmの、一定の直径に研磨することをさらに含む、請求項19に記載の方法。
  22. 単結晶シリコンセグメントの厚さが約1m未満、約50cm未満、又は約40cm未満、又は約30cm未満である、請求項19に記載の方法。
  23. 単結晶シリコンセグメントの厚さが約10cmと約30cmの間である、請求項19に記載の方法。
  24. 前記アニールされた単結晶シリコンセグメントからスライスされた各単結晶シリコンウェハーが、2つの主要な、ほぼ平行な表面、そのうち一方は該単結晶シリコンウェハーの前面及びそのうち他方は該単結晶シリコンウェハーの背面で、該単結晶シリコンウェハーの前及び背表面をつなぐ円周の縁、該単結晶シリコンウェハーの前表面及び背表面に対して中間及び平行な中心面、該中心面に垂直な中心軸、及び該単結晶シリコンウェハーの前及び背表面の間のバルク領域を含み、それぞれのウェハーも該単結晶シリコンウェハーの前及び背表面の間を測定した厚さを有し、該中心軸に沿った厚さは約1500μm未満である、請求項19に記載の方法。
  25. アニールされた該単結晶シリコンセグメントが、約2枚の単結晶シリコンウェハーと約300枚の単結晶シリコンウェハーとの間でスライスされる、請求項19に記載の方法。
  26. アニールされた該単結晶シリコンセグメントが、約300枚の単結晶シリコンウェハーにスライスされる、請求項19に記載の方法。
  27. 前記単結晶シリコンセグメントが、アルゴン、窒素、又はアルゴン及び窒素の組み合わせを含む周囲雰囲気中でアニールされる、請求項19に記載の方法。
  28. 前記単結晶シリコンセグメントが、窒素を含む周囲雰囲気中でアニールされる、請求項19に記載の方法。
  29. 前記単結晶シリコンセグメントが、本質的に窒素から成る周囲雰囲気中でアニールされる、請求項19に記載の方法。
  30. 前記単結晶シリコンセグメントが、少なくとも約600℃の温度でアニールされる、請求項19に記載の方法。
  31. 前記単結晶シリコンセグメントが、約600℃と約1000℃の間の温度でアニールされる、請求項19に記載の方法。
  32. 前記単結晶シリコンセグメントが、約600℃と約900℃の間の温度でアニールされる、請求項19に記載の方法。
  33. 前記単結晶シリコンセグメントが、少なくとも約1時間の持続時間アニールされる、請求項19に記載の方法。
  34. 前記単結晶シリコンセグメントが、約1時間と約4時間の間の持続時間アニールされる、請求項19に記載の方法。
  35. 前記単結晶シリコンセグメントが約2時間の持続時間アニールされる、請求項19に記載の方法。
JP2020534452A 2017-12-21 2018-12-10 Llsリング/コアパターンを改善する単結晶シリコンインゴットの処理の方法 Pending JP2021506718A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023096180A JP2023134420A (ja) 2017-12-21 2023-06-12 Llsリング/コアパターンを改善する単結晶シリコンインゴットの処理の方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201762608624P 2017-12-21 2017-12-21
US62/608,624 2017-12-21
PCT/US2018/064765 WO2019125810A1 (en) 2017-12-21 2018-12-10 Method of treating a single crystal silicon ingot to improve the lls ring/core pattern

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023096180A Division JP2023134420A (ja) 2017-12-21 2023-06-12 Llsリング/コアパターンを改善する単結晶シリコンインゴットの処理の方法

Publications (1)

Publication Number Publication Date
JP2021506718A true JP2021506718A (ja) 2021-02-22

Family

ID=64902493

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2020534452A Pending JP2021506718A (ja) 2017-12-21 2018-12-10 Llsリング/コアパターンを改善する単結晶シリコンインゴットの処理の方法
JP2023096180A Pending JP2023134420A (ja) 2017-12-21 2023-06-12 Llsリング/コアパターンを改善する単結晶シリコンインゴットの処理の方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023096180A Pending JP2023134420A (ja) 2017-12-21 2023-06-12 Llsリング/コアパターンを改善する単結晶シリコンインゴットの処理の方法

Country Status (8)

Country Link
US (1) US11124893B2 (ja)
EP (1) EP3728704B1 (ja)
JP (2) JP2021506718A (ja)
KR (1) KR102466888B1 (ja)
CN (1) CN111406129A (ja)
SG (1) SG11202004283SA (ja)
TW (1) TWI779145B (ja)
WO (1) WO2019125810A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11158040B2 (en) * 2018-06-29 2021-10-26 Taiwan Semiconductor Manufacturing Co., Ltd. Method for identifying robot arm responsible for wafer scratch
CN114318540B (zh) * 2022-01-04 2023-07-18 山东天岳先进科技股份有限公司 一种结晶质量均匀的碳化硅单晶片及籽晶

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000272997A (ja) * 1999-03-26 2000-10-03 Sumitomo Metal Ind Ltd シリコン単結晶の育成方法およびそれを用いたシリコンウェーハ並びにその窒素ドープ量の推定方法
JP2006261648A (ja) * 2005-01-31 2006-09-28 Soi Tec Silicon On Insulator Technologies 欠陥クラスタを有する基板内に形成された薄い層を転写する方法
JP2007284323A (ja) * 2006-04-20 2007-11-01 Sumco Corp 半導体単結晶の製造装置及び製造方法
JP2013175736A (ja) * 2006-12-28 2013-09-05 Memc Electron Materials Inc 平滑なウェハの製造方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS583374B2 (ja) 1977-06-15 1983-01-21 超エル・エス・アイ技術研究組合 シリコン単結晶の処理方法
KR100622884B1 (ko) 1998-10-14 2006-09-12 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 열적으로 어닐링된 저결함 밀도 단결정 실리콘
WO2000041227A1 (fr) 1998-12-28 2000-07-13 Shin-Etsu Handotai Co.,Ltd. Procede de recuit thermique d'une plaquette de silicium, et plaquette de silicium
KR100368331B1 (ko) 2000-10-04 2003-01-24 주식회사 실트론 반도체 웨이퍼의 열처리 방법 및 이를 통해 제조된 반도체 웨이퍼
DE10025871A1 (de) * 2000-05-25 2001-12-06 Wacker Siltronic Halbleitermat Epitaxierte Halbleiterscheibe und Verfahren zu ihrer Herstellung
JP3893608B2 (ja) 2000-09-21 2007-03-14 信越半導体株式会社 アニールウェーハの製造方法
KR100850333B1 (ko) 2001-06-28 2008-08-04 신에쯔 한도타이 가부시키가이샤 아닐 웨이퍼의 제조방법 및 아닐 웨이퍼
JP2003059932A (ja) 2001-08-08 2003-02-28 Toshiba Ceramics Co Ltd シリコン単結晶ウエハの製造方法およびシリコン単結晶ウエハ
JP4633977B2 (ja) 2001-08-30 2011-02-16 信越半導体株式会社 アニールウエーハの製造方法及びアニールウエーハ
JP4699675B2 (ja) 2002-10-08 2011-06-15 信越半導体株式会社 アニールウェーハの製造方法
KR20060040733A (ko) 2003-08-12 2006-05-10 신에쯔 한도타이 가부시키가이샤 웨이퍼의 제조방법
JP2005060168A (ja) 2003-08-12 2005-03-10 Shin Etsu Handotai Co Ltd ウエーハの製造方法
CN1309021C (zh) 2003-12-25 2007-04-04 北京有色金属研究总院 一种消除硅单晶片器件制作区原生坑缺陷的方法
KR100573473B1 (ko) * 2004-05-10 2006-04-24 주식회사 실트론 실리콘 웨이퍼 및 그 제조방법
US7067005B2 (en) 2004-08-06 2006-06-27 Sumitomo Mitsubishi Silicon Corporation Silicon wafer production process and silicon wafer
JP4487753B2 (ja) * 2004-12-10 2010-06-23 株式会社Sumco シリコンウェーハ用のアルカリエッチング液及び該エッチング液を用いたエッチング方法
DE102005028202B4 (de) 2005-06-17 2010-04-15 Siltronic Ag Verfahren zur Herstellung von Halbleiterscheiben aus Silizium
JP4183093B2 (ja) 2005-09-12 2008-11-19 コバレントマテリアル株式会社 シリコンウエハの製造方法
US8216362B2 (en) 2006-05-19 2012-07-10 Memc Electronic Materials, Inc. Controlling agglomerated point defect and oxygen cluster formation induced by the lateral surface of a silicon single crystal during CZ growth
DE102006034786B4 (de) 2006-07-27 2011-01-20 Siltronic Ag Monokristalline Halbleiterscheibe mit defektreduzierten Bereichen und Verfahren zur Ausheilung GOI-relevanter Defekte in einer monokristallinen Halbleiterscheibe
JP5212472B2 (ja) * 2008-06-10 2013-06-19 株式会社Sumco シリコンエピタキシャルウェーハの製造方法
US8664092B2 (en) * 2009-06-26 2014-03-04 Sumco Corporation Method for cleaning silicon wafer, and method for producing epitaxial wafer using the cleaning method
TWI510682B (zh) * 2011-01-28 2015-12-01 Sino American Silicon Prod Inc 晶棒表面奈米化製程、晶圓製造方法及其晶圓
JP5682471B2 (ja) 2011-06-20 2015-03-11 信越半導体株式会社 シリコンウェーハの製造方法
US9202711B2 (en) 2013-03-14 2015-12-01 Sunedison Semiconductor Limited (Uen201334164H) Semiconductor-on-insulator wafer manufacturing method for reducing light point defects and surface roughness
CN104726931A (zh) 2015-03-30 2015-06-24 江苏盎华光伏工程技术研究中心有限公司 具有退火装置的单晶炉及其控制方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000272997A (ja) * 1999-03-26 2000-10-03 Sumitomo Metal Ind Ltd シリコン単結晶の育成方法およびそれを用いたシリコンウェーハ並びにその窒素ドープ量の推定方法
JP2006261648A (ja) * 2005-01-31 2006-09-28 Soi Tec Silicon On Insulator Technologies 欠陥クラスタを有する基板内に形成された薄い層を転写する方法
JP2007284323A (ja) * 2006-04-20 2007-11-01 Sumco Corp 半導体単結晶の製造装置及び製造方法
JP2013175736A (ja) * 2006-12-28 2013-09-05 Memc Electron Materials Inc 平滑なウェハの製造方法

Also Published As

Publication number Publication date
TW201929081A (zh) 2019-07-16
KR20200100647A (ko) 2020-08-26
US20190194821A1 (en) 2019-06-27
EP3728704B1 (en) 2023-02-01
WO2019125810A1 (en) 2019-06-27
US11124893B2 (en) 2021-09-21
JP2023134420A (ja) 2023-09-27
SG11202004283SA (en) 2020-06-29
CN111406129A (zh) 2020-07-10
EP3728704A1 (en) 2020-10-28
KR102466888B1 (ko) 2022-11-11
TWI779145B (zh) 2022-10-01

Similar Documents

Publication Publication Date Title
JP2023134420A (ja) Llsリング/コアパターンを改善する単結晶シリコンインゴットの処理の方法
TWI639736B (zh) 具有均勻徑向氧變化的矽晶圓
JP2010040587A (ja) シリコンウェーハの製造方法
US7879695B2 (en) Thin silicon wafer and method of manufacturing the same
JP5682471B2 (ja) シリコンウェーハの製造方法
JPH10163220A (ja) 半導体ウェーハの熱処理方法及び、それによって形成された半導体ウェーハ
TWI532891B (zh) Polycrystalline silicon wafers
JP3589119B2 (ja) エピタキシャルウェーハの製造方法
JP2017092372A (ja) シリコンウェーハの品質評価方法、シリコンウェーハの製造方法およびシリコンウェーハ
TWI680512B (zh) 矽晶圓之研磨方法、矽晶圓之製造方法及矽晶圓
US11739437B2 (en) Resistivity stabilization measurement of fat neck slabs for high resistivity and ultra-high resistivity single crystal silicon ingot growth
JP7331203B2 (ja) 単結晶シリコンで構成された半導体ウェハ
US6211088B1 (en) Manufacturing method for semiconductor gas-phase epitaxial wafer
JP2002198375A (ja) 半導体ウェーハの熱処理方法及びその方法で製造された半導体ウェーハ
JPH1192283A (ja) シリコンウエハ及びその製造方法
US20110133314A1 (en) Method for producing a semiconductor wafer
KR100201705B1 (ko) 경면 연마 웨이퍼 제조방법
JP6642327B2 (ja) シリコンインゴットの切断方法およびシリコンウェーハの製造方法
JP3621290B2 (ja) パーティクルモニター用シリコン単結晶ウエーハの製造方法およびパーティクルモニター用シリコン単結晶ウエーハ
JP7342789B2 (ja) シリコンウェーハおよびシリコンウェーハの製造方法
JP3134951B2 (ja) シリコン単結晶の処理方法
JP2004079977A (ja) シリコン単結晶インゴットの加工装置とその加工方法
JP2002083779A (ja) エピタキシャルウェーハ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211209

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211209

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20211209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220426

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220705

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221216

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230612

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20230619

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20230804

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240415