JPH09190954A - 半導体基板およびその製造方法 - Google Patents
半導体基板およびその製造方法Info
- Publication number
- JPH09190954A JPH09190954A JP2035096A JP2035096A JPH09190954A JP H09190954 A JPH09190954 A JP H09190954A JP 2035096 A JP2035096 A JP 2035096A JP 2035096 A JP2035096 A JP 2035096A JP H09190954 A JPH09190954 A JP H09190954A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- oxygen
- heat treatment
- range
- pieces
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
(57)【要約】
【課題】 低酸素濃度半導体基板においては、ＬＳＩ製
造における熱処理時に生ずる局所的な熱応力により基板
周辺部からスリップとよばれる欠陥が発生し、基板強度
が低下し易い。 【解決手段】 （５〜１０）×１０17個／ｃｍ3 の範囲
の酸素を含有し、基板外周から１０ｍｍ以下の範囲に多
面体の酸素析出物を１０8 〜１０10個／ｃｍ3 の範囲の
密度で含有している半導体基板。
造における熱処理時に生ずる局所的な熱応力により基板
周辺部からスリップとよばれる欠陥が発生し、基板強度
が低下し易い。 【解決手段】 （５〜１０）×１０17個／ｃｍ3 の範囲
の酸素を含有し、基板外周から１０ｍｍ以下の範囲に多
面体の酸素析出物を１０8 〜１０10個／ｃｍ3 の範囲の
密度で含有している半導体基板。
Description
【０００１】
【発明の属する技術分野】本発明は半導体基板およびそ
の製造方法に関し、より詳細には外周部における酸素析
出物の密度が制御された半導体基板およびその製造方法
に関する。
の製造方法に関し、より詳細には外周部における酸素析
出物の密度が制御された半導体基板およびその製造方法
に関する。
【０００２】
【従来の技術】ＬＳＩ等の集積回路形成用基板として用
いられる半導体基板の大部分はＳｉ単結晶から製造され
ており、このＳｉ単結晶は石英坩堝内に充填されたＳｉ
溶融液を回転させながら引き上げるチョクラルスキー法
（ＣＺ法）と呼ばれる引き上げ方法により形成されてい
る。
いられる半導体基板の大部分はＳｉ単結晶から製造され
ており、このＳｉ単結晶は石英坩堝内に充填されたＳｉ
溶融液を回転させながら引き上げるチョクラルスキー法
（ＣＺ法）と呼ばれる引き上げ方法により形成されてい
る。
【０００３】Ｓｉ単結晶をＣＺ法を用いて成長させる
と、石英坩堝自身がＳｉ溶融液に溶解して酸素を溶出
し、この酸素は固液界面からＳｉ単結晶中に（５〜２
０）×１０17個／ｃｍ3 程度の濃度で取り込まれる。こ
のうち、Ｓｉ単結晶中の酸素濃度が約１０×１０17個／
ｃｍ3 以上となっている場合には、ＬＳＩ製造における
熱処理時に酸素がＳｉ半導体基板（以下、単に半導体基
板と記す）内に析出し、ＳｉＯ2 構造に変化する。その
結果、体積が膨張して前記酸素析出物の周囲に歪みが生
じる場合があり、歪みがある臨界値を超えると転位が発
生する。これらの酸素析出物及び転位が前記半導体基板
の表面から数μｍの範囲（ＬＳＩ素子の活性領域）に存
在する場合、酸化膜耐圧の低下やリーク電流の発生等が
生じ、ＬＳＩにとって有害となる。
と、石英坩堝自身がＳｉ溶融液に溶解して酸素を溶出
し、この酸素は固液界面からＳｉ単結晶中に（５〜２
０）×１０17個／ｃｍ3 程度の濃度で取り込まれる。こ
のうち、Ｓｉ単結晶中の酸素濃度が約１０×１０17個／
ｃｍ3 以上となっている場合には、ＬＳＩ製造における
熱処理時に酸素がＳｉ半導体基板（以下、単に半導体基
板と記す）内に析出し、ＳｉＯ2 構造に変化する。その
結果、体積が膨張して前記酸素析出物の周囲に歪みが生
じる場合があり、歪みがある臨界値を超えると転位が発
生する。これらの酸素析出物及び転位が前記半導体基板
の表面から数μｍの範囲（ＬＳＩ素子の活性領域）に存
在する場合、酸化膜耐圧の低下やリーク電流の発生等が
生じ、ＬＳＩにとって有害となる。
【０００４】上記の理由により、近年、酸素濃度が（５
〜１０）×１０17個／ｃｍ3 の範囲にある半導体基板
（いわゆる低酸素濃度半導体基板）がＬＳＩ等の集積回
路形成用基板として用いられはじめている。この低酸素
濃度半導体基板においては、ＬＳＩ製造における熱処理
時に酸素の析出がほとんどなく、このためＬＳＩの製造
歩留りが非常に高くなる。
〜１０）×１０17個／ｃｍ3 の範囲にある半導体基板
（いわゆる低酸素濃度半導体基板）がＬＳＩ等の集積回
路形成用基板として用いられはじめている。この低酸素
濃度半導体基板においては、ＬＳＩ製造における熱処理
時に酸素の析出がほとんどなく、このためＬＳＩの製造
歩留りが非常に高くなる。
【０００５】
【発明が解決しようとする課題】しかしながら、上記し
た低酸素濃度半導体基板においては、ＬＳＩ製造におけ
る熱処理時（特に熱処理炉からの基板搬出中）に起きる
局所的な熱応力により外周部からスリップ（転位がすべ
り運動してできるすべり帯）とよばれる欠陥が発生し易
く、基板強度が低下し易いという課題があった。
た低酸素濃度半導体基板においては、ＬＳＩ製造におけ
る熱処理時（特に熱処理炉からの基板搬出中）に起きる
局所的な熱応力により外周部からスリップ（転位がすべ
り運動してできるすべり帯）とよばれる欠陥が発生し易
く、基板強度が低下し易いという課題があった。
【０００６】本発明は上記課題に鑑みなされたものであ
って、（５〜１０）×１０17個／ｃｍ3 の範囲の酸素を
含有する半導体基板において、前記スリップが発生しに
くく、基板強度が低下しにくい半導体基板及びその製造
方法を提供することを目的としている。
って、（５〜１０）×１０17個／ｃｍ3 の範囲の酸素を
含有する半導体基板において、前記スリップが発生しに
くく、基板強度が低下しにくい半導体基板及びその製造
方法を提供することを目的としている。
【０００７】
【課題を解決するための手段及びその効果】一般にスリ
ップの発生は下記に示すような機構によるものであると
考えられている。
ップの発生は下記に示すような機構によるものであると
考えられている。
【０００８】ＬＳＩ製造における熱処理時においては、
一般に半導体基板の外周部と中心部とで温度差が発生
し、特に熱処理炉からの搬出時においては、半導体基板
の外周部の温度が中心部の温度よりもかなり低くなる。
このため、前記外周部の収縮率が前記中心部の収縮率よ
りも大きくなり、前記外周部には引っ張り応力が働くこ
とになる。そこで、該引っ張り応力を緩和するために半
導体基板の表面にはその表面に対して平行な６０°転位
の運動や螺旋転位の半導体基板内側への運動が発生す
る。
一般に半導体基板の外周部と中心部とで温度差が発生
し、特に熱処理炉からの搬出時においては、半導体基板
の外周部の温度が中心部の温度よりもかなり低くなる。
このため、前記外周部の収縮率が前記中心部の収縮率よ
りも大きくなり、前記外周部には引っ張り応力が働くこ
とになる。そこで、該引っ張り応力を緩和するために半
導体基板の表面にはその表面に対して平行な６０°転位
の運動や螺旋転位の半導体基板内側への運動が発生す
る。
【０００９】前記した外周部と中心部とでの温度差は特
に半導体基板の直径が２００ｍｍ以上である場合に顕著
になり、前記転位の運動も大きな温度差に起因して発生
し易くなる。
に半導体基板の直径が２００ｍｍ以上である場合に顕著
になり、前記転位の運動も大きな温度差に起因して発生
し易くなる。
【００１０】前記転位の運動の結果形成されたスリップ
の形状は図６に示すように一般的に線状をしている。こ
こで図６はスリップを説明するために示した半導体基板
のＸ線トポグラフ像をスケッチした模式的平面図であ
り、半導体基板１０の外周部には上記した線状のスリッ
プ１２が形成されている。スリップ１２が形成されるに
あたっての転位源としては、半導体基板１０の外周にお
ける面取り部の加工歪み等が考えられている。
の形状は図６に示すように一般的に線状をしている。こ
こで図６はスリップを説明するために示した半導体基板
のＸ線トポグラフ像をスケッチした模式的平面図であ
り、半導体基板１０の外周部には上記した線状のスリッ
プ１２が形成されている。スリップ１２が形成されるに
あたっての転位源としては、半導体基板１０の外周にお
ける面取り部の加工歪み等が考えられている。
【００１１】発生した転位がスリップ１２となるまで運
動するか否かは、半導体基板１０内部の酸素濃度や酸素
の析出状態に依存すると考えられている。
動するか否かは、半導体基板１０内部の酸素濃度や酸素
の析出状態に依存すると考えられている。
【００１２】半導体基板１０内部に存在する酸素は通常
Ｓｉ単結晶の格子間位置に存在するが、この格子間位置
に存在する酸素（以下、格子間酸素と記す）は発生した
転位の運動を抑制する効果を有している（Koji Sumino:
Mechanical Behaviour of Semiconductors,Elsevier S
cience B.V. pp139-142,(1994)) 。従って、酸素濃度が
（５〜１０）×１０17個／ｃｍ3 （ｏｌｄ ＡＳＴＭ：
４．８１×１０17ａｔｏｍｓ／ｃｍ2 ）である低酸素濃
度半導体基板においては前記抑制効果が少ないためＬＳ
Ｉ製造における熱処理時にその外周部からスリップが発
生し易い。
Ｓｉ単結晶の格子間位置に存在するが、この格子間位置
に存在する酸素（以下、格子間酸素と記す）は発生した
転位の運動を抑制する効果を有している（Koji Sumino:
Mechanical Behaviour of Semiconductors,Elsevier S
cience B.V. pp139-142,(1994)) 。従って、酸素濃度が
（５〜１０）×１０17個／ｃｍ3 （ｏｌｄ ＡＳＴＭ：
４．８１×１０17ａｔｏｍｓ／ｃｍ2 ）である低酸素濃
度半導体基板においては前記抑制効果が少ないためＬＳ
Ｉ製造における熱処理時にその外周部からスリップが発
生し易い。
【００１３】また、酸素析出物については、その形態、
大きさや転位の発生の有無によってスリップの発生し易
さが異なることが知られている。特に、前記酸素析出物
の形態が板状である場合には転位が発生していることが
多く、スリップが発生しやすい。これに対し、前記酸素
析出物の形態が例えばＳｉの｛１１１｝面及び｛１０
０｝面で囲まれた８〜１４面体（以下、単に多面体と記
す）であるＳｉＯ2 析出物である場合には、転位が発生
していないことが多く、スリップが発生しにくい。これ
は、前記多面体の酸素析出物がスリップとなる転位の運
動を抑制するためであると考えられている（安武潔：Ｃ
Ｚ−Ｓｉ結晶の微小格子欠陥と機械的性質に関する研
究，ｐ１０２（１９８２））。
大きさや転位の発生の有無によってスリップの発生し易
さが異なることが知られている。特に、前記酸素析出物
の形態が板状である場合には転位が発生していることが
多く、スリップが発生しやすい。これに対し、前記酸素
析出物の形態が例えばＳｉの｛１１１｝面及び｛１０
０｝面で囲まれた８〜１４面体（以下、単に多面体と記
す）であるＳｉＯ2 析出物である場合には、転位が発生
していないことが多く、スリップが発生しにくい。これ
は、前記多面体の酸素析出物がスリップとなる転位の運
動を抑制するためであると考えられている（安武潔：Ｃ
Ｚ−Ｓｉ結晶の微小格子欠陥と機械的性質に関する研
究，ｐ１０２（１９８２））。
【００１４】本発明者は上記した知見に基づき本発明を
完成するに至った。すなわち上記目的を達成するために
本発明に係る半導体基板は、（５〜１０）×１０17個／
ｃｍ3 の範囲の酸素を含有し、基板外周から１０ｍｍ以
下の範囲に多面体の酸素析出物を１０8 〜１０10個／ｃ
ｍ3 の範囲の密度で含有していることを特徴としてい
る。
完成するに至った。すなわち上記目的を達成するために
本発明に係る半導体基板は、（５〜１０）×１０17個／
ｃｍ3 の範囲の酸素を含有し、基板外周から１０ｍｍ以
下の範囲に多面体の酸素析出物を１０8 〜１０10個／ｃ
ｍ3 の範囲の密度で含有していることを特徴としてい
る。
【００１５】上記半導体基板によれば、１０8 〜１０10
個／ｃｍ3 の密度で含有されている前記多面体の酸素析
出物がスリップとなる転位の運動を抑制するため、ＬＳ
Ｉ製造における熱処理時における外周部からのスリップ
の発生を抑制することができる。
個／ｃｍ3 の密度で含有されている前記多面体の酸素析
出物がスリップとなる転位の運動を抑制するため、ＬＳ
Ｉ製造における熱処理時における外周部からのスリップ
の発生を抑制することができる。
【００１６】多面体の酸素析出物の含有量が１０8 個／
ｃｍ3 未満である場合は前記転位の運動の抑制効果が十
分でなく、他方、多面体の酸素析出物は、その格子間酸
素濃度の可飽和分しか析出できないため、１０10個／ｃ
ｍ3 以上の密度を持たせることは困難である。
ｃｍ3 未満である場合は前記転位の運動の抑制効果が十
分でなく、他方、多面体の酸素析出物は、その格子間酸
素濃度の可飽和分しか析出できないため、１０10個／ｃ
ｍ3 以上の密度を持たせることは困難である。
【００１７】なお、半導体基板の外周から１０ｍｍ以上
である領域においては低酸素濃度のままであるため、酸
化膜耐圧の低下やリーク電流の発生等が生ずることがな
く、製造歩留まりを低下させることはない。
である領域においては低酸素濃度のままであるため、酸
化膜耐圧の低下やリーク電流の発生等が生ずることがな
く、製造歩留まりを低下させることはない。
【００１８】また、本発明に係る半導体基板の製造方法
は、（５〜１０）×１０17個／ｃｍ 3 の範囲の酸素を含
有する半導体基板に、該半導体基板の外周から１０ｍｍ
以下の範囲に１０18〜１０20個／ｃｍ3 の範囲の酸素を
イオン注入し、さらに窒素ガス雰囲気において７５０〜
８５０℃で８〜１６時間と、１０５０〜１１５０℃で１
〜４時間の２段階の熱処理を施すことを特徴としてい
る。
は、（５〜１０）×１０17個／ｃｍ 3 の範囲の酸素を含
有する半導体基板に、該半導体基板の外周から１０ｍｍ
以下の範囲に１０18〜１０20個／ｃｍ3 の範囲の酸素を
イオン注入し、さらに窒素ガス雰囲気において７５０〜
８５０℃で８〜１６時間と、１０５０〜１１５０℃で１
〜４時間の２段階の熱処理を施すことを特徴としてい
る。
【００１９】上記半導体基板の製造方法によれば、前記
イオン注入により半導体基板の外周から１０ｍｍ以下の
範囲においてのみ酸素濃度を上昇させることができ、１
段階目の熱処理により、前記半導体基板の表面から所定
距離以上離れた領域に１０8〜１０10／ｃｍ3 の密度を
有するＳｉＯ2 析出物（酸素析出物）の発生核を確実、
かつ効率的に形成し得る。また、２段階目の熱処理によ
り、前記発生核を基に前記所定密度を有する多面体のＳ
ｉＯ2 析出物を確実、かつ効率的に成長させ得る。よっ
て半導体基板の外周から１０ｍｍ以下の範囲において多
面体のＳｉＯ2析出物を１０8 〜１０10／ｃｍ3 の密度
で含有させることができる。
イオン注入により半導体基板の外周から１０ｍｍ以下の
範囲においてのみ酸素濃度を上昇させることができ、１
段階目の熱処理により、前記半導体基板の表面から所定
距離以上離れた領域に１０8〜１０10／ｃｍ3 の密度を
有するＳｉＯ2 析出物（酸素析出物）の発生核を確実、
かつ効率的に形成し得る。また、２段階目の熱処理によ
り、前記発生核を基に前記所定密度を有する多面体のＳ
ｉＯ2 析出物を確実、かつ効率的に成長させ得る。よっ
て半導体基板の外周から１０ｍｍ以下の範囲において多
面体のＳｉＯ2析出物を１０8 〜１０10／ｃｍ3 の密度
で含有させることができる。
【００２０】初めの熱処理時において前記熱処理温度が
７５０℃未満であったり前記熱処理時間が８時間未満で
ある場合は前記ＳｉＯ2 析出物が発生しにくく、他方、
前記熱処理温度が８５０℃より高い場合に発生した前記
発生核は前記２段階目の熱処理時において多面体となら
ない。また、１６時間を超える前記熱処理による効果は
少なく、生産コストの上昇を招くこととなる。
７５０℃未満であったり前記熱処理時間が８時間未満で
ある場合は前記ＳｉＯ2 析出物が発生しにくく、他方、
前記熱処理温度が８５０℃より高い場合に発生した前記
発生核は前記２段階目の熱処理時において多面体となら
ない。また、１６時間を超える前記熱処理による効果は
少なく、生産コストの上昇を招くこととなる。
【００２１】また、２段階目の熱処理において前記熱処
理温度が１０５０℃未満であったり前記熱処理時間が１
時間未満である場合は前記ＳｉＯ2 析出物が多面体とな
らず、他方、１１５０℃より高い温度で前記熱処理を施
すと前記ＳｉＯ2 析出物の成長が遅れる。また、４時間
を超える前記熱処理による効果は少なく、生産コストの
上昇を招くこととなる。
理温度が１０５０℃未満であったり前記熱処理時間が１
時間未満である場合は前記ＳｉＯ2 析出物が多面体とな
らず、他方、１１５０℃より高い温度で前記熱処理を施
すと前記ＳｉＯ2 析出物の成長が遅れる。また、４時間
を超える前記熱処理による効果は少なく、生産コストの
上昇を招くこととなる。
【００２２】なお、上記した工程によって半導体基板外
周から１０ｍｍ以上の領域において前記ＳｉＯ2 析出物
が発生するということはないため、ＬＳＩの製造歩留り
を低下させることはない。
周から１０ｍｍ以上の領域において前記ＳｉＯ2 析出物
が発生するということはないため、ＬＳＩの製造歩留り
を低下させることはない。
【００２３】
【発明の実施の形態】以下、本発明に係る半導体基板お
よびその製造方法の実施の形態を図面に基づいて説明す
る。
よびその製造方法の実施の形態を図面に基づいて説明す
る。
【００２４】図１は実施の形態に係る半導体基板の製造
に用いられる、酸素等をイオン注入するためのイオン打
ち込み装置を模式的に示した平面図である。
に用いられる、酸素等をイオン注入するためのイオン打
ち込み装置を模式的に示した平面図である。
【００２５】図中１は打ち込みする元素をイオン化する
ためのイオン源を示している。イオン源１の前方所定箇
所には引き出し電極２が配置されており、引き出し電極
２の前方には、引き出し電極２を通して取り出されたイ
オンを質量分析して前記イオンを選別するアナライザ３
が配置されている。アナライザ３によって選別されたイ
オンは高電圧で加速する加速器４に取り込まれ、加速器
４に取り込まれた前記イオンによるイオンビームは試料
（Ｓｉウエハ１０ａ）の所定箇所に均一に打込むための
走査系５に導入される。走査系５はＸ方向の走査系であ
るＸスキャン５ａとＹ方向の走査系であるＹスキャン５
ｂとからなっており、例えばＸスキャン５ａが加速器４
側に配置されている。走査系５により打ち込み位置が制
御されたイオンはイオン計測器（ファラデーカップ）と
しての機能を有する試料室６中のＳｉウエハ１０ａに打
ち込まれるようになっている。打ち込まれたイオンは、
Ｓｉ原子との相互作用によりエネルギーを失い、Ｓｉウ
エハ１０ａ中に停止する。
ためのイオン源を示している。イオン源１の前方所定箇
所には引き出し電極２が配置されており、引き出し電極
２の前方には、引き出し電極２を通して取り出されたイ
オンを質量分析して前記イオンを選別するアナライザ３
が配置されている。アナライザ３によって選別されたイ
オンは高電圧で加速する加速器４に取り込まれ、加速器
４に取り込まれた前記イオンによるイオンビームは試料
（Ｓｉウエハ１０ａ）の所定箇所に均一に打込むための
走査系５に導入される。走査系５はＸ方向の走査系であ
るＸスキャン５ａとＹ方向の走査系であるＹスキャン５
ｂとからなっており、例えばＸスキャン５ａが加速器４
側に配置されている。走査系５により打ち込み位置が制
御されたイオンはイオン計測器（ファラデーカップ）と
しての機能を有する試料室６中のＳｉウエハ１０ａに打
ち込まれるようになっている。打ち込まれたイオンは、
Ｓｉ原子との相互作用によりエネルギーを失い、Ｓｉウ
エハ１０ａ中に停止する。
【００２６】本実施の形態においては上記したイオン打
ち込み装置を用い、Ｘスキャン５ａ及びＹスキャン５ｂ
を制御することによってＳｉウエハ１０ａの外周から１
０ｍｍ以下の範囲にのみ１０18〜１０20個／ｃｍ3 の酸
素イオンの注入を行う。
ち込み装置を用い、Ｘスキャン５ａ及びＹスキャン５ｂ
を制御することによってＳｉウエハ１０ａの外周から１
０ｍｍ以下の範囲にのみ１０18〜１０20個／ｃｍ3 の酸
素イオンの注入を行う。
【００２７】次に、上記方法により酸素をイオン注入し
たＳｉウエハ１０ａに、以下に説明する熱処理を行う。
たＳｉウエハ１０ａに、以下に説明する熱処理を行う。
【００２８】図２は実施の形態に係る半導体基板の製造
に用いられる熱処理装置を模式的に示した斜視図であ
り、図中２１ａは所定長さを有する略中空円筒形状の石
英チューブを示している。石英チューブ２１ａの周囲に
は複数個のヒータ（図示せず）が配設されており、この
ヒータにより石英チューブ２１ａ内の温度分布は入り
口、中央部、出口でほぼ一定となるように設定されてい
る。また石英チューブ２１ａにはガス供給系（図示せ
ず）が接続され、このガス供給系を介して窒素または酸
素を導入することにより、石英チューブ２１ａ内の雰囲
気が制御されるようになっており、これら石英チューブ
２１ａ、ヒータ、ガス供給系等を含んで熱処理炉２１が
構成されている。一方、略板形状の石英ボード２２ａ上
には略箱形状をした石英製のトレイ２２ｂが載置されて
おり、トレイ２２ｂ内には半導体基板であるＳｉウエハ
１０ａが収容されている。Ｓｉウエハ１０ａはトレイ２
２ｂの両側壁部に形成されたスリット部２２ｃに挿入さ
れて縦方向に設置されており、これら石英ボード２２
ａ、トレイ２２ｂを含んで、ウエハ支持手段２２が構成
されている。トレイ２２ｂは熱処理炉２１の入口部２１
ｂから図中矢印方向に挿入され、石英チューブ２１ａ内
を所定の一定速度で搬送され、入口部２１ｂから再び取
り出されるようになっており、これら熱処理炉２１、ウ
エハ支持手段２２を含んで熱処理装置２０が構成されて
いる。
に用いられる熱処理装置を模式的に示した斜視図であ
り、図中２１ａは所定長さを有する略中空円筒形状の石
英チューブを示している。石英チューブ２１ａの周囲に
は複数個のヒータ（図示せず）が配設されており、この
ヒータにより石英チューブ２１ａ内の温度分布は入り
口、中央部、出口でほぼ一定となるように設定されてい
る。また石英チューブ２１ａにはガス供給系（図示せ
ず）が接続され、このガス供給系を介して窒素または酸
素を導入することにより、石英チューブ２１ａ内の雰囲
気が制御されるようになっており、これら石英チューブ
２１ａ、ヒータ、ガス供給系等を含んで熱処理炉２１が
構成されている。一方、略板形状の石英ボード２２ａ上
には略箱形状をした石英製のトレイ２２ｂが載置されて
おり、トレイ２２ｂ内には半導体基板であるＳｉウエハ
１０ａが収容されている。Ｓｉウエハ１０ａはトレイ２
２ｂの両側壁部に形成されたスリット部２２ｃに挿入さ
れて縦方向に設置されており、これら石英ボード２２
ａ、トレイ２２ｂを含んで、ウエハ支持手段２２が構成
されている。トレイ２２ｂは熱処理炉２１の入口部２１
ｂから図中矢印方向に挿入され、石英チューブ２１ａ内
を所定の一定速度で搬送され、入口部２１ｂから再び取
り出されるようになっており、これら熱処理炉２１、ウ
エハ支持手段２２を含んで熱処理装置２０が構成されて
いる。
【００２９】このように構成された装置２０を用いて半
導体基板を製造する場合、まず石英チューブ２１ａ内に
窒素ガスを導入した後、前記ヒータへの供給電流を制御
して石英チューブ２１ａの温度を７５０℃に設定する。
次にウエハ支持手段２２に収容されたＳｉウエハ１０ａ
を熱処理炉２１内に例えば約５ｃｍ／ｍｉｎの所定速度
で挿入する。次に７５０〜８５０℃で８〜１６時間の第
１段階の熱処理を施し、さらに１０５０〜１１５０℃で
１〜４時間の第２段階の熱処理を施し、Ｓｉウエハ１０
ａの外周から１０ｍｍ以下の範囲に多面体のＳｉＯ2 を
析出させた後、熱処理炉２１内より５ｃｍ／ｍｉｎの速
度で取り出す。
導体基板を製造する場合、まず石英チューブ２１ａ内に
窒素ガスを導入した後、前記ヒータへの供給電流を制御
して石英チューブ２１ａの温度を７５０℃に設定する。
次にウエハ支持手段２２に収容されたＳｉウエハ１０ａ
を熱処理炉２１内に例えば約５ｃｍ／ｍｉｎの所定速度
で挿入する。次に７５０〜８５０℃で８〜１６時間の第
１段階の熱処理を施し、さらに１０５０〜１１５０℃で
１〜４時間の第２段階の熱処理を施し、Ｓｉウエハ１０
ａの外周から１０ｍｍ以下の範囲に多面体のＳｉＯ2 を
析出させた後、熱処理炉２１内より５ｃｍ／ｍｉｎの速
度で取り出す。
【００３０】
【実施例及び比較例】実施例では半導体基板１０（Ｓｉ
ウエハ１０ａ）を以下に示す条件により製造した。
ウエハ１０ａ）を以下に示す条件により製造した。
【００３１】イオン注入源：酸素 イオン注入した酸素量：１０×１０17個／ｃｍ3 加速器４における加速電圧：２００ｋｅＶ 第一段階の熱処理温度：８００℃ 第一段階の熱処理時間：１６時間 第二段階の熱処理温度：１１００℃ 第二段階の熱処理時間：１時間 また、比較例としては実施例と同様にＣＺ法により引き
上げられたＳｉウエハによるものであって、上記したよ
うなイオンの注入及び２段階の熱処理が施されていない
半導体基板を製造した。
上げられたＳｉウエハによるものであって、上記したよ
うなイオンの注入及び２段階の熱処理が施されていない
半導体基板を製造した。
【００３２】実施例及び比較例に係る半導体基板の外周
から１０ｍｍ以下の範囲をＴＥＭ（透過型電子顕微鏡）
により観察したところ、実施例に係る半導体基板１０に
おいてはＳｉの｛１１１｝面で囲まれた大きさ約５００
Å程度の多面体であるＳｉＯ2 析出物（図３）が１０9
個／ｃｍ3 の密度で確認された。また、半導体基板１０
の外周から１０ｍｍ以上の範囲には前記ＳｉＯ2 析出物
の存在は確認されなかった。
から１０ｍｍ以下の範囲をＴＥＭ（透過型電子顕微鏡）
により観察したところ、実施例に係る半導体基板１０に
おいてはＳｉの｛１１１｝面で囲まれた大きさ約５００
Å程度の多面体であるＳｉＯ2 析出物（図３）が１０9
個／ｃｍ3 の密度で確認された。また、半導体基板１０
の外周から１０ｍｍ以上の範囲には前記ＳｉＯ2 析出物
の存在は確認されなかった。
【００３３】他方、比較例に係る半導体基板において
は、前記多面体であるＳｉＯ2 析出物が１０6 個／ｃｍ
3 の密度で確認された。該値は、実施例の場合と比較し
て非常に小さい値である。一方、半導体基板の外周から
１０ｍｍ以上の範囲には前記ＳｉＯ2 析出物の存在は確
認されなかった。
は、前記多面体であるＳｉＯ2 析出物が１０6 個／ｃｍ
3 の密度で確認された。該値は、実施例の場合と比較し
て非常に小さい値である。一方、半導体基板の外周から
１０ｍｍ以上の範囲には前記ＳｉＯ2 析出物の存在は確
認されなかった。
【００３４】上記したように、実施例に係る半導体基板
１０においては、その外周から１０ｍｍ以下の範囲にお
いて多面体の酸素析出物（ＳｉＯ2 析出物）を比較例に
係る半導体基板よりも非常に多く確認することができ
た。
１０においては、その外周から１０ｍｍ以下の範囲にお
いて多面体の酸素析出物（ＳｉＯ2 析出物）を比較例に
係る半導体基板よりも非常に多く確認することができ
た。
【００３５】次に実施例及び比較例に係るＳｉウエハに
ついて、熱処理を施した際のスリップの発生し易さを比
較した。なお、両半導体基板の格子間酸素濃度はいずれ
も約８×１０17／ｃｍ3 であった。スリップの発生し易
さは両半導体基板を熱処理炉２１内に挿入し、１１００
℃で３０分熱処理した後、熱処理炉２１から１５ｃｍ／
ｍｉｎの速度で搬出し、その後Ｘ線トポグラフ法により
比較した。なお、Ｘ線トポグラフ法によれば半導体基板
内に存在するスリップを形成する転位を直接観察するこ
とが可能であり、前記転位は完全結晶部に対して明るい
線状のコントラストとして観察される。
ついて、熱処理を施した際のスリップの発生し易さを比
較した。なお、両半導体基板の格子間酸素濃度はいずれ
も約８×１０17／ｃｍ3 であった。スリップの発生し易
さは両半導体基板を熱処理炉２１内に挿入し、１１００
℃で３０分熱処理した後、熱処理炉２１から１５ｃｍ／
ｍｉｎの速度で搬出し、その後Ｘ線トポグラフ法により
比較した。なお、Ｘ線トポグラフ法によれば半導体基板
内に存在するスリップを形成する転位を直接観察するこ
とが可能であり、前記転位は完全結晶部に対して明るい
線状のコントラストとして観察される。
【００３６】図４は実施例に係る半導体基板１０につい
ての上記Ｘ線トポグラフ像を示した写真である。図４か
ら明らかなように、実施例に係る半導体基板１０には前
記転位がほとんど確認されず、スリップがほとんど発生
していないことがわかる。
ての上記Ｘ線トポグラフ像を示した写真である。図４か
ら明らかなように、実施例に係る半導体基板１０には前
記転位がほとんど確認されず、スリップがほとんど発生
していないことがわかる。
【００３７】図５は比較例に係る半導体基板についての
Ｘ線トポグラフ像を示した写真である。図５から明らか
なように、比較例に係る半導体基板にはその外周部から
１０ｍｍ以下の範囲において前記転位が高密度で確認さ
れ、スリップが発生していることがわかる。
Ｘ線トポグラフ像を示した写真である。図５から明らか
なように、比較例に係る半導体基板にはその外周部から
１０ｍｍ以下の範囲において前記転位が高密度で確認さ
れ、スリップが発生していることがわかる。
【００３８】上記したように、実施例に係る半導体基板
１０においては前記熱処理によってもスリップが発生す
ることがなく、ＬＳＩ製造における熱処理時においても
スリップが発生しないことが確認された。
１０においては前記熱処理によってもスリップが発生す
ることがなく、ＬＳＩ製造における熱処理時においても
スリップが発生しないことが確認された。
【図１】本発明の実施の形態に係る半導体基板の製造に
用いられる、例えば酸素をイオン注入するために用いら
れるイオン打ち込み装置を模式的に示した平面図であ
る。
用いられる、例えば酸素をイオン注入するために用いら
れるイオン打ち込み装置を模式的に示した平面図であ
る。
【図２】実施の形態に係る半導体基板の製造に用いられ
る熱処理装置を模式的に示した斜視図である。
る熱処理装置を模式的に示した斜視図である。
【図３】実施例及び比較例に係る半導体基板の外周から
１０ｍｍ以下の範囲に存在する多面体酸素析出物のＴＥ
Ｍ写真である。
１０ｍｍ以下の範囲に存在する多面体酸素析出物のＴＥ
Ｍ写真である。
【図４】実施例に係る半導体基板のＸ線写真である。
【図５】比較例に係る半導体基板のＸ線写真である。
【図６】スリップを説明するために示した半導体基板の
Ｘ線トポグラフ像をスケッチした模式的平面図である。
Ｘ線トポグラフ像をスケッチした模式的平面図である。
１０ 半導体基板 １０ａ Ｓｉウエハ
Claims (2)
- 【請求項１】 （５〜１０）×１０17個／ｃｍ3 の範囲
の酸素を含有し、基板外周から１０ｍｍ以下の範囲に多
面体の酸素析出物を１０8 〜１０10個／ｃｍ3 の範囲の
密度で含有していることを特徴とする半導体基板。 - 【請求項２】 （５〜１０）×１０17個／ｃｍ3 の範囲
の酸素を含有する半導体基板に、該半導体基板の外周か
ら１０ｍｍ以下の範囲に１０18〜１０20個／ｃｍ3 の範
囲の酸素をイオン注入し、さらに窒素ガス雰囲気におい
て７５０〜８５０℃で８〜１６時間と、１０５０〜１１
５０℃で１〜４時間の２段階の熱処理を施すことを特徴
とする請求項１記載の半導体基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2035096A JPH09190954A (ja) | 1996-01-10 | 1996-01-10 | 半導体基板およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2035096A JPH09190954A (ja) | 1996-01-10 | 1996-01-10 | 半導体基板およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09190954A true JPH09190954A (ja) | 1997-07-22 |
Family
ID=12024681
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2035096A Pending JPH09190954A (ja) | 1996-01-10 | 1996-01-10 | 半導体基板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09190954A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002009081A (ja) * | 2000-06-26 | 2002-01-11 | Toshiba Corp | 半導体装置及びその製造方法 |
| WO2002049091A1 (fr) * | 2000-12-13 | 2002-06-20 | Shin-Etsu Handotai Co., Ltd. | Procede de fabrication d'une tranche de recuit et tranche obtenue |
| WO2003003441A1 (fr) * | 2001-06-28 | 2003-01-09 | Shin-Etsu Handotai Co., Ltd. | Procede de production de plaquette recuite et plaquette recuite ainsi obtenue |
| JP2003068746A (ja) * | 2001-08-30 | 2003-03-07 | Shin Etsu Handotai Co Ltd | アニールウエーハの製造方法及びアニールウエーハ |
| US6544656B1 (en) | 1999-03-16 | 2003-04-08 | Shin-Etsu Handotai Co., Ltd. | Production method for silicon wafer and silicon wafer |
| WO2006003812A1 (ja) | 2004-06-30 | 2006-01-12 | Sumitomo Mitsubishi Silicon Corporation | シリコンウェーハの製造方法及びこの方法により製造されたシリコンウェーハ |
| US7081422B2 (en) | 2000-12-13 | 2006-07-25 | Shin-Etsu Handotai Co., Ltd. | Manufacturing process for annealed wafer and annealed wafer |
| WO2008038786A1 (fr) | 2006-09-29 | 2008-04-03 | Sumco Techxiv Corporation | Procédé de traitement thermique de plaquettes en silicium |
| JP2010153706A (ja) * | 2008-12-26 | 2010-07-08 | Siltronic Ag | シリコンウエハ及びその製造方法 |
| JP2014187387A (ja) * | 2014-06-06 | 2014-10-02 | Sumco Corp | シリコンウェーハ及びその製造方法、並びに、半導体デバイスの製造方法 |
| KR20190007502A (ko) | 2016-07-06 | 2019-01-22 | 가부시키가이샤 도쿠야마 | 단결정 실리콘 판상체 및 그의 제조 방법 |
-
1996
- 1996-01-10 JP JP2035096A patent/JPH09190954A/ja active Pending
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6544656B1 (en) | 1999-03-16 | 2003-04-08 | Shin-Etsu Handotai Co., Ltd. | Production method for silicon wafer and silicon wafer |
| EP2037009A2 (en) | 1999-03-16 | 2009-03-18 | Shin-Etsu Handotai Company Limited | Method for producing a bonded SOI wafer |
| JP2002009081A (ja) * | 2000-06-26 | 2002-01-11 | Toshiba Corp | 半導体装置及びその製造方法 |
| WO2002049091A1 (fr) * | 2000-12-13 | 2002-06-20 | Shin-Etsu Handotai Co., Ltd. | Procede de fabrication d'une tranche de recuit et tranche obtenue |
| US7081422B2 (en) | 2000-12-13 | 2006-07-25 | Shin-Etsu Handotai Co., Ltd. | Manufacturing process for annealed wafer and annealed wafer |
| US7189293B2 (en) | 2001-06-28 | 2007-03-13 | Shin-Etsu Handotai Co., Ltd. | Method of producing annealed wafer and annealed wafer |
| JPWO2003003441A1 (ja) * | 2001-06-28 | 2004-10-21 | 信越半導体株式会社 | アニールウェーハの製造方法及びアニールウェーハ |
| WO2003003441A1 (fr) * | 2001-06-28 | 2003-01-09 | Shin-Etsu Handotai Co., Ltd. | Procede de production de plaquette recuite et plaquette recuite ainsi obtenue |
| KR100850333B1 (ko) * | 2001-06-28 | 2008-08-04 | 신에쯔 한도타이 가부시키가이샤 | 아닐 웨이퍼의 제조방법 및 아닐 웨이퍼 |
| JP2003068746A (ja) * | 2001-08-30 | 2003-03-07 | Shin Etsu Handotai Co Ltd | アニールウエーハの製造方法及びアニールウエーハ |
| WO2003021660A1 (fr) * | 2001-08-30 | 2003-03-13 | Shin-Etsu Handotai Co.,Ltd. | Procede de production d'une tranche recuite et tranche recuite |
| US7153785B2 (en) | 2001-08-30 | 2006-12-26 | Shin-Etsu Handotai Co., Ltd. | Method of producing annealed wafer and annealed wafer |
| EP1780781A4 (en) * | 2004-06-30 | 2010-05-05 | Sumco Corp | PROCESS FOR PRODUCING SILICON DISK AND SILICON DISC PRODUCED THEREBY |
| WO2006003812A1 (ja) | 2004-06-30 | 2006-01-12 | Sumitomo Mitsubishi Silicon Corporation | シリコンウェーハの製造方法及びこの方法により製造されたシリコンウェーハ |
| US7700394B2 (en) | 2004-06-30 | 2010-04-20 | Sumco Corporation | Method for manufacturing silicon wafer method |
| EP1780781A1 (en) * | 2004-06-30 | 2007-05-02 | SUMCO Corporation | Process for producing silicon wafer and silicon wafer produced by the process |
| WO2008038786A1 (fr) | 2006-09-29 | 2008-04-03 | Sumco Techxiv Corporation | Procédé de traitement thermique de plaquettes en silicium |
| US8573969B2 (en) | 2006-09-29 | 2013-11-05 | Sumco Techxiv Corporation | Silicon wafer heat treatment method |
| JP2010153706A (ja) * | 2008-12-26 | 2010-07-08 | Siltronic Ag | シリコンウエハ及びその製造方法 |
| JP2014187387A (ja) * | 2014-06-06 | 2014-10-02 | Sumco Corp | シリコンウェーハ及びその製造方法、並びに、半導体デバイスの製造方法 |
| KR20190007502A (ko) | 2016-07-06 | 2019-01-22 | 가부시키가이샤 도쿠야마 | 단결정 실리콘 판상체 및 그의 제조 방법 |
| DE112017003436T5 (de) | 2016-07-06 | 2019-03-21 | Tokuyama Corporation | Einkristalliner, plattenförmiger Siliziumkörper und Verfahren zu dessen Herstellung |
| US10975496B2 (en) | 2016-07-06 | 2021-04-13 | Tokuyama Corporation | Single crystal silicon plate-shaped body |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3011178B2 (ja) | 半導体シリコンウェーハ並びにその製造方法と熱処理装置 | |
| TWI236506B (en) | Silicon single crystal wafer having few defects wherein nitrogen is doped and a method for producing it | |
| TW583351B (en) | A method of producing a bonded wafer and the bonded wafer | |
| JP2006287246A (ja) | 水素センサ | |
| JPS6124240A (ja) | 半導体基板 | |
| US6447600B1 (en) | Method of removing defects of single crystal material and single crystal material from which defects are removed by the method | |
| JPH09190954A (ja) | 半導体基板およびその製造方法 | |
| JP2017154962A (ja) | 単結晶シリコンを成長させる方法 | |
| TW524898B (en) | A silicon wafer for epitaxial growth, an epitaxial wafer, and a method for producing it | |
| US6599815B1 (en) | Method and apparatus for forming a silicon wafer with a denuded zone | |
| JPH10150048A (ja) | 半導体基板 | |
| US6802899B1 (en) | Silicon single crystal wafer and manufacturing process therefor | |
| JPH09199416A (ja) | 半導体基板とその製造方法 | |
| KR101001981B1 (ko) | 에피텍셜 성장용 실리콘 웨이퍼 및 에피텍셜 웨이퍼 및 그제조방법 | |
| KR100847925B1 (ko) | 어닐웨이퍼의 제조방법 및 어닐웨이퍼 | |
| JPH0582525A (ja) | Ｓｉｍｏｘ基板及びその製造方法 | |
| JP5097332B2 (ja) | 単結晶シリコンウェーハの製造方法、この種のシリコンウェーハおよびその使用 | |
| US20080251879A1 (en) | Method for Manufacturing Simox Substrate and Simox Substrate Obtained by this Method | |
| JPH08213403A (ja) | 半導体基板及びその製造方法 | |
| JPH03108716A (ja) | 半導体集積回路装置の加熱処理方法 | |
| TW200428637A (en) | SOI wafer and production method thereof | |
| JP4790211B2 (ja) | Ｓｏｉ基板と半導体基板及びその製造方法 | |
| JPH11283987A (ja) | シリコンエピタキシャルウェーハとその製造方法 | |
| JPH09199507A (ja) | 半導体基板およびその製造方法 | |
| JPH0521303A (ja) | 半導体基板及びその製造方法 |