TWI656631B - 攝像裝置 - Google Patents

攝像裝置 Download PDF

Info

Publication number
TWI656631B
TWI656631B TW104108493A TW104108493A TWI656631B TW I656631 B TWI656631 B TW I656631B TW 104108493 A TW104108493 A TW 104108493A TW 104108493 A TW104108493 A TW 104108493A TW I656631 B TWI656631 B TW I656631B
Authority
TW
Taiwan
Prior art keywords
transistor
oxide semiconductor
layer
film
semiconductor layer
Prior art date
Application number
TW104108493A
Other languages
English (en)
Other versions
TW201537741A (zh
Inventor
楠本直人
Original Assignee
日商半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源研究所股份有限公司 filed Critical 日商半導體能源研究所股份有限公司
Publication of TW201537741A publication Critical patent/TW201537741A/zh
Application granted granted Critical
Publication of TWI656631B publication Critical patent/TWI656631B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14658—X-ray, gamma-ray or corpuscular radiation imagers
    • H01L27/14663—Indirect radiation imagers, e.g. using luminescent members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Studio Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本發明的一個方式的目的之一是提供一種攝像品質高且能夠以低成本製造的攝像裝置。該攝像裝置包括第一層、第二層及第三層，第一層包括第一電晶體，第二層包括第二電晶體，第三層包括光電二極體，第一電晶體的通道形成區域包含矽，第二電晶體的通道形成區域包含氧化物半導體，光電二極體具有PIN結構，光電二極體包含非晶矽。

Description

攝像裝置
本發明的一個方式係關於一種使用氧化物半導體的攝像裝置。
注意，本發明的一個方式不侷限於上述技術領域。本說明書等所公開的發明的一個方式的技術領域係關於一種物體、方法或者製造方法。此外，本發明的一個方式係關於一種製程(process)、機器(machine)、產品(manufacture)或者組合物(composition of matter)。由此，更明確而言，作為本說明書所公開的本發明的一個方式的技術領域的一個例子可以舉出半導體裝置、顯示裝置、液晶顯示裝置、發光裝置、照明設備、蓄電裝置、記憶體裝置、攝像裝置、這些裝置的驅動方法或者這些裝置的製造方法。
在本說明書等中，半導體裝置是指藉由利用半導體特性而能夠工作的所有裝置。電晶體、半導體電路為半導體裝置的一個方式。另外，記憶體裝置、顯示裝置、攝像裝置、電子裝置有時包含半導體裝置。
藉由利用形成在具有絕緣表面的基板上的半導體薄膜來構成電晶體的技術受到關注。該電晶體被廣泛地應用於如積體電路(IC)及顯示裝置等電子裝置。作為可以應用於電晶體的半導體材料，矽類半導體被周知。另外，作為其他材料，氧化物半導體受到注目。
例如，公開了作為氧化物半導體使用氧化鋅或In-Ga-Zn類氧化物半導體來製造電晶體的技術(參照專利文獻1及專利文獻2)。
專利文獻3公開了一種攝像裝置，其中在像素電路的一部分中使用包含氧化物半導體的關態電流(off-state current)極低的電晶體，在週邊電路中使用能夠製造CMOS(Complementary Metal Oxide Semiconductor)電路的包含矽的電晶體。
專利文獻4公開了一種攝像裝置，其中層疊有包含矽的電晶體、包含氧化物半導體的電晶體以及包含結晶性矽層的光電二極體。
[專利文獻1]日本專利申請公開第2007-123861號公報
[專利文獻2]日本專利申請公開第2007-96055號公報
[專利文獻3]日本專利申請公開第2011-119711號公報
[專利文獻4]日本專利申請公開第2013-243355號公報
攝像裝置有可能在各種各樣的環境下被使用，因此在低照度環境下或拍攝目標為運動物體的情況下也需要具有高攝像品質等。另外，需要製造滿足這些要求且能夠以更低的成本製造的攝像裝置。
鑒於上述問題，本發明的一個方式的目的之一是提供一種能夠在低照度環境下攝像的攝像裝置。本發明的一個方式的其他的目的是提供一種動態範圍較廣的攝像裝置。本發明的一個方式的其他的目的是提供一種高解析度的攝像裝置。本發明的一個方式的其他的目的是提供一種高集成度的攝像裝置。本發明的一個方式的其他的目的是提供一種能夠在較廣的溫度範圍內使用的攝像裝置。本發明的一個方式的其他的目的是提供一種適於高速工作的攝像裝置。本發明的一個方式的其他的目的是提供一種低功耗的攝像裝置。本發明的一個方式的其他的目的是提供一種高開口率的攝像裝置。本發明的一個方式的其他的目的是提供一種低成本的攝像裝置。本發明的一個方式的其他的目的是提供一種高可靠性的攝像裝置。本發明的一個方式的其他的目的是提供一種新穎的攝像裝置等。本發明的一個方式 的其他的目的是提供一種新穎的半導體裝置等。
注意，這些目的的記載不妨礙其他目的的存在。此外，本發明的一個方式並不需要實現所有上述目的。除上述目的外的目的從說明書、圖式、申請專利範圍等的描述中是顯而易見的，並且可以從所述描述中抽出。
本發明的一個方式係關於一種攝像裝置，該攝像裝置包括：具有使用氧化物半導體形成的電晶體的像素電路；使用矽形成的光電轉換元件；以及具有使用矽形成的電晶體的週邊電路。
本發明的一個方式是一種攝像裝置，該攝像裝置包括包含第一電晶體的第一層、包含第二電晶體的第二層以及包含光電二極體的第三層，其中，第二層設置在第一層與第三層之間，第一電晶體為第一電路的構成要素，第二電晶體及光電二極體為第二電路的構成要素，第一電路具有能夠驅動第二電路的結構，第一電晶體的通道形成區域包含矽，第二電晶體的通道形成區域包含氧化物半導體，光電二極體具有PIN結構，光電二極體包含非晶矽，並且，非晶矽具有i型區域。
本發明的其他的一個方式是一種攝像裝置，該攝像裝置包括包含第一電晶體的第一層、包含第二電晶體、第三電晶體以及第四電晶體的第二層以及包含光電二極體的第三層，其中，第二層設置在第一層與第三層之間，第一電晶體為第一電路的構成要素，第二電晶體、第三電晶體、第四電晶體及光電二極體為第二電路的構成要素，第一電路具有能夠驅動第二電路的結構，第一電晶體的通道形成區域包含矽，第二電晶體、第三電晶體及第四電晶體的通道形成區域包含氧化物半導體，光電二極體具有PIN結構，光電二極體包含非晶矽，非晶矽具有i型區域，第二電晶體的源極和汲極中的一個與光電二極體電連接，第二電晶體的源極和汲極中的另一個與第三電晶體的源極和汲極中的一個電連接，並且，第三電晶體的源極和汲極中的一個與第四電晶體的閘極電連接。
光電二極體的p型半導體層可以與穿過該光電二極體的導電體電連 接。
也可以設置第一層所包括的電晶體的通道形成區域、第二層所包括的電晶體的通道形成區域以及光電二極體彼此重疊的區域。
第一層所包括的電晶體可以在矽基板中具有活性區域。
第一層所包括的電晶體可以在活性層中具有矽層。
氧化物半導體較佳為包含In、Zn以及M(M為Al、Ti、Ga、Sn、Y、Zr、La、Ce、Nd或者Hf)。
藉由本發明的一個方式，可以提供一種能夠在低照度環境下攝像的攝像裝置。另外，可以提供一種動態範圍較廣的攝像裝置。另外，可以提供一種高解析度的攝像裝置。另外，可以提供一種高集成度的攝像裝置。另外，可以提供一種能夠在較廣的溫度範圍內使用的攝像裝置。另外，可以提供一種適於高速工作的攝像裝置。另外，可以提供一種低功耗的攝像裝置。另外，可以提供一種高開口率的攝像裝置。另外，可以提供一種低成本的攝像裝置。另外，可以提供一種高可靠性的攝像裝置。另外，可以提供一種新穎的攝像裝置等。另外，可以提供一種新穎的半導體裝置等。
注意，本發明的一個方式不侷限於上述效果。例如，本發明的一個方式有時根據情況或狀況而具有上述效果以外的效果。或者，例如，本發明的一個方式有時根據情況或狀況而不具有上述效果。
10‧‧‧電子槍室
12‧‧‧光學系統
14‧‧‧樣本室
16‧‧‧光學系統
18‧‧‧拍攝裝置
20‧‧‧觀察室
22‧‧‧膠片室
24‧‧‧電子
28‧‧‧物質
32‧‧‧螢光板
40‧‧‧矽基板
41‧‧‧基板
51‧‧‧電晶體
52‧‧‧電晶體
53‧‧‧電晶體
54‧‧‧電晶體
55‧‧‧電晶體
56‧‧‧電晶體
57‧‧‧電晶體
59‧‧‧活性層
60‧‧‧光電二極體
61‧‧‧半導體層
62‧‧‧半導體層
63‧‧‧半導體層
64‧‧‧透光導電膜
70‧‧‧導電體
71‧‧‧佈線
72‧‧‧佈線
73‧‧‧佈線
80‧‧‧絕緣層
91‧‧‧電路
91a‧‧‧區域
91b‧‧‧區域
91c‧‧‧區域
92‧‧‧電路
92a‧‧‧區域
101‧‧‧電晶體
102‧‧‧電晶體
103‧‧‧電晶體
104‧‧‧電晶體
105‧‧‧電晶體
106‧‧‧電晶體
107‧‧‧電晶體
108‧‧‧電晶體
109‧‧‧電晶體
110‧‧‧電晶體
111‧‧‧電晶體
112‧‧‧電晶體
115‧‧‧基板
120‧‧‧絕緣層
130‧‧‧氧化物半導體層
130a‧‧‧氧化物半導體層
130A‧‧‧氧化物半導體膜
130b‧‧‧氧化物半導體層
130B‧‧‧氧化物半導體膜
130c‧‧‧氧化物半導體層
130C‧‧‧氧化物半導體膜
140‧‧‧導電層
141‧‧‧導電層
142‧‧‧導電層
150‧‧‧導電層
151‧‧‧導電層
152‧‧‧導電層
156‧‧‧光阻遮罩
160‧‧‧絕緣層
160A‧‧‧絕緣膜
170‧‧‧導電層
171‧‧‧導電層
171A‧‧‧導電膜
172‧‧‧導電層
172A‧‧‧導電膜
173‧‧‧導電層
175‧‧‧絕緣層
180‧‧‧絕緣層
190‧‧‧絕緣層
231‧‧‧區域
232‧‧‧區域
233‧‧‧區域
311‧‧‧佈線
312‧‧‧佈線
313‧‧‧佈線
314‧‧‧佈線
315‧‧‧佈線
316‧‧‧佈線
317‧‧‧佈線
331‧‧‧區域
332‧‧‧區域
333‧‧‧區域
334‧‧‧區域
335‧‧‧區域
501‧‧‧信號
502‧‧‧信號
503‧‧‧信號
504‧‧‧信號
505‧‧‧信號
506‧‧‧信號
507‧‧‧信號
508‧‧‧信號
509‧‧‧信號
510‧‧‧期間
511‧‧‧期間
520‧‧‧期間
531‧‧‧期間
610‧‧‧期間
611‧‧‧期間
612‧‧‧期間
621‧‧‧期間
622‧‧‧期間
623‧‧‧期間
631‧‧‧期間
701‧‧‧信號
702‧‧‧信號
703‧‧‧信號
704‧‧‧信號
705‧‧‧信號
901‧‧‧外殼
902‧‧‧外殼
903‧‧‧顯示部
904‧‧‧顯示部
905‧‧‧麥克風
906‧‧‧揚聲器
907‧‧‧操作鍵
908‧‧‧觸控筆
909‧‧‧相機
911‧‧‧外殼
912‧‧‧顯示部
919‧‧‧相機
921‧‧‧外殼
922‧‧‧顯示部
923‧‧‧腕帶
925‧‧‧透鏡
929‧‧‧相機
931‧‧‧外殼
932‧‧‧快門按鈕
933‧‧‧麥克風
935‧‧‧透鏡
937‧‧‧發光部
941‧‧‧外殼
942‧‧‧外殼
943‧‧‧顯示部
944‧‧‧操作鍵
945‧‧‧透鏡
946‧‧‧連接部
951‧‧‧外殼
952‧‧‧顯示部
954‧‧‧揚聲器
955‧‧‧按鈕
956‧‧‧輸入輸出端子
957‧‧‧麥克風
959‧‧‧相機
1100‧‧‧第一層
1200‧‧‧第二層
1300‧‧‧第三層
1400‧‧‧第四層
1500‧‧‧絕緣層
1510‧‧‧遮光層
1520‧‧‧有機樹脂層
1530a‧‧‧濾色片
1530b‧‧‧濾色片
1530c‧‧‧濾色片
1540‧‧‧微透鏡陣列
1550‧‧‧光學轉換層
1700‧‧‧像素矩陣
1730‧‧‧電路
1740‧‧‧電路
1750‧‧‧電路
1770‧‧‧端子
1800‧‧‧移位暫存器
1810‧‧‧移位暫存器
1900‧‧‧緩衝器電路
1910‧‧‧緩衝器電路
2100‧‧‧類比開關
2110‧‧‧垂直輸出線
2200‧‧‧輸出線
在圖式中：圖1A和圖1B為攝像裝置的剖面圖；圖2A和圖2B示出攝像裝置的像素電路及驅動電路；圖3A和圖3B為攝像裝置的剖面圖； 圖4A至圖4F為光電二極體的剖面圖；圖5A和圖5B為攝像裝置的剖面圖；圖6A和圖6B示出攝像裝置的結構；圖7A和圖7B示出攝像裝置的驅動電路；圖8A和圖8B示出像素電路的結構；圖9A至圖9C為用來說明像素電路的工作的時序圖；圖10A和圖10B示出像素電路的結構；圖11A和圖11B示出像素電路的結構；圖12A和圖12B示出像素電路的結構；圖13A至圖13C示出積分電路；圖14示出像素電路的結構；圖15示出像素電路的結構；圖16示出像素電路的結構；圖17示出像素電路的結構；圖18A和圖18B為用來說明全域快門方式及捲簾快門方式的工作的時序圖；圖19A和圖19B為電晶體的俯視圖及剖面圖；圖20A和圖20B為電晶體的俯視圖及剖面圖；圖21A和圖21B為電晶體的俯視圖及剖面圖；圖22A和圖22B為電晶體的俯視圖及剖面圖；圖23A和圖23B為電晶體的俯視圖及剖面圖；圖24A和圖24B為電晶體的俯視圖及剖面圖；圖25A至圖25D為電晶體的通道寬度方向上的剖面圖；圖26A至圖26F為電晶體的通道長度方向上的剖面圖；圖27A至圖27C為半導體層的俯視圖及剖面圖；圖28A至圖28C為半導體層的俯視圖及剖面圖；圖29A和圖29B為電晶體的俯視圖及剖面圖；圖30A和圖30B為電晶體的俯視圖及剖面圖；圖31A和圖31B為電晶體的俯視圖及剖面圖；圖32A和圖32B為電晶體的俯視圖及剖面圖；圖33A和圖33B為電晶體的俯視圖及剖面圖； 圖34A和圖34B為電晶體的俯視圖及剖面圖；圖35A至圖35D為電晶體的通道寬度方向上的剖面圖；圖36A至圖36F為電晶體的通道長度方向上的剖面圖；圖37A和圖37B為用來說明電晶體的俯視圖；圖38A至圖38C示出電晶體的製造方法；圖39A至圖39C示出電晶體的製造方法；圖40A至圖40C示出電晶體的製造方法；圖41A至圖41C示出電晶體的製造方法；圖42A至圖42C為氧化物半導體的剖面TEM影像以及局部的傅立葉變換影像；圖43A和圖43B為氧化物半導體膜的奈米束電子繞射圖案，圖43C和圖43D示出穿透式電子繞射測定裝置的一個例子；圖44示出藉由電子照射而發生的結晶部的變化；圖45A示出利用穿透式電子繞射測定的結構分析的一個例子，圖45B和圖45C為平面TEM影像；圖46A至圖46F示出電子裝置。
參照圖式對實施方式進行詳細說明。注意，本發明不侷限於以下說明，所屬技術領域的普通技術人員可以很容易地理解一個事實就是，其方式及詳細內容在不脫離本發明的精神及其範圍的情況下可以被變換為各種各樣的形式。因此，本發明不應該被解釋為僅限定於以下所示的實施方式的記載內容中。注意，在以下說明的發明的結構中，在不同的圖式中共同使用相同的元件符號來表示相同的部分或具有相同功能的部分，而省略其重複說明。注意，有時在不同的圖式中適當地省略或改變相同構成要素的陰影。
另外，在本說明書等中，當明確地記載為“X與Y連接”時，包括如下情況：X與Y電連接的情況；X與Y在功能上連接的情況；以及X與Y直接連接的情況。這裡，X和Y為物件(例如，裝置、元件、電路、佈線、電極、端子、導電膜和層等)。因此，不侷限於圖式或文中所示的連接關係 等規定的連接關係，還包括圖式或文中所示的連接關係以外的連接關係。
作為X和Y電連接時的一個例子，可以在X和Y之間連接一個以上的能夠電連接X和Y的元件(例如開關、電晶體、電容元件、電感器、電阻元件、二極體、顯示元件、發光元件和負載等)。另外，開關具有控制導通和關閉的功能。換言之，藉由使開關處於導通狀態(開啟狀態)或非導通狀態(關閉狀態)來控制是否使電流流過。或者，開關具有選擇並切換電流路徑的功能。
作為X和Y在功能上連接時的一個例子，可以在X和Y之間連接一個以上的能夠在功能上連接X和Y的電路(例如，邏輯電路(反相器、NAND電路、NOR電路等)、信號轉換電路(DA轉換電路、AD轉換電路、伽瑪校正電路等)、電位位準轉換電路(電源電路(升壓電路、降壓電路等)、改變信號的電位位準的位準轉移電路等)、電壓源、電流源、切換電路、放大電路(能夠增大信號振幅或電流量等的電路、運算放大器、差動放大電路、源極隨耦電路、緩衝電路等)、信號產生電路、記憶體電路、控制電路等)。注意，例如，即使在X與Y之間夾有其他電路，當從X輸出的信號傳送到Y時，也可以說X與Y在功能上是連接著的。
此外，當明確地記載為“X與Y連接”時，包括如下情況：X與Y電連接的情況(換言之，以中間夾有其他元件或其他電路的方式連接X與Y的情況)；X與Y在功能上連接的情況(換言之，以中間夾有其他電路的方式在功能上連接X與Y的情況)；以及X與Y直接連接的情況(換言之，以中間不夾有其他元件或其他電路的方式連接X與Y的情況)。換言之，當明確記載為“電連接”時，與只明確記載為“連接”的情況相同。
另外，即使圖式示出在電路圖上獨立的構成要素彼此電連接，也有一個構成要素兼有多個構成要素的功能的情況。例如，在佈線的一部分被用作電極時，一個導電膜兼有佈線和電極的兩個構成要素的功能。因此，本說明書中的“電連接”的範疇內還包括這種一個導電膜兼有多個構成要素的功能的情況。
注意，例如，在電晶體的源極(或第一端子等)藉由Z1(或沒有藉由Z1)與X電連接，電晶體的汲極(或第二端子等)藉由Z2(或沒有藉由Z2)與Y電連接的情況下以及在電晶體的源極(或第一端子等)與Z1的一部分直接連接，Z1的另一部分與X直接連接，電晶體的汲極(或第二端子等)與Z2的一部分直接連接，Z2的另一部分與Y直接連接的情況下，可以表現為如下。
例如，可以表現為“X、Y、電晶體的源極(或第一端子等)及電晶體的汲極(或第二端子等)互相電連接，X、電晶體的源極(或第一端子等)、電晶體的汲極(或第二端子等)及Y依次電連接”。或者，可以表現為“電晶體的源極(或第一端子等)與X電連接，電晶體的汲極(或第二端子等)與Y電連接，X、電晶體的源極(或第一端子等)、電晶體的汲極(或第二端子等)及Y依次電連接”。或者，可以表現為“X藉由電晶體的源極(或第一端子等)及汲極(或第二端子等)與Y電連接，X、電晶體的源極(或第一端子等)、電晶體的汲極(或第二端子等)、Y依次設置為相互連接”。藉由使用與這種例子相同的表現方法規定電路結構中的連接順序，可以區別電晶體的源極(或第一端子等)與汲極(或第二端子等)而決定技術範圍。注意，這種表現方法是一個例子，不侷限於上述表現方法。在此，X、Y、Z1及Z2為物件(例如，裝置、元件、電路、佈線、電極、端子、導電膜及層等)。
另外，在本說明書等中，可以使用各種基板形成電晶體。對基板的種類沒有特別的限制。作為該基板的一個例子，可以舉出半導體基板(例如，單晶基板或矽基板)、SOI基板、玻璃基板、石英基板、塑膠基板、金屬基板、不鏽鋼基板、包含不鏽鋼箔的基板、鎢基板、包含鎢箔的基板、撓性基板、貼合薄膜、包含纖維狀材料的紙或基材薄膜等。作為玻璃基板的一個例子，可以舉出鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃或鈉鈣玻璃等。作為撓性基板的一例，可以舉出以聚對苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚碸(PES)為代表的塑膠或丙烯酸樹脂等具有撓性的合成樹脂等。作為貼合薄膜的一個例子，可以舉出聚丙烯、聚酯、聚氟 化乙烯或聚氯乙烯等。作為基材薄膜的一個例子，可以舉出聚酯、聚醯胺、聚醯亞胺、無機蒸鍍薄膜或紙等。尤其是，藉由使用半導體基板、單晶基板或SOI基板等製造電晶體，可以製造特性、尺寸或形狀等的偏差小、電流能力高且尺寸小的電晶體。當利用上述電晶體構成電路時，可以實現電路的低功耗化或電路的高集成化。
另外，作為基板也可以使用撓性基板，在該撓性基板上直接形成電晶體。或者，也可以在基板與電晶體之間設置剝離層。剝離層可以在如下情況下使用，即在剝離層上製造半導體裝置的一部分或全部，然後將其從基板分離並轉置到其他基板上的情況。此時，也可以將電晶體轉置到耐熱性低的基板或撓性基板上。另外，作為上述剝離層，例如可以使用鎢膜與氧化矽膜的無機膜的層疊或基板上形成有聚醯亞胺等有機樹脂膜等。
就是說，也可以使用一個基板形成電晶體，然後將電晶體轉置到其他基板上。作為被轉置電晶體的基板，除了上述可以形成電晶體的基板之外，還可以使用紙基板、玻璃紙基板、芳族聚醯胺薄膜基板、聚醯亞胺薄膜基板、石材基板、木材基板、布基板(包括天然纖維(絲、棉、麻)、合成纖維(尼龍、聚氨酯、聚酯)或再生纖維(醋酯纖維、銅氨纖維、人造纖維、再生聚酯)等)、皮革基板或橡膠基板等。藉由使用上述基板，可以形成特性良好的電晶體或功耗低的電晶體，可以製造不容易發生故障的裝置或具有耐熱性的裝置，並且可以實現輕量化或薄型化。
實施方式1
在本實施方式中，參照圖式對本發明的一個方式的攝像裝置進行說明。圖1A為示出本發明的一個方式的攝像裝置的結構的剖面圖。圖1A所示的攝像裝置包括在矽基板40中具有活性區域的電晶體51及電晶體53、其活性層為氧化物半導體層的電晶體52、其光電轉換層為非晶矽層的光電二極體60。各電晶體及光電二極體60電連接到填埋於絕緣層中的導電體70及各佈線。
注意，上述構成要素的電連接的方式是一個例子。另外，由一個元件符號表示設置在同一面上或者以同一製程設置的佈線及電極等，由一個元件符號示出所有的填埋於絕緣層中的導電體。另外，雖然在圖式上各佈線、各電極和各導電體70為彼此不同的構成要素，但是在圖式上彼此電連接的構成要素有時在實際的電路中被認作為同一個構成要素。
上述攝像裝置包括：具有設置在矽基板40中的電晶體51、電晶體53及絕緣層的第一層1100；具有佈線71及絕緣層的第二層1200；具有電晶體52及絕緣層的第三層1300；具有佈線72、佈線73及絕緣層的第四層1400。按第一層1100、第二層1200、第三層1300、第四層1400的順序層疊這些層。
注意，也有不設置上述佈線等中的一個以上或者各層包括上述以外的佈線或電晶體等的情況。此外，也有該疊層結構包括上述以外的層或者不包括上述層中的一個以上的情況。另外，上述絕緣層具有層間絕緣膜的功能。
矽基板40不侷限於塊狀矽基板，也可以使用以鍺、矽鍺、碳化矽、砷化鎵、砷化鋁鎵、磷化銦、氮化鎵、有機半導體為材料的基板。
如圖1B所示，電晶體51及電晶體53也可以為具有矽薄膜的活性層59的電晶體。此時，作為基板41可以使用玻璃基板或半導體基板等。活性層59可以使用多晶矽或SOI(Silicon on Insulator：絕緣層上覆矽)結構的單晶矽。
在上述疊層中，具有電晶體51及電晶體53的第一層1100與具有電晶體52的第三層1300之間設置有絕緣層80。
設置在電晶體51及電晶體53的活性區域附近的絕緣層中的氫使矽的懸空鍵終結。因此，該氫提高電晶體51及電晶體53的可靠性。另一方面，設置在電晶體52等的活性層的氧化物半導體層附近的絕緣層中的氫有可能成為在氧化物半導體層中生成載子的原因之一。因此，該氫有時引起電晶體 52等的可靠性的下降。因此，當層疊包含使用矽類半導體材料的電晶體的一個層與包含使用氧化物半導體的電晶體的另一個層時，較佳為在它們之間設置具有防止氫擴散的功能的絕緣層80。藉由設置絕緣層80將氫封閉在一個層中，可以提高電晶體51及電晶體53的可靠性。同時，由於能夠抑制氫從一個層擴散到另一個層，所以可以提高電晶體52等的可靠性。
絕緣層80例如可以使用氧化鋁、氧氮化鋁、氧化鎵、氧氮化鎵、氧化釔、氧氮化釔、氧化鉿、氧氮化鉿、釔安定氧化鋯(YSZ)等。
電晶體52及光電二極體60形成電路91。另外，電晶體51及電晶體53形成電路92。電路91可以具有像素電路的功能。電路92可以具有用來驅動電路91的驅動電路的功能。
電路91例如可以具有圖2A的電路圖所示的結構。電晶體52的源極和汲極中的一個與光電二極體60的陰極電連接。另外，電晶體52的源極和汲極中的另一個、電晶體54(在圖1A中未圖示)的閘極及電晶體55(在圖1A中未圖示)的源極和汲極中的一個與電荷儲存部(FD)電連接。
明確而言，電荷儲存部由電晶體52及電晶體53的源極或者汲極的空乏層電容、電晶體54的閘極電容以及佈線電容等構成。
可以將電晶體52用作根據光電二極體60的輸出控制電荷儲存部(FD)的電位的轉移電晶體。可以將電晶體54用作輸出對應於電荷儲存部(FD)的電位的信號的放大電晶體。可以將電晶體55用作將電荷儲存部(FD)的電位初始化的重設電晶體。
電路92例如可以具有圖2B的電路圖所示的包含CMOS反相器的結構。電晶體51及電晶體53的閘極是電連接著的。一個電晶體的源極和汲極中的一個電連接到另一個電晶體的源極和汲極中的一個。各電晶體的源極和汲極中的另一個分別電連接到不同的佈線。在圖2A和圖2B中，“OS”的符號表示其活性層較佳為包含氧化物半導體的電晶體，而“Si”的符號表示較 佳為在矽基板中具有活性區域或者其活性層較佳為包含矽的電晶體。
包含氧化物半導體的電晶體具有關態電流極低的特性，因此可以擴大攝像的動態範圍。在圖2A所示的電路結構中，在照射到光電二極體60的光量較大時，電荷儲存部(FD)的電位較低。由於使用氧化物半導體的電晶體的關態電流極低，所以即使在閘極電位極低的情況下也可以準確地輸出對應於該閘極電位的電流。由此，可以擴大能夠檢測出的照度的範圍，即動態範圍。
藉由利用電晶體52及電晶體55的關態電流較低的特性，可以在極長的時間內保持電荷儲存部(FD)的電荷。因此，可以採用在所有的像素中同時進行電荷儲存工作的全域快門方式而無需採用複雜的電路結構或工作方式。因此，在拍攝目標為運動物體的情況下也容易獲得畸變較小的影像。另外，藉由採用全域快門方式，也可以延長曝光時間(進行電荷儲存工作的期間)，因此適於低照度環境下的攝像。
另外，使用氧化物半導體的電晶體的電特性變動的溫度依賴性小於使用矽的電晶體，因此可以在極廣的溫度範圍內使用。因此，具有使用氧化物半導體的電晶體的攝像裝置及半導體裝置適合安裝在汽車、飛機、太空船等。
在電路91中，可以將光電二極體60重疊於設置在第三層1300中的電晶體52，因此可以提高像素的集成度。換而言之，可以提高攝像裝置的解析度。
在圖1A所示的攝像裝置中，光電二極體不設置在矽基板40上/中。因此，可以在不受到各種電晶體或佈線等的影響的情況下確保照射到光電二極體的光的光路，因此可以形成高開口率的像素。
本發明的一個方式的攝像裝置可以具有圖3A所示的結構。圖3A所示的攝像裝置與圖1A所示的攝像裝置的不同點為電晶體53的活性層為氧化 物半導體層，佈線等的結構也隨之不同。另外，形成在矽基板40中的電晶體57為構成驅動電路的一部分的電晶體，其可以形成在與第三層中的電晶體及第四層中的光電二極體重疊的位置。
如圖3B所示，電晶體51及電晶體57也可以為具有矽薄膜的活性層59的電晶體。
在圖3A所示的攝像裝置中，由在矽基板中具有活性區域的電晶體及其活性層為氧化物半導體層的電晶體構成CMOS電路。在此，在矽基板40中具有活性區域的電晶體51為p-ch型，其活性層為氧化物半導體層的電晶體53為n-ch型。
在這種攝像裝置中，不需要進行在矽基板40中具有活性區域的n-ch型電晶體的製程。因此，可以省略形成井(well)及n型雜質區域等的製程，而可以大幅度地縮減製程。另外，用於CMOS電路中的n-ch型電晶體可以與上述電路91中的電晶體同時形成。
圖1A所示的光電二極體60為PIN型薄膜光電二極體。光電二極體60包括依次層疊的n型半導體層63、i型半導體層62及p型半導體層61。i型半導體層62較佳為使用非晶矽。p型半導體層61及n型半導體層63可以使用包含賦予各導電型的摻雜物的非晶矽或者微晶矽等。其光電轉換層包含非晶矽的光電二極體在可見光波長區域內的靈敏度較高，容易檢測出微弱的可見光。
薄膜光電二極體可以藉由成膜製程、光微影製程、蝕刻製程等常規的半導體製程製造。因此，本發明的一個方式的攝像裝置可以以高良率及低成本製造。另一方面，其光電轉換層包含結晶性矽的光電二極體需要拋光製程或貼合製程等難度較高的製程。
在圖1A所示的光電二極體60中，被用作陰極的n型半導體層63電連接到與電晶體52電連接的電極層。被用作陽極的p型半導體層61藉由導電 體70與佈線73電連接。在此，在將圖2A所示的電路結構應用於電路91的情況下，對佈線73供應低電位等。
在電路91中，光電二極體60的連接關係可以與圖2A相反。因此，有時陽極及陰極與電極層及佈線之間的連接關係與圖1A相反。此時，對佈線73供應高電位等。
在上述任何情況下，以p型半導體層61為受光面的方式形成光電二極體60。當p型半導體層61為受光面時，可以提高光電二極體的輸出電流。
光電二極體60的結構以及光電二極體60與電晶體及佈線之間的連接方式可以為圖4A、圖4B、圖4C、圖4D、圖4E、圖4F所示的例子。注意，光電二極體60的結構、光電二極體60與佈線的連接方式以及電晶體與佈線的連接方式不侷限於此，也可以採用其他方式。
圖4A示出設置有與光電二極體60的p型半導體層61接觸的透光導電膜64的結構。透光導電膜64被用作電極，可以提高光電二極體60的輸出電流。
透光導電膜64例如可以使用銦錫氧化物、包含矽的銦錫氧化物、包含鋅的氧化銦、氧化鋅、包含鎵的氧化鋅、包含鋁的氧化鋅、氧化錫、包含氟的氧化錫、包含銻的氧化錫或石墨烯等。透光導電膜64不侷限於單層，而也可以為不同膜的疊層。
圖4B示出光電二極體60的p型半導體層61與佈線73直接電連接的結構。
圖4C示出設置有與光電二極體60的p型半導體層61接觸的透光導電膜64且佈線73與透光導電膜64電連接的結構。
圖4D示出在覆蓋光電二極體60的絕緣層中設置有使p型半導體層61 露出的開口部且覆蓋該開口部的透光導電膜64與佈線73電連接的結構。
圖4E示出設置有穿過光電二極體60的導電體70的結構。在該結構中，佈線72藉由導電體70與p型半導體層61電連接。注意，在圖式上，佈線72在外觀上藉由n型半導體層63電連接到與電晶體52電連接的電極層。然而，n型半導體層63的橫向方向上的電阻較高，因此藉由在佈線72與上述電極層之間設置適當的間隔，可以大大提高兩者之間的電阻。由此，可以防止陽極與陰極的短路而確保光電二極體60的二極體特性。另外，也可以設置多個與p型半導體層61電連接的導電體70。
圖4F示出在圖4E的光電二極體60中追加與p型半導體層61接觸的透光導電膜64的結構。
在圖4D、圖4E及圖4F所示的光電二極體60中，受光區域不與佈線等重疊，因此可以確保較大的受光面積。
本實施方式所示的攝像裝置中的電晶體及光電二極體的結構是一個例子。因此，例如，也可以由其活性區域或活性層包含矽等的電晶體構成電路91。另外，也可以由其活性層為氧化物半導體層的電晶體構成電路92。另外，也可以使用矽基板40作為光電二極體60的光電轉換層。
圖5A為對圖1A所示的攝像裝置追加濾色片等的結構的一個例子的剖面圖。該剖面圖示出分別包含電路91且相當於三個像素的三個區域(區域91a、區域91b、區域91c)及具有電路92的區域92a。在第四層1400中的光電二極體60上形成有絕緣層1500。絕緣層1500可以使用可見光透射性高的氧化矽膜等。另外，也可以作為鈍化膜層疊氮化矽膜。此外，也可以作為反射防止膜層疊氧化鉿等介電膜。
在絕緣層1500上形成有遮光層1510。遮光層1510具有防止透過上部的濾色片的光的混合的功能。遮光層1510可以為鋁、鎢等的金屬層或者層疊該金屬層與被用作反射防止膜的介電膜的結構。
在絕緣層1500及遮光層1510上形成有被用作平坦化膜的有機樹脂層1520。另外，在區域91a、區域91b及區域91c上分別形成有濾色片1530a、濾色片1530b及濾色片1530c。使上述各濾色片具有R(紅色)、G(綠色)、B(藍色)等的顏色，由此可以獲得彩色影像。
在濾色片1530a、濾色片1530b及濾色片1530c上設置有微透鏡陣列1540。因此，透過微透鏡陣列1540所具有的各透鏡的光經由設置在其下的濾色片而照射到光電二極體。
在上述攝像裝置的結構中，也可以使用光學轉換層1550代替濾色片1530a、濾色片1530b及濾色片1530c(參照圖5B)。藉由採用這種結構，可以形成能夠獲得各種各樣的波長區域內的影像的攝像裝置。
例如，藉由作為光學轉換層1550使用阻擋可見光線的波長以下的光的濾光片，可以形成紅外線攝像裝置。另外，藉由作為光學轉換層1550使用阻擋近紅外線的波長以下的光的濾光片，可以形成遠紅外線攝像裝置。此時，也可以作為光電二極體60的i型半導體層62使用結晶矽。另外，藉由作為光學轉換層1550使用阻擋可見光線的波長以上的光的濾光片，可以形成紫外線攝像裝置。
另外，藉由將閃爍體用於光學轉換層1550，可以形成用於X射線攝像裝置等的獲得使輻射強度視覺化的影像的攝像裝置。當透過拍攝目標的X射線等輻射入射到閃爍體時，由於被稱為光致發光的現象而轉換為可見光線或紫外光線等的光(螢光)。藉由由光電二極體60檢測該光來獲得影像資料。也可以將該結構的攝像裝置用於輻射探測器等。
閃爍體由在照射X射線或伽馬射線等的輻射時吸收其能量而發射可見光或紫外線的物質或者含有該物質的材料構成。例如，已知Gd2O2S：Tb、Gd2O2S：Pr、Gd2O2S：Eu、BaFCl：Eu、NaI、CsI、CaF2、BaF2、CeF3、LiF、LiI、ZnO等的材料或者將其分散到樹脂或陶瓷中的材料。
圖6A為示出攝像裝置的結構的示意圖。具有電路91的像素矩陣1700連接到電路1730及電路1740。電路1730例如可以具有重設電晶體的驅動電路的功能。此時，電路1730與圖2A中的電晶體55電連接。電路1740例如可以具有轉移電晶體的驅動電路的功能。此時，電路1740與圖2A中的電晶體52電連接。注意，在圖6A和圖6B中，示出分開設置電路1730及電路1740的結構，但是也可以在一個區域中一併設置電路1730及電路1740。
像素矩陣1700與電路1750連接。電路1750例如可以具有選擇與電晶體54電連接的垂直輸出線的驅動電路的功能。
圖6B示出上述各電路的具體位置關係的一個例子。例如，電路1730、電路1740及電路1750分別分開設置在矽基板40上。注意，各電路的位置及佔有面積不侷限於圖式所示的例子。另外，以與這些電路重疊的方式設置像素矩陣1700。連接到電路1730、電路1740、電路1750及像素矩陣1700所具有的像素電路的信號線及電源線等與形成在矽基板40上的佈線電連接。另外，該佈線與形成在矽基板40的周圍的端子1770電連接。可以用引線接合等將端子1770電連接到外部的電路。
電路1730及電路1740為“Low”或“High”的二值輸出型驅動電路。因此，如圖7A所示，可以藉由組合移位暫存器1800及緩衝器電路1900而驅動電路1730和電路1740。
另外，如圖7B所示，電路1750也可以由移位暫存器1810、緩衝器電路1910及類比開關2100構成。由類比開關2100選擇各垂直輸出線2110，被選擇的垂直輸出線2110的電位輸出到輸出線2200。移位暫存器1810及緩衝器電路1910依次選擇類比開關2100。
在本發明的一個方式中，電路1730、電路1740及電路1750中的全部或一部分包含電路92。
注意，在本實施方式中，說明本發明的一個方式。或者，在其他的實施方式中，說明本發明的一個方式。注意，本發明的一個方式不侷限於這些。例如，雖然示出將本發明的一個方式應用於攝像裝置的例子，但是本發明的一個方式不侷限於此。在一些情況下，或者，根據情況，也可以不將本發明的一個方式應用於攝像裝置。例如，可以將本發明的一個方式應用於具有其他的功能的半導體裝置。
本實施方式可以與其他實施方式所示的結構適當地組合而實施。
實施方式2
在本實施方式中，對在實施方式1中說明的電路91進行說明。
圖8A示出圖2A所示的電路91與各佈線的詳細的連接方式。圖8A所示的電路包括光電二極體60、電晶體52、電晶體54、電晶體55以及電晶體56。
光電二極體60的陽極連接到佈線316，光電二極體60的陰極連接到電晶體52的源極和汲極中的一個。電晶體52的源極和汲極中的另一個連接到電荷記憶部(FD)，電晶體52的閘極連接到佈線312(TX)。電晶體54的源極和汲極中的一個連接到佈線314(GND)，電晶體54的源極和汲極中的另一個連接到電晶體56的源極和汲極中的一個，電晶體54的閘極連接到電荷記憶部(FD)。電晶體55的源極和汲極中的一個連接到電荷記憶部(FD)，電晶體55的源極和汲極中的另一個連接到佈線317，電晶體55的閘極連接到佈線311(RS)。電晶體56的源極和汲極中的另一個連接到佈線315(OUT)，電晶體56的閘極連接到佈線313(SE)。注意，上述連接都是電連接。
注意，也可以對佈線314供應GND、VSS、VDD等的電位。在此，電位或電壓是相對的。因此，GND不侷限於0V。
光電二極體60是受光元件，具有生成對應於入射到像素電路的光的電 流的功能。電晶體52具有控制電荷從光電二極體60到電荷記憶部(FD)的供應的功能。電晶體54具有將對應於電荷記憶部(FD)的電位的信號輸出的功能。電晶體55具有將電荷記憶部(FD)的電位重設的功能。電晶體56具有在讀出時控制像素電路的選擇的功能。
注意，電荷記憶部(FD)是保持電荷的節點，保持根據光電二極體60所受到的光量而變化的電荷。
電晶體54與電晶體56在佈線315與佈線314之間串聯連接即可。因此，既可以按佈線314、電晶體54、電晶體56、佈線315的順序配置，又可以按佈線314、電晶體56、電晶體54、佈線315的順序配置。
佈線311(RS)具有控制電晶體55的信號線的功能。佈線312(TX)具有控制電晶體52的信號線的功能。佈線313(SE)具有控制電晶體56的信號線的功能。佈線314(GND)具有供應參考電位(例如，GND)的信號線的功能。佈線315(OUT)具有讀出從電晶體54輸出的信號的信號線的功能。佈線316具有將電荷從電荷記憶部(FD)經由光電二極體60輸出的信號線的功能，在圖8A的電路中為低電位線。佈線317是將電荷記憶部(FD)的電位重設的信號線，在圖8A的電路中為高電位線。
電路91也可以採用圖8B所示的結構。圖8B所示的電路的構成要素與圖8A所示的電路相同，但是兩者之間有下列不同點：在圖8B所示的電路中光電二極體60的陽極電連接到電晶體52的源極和汲極中的一個，光電二極體60的陰極電連接到佈線316。此時，佈線316是將電荷經由光電二極體60供應到電荷記憶部(FD)的信號線，在圖8B的電路中為高電位線。另外，佈線317為低電位線。
接著，對圖8A和圖8B所示的各元件的結構進行說明。
光電二極體60可以使用利用具有PIN接面的矽層形成的元件。
電晶體52、電晶體54、電晶體55及電晶體56雖然可以為使用非晶矽、微晶矽、多晶矽、單晶矽等矽半導體形成的電晶體，但是較佳為使用氧化物半導體形成的電晶體。由氧化物半導體形成通道形成區域的電晶體具有關態電流極低的特性。
尤其是，在電連接到電荷記憶部(FD)的電晶體52及電晶體55的洩漏電流大的情況下，不能在足夠的時間內保持儲存在電荷記憶部(FD)中的電荷。因此，藉由將使用氧化物半導體的電晶體至少用於該兩個電晶體，可以防止電荷不必要地從電荷記憶部(FD)流出。
此外，在電晶體54及電晶體56的洩漏電流大的情況下，電荷也不必要地輸出到佈線314或佈線315，因此，作為這些電晶體，較佳為使用由氧化物半導體形成通道形成區域的電晶體。
參照圖9A所示的時序圖對圖8A的電路的工作的一個例子進行說明。
為了簡化起見，在圖9A中，對各佈線供應二值信號。注意，因為該信號是類比信號，因此實際上該信號的電位根據情況有可能具有各種各樣的值，而不侷限於兩個值。另外，圖式所示的信號701相當於佈線311(RS)的電位，信號702相當於佈線312(TX)的電位，信號703相當於佈線313(SE)的電位，信號704相當於電荷記憶部(FD)的電位，信號705相當於佈線315(OUT)的電位。注意，佈線316的電位一直是“Low”，佈線317的電位一直是“High”。
在時刻A，將佈線311的電位(信號701)設定為“High”，將佈線312的電位(信號702)設定為“High”，由此將電荷記憶部(FD)的電位(信號704)初始化為佈線317的電位(“High”)，開始重設工作。注意，將佈線315的電位(信號705)預充電至“High”。
在時刻B，將佈線311的電位(信號701)設定為“Low”，由此結束重設工作，開始積蓄工作。在此，反向偏壓施加到光電二極體60，因此產 生反向電流，電荷記憶部(FD)的電位(信號704)開始下降。反向電流在光照射到光電二極體60時增大，因此電荷記憶部(FD)的電位(信號704)的下降速度根據被照射的光量而變化。換而言之，電晶體54的源極與汲極之間的通道電阻根據照射到光電二極體60的光量而變化。
在時刻C，將佈線312的電位(信號702)設定為“Low”，由此結束積蓄工作，電荷記憶部(FD)的電位(信號704)被固定。此時的該電位取決於在積蓄工作中由光電二極體60所生成的電荷的量。換而言之，該電位根據照射到光電二極體60的光量而不同。另外，電晶體52及電晶體55為由氧化物半導體層形成通道形成區域的關態電流極低的電晶體，因此直到後面的選擇工作(讀出工作)為止能夠將電荷記憶部(FD)的電位保持為恆定。
注意，在將佈線312的電位(信號702)設定為“Low”時，有時由於佈線312與電荷記憶部(FD)之間的寄生電容，電荷記憶部(FD)的電位發生變化。在該電位的變化量較大的情況下，不能準確地取得在積蓄工作中由光電二極體60生成的電荷的量。為了降低該電位的變化量而有效的是降低電晶體52的閘極與源極(或閘極與汲極)之間的電容、增大電晶體54的閘極電容、在電荷記憶部(FD)中設置儲存電容器等。注意，在本實施方式中，藉由實施上述對策，可以不考慮該電位的變化。
在時刻D，將佈線313的電位(信號703)設定為“High”，由此使電晶體56處於導通狀態而開始選擇工作，佈線314與佈線315藉由電晶體54及電晶體56導通。於是，佈線315的電位(信號705)開始下降。佈線315的預充電在開始時刻D之前結束即可。在此，佈線315的電位(信號705)的下降速度依賴於電晶體54的源極與汲極之間的電流。換而言之，佈線315的電位(信號705)根據在積蓄工作中照射到光電二極體60的光量而變化。
在時刻E，將佈線313的電位(信號703)設定為“Low”，由此使電晶體56處於關閉狀態而結束選擇工作，佈線315的電位(信號705)被固定。此時的電位根據照射到光電二極體60的光量而不同。因此，藉由取得 佈線315的電位，可以得知在積蓄工作中照射到光電二極體60的光量。
更明確地說，在照射到光電二極體60的光量較大時，電荷記憶部(FD)的電位(即電晶體54的閘極電壓)較低。因此，流過電晶體54的源極與汲極之間的電流減少，佈線315的電位(信號705)緩慢下降。因此，從佈線315讀出的電位比較高。
反之，在照射到光電二極體60的光量較小時，電荷記憶部(FD)的電位(即電晶體54的閘極電壓)較高。因此，流過電晶體54的源極與汲極之間的電流增加，佈線315的電位(信號705)迅速下降。因此，從佈線315讀出的電位比較低。
接著，參照圖9B所示的時序圖對圖8B的電路的工作的例子進行說明。注意，佈線316的電位一直是“High”，佈線317的電位一直是“Low”。
在時刻A，將佈線311的電位(信號701)設定為“High”，將佈線312的電位(信號702)設定為“High”，由此將電荷記憶部(FD)的電位(信號704)初始化為佈線317的電位(“Low”)，開始重設工作。注意，將佈線315的電位(信號705)預充電至“High”。
在時刻B，將佈線311的電位(信號701)設定為“Low”，由此結束重設工作，開始積蓄工作。在此，反向偏壓施加到光電二極體60，因此產生反向電流，電荷記憶部(FD)的電位(信號704)開始上升。
關於時刻C之後的工作可以參照圖9A的時序圖的說明，藉由在時刻E取得佈線315的電位，可以得知在積蓄工作中照射到光電二極體60的光量。
電路91也可以採用圖10A及圖10B所示的結構。
圖10A所示的電路是從圖8A所示的電路的結構中省略掉電晶體55、佈線316及佈線317的結構，佈線311(RS)電連接到光電二極體60的陽 極。其他的結構與圖8A所示的電路相同。
圖10B所示的電路的構成要素與圖10A所示的電路相同，但是兩者之間有下列不同點：在圖10B所示的電路中光電二極體60的陽極電連接到電晶體52的源極和汲極中的一個，光電二極體60的陰極電連接到佈線311(RS)。
圖10A的電路可以與圖8A的電路同樣地按圖9A所示的時序圖進行工作。
在時刻A，將佈線311的電位(信號701)設定為“High”，將佈線312的電位(信號702)設定為“High”，由此正向偏壓施加到光電二極體60，電荷記憶部(FD)的電位(信號704)成為“High”。換而言之，將電荷記憶部(FD)的電位初始化為佈線311(RS)的電位(“High”)，處於重設狀態。藉由上述工作開始重設工作。注意，將佈線315的電位(信號705)預充電至“High”。
在時刻B，將佈線311的電位(信號701)設定為“Low”，由此結束重設工作，開始積蓄工作。在此，反向偏壓施加到光電二極體60，因此產生反向電流，電荷記憶部(FD)的電位(信號704)開始下降。
關於時刻C之後的工作可以參照圖8A的電路工作的說明，藉由在時刻E取得佈線315的電位，可以得知在積蓄工作中照射到光電二極體60的光量。
圖10B的電路可以按圖9C所示的時序圖進行工作。
在時刻A，將佈線311的電位(信號701)設定為“Low”，將佈線312的電位(信號702)設定為“High”，由此正向偏壓施加到光電二極體60，電荷記憶部(FD)的電位(信號704)成為“Low”(處於重設狀態)。藉由上述工作開始重設工作。注意，將佈線315的電位(信號705)預充電至 “High”。
在時刻B，將佈線311的電位(信號701)設定為“High”，由此結束重設工作，開始積蓄工作。在此，反向偏壓施加到光電二極體60，因此產生反向電流，電荷記憶部(FD)的電位(信號704)開始上升。
關於時刻C之後的工作可以參照圖8A的電路工作的說明，藉由在時刻E，取得佈線315的電位，可以得知在積蓄工作中照射到光電二極體60的光量。
注意，在圖8A、圖8B、圖10A及圖10B中，示出設置有電晶體52的結構，但是本發明的一個方式不侷限於此。如圖11A和圖11B所示，也可以不設置電晶體52。
另外，如圖12A或圖12B所示，用於電路91的電晶體52、電晶體54及電晶體56也可以具有背閘極。圖12A示出對背閘極施加恆電位的結構，由此可以控制臨界電壓。圖12B示出對背閘極施加與前閘極相同的電位的結構，由此可以增加通態電流(on-state current)。注意，在圖12A中，背閘極電連接到佈線314(GND)，但是也可以電連接到被供應恆電位的其他的佈線。注意，圖12A和圖12B示出在圖10A所示的電路的電晶體中設置背閘極的例子，但是也可以在圖8A、圖8B、圖10B、圖11A和圖11B所示的電路的電晶體中設置背閘極。另外，在一個電路中，根據需要也可以適當地組合使用對背閘極施加與前閘極相同電位的電晶體、對背閘極施加恆電位的電晶體和不具有背閘極的電晶體。
另外，在上述電路例子中，可以將如圖13A、圖13B或圖13C所示的積分電路連接到佈線315(OUT)。藉由使用該電路，可以提高讀出信號的S/N比，而能夠檢測出更微弱的光。也就是說，可以提高攝像裝置的靈敏度。
圖13A是使用運算放大電路(OP放大器)的積分電路。運算放大電路的反相輸入端子藉由電阻元件R連接到佈線315(OUT)。運算放大電路的 非反相輸入端子連接到接地電位。運算放大電路的輸出端子藉由電容元件C連接到運算放大電路的反相輸入端子。
圖13B是使用與圖13A不同結構的運算放大電路的積分電路。運算放大電路的反相輸入端子藉由電阻元件R和電容元件C1連接到佈線315(OUT)。運算放大電路的非反相輸入端子連接到接地電位。運算放大電路的輸出端子藉由電容元件C2連接到運算放大電路的反相輸入端子。
圖13C是使用與圖13A及圖13B不同結構的運算放大電路的積分電路。運算放大電路的非反相輸入端子藉由電阻元件R連接到佈線315(OUT)。運算放大電路的輸出端子連接到運算放大電路的反相輸入端子。另外，電阻元件R和電容元件C構成CR積分電路。此外，運算放大電路構成單位增益緩衝器(unity gain buffer)。
本實施方式可以與其他實施方式所示的結構適當地組合而使用。
實施方式3
在本實施方式中，在像素之間(電路91之間)共同使用將電荷記憶部(FD)的電位初始化的電晶體、將對應於電荷記憶部(FD)的電位的信號輸出的電晶體及各佈線(信號線)時的電路結構。
在圖14所示的像素電路中，與圖8A所示的電路同樣地，各像素包括電晶體52(轉移電晶體)、電晶體54(放大電晶體)、電晶體55(重設電晶體)、電晶體56(選擇電晶體)及光電二極體60。佈線311(用來控制電晶體55的信號線)、佈線312(用來控制電晶體52的信號線)、佈線313(用來控制電晶體56的信號線)、佈線314(高電位線)、佈線315(讀出從電晶體54輸出的信號的信號線)、佈線316(參考電位線(GND))電連接到該像素電路。
在圖8A所示的電路中，示出佈線314為GND線且佈線317為高電位 線的例子，而在圖14所示的像素電路中，佈線314為高電位線(例如，VDD線)，佈線314連接到電晶體56的源極和汲極中的另一個，由此省略掉佈線317。將佈線315(OUT)重設至低電位。
第一線(1st Line)的像素電路與第二線(2nd Line)的像素電路可以共同使用佈線314、佈線315、佈線316，此外，在有的工作方法中，還可以共同使用佈線311。
圖15示出在垂直方向上相鄰的四個像素共同使用電晶體54、電晶體55、電晶體56及佈線311的垂直4像素共用結構。藉由減少電晶體數及佈線數，可以縮小像素面積而使電路微型化或者可以提高良率。在垂直方向上相鄰的四個像素中，電晶體52的源極和汲極中的另一個、電晶體55的源極和汲極中的一個及電晶體54的閘極電連接到電荷記憶部(FD)。藉由依次使各像素的電晶體52進行工作而反復進行積蓄工作及讀出工作，可以從所有的像素取得資料。
圖16示出在水平及垂直方向上相鄰的四個像素共同使用電晶體54、電晶體55、電晶體56及佈線311的垂直水平4像素共用結構。與垂直4像素共用結構同樣地，藉由減少電晶體數及佈線數，可以縮小像素面積而實現微型化或者可以提高良率。在水平及垂直方向上相鄰的四個像素中，電晶體52的源極和汲極中的另一個、電晶體55的源極和汲極中的一個及電晶體54的閘極電連接到電荷記憶部(FD)。藉由依次使各像素的電晶體52進行工作而反復進行積蓄工作及讀出工作，可以從所有的像素取得資料。
圖17示出在水平及垂直方向上相鄰的四個像素共同使用電晶體54、電晶體55、電晶體56、佈線311及佈線312的結構。其中，除了電晶體54、電晶體55、電晶體56及佈線311之外，還共同使用佈線312。在水平及垂直方向上相鄰的四個像素(第一行為在水平方向上相鄰的兩個像素)中，電晶體52的源極和汲極中的另一個、電晶體55的源極和汲極中的一個及電晶體54的閘極電連接到電荷記憶部(FD)。該電路結構的特徵在於由於在垂直方向上相鄰的兩個轉移電晶體(電晶體52)共同使用佈線312，因此除 了在水平方向之外還在垂直方向上也存在同時工作的電晶體。
本實施方式可以與其他實施方式所示的結構適當地組合而實施。
實施方式4
在本實施方式中說明像素電路的驅動方法的一個例子。
如在實施方式2中所說明的那樣，像素電路的工作就是反復進行重設工作、積蓄工作以及選擇工作。作為控制整個像素矩陣的攝像方法，已知全域快門方式及捲簾快門方式。
圖18A是利用全域快門方式時的時序圖。以以矩陣狀具有多個像素電路且在該影像電路中具有圖8A的電路的攝像裝置為例子，圖18A示出從第一行至第n行(n為3以上的自然數)的該影像電路的工作。另外，下面的工作說明可以適用於圖8B、圖10A和圖10B以及圖11A和圖11B所示的電路。
在圖18A中，信號501、信號502以及信號503為輸入到連接於第一行、第二行以及第n行的各像素電路的佈線311(RS)的信號。此外，信號504、信號505以及信號506為輸入到連接於第一行、第二行以及第n行的各像素電路的佈線312(TX)的信號。此外，信號507、信號508以及信號509為輸入到連接於第一行、第二行以及第n行的各像素電路的佈線313(SE)的信號。
另外，期間510是一次拍攝所要的期間。期間511是各行的像素電路一齊進行重設工作的期間。期間520是各行的像素電路一齊進行積蓄工作的期間。此外，各行的像素電路依次進行選擇工作。作為一個例子，期間531是第一行的像素電路進行選擇工作的期間。如此，在全域快門方式中，在所有像素電路大致同時進行了重設工作之後，所有像素電路大致同時進行積蓄工作，並按行依次進行讀出工作。
也就是說，在全域快門方式中，由於在所有像素電路中大致同時進行積蓄工作，因此確保各行的像素電路之間的攝像的同時性。因此，即使拍攝目標為運動物體也可以獲得畸變小的影像。
另一方面，圖18B是使用捲簾快門方式時的時序圖。關於信號501至509，可以參照圖18A的說明。期間610是一次拍攝所要的期間。期間611、期間612以及期間613分別是第一行、第二行以及第n行的重設期間。期間621、期間622以及期間623分別是第一行、第二行以及第n行的積蓄工作期間。此外，期間631是第一行的像素電路進行選擇工作的期間。如上所述，在捲簾快門方式中，由於積蓄工作不是在所有像素電路中同時進行，而是按行依次進行，因此不能確保各行的像素電路之間的攝像的同時性。因此，在第一行與最終行的攝像的時序不同，由此在拍攝目標為運動物體時影像的畸變變大。
為了實現全域快門方式，需要直到來自各像素的信號的讀出結束為止長時間保持電荷記憶部(FD)的電位。藉由將由氧化物半導體形成通道形成區域的關態電流極低的電晶體用於電晶體52等，可以長時間保持電荷記憶部(FD)的電位。另一方面，在將由矽等形成通道形成區域的電晶體用於電晶體52等時，因為關態電流高所以無法長時間保持電荷記憶部(FD)的電位，因此無法使用全域快門方式。
如上所述，藉由將由氧化物半導體形成通道形成區域的電晶體用於像素電路，容易實現全域快門方式。
本實施方式可以與其他實施方式所記載的結構適當地組合而實施。
實施方式5
在本實施方式中，參照圖式對能夠用於本發明的一個方式的具有氧化物半導體的電晶體進行說明。注意，在本實施方式的圖式中，為了明確起 見，放大、縮小或省略部分構成要素。
圖19A及圖19B是本發明的一個方式的電晶體101的俯視圖及剖面圖。圖19A是俯視圖，圖19A所示的點劃線B1-B2方向上的剖面相當於圖19B。另外，圖19A所示的點劃線B3-B4方向上的剖面相當於圖25A。另外，有時將點劃線B1-B2方向稱為通道長度方向，將點劃線B3-B4方向稱為通道寬度方向。
電晶體101包括與基板115接觸的絕緣層120、與絕緣層120接觸的氧化物半導體層130、與氧化物半導體層130電連接的導電層140及導電層150、與氧化物半導體層130、導電層140及導電層150接觸的絕緣層160、與絕緣層160接觸的導電層170、與導電層140、導電層150、絕緣層160及導電層170接觸的絕緣層175以及與絕緣層175接觸的絕緣層180。此外，根據需要也可以包括與絕緣層180接觸的絕緣層190(平坦化膜)等。
這裡，導電層140、導電層150、絕緣層160及導電層170分別可以用作源極電極層、汲極電極層、閘極絕緣膜及閘極電極層。
此外，圖19B所示的區域231、區域232及區域233分別可以用作源極區域、汲極區域及通道形成區域。區域231與導電層140接觸且區域232與導電層150接觸，例如藉由作為導電層140及導電層150使用容易與氧鍵合的導電材料可以降低區域231及區域232的電阻。
明確而言，由於氧化物半導體層130與導電層140及導電層150接觸，在氧化物半導體層130中產生氧缺陷，該氧缺陷與殘留在氧化物半導體層130中或從外部擴散的氫之間的相互作用使區域231及區域232成為低電阻的n型。
另外，電晶體的“源極”和“汲極”的功能在使用極性不同的電晶體的情況下或在電路工作中電流方向變化的情況等下，有時互相調換。因此，在本說明書中，“源極”和“汲極”可以互相調換。此外，“電極層”也 可以稱為“佈線”。
此外，示出導電層170由導電層171及導電層172的兩層形成的例子，但也可以採用一層或三層以上的疊層。同樣也可以應用於本實施方式所說明的其他電晶體。
此外，示出導電層140及導電層150為單層的例子，但也可以採用兩層以上的疊層。同樣也可以應用於本實施方式所說明的其他電晶體。
此外，本發明的一個方式的電晶體也可以採用圖20A及圖20B所示的結構。圖20A是電晶體102的俯視圖，圖20A所示的點劃線C1-C2方向上的剖面相當於圖20B。另外，圖20A所示的點劃線C3-C4方向上的剖面相當於圖25B。另外，有時將點劃線C1-C2方向稱為通道長度方向，將點劃線C3-C4方向稱為通道寬度方向。
電晶體102除了用作閘極絕緣膜的絕緣層160的端部不與用作閘極電極層的導電層170的端部對齊之處以外其他結構與電晶體101相同。在電晶體102中，由於導電層140及導電層150的較寬的部分由絕緣層160覆蓋，所以在導電層140、導電層150與導電層170之間的電阻高，因此電晶體102具有閘極漏電流少的特徵。
電晶體101及電晶體102是具有導電層170與導電層140及導電層150重疊的區域的頂閘極結構。為了減少寄生電容，較佳為將該區域的通道長度方向上的寬度設定為3nm以上且小於300nm。另一方面，由於不在氧化物半導體層130中形成偏置區域，所以容易形成通態電流高的電晶體。
此外，本發明的一個方式的電晶體也可以採用圖21A及圖21B所示的結構。圖21A是電晶體103的俯視圖，圖21A所示的點劃線D1-D2方向上的剖面相當於圖21B。另外，圖21A所示的點劃線D3-D4方向上的剖面相當於圖25A。另外，有時將點劃線D1-D2方向稱為通道長度方向，將點劃線D3-D4方向稱為通道寬度方向。
電晶體103包括與基板115接觸的絕緣層120、與絕緣層120接觸的氧化物半導體層130、與氧化物半導體層130接觸的絕緣層160、與絕緣層160接觸的導電層170、覆蓋氧化物半導體層130、絕緣層160及導電層170的絕緣層175、與絕緣層175接觸的絕緣層180、藉由設置在絕緣層175及絕緣層180中的開口部與氧化物半導體層130電連接的導電層140及導電層150。此外，根據需要也可以包括與絕緣層180、導電層140及導電層150接觸的絕緣層190(平坦化膜)等。
這裡，導電層140、導電層150、絕緣層160及導電層170分別可以用作源極電極層、汲極電極層、閘極絕緣膜及閘極電極層。
此外，圖21B所示的區域231、區域232及區域233分別可以用作源極區域、汲極區域及通道形成區域。區域231及區域232與絕緣層175接觸，例如藉由作為絕緣層175使用含氫的絕緣材料可以降低區域231及區域232的電阻。
明確而言，經過直到形成絕緣層175為止的製程在區域231及區域232中產生的氧缺陷與從絕緣層175擴散到區域231及區域232的氫之間的相互作用使區域231及區域232成為低電阻的n型。此外，作為含氫的絕緣材料，例如可以使用氮化矽膜、氮化鋁膜等。
此外，本發明的一個方式的電晶體也可以採用圖22A及圖22B所示的結構。圖22A是電晶體104的俯視圖，圖22A所示的點劃線E1-E2方向上的剖面相當於圖22B。另外，圖22A所示的點劃線E3-E4方向上的剖面相當於圖25A。另外，有時將點劃線E1-E2方向稱為通道長度方向，將點劃線E3-E4方向稱為通道寬度方向。
電晶體104除了導電層140及導電層150覆蓋氧化物半導體層130的端部且與其接觸之處以外其他結構與電晶體103相同。
此外，圖22B所示的區域331及區域334可以用作源極區域，區域332及區域335可以用作汲極區域，區域333可以用作通道形成區域。可以以與電晶體101中的區域231及區域232相同的方式降低區域331及區域332的電阻。此外，可以以與電晶體103中的區域231及區域232相同的方式降低區域334及區域335的電阻。另外，當通道長度方向上的區域334及區域335的寬度為100nm以下，較佳為50nm以下時，由於閘極電場有助於防止通態電流大幅度地下降，所以也可以不降低區域334及區域335的電阻。
電晶體103及電晶體104的結構是不具有導電層170與導電層140及導電層150重疊的區域的自對準結構。自對準結構的電晶體由於閘極電極層與源極電極層及汲極電極層之間的寄生電容極小，所以適用於高速工作。
此外，本發明的一個方式的電晶體也可以採用圖23A及圖23B所示的結構。圖23A是電晶體105的俯視圖，圖23A所示的點劃線F1-F2方向上的剖面相當於圖23B。另外，圖23A所示的點劃線F3-F4方向上的剖面相當於圖25A。另外，有時將點劃線F1-F2方向稱為通道長度方向，將點劃線F3-F4方向稱為通道寬度方向。
電晶體105包括與基板115接觸的絕緣層120、與絕緣層120接觸的氧化物半導體層130、與氧化物半導體層130電連接的導電層141及導電層151、與氧化物半導體層130、導電層141及導電層151接觸的絕緣層160、與絕緣層160接觸的導電層170、與氧化物半導體層130、導電層141、導電層151、絕緣層160及導電層170接觸的絕緣層175、與絕緣層175接觸的絕緣層180、藉由設置在絕緣層175及絕緣層180中的開口部分別與導電層141及導電層151電連接的導電層142及導電層152。此外，根據需要也可以具有與絕緣層180、導電層142及導電層152接觸的絕緣層190(平坦化膜)等。
這裡，導電層141及導電層151與氧化物半導體層130的頂面接觸而不與側面接觸。
電晶體105除了包括導電層141及導電層151、以及包括設置在絕緣層175及絕緣層180中的開口部、包括藉由該開口部分別與導電層141及導電層151電連接的導電層142及導電層152之處以外，其他結構與電晶體101相同。可以將導電層140(導電層141及導電層142)用作源極電極層，且可以將導電層150(導電層151及導電層152)用作汲極電極層。
此外，本發明的一個方式的電晶體也可以採用圖24A及圖24B所示的結構。圖24A是電晶體106的俯視圖，圖24A所示的點劃線G1-G2方向上的剖面相當於圖24B。另外，圖24A所示的點劃線G3-G4方向上的剖面相當於圖25A。另外，有時將點劃線G1-G2方向稱為通道長度方向，將點劃線G3-G4方向稱為通道寬度方向。
電晶體106包括與基板115接觸的絕緣層120、與絕緣層120接觸的氧化物半導體層130、與氧化物半導體層130電連接的導電層141及導電層151、與氧化物半導體層130接觸的絕緣層160、與絕緣層160接觸的導電層170、與絕緣層120、氧化物半導體層130、導電層141、導電層151、絕緣層160及導電層170接觸的絕緣層175、與絕緣層175接觸的絕緣層180、藉由設置在絕緣層175及絕緣層180中的開口部分別與導電層141及導電層151電連接的導電層142及導電層152。此外，根據需要也可以具有與絕緣層180、導電層142及導電層152接觸的絕緣層190(平坦化膜)等。
這裡，導電層141及導電層151與氧化物半導體層130的頂面接觸而不與側面接觸。
電晶體106除了包括導電層141及導電層151之處以外其他結構與電晶體103相同。可以將導電層140(導電層141及導電層142)用作源極電極層，且可以將導電層150(導電層151及導電層152)用作汲極電極層。
在電晶體105及電晶體106中，由於導電層140及導電層150不與絕緣層120接觸，所以絕緣層120中的氧不容易被導電層140及導電層150奪取，容易將氧從絕緣層120供應給氧化物半導體層130。
此外，也可以對電晶體103中的區域231及區域232、電晶體104及電晶體106中的區域334及區域335添加用來形成氧缺陷來提高導電率的雜質。作為在氧化物半導體層中形成氧缺陷的雜質，例如可以使用選自磷、砷、銻、硼、鋁、矽、氮、氦、氖、氬、氪、氙、銦、氟、氯、鈦、鋅及碳中的一種以上。作為該雜質的添加方法，可以使用電漿處理法、離子植入法、離子摻雜法、電漿浸沒離子佈植技術(Plasma-immersion ion implantation method)等。
藉由將上述元素作為雜質元素添加到氧化物半導體層，氧化物半導體層中的金屬元素與氧之間的鍵合被切斷，形成氧缺陷。藉由包含在氧化物半導體層中的氧缺陷與殘留在氧化物半導體層中或在後面添加的氫之間的相互作用，可以提高氧化物半導體層的導電率。
當對添加雜質元素形成有氧缺陷的氧化物半導體添加氫時，氫進入氧缺陷處而在導帶附近形成施體能階。其結果是，可以形成氧化物導電體。注意，這裡氧化物導電體是指導電體化的氧化物半導體。
氧化物導電體是簡併半導體，可以推測其導帶端與費米能階一致或大致一致。因此，氧化物導電體層與用作源極電極層及汲極電極層的導電層之間的接觸是歐姆接觸，可以降低氧化物導電體層與用作源極電極層及汲極電極層的導電層之間的接觸電阻。
另外，如圖26A至圖26F的通道長度方向的剖面圖以及圖25C及圖25D的通道寬度方向的剖面圖所示，本發明的一個方式的電晶體也可以包括氧化物半導體層130與基板115之間的導電層173。藉由將該導電層用作第二閘極電極層(背閘極)，進一步能夠增加通態電流或控制臨界電壓。此外，在圖26A至圖26F所示的剖面圖中，也可以使導電層173的寬度比氧化物半導體層130短。再者，也可以使導電層173的寬度比導電層170短。
當想要增加通態電流時，例如，對導電層170及導電層173供應相同的 電位來實現雙閘極電晶體即可。另外，當想要控制臨界電壓時，對導電層173供應與導電層170不同的恆電位即可。為了對導電層170及導電層173供應相同的電位，例如，如圖25D所示，藉由接觸孔使導電層170與導電層173電連接即可。
此外，在圖19A至圖24B的電晶體101至電晶體106中示出氧化物半導體層130為單層的例子，但是氧化物半導體層130也可以為疊層。電晶體101至電晶體106的氧化物半導體層130可以與圖27A至圖27C或圖28A至圖28C所示的氧化物半導體層130調換。
圖27A至圖27C是兩層結構的氧化物半導體層130的俯視圖及剖面圖。圖27A是俯視圖，圖27A所示的點劃線A1-A2方向上的剖面相當於圖27B。另外，圖27A所示的點劃線A3-A4方向上的剖面相當於圖27C。
圖28A至圖28C是三層結構的氧化物半導體層130的俯視圖及剖面圖。圖28A是俯視圖，圖28A所示的點劃線A1-A2方向上的剖面相當於圖28B。另外，圖28A所示的點劃線A3-A4方向上的剖面相當於圖28C。
作為氧化物半導體層130a、氧化物半導體層130b、氧化物半導體層130c可以使用其組成彼此不同的氧化物半導體層等。
此外，本發明的一個方式的電晶體也可以採用圖29A及圖29B所示的結構。圖29A是電晶體107的俯視圖，圖29A所示的點劃線H1-H2方向上的剖面相當於圖29B。另外，圖29A所示的點劃線H3-H4方向上的剖面相當於圖35A。另外，有時將點劃線H1-H2方向稱為通道長度方向，將點劃線H3-H4方向稱為通道寬度方向。
電晶體107包括與基板115接觸的絕緣層120、與絕緣層120接觸的由氧化物半導體層130a及氧化物半導體層130b形成的疊層、與該疊層電連接的導電層140及導電層150、與該疊層、導電層140及導電層150接觸的氧化物半導體層130c、與氧化物半導體層130c接觸的絕緣層160、與絕緣層 160接觸的導電層170、與導電層140、導電層150、氧化物半導體層130c、絕緣層160及導電層170接觸的絕緣層175、與絕緣層175接觸的絕緣層180。此外，根據需要也可以包括與絕緣層180接觸的絕緣層190(平坦化膜)等。
電晶體107除了在區域231及區域232中氧化物半導體層130為兩層(氧化物半導體層130a、氧化物半導體層130b)、在區域233中氧化物半導體層130為三層(氧化物半導體層130a、氧化物半導體層130b、氧化物半導體層130c)、以及在導電層140及導電層150與絕緣層160之間夾有氧化物半導體層的一部分(氧化物半導體層130c)之處以外其他結構與電晶體101相同。
此外，本發明的一個方式的電晶體也可以採用圖30A及圖30B所示的結構。圖30A是電晶體108的俯視圖，圖30A所示的點劃線I1-I2方向上的剖面相當於圖30B。另外，圖30A所示的點劃線I3-I4方向上的剖面相當於圖35B。另外，有時將點劃線I1-I2方向稱為通道長度方向，將點劃線I3-I4方向稱為通道寬度方向。
電晶體108與電晶體107之間的不同點為絕緣層160及氧化物半導體層130c的端部不與導電層170的端部對齊。
此外，本發明的一個方式的電晶體也可以採用圖31A及圖31B所示的結構。圖31A是電晶體109的俯視圖，圖31A所示的點劃線J1-J2方向上的剖面相當於圖31B。另外，圖31A所示的點劃線J3-J4方向上的剖面相當於圖35A。另外，有時將點劃線J1-J2方向稱為通道長度方向，將點劃線J3-J4方向稱為通道寬度方向。
電晶體109包括與基板115接觸的絕緣層120、與絕緣層120接觸的由氧化物半導體層130a及氧化物半導體層130b形成的疊層、與該疊層接觸的氧化物半導體層130c、與氧化物半導體層130c接觸的絕緣層160、與絕緣層160接觸的導電層170、覆蓋該疊層、氧化物半導體層130c、絕緣層160及導電層170的絕緣層175、與絕緣層175接觸的絕緣層180、藉由設置在 絕緣層175及絕緣層180中的開口部與該疊層電連接的導電層140及導電層150。此外，根據需要也可以包括與絕緣層180、導電層140及導電層150接觸的絕緣層190(平坦化膜)等。
電晶體109除了在區域231及區域232中氧化物半導體層130為兩層(氧化物半導體層130a、氧化物半導體層130b)、在區域233中氧化物半導體層130為三層(氧化物半導體層130a、氧化物半導體層130b、氧化物半導體層130c)之處以外其他結構與電晶體103相同。
此外，本發明的一個方式的電晶體也可以採用圖32A及圖32B所示的結構。圖32A是電晶體110的俯視圖，圖32A所示的點劃線K1-K2方向上的剖面相當於圖32B。另外，圖32A所示的點劃線K3-K4方向上的剖面相當於圖35A。另外，有時將點劃線K1-K2方向稱為通道長度方向，將點劃線K3-K4方向稱為通道寬度方向。
電晶體110除了在區域231及區域232中氧化物半導體層130為兩層(氧化物半導體層130a、氧化物半導體層130b)、在區域233中氧化物半導體層130為三層(氧化物半導體層130a、氧化物半導體層130b、氧化物半導體層130c)之處以外其他結構與電晶體104相同。
此外，本發明的一個方式的電晶體也可以採用圖33A及圖33B所示的結構。圖33A是電晶體111的俯視圖，圖33A所示的點劃線L1-L2方向上的剖面相當於圖33B。另外，圖33A所示的點劃線L3-L4方向上的剖面相當於圖35A。另外，有時將點劃線L1-L2方向稱為通道長度方向，將點劃線L3-L4方向稱為通道寬度方向。
電晶體111包括與基板115接觸的絕緣層120、與絕緣層120接觸的由氧化物半導體層130a及氧化物半導體層130b形成的疊層、與該疊層電連接的導電層141及導電層151、與該疊層、導電層141及導電層151接觸的氧化物半導體層130c、與氧化物半導體層130c接觸的絕緣層160、與絕緣層160接觸的導電層170、與該疊層、導電層141、導電層151、氧化物半導體 層130c、絕緣層160及導電層170接觸的絕緣層175、與絕緣層175接觸的絕緣層180、藉由設置在絕緣層175及絕緣層180中的開口部分別與導電層141及導電層151電連接的導電層142及導電層152。此外，根據需要也可以具有與絕緣層180、導電層142及導電層152接觸的絕緣層190(平坦化膜)等。
電晶體111除了在區域231及區域232中氧化物半導體層130為兩層(氧化物半導體層130a、氧化物半導體層130b)、在區域233中氧化物半導體層130為三層(氧化物半導體層130a、氧化物半導體層130b、氧化物半導體層130c)、以及在導電層141及導電層151與絕緣層160之間夾有氧化物半導體層的一部分(氧化物半導體層130c)之處以外其他結構與電晶體105相同。
此外，本發明的一個方式的電晶體也可以採用圖34A及圖34B所示的結構。圖34A是電晶體112的俯視圖，圖34A所示的點劃線M1-M2方向上的剖面相當於圖34B。另外，圖34A所示的點劃線M3-M4方向上的剖面相當於圖35A。另外，有時將點劃線M1-M2方向稱為通道長度方向，將點劃線M3-M4方向稱為通道寬度方向。
電晶體112除了在區域331、區域332、區域334及區域335中氧化物半導體層130為兩層(氧化物半導體層130a、氧化物半導體層130b)、在區域333中氧化物半導體層130為三層(氧化物半導體層130a、氧化物半導體層130b、氧化物半導體層130c)之處以外其他結構與電晶體106相同。
另外，如圖36A至圖36F的通道長度方向的剖面圖以及圖35C及圖35D的通道寬度方向的剖面圖所示，本發明的一個方式的電晶體也可以包括氧化物半導體層130與基板115之間的導電層173。藉由將該導電層用作第二閘極電極層(背閘極)，進一步能夠增加通態電流或控制臨界電壓。此外，在圖36A至圖36F所示的剖面圖中，也可以使導電層173的寬度比氧化物半導體層130短。再者，也可以使導電層173的寬度比導電層170短。
本發明的一個方式的電晶體中的導電層140(源極電極層)及導電層150(汲極電極層)可以採用圖37A和圖37B的俯視圖所示的結構。注意，在圖37A和圖37B中，僅示出氧化物半導體層130、導電層140及導電層150。如圖37A所示，導電層140及導電層150的寬度(WSD)也可以比氧化物半導體層130的寬度(WOS)長。此外，如圖37B所示，WSD也可以比WOS短。當滿足WOS WSD(WSD為WOS以下)的關係時，閘極電場容易施加到氧化物半導體層130整體，可以提高電晶體的電特性。
在本發明的一個方式的電晶體(電晶體101至電晶體112)中的任何結構中，作為閘極電極層的導電層170隔著作為閘極絕緣膜的絕緣層160在通道寬度方向上電性上包圍氧化物半導體層130，由此可以提高通態電流。將這種電晶體結構稱為surrounded channel(s-channel)結構。
在具有氧化物半導體層130b及氧化物半導體層130c的電晶體以及具有氧化物半導體層130a、氧化物半導體層130b及氧化物半導體層130c的電晶體中，藉由適當地選擇構成氧化物半導體層130的兩層或三層的材料，可以將電流流過在氧化物半導體層130b中。由於電流流過氧化物半導體層130b，因此不容易受到介面散射的影響，所以可以獲得很大的通態電流。另外，藉由增加氧化物半導體層130b的厚度，可以增加通態電流。例如，也可以將氧化物半導體層130b的厚度設定為100nm至200nm。
藉由使用上述結構的電晶體，可以使半導體裝置具有良好的電特性。
注意，在本說明書中，例如，通道長度是指在電晶體的俯視圖中，半導體(或在電晶體處於開啟狀態時，在半導體中電流流過的部分)和閘極電極重疊的區域或者形成通道的區域中的源極(源極區域或源極電極)和汲極(汲極區域或汲極電極)之間的距離。另外，在一個電晶體中，通道長度不一定在所有的區域中成為相同的值。也就是說，一個電晶體的通道長度有時不限於一個值。因此，在本說明書中，通道長度是形成通道的區域中的任一個值、最大值、最小值或平均值。
例如，通道寬度是指半導體(或在電晶體處於開啟狀態時，在半導體中電流流過的部分)和閘極電極重疊的區域或者形成通道的區域中的源極和汲極相對的部分的長度。另外，在一個電晶體中，通道寬度不一定在所有的區域中成為相同的值。也就是說，一個電晶體的通道寬度有時不限於一個值。因此，在本說明書中，通道寬度是形成通道的區域中的任一個值、最大值、最小值或平均值。
另外，在有的電晶體結構中，有時實際上形成通道的區域中的通道寬度(下面稱為實效通道寬度)和電晶體的俯視圖所示的通道寬度(下面稱為外觀上的通道寬度)不同。例如，在具有立體結構的電晶體中，有時因為實效通道寬度大於電晶體的俯視圖所示的外觀上的通道寬度，所以不能忽略其影響。例如，在具有立體結構的微型電晶體中，有時形成在半導體的側面上的通道區域的比例大於形成在半導體的頂面上的通道區域的比例。在此情況下，實際上形成通道的實效通道寬度大於俯視圖所示的外觀上的通道寬度。
在具有立體結構的電晶體中，有時難以藉由實測估計實效通道寬度。例如，為了根據設計值估計實效通道寬度，需要預先知道半導體的形狀作為假定。因此，當半導體的形狀不清楚時，難以準確地測量實效通道寬度。
於是，在本說明書中，有時在電晶體的俯視圖中將作為半導體和閘極電極重疊的區域中的源極和汲極相對的部分的長度的外觀上的通道寬度稱為“圍繞通道寬度(SCW：Surrounded Channel Width)”。此外，在本說明書中，在簡單地表示“通道寬度”時，有時是指圍繞通道寬度或外觀上的通道寬度。或者，在本說明書中，在簡單地表示“通道寬度”時，有時表示實效通道寬度。注意，藉由對剖面TEM影像等進行分析等，可以決定通道長度、通道寬度、實效通道寬度、外觀上的通道寬度、圍繞通道寬度等的值。
另外，在藉由計算求得電晶體的場效移動率或每個通道寬度的電流值等時，有時使用圍繞通道寬度進行計算。在此情況下，該值有時不同於使 用實效通道寬度進行計算時的值。
注意，本實施方式可以與本說明書所示的其他實施方式適當地組合。
實施方式6
在本實施方式中對實施方式5所示的電晶體的構成要素進行詳細的說明。
基板115包括形成有電晶體的矽基板以及形成在其上的絕緣層和佈線等，相當於圖1A中的第一層1100以及第二層1200。上述矽基板也可以為SOI基板。當在矽基板中只形成p-ch型電晶體時，較佳為使用形成電晶體的表面的晶面配向為(110)面的單晶矽基板。藉由在(110)面形成p-ch型電晶體，可以提高移動率。
絕緣層120除了防止雜質從包含在基板115中的構成要素擴散的功能以外，還可以具有對氧化物半導體層130供應氧的功能。因此，絕緣層120較佳為含氧的絕緣膜，更佳為包含比化學計量組成多的氧的絕緣膜。例如，絕緣層120為藉由在膜表面溫度為100℃以上且700℃以下，較佳為100℃以上且500℃以下的加熱處理中利用TDS(Thermal Desorption Spectroscopy：熱脫附譜)法而得到的換算為氧原子的氧釋放量為1.0×1019atoms/cm3以上的膜。此外，當基板115是形成有其他裝置的基板時，絕緣層120還用作層間絕緣膜。在此情況下，較佳為利用CMP(Chemical Mechanical Polishing：化學機械拋光)法等進行平坦化處理，以使其表面平坦。
例如，作為絕緣層120可以使用氧化鋁、氧化鎂、氧化矽、氧氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿和氧化鉭等氧化物絕緣膜、氮化矽、氮氧化矽、氮化鋁和氮氧化鋁等氮化物絕緣膜或者這些的混合材料。此外，也可以使用上述材料的疊層。
注意，在本實施方式中，以電晶體所具有的氧化物半導體層130具有 從絕緣層120一側依次層疊氧化物半導體層130a、氧化物半導體層130b及氧化物半導體層130c的三層結構的情況為主而進行詳細的說明。
此外，當氧化物半導體層130為單層時，使用相當於本實施方式所示的氧化物半導體層130b的層即可。
此外，當氧化物半導體層130為兩層時，使用從絕緣層120一側依次層疊相當於本實施方式所示的氧化物半導體層130b的層及相當於氧化物半導體層130c的層的疊層即可。當採用該結構時，也可以調換氧化物半導體層130b與氧化物半導體層130c。
當氧化物半導體層130為四層以上時，例如可以採用對本實施方式所說明的三層結構的氧化物半導體層130追加其他氧化物半導體層的結構。
例如，氧化物半導體層130b使用其電子親和力(真空能階與導帶底之間的能量差)大於氧化物半導體層130a及氧化物半導體層130c的氧化物半導體。電子親和力是從真空能階與價帶頂之間的能量差(游離電位)減去導帶底與價帶頂之間的能量差(能隙)的值。
氧化物半導體層130a及氧化物半導體層130c較佳為包含一種以上的構成氧化物半導體層130b的金屬元素。例如，氧化物半導體層130a及氧化物半導體層130c較佳為使用其導帶底的能量比氧化物半導體層130b的導帶底的能量更接近真空能階0.05eV、0.07eV、0.1eV或0.15eV以上且2eV、1eV、0.5eV或0.4eV以下的氧化物半導體形成。
在上述結構中，當對導電層170施加電場時，通道形成在氧化物半導體層130中的導帶底的能量最低的氧化物半導體層130b中。
另外，氧化物半導體層130a包含一種以上的構成氧化物半導體層130b的金屬元素，因此，與氧化物半導體層130b與絕緣層120接觸時的兩者的介面相比，在氧化物半導體層130b與氧化物半導體層130a的介面不容易形 成介面能階。上述介面能階有時形成通道，因此有時導致電晶體的臨界電壓的變動。所以，藉由設置氧化物半導體層130a，能夠抑制電晶體的臨界電壓等電特性的偏差。此外，可以提高該電晶體的可靠性。
另外，氧化物半導體層130c包含一種以上的構成氧化物半導體層130b的金屬元素，因此，與氧化物半導體層130b與閘極絕緣膜(絕緣層160)接觸時的兩者的介面相比，在氧化物半導體層130b與氧化物半導體層130c的介面不容易發生載子散射。所以，藉由設置氧化物半導體層130c，能夠提高電晶體的場效移動率。
例如，氧化物半導體層130a及氧化物半導體層130c可以使用如下材料：包含Al、Ti、Ga、Ge、Y、Zr、Sn、La、Ce或Hf且該元素的原子數比高於氧化物半導體層130b的材料。明確而言，上述元素的原子數比為氧化物半導體層130b的1.5倍以上，較佳為2倍以上，更佳為3倍以上。上述元素與氧堅固地鍵合，所以具有抑制在氧化物半導體層中產生氧缺陷的功能。由此可說，與氧化物半導體層130b相比，在氧化物半導體層130a及氧化物半導體層130c中不容易產生氧缺陷。
另外，能夠用於氧化物半導體層130a、氧化物半導體層130b及氧化物半導體層130c的氧化物半導體較佳為至少包含銦(In)或鋅(Zn)。或者，較佳為包含In和Zn的兩者。另外，為了減少使用該氧化物半導體的電晶體的電特性偏差，除了上述元素以外，較佳為還包含穩定劑(stabilizer)。
作為穩定劑，可以舉出鎵(Ga)、錫(Sn)、鉿(Hf)、鋁(Al)或鋯(Zr)等。另外，作為其他穩定劑，可以舉出鑭系元素的鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)、鎦(Lu)等。
例如，作為氧化物半導體，可以使用氧化銦、氧化錫、氧化鎵、氧化鋅、In-Zn氧化物、Sn-Zn氧化物、Al-Zn氧化物、Zn-Mg氧化物、Sn-Mg氧化物、In-Mg氧化物、In-Ga氧化物、In-Ga-Zn氧化物、In-Al-Zn氧化物、In-Sn-Zn 氧化物、Sn-Ga-Zn氧化物、Al-Ga-Zn氧化物、Sn-Al-Zn氧化物、In-Hf-Zn氧化物、In-La-Zn氧化物、In-Ce-Zn氧化物、In-Pr-Zn氧化物、In-Nd-Zn氧化物、In-Sm-Zn氧化物、In-Eu-Zn氧化物、In-Gd-Zn氧化物、In-Tb-Zn氧化物、In-Dy-Zn氧化物、In-Ho-Zn氧化物、In-Er-Zn氧化物、In-Tm-Zn氧化物、In-Yb-Zn氧化物、In-Lu-Zn氧化物、In-Sn-Ga-Zn氧化物、In-Hf-Ga-Zn氧化物、In-Al-Ga-Zn氧化物、In-Sn-Al-Zn氧化物、In-Sn-Hf-Zn氧化物、In-Hf-Al-Zn氧化物。
注意，例如In-Ga-Zn氧化物是指作為主要成分包含In、Ga和Zn的氧化物。另外，也可以包含In、Ga、Zn以外的金屬元素。此外，在本說明書中，將由In-Ga-Zn氧化物構成的膜稱為IGZO膜。
另外，也可以使用以InMO3(ZnO)m(m>0，且m不是整數)表示的材料。注意，M表示選自Ga、Y、Zr、La、Ce或Nd中的一種金屬元素或多種金屬元素。另外，也可以使用以In2SnO5(ZnO)n(n>0，且n是整數)表示的材料。
另外，在氧化物半導體層130a、氧化物半導體層130b及氧化物半導體層130c為至少包含銦、鋅及M(M為Al、Ti、Ga、Ge、Y、Zr、Sn、La、Ce或Hf等金屬)的In-M-Zn氧化物，且氧化物半導體層130a的原子數比為In：M：Zn=x1：y1：z1，氧化物半導體層130b的原子數比為In：M：Zn=x2：y2：z2，氧化物半導體層130c的原子數比為In：M：Zn=x3：y3：z3的情況下，y1/x1及y3/x3較佳為大於y2/x2。y1/x1及y3/x3為y2/x2的1.5倍以上，較佳為2倍以上，更佳為3倍以上。此時，在氧化物半導體層130b中，在y2為x2以上的情況下，能夠使電晶體的電特性變得穩定。注意，在y2為x2的3倍以上的情況下，電晶體的場效移動率降低，因此y2較佳為小於x2的3倍。
氧化物半導體層130a及氧化物半導體層130c中的除了Zn及O之外的In與M的原子百分比較佳為In的比率低於50atomic%且M的比率為50atomic%以上，更佳為In的比率低於25atomic%且M的比率為75atomic%以上。另外，氧化物半導體層130b中的除了Zn及O之外的In與M的原子 百分比較佳為In的比率為25atomic%以上且M的比率低於75atomic%，更佳為In的比率為34atomic%以上且M的比率低於66atomic%。
另外，較佳的是，氧化物半導體層130b的銦的含量多於氧化物半導體層130a及氧化物半導體層130c的銦的含量。在氧化物半導體中，重金屬的s軌域主要有助於載子傳導，並且，藉由增加In的比率來增加s軌域的重疊，由此In的比率多於M的氧化物的移動率比In的比率等於或少於M的氧化物高。因此，藉由將銦含量高的氧化物用於氧化物半導體層130b，可以實現高場效移動率的電晶體。
氧化物半導體層130a的厚度為3nm以上且100nm以下，較佳為5nm以上且50nm以下，更佳為5nm以上且25nm以下。另外，氧化物半導體層130b的厚度為3nm以上且200nm以下，較佳為10nm以上且150nm以下，更佳為15nm以上且100nm以下。此外，氧化物半導體層130c的厚度為1nm以上且50nm以下，較佳為2nm以上且30nm以下，更佳為3nm以上且15nm以下。另外，氧化物半導體層130b較佳為比氧化物半導體層130a及氧化物半導體層130c厚。
另外，為了對將氧化物半導體層用作通道的電晶體賦予穩定的電特性，藉由降低氧化物半導體層中的雜質濃度，來使氧化物半導體層成為本質(i型)或實質上本質是有效的。在此，“實質上本質”是指氧化物半導體層的載子密度低於1×1015/cm3，較佳為低於1×1013/cm3，更佳為低於8×1011/cm3，進一步較佳為低於1×108/cm3且為1×10-9/cm3以上。
此外，對氧化物半導體層來說，氫、氮、碳、矽以及主要成分以外的金屬元素是雜質。例如，氫和氮引起施體能階的形成，而增高載子密度。此外，矽引起氧化物半導體層中的雜質能階的形成。該雜質能階成為陷阱，有可能使電晶體的電特性劣化。因此，較佳為降低氧化物半導體層130a、氧化物半導體層130b及氧化物半導體層130c中或各層的介面的雜質濃度。
為了使氧化物半導體層成為本質或實質上本質，例如在氧化物半導體 層的某個深度或氧化物半導體層的某個區域較佳為如下：藉由SIMS(Secondary Ion Mass Spectrometry：二次離子質譜)分析測定出的矽濃度低於1×1019atoms/cm3，較佳為低於5×1018atoms/cm3，更佳為低於1×1018atoms/cm3。此外，例如在氧化物半導體層的某個深度或氧化物半導體層的某個區域較佳為如下：氫濃度為2×1020atoms/cm3以下，較佳為5×1019atoms/cm3以下，更佳為1×1019atoms/cm3以下，進一步較佳為5×1018atoms/cm3以下。此外，例如在氧化物半導體層的某個深度或氧化物半導體層的某個區域較佳為如下：氮濃度低於5×1019atoms/cm3，較佳為5×1018atoms/cm3以下，更佳為1×1018atoms/cm3以下，進一步較佳為5×1017atoms/cm3以下。
此外，當氧化物半導體層包含結晶時，如果以高濃度包含矽或碳，氧化物半導體層的結晶性則有可能降低。為了防止氧化物半導體層的結晶性的降低，例如在氧化物半導體層的某個深度或氧化物半導體層的某個區域中包含如下部分即可：矽濃度低於1×1019atoms/cm3，較佳為低於5×1018atoms/cm3，更佳為低於1×1018atoms/cm3。此外，例如在氧化物半導體層的某個深度或氧化物半導體層的某個區域中包含如下部分即可：碳濃度低於1×1019atoms/cm3，較佳為低於5×1018atoms/cm3，更佳為低於1×1018atoms/cm3。
此外，將如上述那樣的被高度純化了的氧化物半導體膜用於通道形成區域的電晶體的關態電流極小。例如，可以使以源極與汲極之間的電壓為0.1V、5V或10V左右時的電晶體的通道寬度正規化的關態電流降低到幾yA/μm至幾zA/μm。
另外，作為電晶體的閘極絕緣膜，大多使用包含矽的絕緣膜，因此較佳為如本發明的一個方式的電晶體那樣不使氧化物半導體層的用作通道的區域與閘極絕緣膜接觸。另外，當通道形成在閘極絕緣膜與氧化物半導體層的介面時，有時在該介面產生載子散射而使電晶體的場效移動率降低。從上述觀點來看，可以說較佳為使氧化物半導體層的用作通道的區域與閘極絕緣膜分開。
因此，藉由使氧化物半導體層130具有氧化物半導體層130a、氧化物 半導體層130b及氧化物半導體層130c的疊層結構，能夠將通道形成在氧化物半導體層130b中，由此能夠形成具有高場效移動率及穩定的電特性的電晶體。
在氧化物半導體層130a、氧化物半導體層130b及氧化物半導體層130c的能帶結構中，導帶底的能量連續地變化。這從由於氧化物半導體層130a、氧化物半導體層130b及氧化物半導體層130c的組成相互相似，氧容易在上述三者中互相擴散的情況上，也可以得到理解。由此可以說，雖然氧化物半導體層130a、氧化物半導體層130b及氧化物半導體層130c是組成互不相同的疊層體，但是在物性上是連續的。因此，在圖式中，被層疊的各氧化物半導體層的介面由虛線表示。
主要成分相同而層疊的氧化物半導體層130不是簡單地將各層層疊，而以形成連續結合(在此，尤其是指各層之間的導帶底的能量連續地變化的U型井(U-shape well)結構)的方式形成。換言之，以在各層的介面之間不存在會形成俘獲中心或再結合中心等缺陷能階的雜質的方式形成疊層結構。如果，雜質混入被層疊的氧化物半導體層的層間，能帶則失去連續性，因此載子在介面被俘獲或者再結合而消失。
例如，氧化物半導體層130a及氧化物半導體層130c可以使用In：Ga：Zn=1：3：2、1：3：3、1：3：4、1：3：6、1：4：5、1：6：4或1：9：6(原子數比)的In-Ga-Zn氧化物等。氧化物半導體層130b可以使用In：Ga：Zn=1：1：1、2：1：3、5：5：6或3：1：2(原子數比)等的In-Ga-Zn氧化物等。另外，氧化物半導體層130a、氧化物半導體層130b及氧化物半導體層130c的原子數比作為誤差包括上述原子數比的±20%的變動。
氧化物半導體層130中的氧化物半導體層130b用作井(well)，而在包括氧化物半導體層130的電晶體中，通道形成在氧化物半導體層130b中。另外，氧化物半導體層130的導帶底的能量連續地變化，因此，也可以將氧化物半導體層130稱為U型井。另外，也可以將具有上述結構的通道稱為埋入通道。
另外，雖然在氧化物半導體層130a與氧化矽膜等絕緣層之間以及氧化物半導體層130c與氧化矽膜等絕緣層的介面附近有可能形成起因於雜質或缺陷的陷阱能階，但是藉由設置氧化物半導體層130a及氧化物半導體層130c，可以使氧化物半導體層130b和該陷阱能階相隔。
注意，氧化物半導體層130a及氧化物半導體層130c的導帶底的能量與氧化物半導體層130b的導帶底的能量之間的能量差小時，有時氧化物半導體層130b的電子越過該能量差到達陷阱能階。當電子被陷阱能階俘獲時，在絕緣層介面產生負電荷，使得電晶體的臨界電壓向正方向漂移。
因此，為了抑制電晶體的臨界電壓的變動，需要使氧化物半導體層130a及氧化物半導體層130c的導帶底的能量與氧化物半導體層130b的導帶底的能量之間產生一定以上的能量差。該能量差都較佳為0.1eV以上，更佳為0.15eV以上。
氧化物半導體層130a、氧化物半導體層130b及氧化物半導體層130c較佳為包含結晶部。尤其是，藉由使用c軸配向結晶，能夠對電晶體賦予穩定的電特性。另外，c軸配向的結晶抗彎曲，由此可以提高使用撓性基板的半導體裝置的可靠性。
作為用作源極電極層的導電層140及用作汲極電極層的導電層150，例如可以使用選自Al、Cr、Cu、Ta、Ti、Mo、W、Ni、Mn、Nd、Sc及該金屬材料的合金的材料的單層或疊層。典型的是，特別較佳為使用容易與氧鍵合的Ti或在後面能以較高的溫度進行處理的熔點高的W。此外，也可以使用低電阻的Cu或Cu-Mn等合金與上述材料的疊層。另外，在電晶體105、電晶體106、電晶體111、電晶體112中，例如可以作為導電層141及導電層151使用W，作為導電層142及導電層152使用Ti及Al的疊層膜等。
上述材料具有從氧化物半導體膜抽出氧的性質。由此，在與上述材料接觸的氧化物半導體膜的一部分的區域中，氧化物半導體膜中的氧被脫離， 而在氧化物半導體膜中形成氧缺陷。包含於膜中的微量的氫與該氧缺陷鍵合而使該區域明顯地n型化。因此，可以將該n型化的區域用作電晶體的源極或汲極。
作為用作閘極絕緣膜的絕緣層160，可以使用包含氧化鋁、氧化鎂、氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿和氧化鉭中的一種以上的絕緣膜。此外，絕緣層160也可以是上述材料的疊層。另外，絕緣層160也可以包含鑭(La)、氮、鋯(Zr)等作為雜質。
另外，說明絕緣層160的疊層結構的一個例子。絕緣層160例如包含氧、氮、矽、鉿等。具體地，較佳為包含氧化鉿及氧化矽或者氧化鉿及氧氮化矽。
氧化鉿及氧化鋁的相對介電常數比氧化矽或氧氮化矽高。因此，當使用氧化鉿及氧化鋁時，可以使物理厚度比等效氧化物厚度(equivalent oxide thickness)大，即使將等效氧化物厚度設定為10nm以下或5nm以下也可以減少穿隧電流引起的洩漏電流。就是說，可以實現關態電流小的電晶體。
此外，作為與氧化物半導體層130接觸的絕緣層120及絕緣層160也可以具有氮氧化物的能階密度低的區域。作為氮氧化物的能階密度低的氧化物絕緣層，可以使用氮氧化物的釋放量少的氧氮化矽膜或氮氧化物的釋放量少的氧氮化鋁膜等。
此外，利用TDS分析得到的氮氧化物的釋放量少的氧氮化矽膜是氨釋放量比氮氧化物的釋放量多的膜，典型的是氨釋放量為1×1018個/cm3以上且5×1019個/cm3以下。此外，上述氨釋放量是藉由膜表面溫度為50℃以上且650℃以下，較佳為50℃以上且550℃以下的加熱處理而得到的釋放量。
藉由作為絕緣層120及絕緣層160使用上述氧化物絕緣層，可以降低電晶體的臨界電壓的漂移，由此可以降低電晶體的電特性變動。
作為用作閘極電極層的導電層170例如可以使用Al、Ti、Cr、Co、Ni、Cu、Y、Zr、Mo、Ru、Ag、Mn、Nd、Sc、Ta及W等的導電膜。另外，也可以使用上述材料的合金或上述材料的導電氮化物。此外，也可以使用選自上述材料、上述材料的合金及上述材料的導電氮化物中的多種材料的疊層。典型的是，可以使用鎢、鎢與氮化鈦的疊層、鎢與氮化鉭的疊層等。另外，也可以使用低電阻的Cu或Cu-Mn等合金或者上述材料與Cu或Cu-Mn等合金的疊層。在本實施方式中，作為導電層171使用氮化鉭，作為導電層172使用鎢，以便形成導電層170。
作為絕緣層175可以使用含氫的氮化矽膜或氮化鋁膜等。在實施方式5所示的電晶體103、電晶體104、電晶體106、電晶體109、電晶體110及電晶體112中，藉由作為絕緣層175使用含氫的絕緣膜可以使氧化物半導體層的一部分n型化。另外，氮化絕緣膜還用作阻擋水分等的膜，可以提高電晶體的可靠性。
作為絕緣層175也可以使用氧化鋁膜。尤其是，較佳為在實施方式5所示的電晶體101、電晶體102、電晶體105、電晶體107、電晶體108及電晶體111中作為絕緣層175使用氧化鋁膜。氧化鋁膜的不使氫、水分等雜質以及氧透過的阻擋效果高。因此，將氧化鋁膜適合用作具有如下效果的保護膜：在電晶體的製程中及製造電晶體之後，防止氫、水分等雜質向氧化物半導體層130混入；防止從氧化物半導體層釋放氧；防止氧的從絕緣層120的不需要的釋放。也可以將包含於氧化鋁膜的氧擴散到氧化物半導體層中。
在絕緣層175上較佳為形成有絕緣層180。作為該絕緣層可以使用包含氧化鎂、氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿及氧化鉭中的一種以上的絕緣膜。此外，該絕緣層也可以是上述材料的疊層。
在此，絕緣層180較佳為與絕緣層120同樣地包含比化學計量組成多的 氧。能夠將從絕緣層180釋放的氧穿過絕緣層160擴散到氧化物半導體層130的通道形成區域，因此能夠對形成在通道形成區域中的氧缺陷填補氧。由此，能夠獲得穩定的電晶體電特性。
為了實現半導體裝置的高集成化，必須進行電晶體的微型化。另一方面，已知伴隨著電晶體的微型化，電晶體的電特性劣化。通道寬度的縮短導致通態電流的降低。
在本發明的一個方式的電晶體107至電晶體112中，以覆蓋其中形成通道的氧化物半導體層130b的方式形成有氧化物半導體層130c，通道形成層與閘極絕緣膜沒有接觸。因此，能夠抑制在通道形成層與閘極絕緣膜的介面產生的載子散射，而可以增高電晶體的通態電流。
在本發明的一個方式的電晶體中，如上所述，以在通道寬度方向上電性上包圍氧化物半導體層130的方式形成有閘極電極層(導電層170)，由此閘極電場除了在垂直方向上之外，還在側面方向上施加到氧化物半導體層130。換言之，對通道形成層整體施加閘極電場而實效通道寬度擴大，由此可以進一步提高通態電流。
在本發明的一個方式的氧化物半導體層130具有兩層或三層結構的電晶體中，藉由將其中形成通道的氧化物半導體層130b形成在氧化物半導體層130a上，來使介面能階不容易產生。此外，在本發明的一個方式的氧化物半導體層130具有三層結構的電晶體中，藉由將氧化物半導體層130b位於三層結構的中間，來同時得到消除從上下方混入的雜質的影響的效果等。因此，除了可以增高上述電晶體的通態電流之外，還可以實現臨界電壓的穩定化及S值(次臨界值)的下降。因此，可以降低閘極電壓VG為0V時的電流，而可以降低功耗。另外，由於電晶體的臨界電壓穩定，所以可以提高半導體裝置的長期可靠性。此外，本發明的一個方式的電晶體可以抑制隨著微細化導致的電特性劣化，由此可以說適合於集成度高的半導體裝置。
注意，本實施方式可以與本說明書所示的其他實施方式適當地組合。
實施方式7
在本實施方式中，對實施方式5所說明的電晶體102以及電晶體107的製造方法進行說明。
首先，說明包括在基板115中的矽電晶體的製造方法的一個例子。作為矽基板使用單晶矽基板，在其表面形成由絕緣層(也稱為場氧化膜)分離的元件形成區域。元件形成區域可以使用LOCOS法(Local Oxidation of Silicon：矽局部氧化)、STI法(Shallow Trench Isolation：淺溝槽隔離)等形成。
這裡基板不侷限於單晶矽基板，還可以使用SOI(Silicon on Insulator：絕緣層上覆矽)基板等。
接著，形成用來在元件形成區域中形成CMOS電路的井(well)。
接著，在元件形成區域中形成閘極絕緣膜。例如，可以藉由進行加熱處理使元件形成區域的表面氧化來形成氧化矽膜。此外，也可以在形成氧化矽膜之後進行氮化處理使氧化矽膜的表面氮化。
接著，以覆蓋閘極絕緣膜的方式形成導電膜。作為導電膜，可以使用選自鉭(Ta)、鎢(W)、鈦(Ti)、鉬(Mo)、鋁(Al)、銅(Cu)、鉻(Cr)、鈮(Nb)等中的元素或以上述元素為主要成分的合金材料或化合物材料。另外，可以使用藉由上述元素的氮化而獲得的金屬氮化膜。此外，可以使用以摻雜了磷等雜質元素的多晶矽為代表的半導體材料。
接著，藉由對導電膜選擇性地進行蝕刻，在閘極絕緣膜上形成閘極電極層。
接著，以覆蓋閘極電極層的方式形成氧化矽膜或氮化矽膜等絕緣膜，進行回蝕刻來在閘極電極層的側面形成側壁。
接著，以覆蓋n-ch型電晶體的形成區域的方式選擇性地形成光阻遮罩，導入雜質元素來形成p+型雜質區域。這裡，為了形成p-ch型電晶體，作為雜質元素，可以使用硼(B)或鎵(Ga)等賦予p型的雜質元素。
另外，以覆蓋p-ch型電晶體的形成區域的方式選擇性地形成光阻遮罩，導入雜質元素來形成n+型雜質區域。這裡，為了形成n-ch型電晶體，作為雜質元素，可以使用磷(P)或砷(As)等賦予n型的雜質元素。
藉由上述步驟完成在矽基板中具有活性區域的p通道電晶體及n通道電晶體。此外，較佳為在這些電晶體上形成氮化矽膜等鈍化膜。
接著，在形成有電晶體的矽基板上形成氧化矽膜等的層間絕緣膜，形成各種佈線等。此外，如實施方式1所說明，形成防止氫的擴散的氧化鋁等絕緣層。在基板115中包括上述形成有電晶體的矽基板以及形成在該矽基板上的層間絕緣層、佈線等。
接著，使用圖38A至圖39C說明電晶體102的製造方法。注意，圖式的左側示出電晶體的通道長度方向的剖面，右側示出通道寬度方向的剖面。另外，由於通道寬度方向的圖式是放大圖，所以外觀上的各構成要素的膜厚度在左邊的圖式與右邊的圖式之間不同。
以下示出氧化物半導體層130具有氧化物半導體層130a、氧化物半導體層130b及氧化物半導體層130c的三層結構的例子。在氧化物半導體層130具有兩層結構的情況下，使用氧化物半導體層130a及氧化物半導體層130b。在氧化物半導體層130具有單層結構的情況下，使用氧化物半導體層130b即可。
首先，在基板115上形成絕緣層120。關於基板115的種類及絕緣層120 的材料可以參照實施方式6的說明。此外，絕緣層120可以利用濺射法、CVD(Chemical Vapor Deposition：化學氣相沉積)法、MBE(Molecular Beam Epitaxy：分子束磊晶)法等形成。
另外，也可以利用離子植入法、離子摻雜法、電漿浸沒離子佈植技術、電漿處理法等對絕緣層120添加氧。藉由添加氧，更容易地將氧從絕緣層120供應到氧化物半導體層130中。
注意，在基板115表面由絕緣體構成，並且，雜質不會擴散到後面形成的氧化物半導體層130中的情況下，也可以不設置絕緣層120。
接著，在絕緣層120上藉由濺射法、CVD法及MBE法等形成成為氧化物半導體層130a的氧化物半導體膜130A、成為氧化物半導體層130b的氧化物半導體膜130B及成為氧化物半導體層130c的氧化物半導體膜130C(參照圖38A)。
當氧化物半導體層130為疊層結構時，較佳為使用具備負載鎖定室的多腔室成膜裝置(例如，濺射裝置)以不暴露於大氣的方式連續地層疊各個層。較佳的是，在濺射裝置中的各腔室中，能夠使用低溫泵等吸附式真空泵進行高真空抽氣(抽空到5×10-7Pa至1×10-4Pa左右)且將被成膜的基板加熱到100℃以上，較佳為500℃以上，來儘可能地去除對氧化物半導體來說是雜質的水等。或者，較佳為組合渦輪分子泵和冷阱來防止將包含碳成分或水分等的氣體從排氣系統倒流到腔室內。此外，也可以使用組合渦輪分子泵和低溫泵的排氣系統。
為了獲得高純度本質氧化物半導體，不僅需要對腔室進行高真空抽氣，而且需要進行濺射氣體的高度純化。藉由作為用作濺射氣體的氧氣體或氬氣體，使用露點為-40℃以下，較佳為-80℃以下，更佳為-100℃以下的高純度氣體，能夠儘可能地防止水分等混入氧化物半導體膜。
氧化物半導體膜130A、氧化物半導體膜130B及氧化物半導體膜130C 可以使用實施方式6所說明的材料。例如，氧化物半導體膜130A可以使用原子數比為In：Ga：Zn=1：3：6、1：3：4、1：3：3或1：3：2的In-Ga-Zn氧化物。氧化物半導體膜130B可以使用原子數比為In：Ga：Zn=1：1：1、3：1：2或5：5：6的In-Ga-Zn氧化物。氧化物半導體膜130C可以使用原子數比為In：Ga：Zn=1：3：6、1：3：4、1：3：3或1：3：2的In-Ga-Zn氧化物。此外，氧化物半導體膜130A及氧化物半導體膜130C也可以使用氧化鎵等氧化物半導體。另外，氧化物半導體膜130A、氧化物半導體膜130B及氧化物半導體膜130C的原子數比作為誤差包括上述原子數比的±20%的變動。另外，在作為成膜方法利用濺射法時，可以以上述材料為靶材進行成膜。
注意，如在實施方式6中詳細說明的那樣，作為氧化物半導體膜130B，選擇電子親和力大於氧化物半導體膜130A及氧化物半導體膜130C的材料。
另外，當形成氧化物半導體膜時，較佳為利用濺射法。作為濺射法，可以使用RF濺射法、DC濺射法、AC濺射法等。
在形成氧化物半導體膜130C之後也可以進行第一加熱處理。第一加熱處理在250℃以上且650℃以下，較佳為300℃以上且500℃以下的溫度下且在惰性氣體氛圍、包含10ppm以上的氧化氣體的氛圍或減壓狀態下進行即可。作為第一加熱處理，也可以進行惰性氣體氛圍下的加熱處理，然後為了補充脫離了的氧而進行包含10ppm以上的氧化氣體的氛圍下的加熱處理。藉由第一加熱處理，可以提高氧化物半導體膜130A、氧化物半導體膜130B及氧化物半導體膜130C的結晶性，還可以從絕緣層120、氧化物半導體膜130A、氧化物半導體膜130B及氧化物半導體膜130C去除氫或水等雜質。此外，第一加熱處理也可以在後面所述的形成氧化物半導體層130a、氧化物半導體層130b及氧化物半導體層130c的蝕刻之後進行。
接著，在氧化物半導體膜130A上形成第一導電層。第一導電層例如可以使用下述方法形成。
首先，在氧化物半導體膜130A上形成第一導電膜。作為第一導電膜可以使用選自Al、Cr、Cu、Ta、Ti、Mo、W、Ni、Mn、Nd、Sc及該金屬材料的合金的材料的單層或疊層。
接著，在第一導電膜上形成光阻膜，利用電子束曝光、液浸曝光、EUV曝光等方法對該光阻膜進行曝光，且進行顯影處理，由此形成第一光阻遮罩。此外，較佳為在第一導電膜與光阻膜之間作為密接劑形成有機塗佈膜。另外，也可以利用奈米壓印法形成第一光阻遮罩。
接著，使用第一光阻遮罩選擇性地蝕刻第一導電膜，對第一光阻遮罩進行灰化，由此形成導電層。
接著，將上述導電層用作硬遮罩，選擇性地蝕刻氧化物半導體膜130A、氧化物半導體膜130B及氧化物半導體膜130C，去除上述導電層，形成由氧化物半導體層130a、氧化物半導體層130b及氧化物半導體層130c的疊層構成的氧化物半導體層130(參照圖38B)。此外，也可以使用第一光阻遮罩形成氧化物半導體層130而不形成上述導電層。這裡，也可以對氧化物半導體層130注入氧離子。
接著，以覆蓋氧化物半導體層130的方式形成第二導電膜。第二導電膜使用能夠用於實施方式6所說明的導電層140及導電層150的材料形成即可。第二導電膜可以利用濺射法、CVD法、MBE法等形成。
接著，在成為源極區域及汲極區域的部分上形成第二光阻遮罩。對第二導電膜的一部分進行蝕刻，形成導電層140及導電層150(參照圖38C)。
接著，在氧化物半導體層130、導電層140及導電層150上形成用作閘極絕緣膜的絕緣膜160A。絕緣膜160A使用能夠用於實施方式6所說明的絕緣層160的材料形成即可。絕緣膜160A可以利用濺射法、CVD法、MBE法等形成。
接著，也可以進行第二加熱處理。第二加熱處理可以在與第一加熱處理相同的條件下進行。藉由第二加熱處理可以將注入氧化物半導體層130的氧擴散到氧化物半導體層130整體。此外，也可以進行第三加熱處理得到上述效果而不進行第二加熱處理。
接著，在絕緣膜160A上形成成為導電層170的第三導電膜171A及第四導電膜172A。第三導電膜171A及第四導電膜172A使用能夠用於實施方式6所說明的導電層171及導電層172的材料形成即可。第三導電膜171A及第四導電膜172A可以利用濺射法、CVD法、MBE法等形成。
接著，在第四導電膜172A上形成第三光阻遮罩156(參照圖39A)。然後，使用該光阻遮罩選擇性地蝕刻第三導電膜171A、第四導電膜172A及絕緣膜160A，形成由導電層171及導電層172構成的導電層170及絕緣層160(參照圖39B)。
接著，在氧化物半導體層130、導電層140、導電層150、絕緣層160及導電層170上形成絕緣層175。關於絕緣層175的材料可以參照實施方式6的說明。在電晶體101中較佳為使用氧化鋁膜。絕緣層175可以利用濺射法、CVD法、MBE法等形成。
接著，在絕緣層175上形成絕緣層180(參照圖39C)。關於絕緣層180的材料可以參照實施方式6的說明。此外，關於絕緣層180可以利用濺射法、CVD法、MBE法等形成。
另外，也可以利用離子植入法、離子摻雜法、電漿浸沒離子佈植技術、電漿處理法等對絕緣層175及/或絕緣層180添加氧。藉由添加氧，更容易地將氧從絕緣層175及/或絕緣層180供應到氧化物半導體層130中。
接著，也可以進行第三加熱處理。第三加熱處理可以在與第一加熱處理相同的條件下進行。藉由第三加熱處理，容易使絕緣層120、絕緣層175、 絕緣層180釋放過剩氧，可以減少氧化物半導體層130的氧缺陷。
接著，說明電晶體107的製造方法。注意，關於與上述電晶體102的製造方法相同的製程省略其詳細說明。
在基板115上形成絕緣層120，利用濺射法、CVD法、MBE法等在該絕緣層上形成成為氧化物半導體層130a的氧化物半導體膜130A及成為氧化物半導體層130b的氧化物半導體膜130B(參照圖40A)。
接著，將第一導電膜形成在氧化物半導體膜130B上，與上述方法相同地使用第一光阻遮罩形成導電層。然後，以該導電層為硬遮罩選擇性地蝕刻氧化物半導體膜130A及氧化物半導體膜130B，去除上述導電層來形成由氧化物半導體層130a及氧化物半導體層130b構成的疊層(參照圖40B)。此外，也可以使用第一光阻遮罩形成該疊層而不形成硬遮罩。這裡，也可以對氧化物半導體層130注入氧離子。
接著，以覆蓋上述疊層的方式形成第二導電膜。在成為源極區域及汲極區域的部分上形成第二光阻遮罩，使用該第二光阻遮罩蝕刻第二導電膜的一部分，形成導電層140及導電層150(參照圖40C)。
接著，在氧化物半導體層130a及氧化物半導體層130b的疊層上且在導電層140及導電層150上形成成為氧化物半導體層130c的氧化物半導體膜130C。再者，在氧化物半導體膜130C上形成成為閘極絕緣膜的絕緣膜160A、成為導電層170的第三導電膜171A及第四導電膜172A。
接著，在第四導電膜172A上形成第三光阻遮罩156(參照圖41A)。使用該光阻遮罩選擇性地蝕刻第三導電膜171A、第四導電膜172A、絕緣膜160A及氧化物半導體膜130C，形成由導電層171及導電層172構成的導電層170、絕緣層160及氧化物半導體層130c(參照圖41B)。此時，如果使用第四光阻遮罩蝕刻絕緣膜160A及氧化物半導體膜130C，則可以製造電晶體108。
接著，在絕緣層120、氧化物半導體層130(氧化物半導體層130a、氧化物半導體層130b、氧化物半導體層130c)、導電層140、導電層150、絕緣層160及導電層170上形成絕緣層175及絕緣層180(參照圖41C)。
藉由上述製程可以製造電晶體107。
雖然本實施方式所說明的金屬膜、半導體膜及無機絕緣膜等各種膜可以典型地利用濺射法或電漿CVD法形成，但是也可以利用熱CVD法等其他方法形成。作為熱CVD法的例子，可以舉出MOCVD(Metal Organic Chemical Vapor Deposition：有機金屬化學氣相沉積)法或ALD(Atomic Layer Deposition：原子層沉積)法等。
由於熱CVD法是不使用電漿的成膜方法，因此具有不產生電漿損傷所引起的缺陷的優點。
可以以如下方法進行利用熱CVD法的成膜：將源氣體及氧化劑同時供應到腔室內，將腔室內的壓力設定為大氣壓或減壓，使其在基板附近或在基板上起反應。
另外，可以以如下方法進行利用AID法的成膜：將腔室內的壓力設定為大氣壓或減壓，將用於反應的源氣體依次引入腔室，並且按該順序反復地引入氣體。例如，藉由切換各開關閥(也稱為高速閥)來將兩種以上的源氣體依次供應到腔室內。為了防止多種源氣體混合，例如，在引入第一源氣體的同時或之後引入惰性氣體(氬或氮等)等，然後引入第二源氣體。注意，當同時引入第一源氣體及惰性氣體時，惰性氣體用作載子氣體，另外，可以在引入第二源氣體的同時引入惰性氣體。另外，也可以不引入惰性氣體而藉由真空抽氣將第一源氣體排出，然後引入第二源氣體。第一源氣體附著到基板表面形成第一層，之後引入的第二源氣體與該第一層起反應，由此第二層層疊在第一層上而形成薄膜。藉由按該順序反復多次地引入氣體直到獲得所希望的厚度為止，可以形成步階覆蓋性良好的薄膜。由 於薄膜的厚度可以根據按順序反復引入氣體的次數來進行調節，因此，ALD法可以準確地調節厚度而適用於製造微型FET。
利用MOCVD法或ALD法等熱CVD法可以形成以上所示的實施方式所公開的金屬膜、半導體膜、無機絕緣膜等各種膜，例如，當形成In-Ga-Zn氧化物膜時，可以使用三甲基銦、三甲基鎵及二甲基鋅。三甲基銦的化學式為In(CH3)3。三甲基鎵的化學式為Ga(CH3)3。二甲基鋅的化學式為Zn(CH3)2。但是，不侷限於上述組合，也可以使用三乙基鎵(化學式為Ga(C2H5)3)代替三甲基鎵，並使用二乙基鋅(化學式為Zn(C2H5)2)代替二甲基鋅。
例如，在使用利用ALD法的成膜裝置形成氧化鉿膜時，使用如下兩種氣體：藉由使包含溶劑和鉿前體化合物的液體(鉿醇鹽溶液以及四二甲基醯胺鉿(TDMAH)等鉿醯胺)氣化而得到的源氣體；以及用作氧化劑的臭氧(O3)。此外，四二甲基醯胺鉿的化學式為Hf[N(CH3)2]4。另外，作為其它材料液有四(乙基甲基醯胺)鉿等。
例如，在使用利用ALD法的成膜裝置形成氧化鋁膜時，使用如下兩種氣體：藉由使包含溶劑和鋁前體化合物的液體(三甲基鋁(TMA)等)氣化而得到的源氣體；以及用作氧化劑的H2O。此外，三甲基鋁的化學式為Al(CH3)3。另外，作為其它材料液有三(二甲基醯胺)鋁、三異丁基鋁、鋁三(2,2,6,6-四甲基-3,5-庚二酮)等。
例如，在使用利用ALD法的成膜裝置形成氧化矽膜時，使六氯乙矽烷附著在被成膜面上，去除附著物所包含的氯，供應氧化氣體(O2、一氧化二氮)的自由基使其與附著物起反應。
例如，在使用利用ALD法的成膜裝置形成鎢膜時，依次反復引入WF6氣體和B2H6氣體形成初始鎢膜，然後同時引入WF6氣體和H2氣體形成鎢膜。注意，也可以使用SiH4氣體代替B2H6氣體。
例如，在使用利用ALD法的成膜裝置形成氧化物半導體膜如In-Ga-ZnOx(X>0)膜時，依次反復引入In(CH3)3氣體和O3氣體形成In-O層，然後同時引入Ga(CH3)3氣體和O3氣體形成GaO層，之後同時引入Zn(CH3)2和O3氣體形成ZnO層。注意，這些層的順序不侷限於上述例子。此外，也可以混合這些氣體來形成混合化合物層如In-Ga-O層、In-Zn-O層、Ga-Zn-O層等。注意，雖然也可以使用利用Ar等惰性氣體進行起泡而得到的H2O氣體代替O3氣體，但是較佳為使用不包含H的O3氣體。另外，也可以使用In(C2H5)3氣體代替In(CH3)3氣體。也可以使用Ga(C2H5)3氣體代替Ga(CH3)3氣體。也可以使用Zn(CH3)2氣體。
注意，本實施方式可以與本說明書所示的其他實施方式適當地組合。
實施方式8
在本實施方式中說明可用於本發明的一個方式的電晶體的氧化物半導體膜。
在本說明書中，“平行”是指兩條直線形成的角度為-10°以上且10°以下的狀態。因此，也包括該角度為-5°以上且5°以下的狀態。另外，此外，“垂直”是指兩條直線的角度為80°以上且100°以下的狀態。因此，也包括該角度為85°以上且95°以下的狀態。
在本說明書中，六方晶系包括三方晶系和菱方晶系。
氧化物半導體膜大致分為非單晶氧化物半導體膜和單晶氧化物半導體膜。非單晶氧化物半導體膜包括CAAC-OS(C-Axis Aligned Crystalline Oxide Semiconductor：c軸配向結晶氧化物半導體)膜、多晶氧化物半導體膜、微晶氧化物半導體膜以及非晶氧化物半導體膜等。
首先，說明CAAC-OS膜。
CAAC-OS膜是包含呈c軸配向的多個結晶部的氧化物半導體膜之一。
藉由利用穿透式電子顯微鏡(TEM：Transmission Electron Microscope)觀察CAAC-OS膜的明視野影像及繞射圖案的複合分析影像(也稱為高解析度TEM影像)，可以確認到多個結晶部。另一方面，在高解析度TEM影像中，觀察不到結晶部與結晶部之間的明確的邊界，即晶界(grain boundary)。因此，在CAAC-OS膜中，不容易發生起因於晶界的電子移動率的降低。
根據從大致平行於樣本面的方向觀察的CAAC-OS膜的剖面的高解析度TEM影像可知在結晶部中金屬原子排列為層狀。各金屬原子層具有反映著其上形成CAAC-OS膜的面(也稱為被形成面)或CAAC-OS膜的頂面的凹凸的形狀並以平行於CAAC-OS膜的被形成面或頂面的方式排列。
另一方面，根據從大致垂直於樣本面的方向觀察的CAAC-OS膜的平面的高解析度TEM影像可知在結晶部中金屬原子排列為三角形狀或六角形狀。但是，在不同的結晶部之間金屬原子的排列沒有規律性。
圖42A是CAAC-OS膜的剖面的高解析度TEM影像。另外，圖42B是進一步放大圖42A的剖面的高解析度TEM影像，為便於理解而強調表示原子排列。
圖42C是圖42A中的A-O-A’之間的由圓圈包圍的區域(直徑大致為4nm)的局部性的傳立葉變換影像。在圖42C所示的各區域中可以確認到c軸配向性。此外，A-O之間的c軸方向和O-A’之間的c軸方向不同，由此可知A-O之間和O-A’之間具有不同的晶粒。另外，可知：在A-O之間，c軸的角度為14.3°、16.6°、26.4°等而逐漸地連續變化。同樣地，可知：在O-A’之間，c軸的角度為-18.3°、-17.6°、-15.9°等而逐漸地連續變化。
另外，在CAAC-OS膜的電子繞射圖案中，觀察到表示配向性的斑點(亮點)。例如，在使用例如為1nm以上且30nm以下的電子束獲得的CAAC-OS膜的頂面的電子繞射圖案(也稱為奈米束電子繞射圖案)中，觀察到斑點 (參照圖43A)。
由剖面的高解析度TEM影像及平面的高解析度TEM影像可知，CAAC-OS膜的結晶部具有配向性。
注意，CAAC-OS膜所包含的結晶部幾乎都具有可以被容納在一邊小於100nm的立方體內的尺寸。因此，有時CAAC-OS膜所包含的結晶部的尺寸為可以被容納在一邊短於10nm、短於5nm或短於3nm的立方體內的尺寸。但是，有時包含在CAAC-OS膜中的多個結晶部聯結，從而形成一個大結晶區域。例如，在平面的高解析度TEM影像中有時會觀察到2500nm2以上、5μm2以上或1000μm2以上的結晶區域。
使用X射線繞射(XRD：X-Ray Diffraction)裝置對CAAC-OS膜進行結構分析。例如，當利用out-of-plane法分析包括InGaZnO4結晶的CAAC-OS膜時，在繞射角(2θ)為31°附近時會出現峰值。由於該峰值來源於InGaZnO4結晶的(009)面，由此可知CAAC-OS膜中的結晶具有c軸配向性，並且c軸朝向大致垂直於CAAC-OS膜的被形成面或頂面的方向。
另一方面，當利用從大致垂直於c軸的方向使X射線入射到樣本的in-plane法分析CAAC-OS膜時，在2θ為56°附近時會出現峰值。該峰值來源於InGaZnO4結晶的(110)面。在此，將2θ固定為56°附近並在以樣本面的法線向量為軸(Φ軸)旋轉樣本的條件下進行分析(Φ掃描)。當該樣本是InGaZnO4的單晶氧化物半導體膜時，出現六個峰值。該六個峰值來源於相等於(110)面的結晶面。另一方面，當該樣本是CAAC-OS膜時，即使在將2θ固定為56°附近的狀態下進行Φ掃描也不能觀察到明確的峰值。
由上述結果可知，在具有c軸配向性的CAAC-OS膜中，雖然a軸及b軸的方向在結晶部之間不同，但是c軸朝向平行於被形成面或頂面的法線向量的方向。因此，在上述剖面的高解析度TEM影像中觀察到的排列為層狀的各金屬原子層相當於與結晶的ab面平行的面。
注意，結晶部在形成CAAC-OS膜或進行加熱處理等晶化處理時形成。如上所述，結晶的c軸朝向平行於CAAC-OS膜的被形成面或頂面的法線向量的方向。由此，例如，當CAAC-OS膜的形狀因蝕刻等而改變時，結晶的c軸不一定平行於CAAC-OS膜的被形成面或頂面的法線向量。
此外，在CAAC-OS膜中，c軸配向結晶部的分佈不一定均勻。例如，當CAAC-OS膜的結晶部是由CAAC-OS膜的頂面附近的結晶生長而形成時，有時頂面附近的c軸配向結晶部的比例高於被形成面附近的c軸配向結晶部的比例。另外，在添加有雜質的CAAC-OS膜中，添加有雜質的區域變質而有時CAAC-OS膜中的c軸配向結晶部所占的比例根據區域不同。
注意當利用out-of-plane法分析包括InGaZnO4結晶的CAAC-OS膜時，除了在2θ為31°附近的峰值之外，有時還在2θ為36°附近觀察到峰值。2θ為36°附近的峰值意味著CAAC-OS膜的一部分中含有不具有c軸配向性的結晶。較佳的是，在CAAC-OS膜中在2θ為31°附近時出現峰值而在2θ為36°附近時不出現峰值。
CAAC-OS膜是雜質濃度低的氧化物半導體膜。雜質是指氫、碳、矽、過渡金屬元素等氧化物半導體膜的主要成分以外的元素。尤其是，矽等元素因為其與氧的結合力比構成氧化物半導體膜的金屬元素與氧的結合力更強而成為因從氧化物半導體膜奪取氧而打亂氧化物半導體膜的原子排列使得結晶性降低的主要因素。此外，鐵或鎳等重金屬、氬、二氧化碳等因為其原子半徑(分子半徑)大而在包含在氧化物半導體膜內部時成為打亂氧化物半導體膜的原子排列使得結晶性降低的主要因素。注意，包含在氧化物半導體膜中的雜質有時成為載子陷阱或載子發生源。
此外，CAAC-OS膜是缺陷態密度低的氧化物半導體膜。例如，氧化物半導體膜中的氧缺陷有時成為載子陷阱或者藉由俘獲氫而成為載子發生源。
將雜質濃度低且缺陷態密度低(氧缺陷的個數少)的狀態稱為“高純 度本質”或“實質上高純度本質”。高純度本質或實質上高純度本質的氧化物半導體膜具有較少的載子發生源，因此可以具有較低的載子密度。因此，使用該氧化物半導體膜的電晶體很少具有負臨界電壓的電特性(也稱為常開啟特性)。此外，高純度本質或實質上高純度本質的氧化物半導體膜具有較少的載子陷阱。因此，使用該氧化物半導體膜的電晶體的電特性變動小，而成為高可靠性電晶體。此外，被氧化物半導體膜的載子陷阱俘獲的電荷到被釋放需要長時間，有時像固定電荷那樣動作。因此，使用雜質濃度高且缺陷態密度高的氧化物半導體膜的電晶體的電特性有時不穩定。
此外，在使用CAAC-OS膜的電晶體中，起因於可見光或紫外光的照射的電特性的變動小。
接下來，說明微晶氧化物半導體膜。
在微晶氧化物半導體膜的高解析度TEM影像中有觀察到結晶部及觀察不到明確的結晶部的區域。微晶氧化物半導體膜中含有的結晶部的尺寸大多為1nm以上且100nm以下，或1nm以上且10nm以下。尤其是，將具有尺寸為1nm以上且10nm以下或1nm以上且3nm以下的微晶的奈米晶(nc：nanocrystal)的氧化物半導體膜稱為nc-OS(nanocrystalline Oxide Semiconductor：奈米晶氧化物半導體)膜。另外，例如在nc-OS膜的高解析度TEM影像中，有時觀察不到明確的晶界。
nc-OS膜在微小區域(例如1nm以上且10nm以下的區域，特別是1nm以上且3nm以下的區域)中其原子排列具有週期性。另外，nc-OS膜在不同的結晶部之間觀察不到晶體配向的規律性。因此，在膜整體上觀察不到配向性。所以，有時nc-OS膜在某些分析方法中與非晶氧化物半導體膜沒有差別。例如，在藉由利用使用其束徑比結晶部大的X射線的XRD裝置的out-of-plane法對nc-OS膜進行結構分析時，檢測不出表示結晶面的峰值。此外，在對nc-OS膜進行使用其束徑比結晶部大(例如，50nm以上)的電子射線的電子繞射(選區域電子繞射)時，觀察到類似光暈圖案的繞射圖案。另一方面，在對nc-OS膜進行使用其束徑近於結晶部或者比結晶部小的奈 米束電子射線的電子繞射時，觀察到斑點。另外，在nc-OS膜的奈米束電子繞射圖案中，有時觀察到如圓圈那樣的(環狀的)亮度高的區域。而且，在nc-OS膜的奈米束電子繞射圖案中，有時還觀察到環狀的區域內的多個斑點(參照圖43B)。
nc-OS膜是其規律性比非晶氧化物半導體膜高的氧化物半導體膜。因此，nc-OS膜的缺陷態密度比非晶氧化物半導體膜低。但是，nc-OS膜在不同的結晶部之間觀察不到晶體配向的規律性。所以，nc-OS膜的缺陷態密度比CAAC-OS膜高。
接著，對非晶氧化物半導體膜進行說明。
非晶氧化物半導體膜是具有無序的原子排列並不具有結晶部的氧化物半導體膜。其一個例子為具有如石英那樣的無定形態的氧化物半導體膜。
在非晶氧化物半導體膜的高解析度TEM影像中，觀察不到結晶部。
使用XRD裝置對非晶氧化物半導體膜進行結構分析。當利用out-of-plane法分析時，檢測不到表示結晶面的峰值。另外，在非晶氧化物半導體膜的電子繞射圖案中，觀察到光暈圖案。另外，在非晶氧化物半導體膜的奈米束電子繞射圖案中，觀察不到斑點，而觀察到光暈圖案。
此外，氧化物半導體膜有時具有呈現nc-OS膜與非晶氧化物半導體膜之間的物性的結構。將具有這種結構的氧化物半導體膜特別稱為amorphous-like氧化物半導體(amorphous-like OS：amorphous-like Oxide Semiconductor)膜。
在amorphous-like OS膜的高解析度TEM影像中，有時觀察到空洞(也稱為空隙)。此外，在高解析度TEM影像中，有明確地確認到結晶部的區域及確認不到結晶部的區域。amorphous-like OS膜有時因TEM觀察時的微量的電子照射而產生晶化，由此觀察到結晶部的生長。另一方面，在優質 的nc-OS膜中，幾乎觀察不到因TEM觀察時的微量的電子照射而產生晶化。
此外，amorphous-like OS膜及nc-OS膜的結晶部的大小的測量可以使用高解析度TEM影像進行。例如，InGaZnO4的結晶具有層狀結構，在In-O層之間具有兩個Ga-Zn-O層。InGaZnO4的結晶的單位晶格具有三個In-O層和六個Ga-Zn-O層的一共九個層在c軸方向上重疊為層狀的結構。因此，這些彼此相鄰的層之間的間隔與(009)面的晶格表面間隔(也稱為d值)大致相等，從結晶結構分析求出其值為0.29nm。因此，著眼於高解析度TEM影像的晶格條紋，在晶格條紋的間隔為0.28nm以上且0.30nm以下的區域，每個晶格條紋都被認為是對應於InGaZnO4的結晶的a-b面。觀察到其晶格條紋的區域的最大長度為amorphous-like OS膜及nc-OS膜的結晶部的大小。注意，關於結晶部的大小選擇性地對0.8nm以上的結晶部進行評價。
圖44是根據高解析度TEM影像調查的amorphous-like OS膜及nc-OS膜的結晶部(20個點至40個點)的平均尺寸的變化的例子。由圖44可知隨著電子的累積照射量的增加而amorphous-like OS膜的結晶部增大。明確而言，可知在利用TEM的觀察初期為1.2nm左右的結晶部在累積照射量為4.2×108e-/nm2時生長到2.6nm左右。另一方面，可知在電子照射開始時至電子的累積照射量為4.2×108e-/nm2的範圍內優質的nc-OS膜的結晶部的尺寸無論電子的累積照射量如何都沒有變化。
此外，在對圖44所示的amorphous-like OS膜及nc-OS膜的結晶部的尺寸的變化進行線性近似，並將其外推至電子的累積照射量0e-/nm2的情況下，結晶部的平均尺寸取正值。由此可知，在利用TEM的觀察之前就存在amorphous-like OS膜及nc-OS膜的結晶部。
注意，氧化物半導體膜例如也可以是包括非晶氧化物半導體膜、微晶氧化物半導體膜和CAAC-OS膜中的兩種以上的疊層膜。
當氧化物半導體膜具有多個結構時，有時可以藉由利用奈米束電子繞射來進行結構分析。
圖43C示出一種穿透式電子繞射測量裝置，該穿透式電子繞射測量裝置包括：電子槍室10；電子槍室10下的光學系統12；光學系統12下的樣本室14；樣本室14下的光學系統16；光學系統16下的觀察室20；設置在觀察室20的拍攝裝置18；以及觀察室20下的膠片室22。以朝向觀察室20的內部的方式設置拍攝裝置18。另外，該穿透式電子繞射測量裝置也可以不包括膠片室22。
此外，圖43D示出圖43C所示的穿透式電子繞射測量裝置內部的結構。在穿透式電子繞射測量裝置內部中，從設置在電子槍室10中的電子槍發射的電子藉由光學系統12照射到配置在樣本室14中的物質28。穿過物質28的電子藉由光學系統16入射到設置在觀察室20內部的螢光板32中。在螢光板32上出現對應於所入射的電子的強度的圖案，因此可以測量穿透式電子繞射圖案。
因為拍攝裝置18朝向螢光板32地設置，所以可以拍攝出現在螢光板32上的圖案。穿過拍攝裝置18的透鏡的中央及螢光板32的中央的直線和螢光板32的頂面所形成的角度例如為15°以上且80°以下，30°以上且75°以下或45°以上且70°以下。該角度越小，由拍攝裝置18拍攝的穿透式電子繞射圖案的應變越大。但是，如果預先知道該角度，則能夠校正所得到的穿透式電子繞射圖案的應變。另外，有時也可以將拍攝裝置18設置在膠片室22中。例如，也可以以與電子24的入射方向相對的方式將拍攝裝置18設置在膠片室22中。在此情況下，可以從螢光板32的背面拍攝應變少的穿透式電子繞射圖案。
樣本室14設置有用來固定樣本的物質28的支架。支架具有使穿過物質28的電子透過的結構。例如，支架也可以具有在X軸、Y軸、Z軸等的方向上移動物質28的功能。支架例如具有在1nm以上且10nm以下、5nm以上且50nm以下、10nm以上且100nm以下、50nm以上且500nm以下、100nm以上且1μm以下等的範圍中移動物質的精度，即可。至於這些範圍，根據物質28的結構設定最適合的範圍，即可。
接著，說明使用上述穿透式電子繞射測量裝置測量物質的穿透式電子繞射圖案的方法。
例如，如圖43D所示，藉由改變物質中的奈米束的電子24的照射位置(進行掃描)，可以確認到物質的結構逐漸地產生變化的情況。此時，如果物質28是CAAC-OS膜，則可以觀察到圖43A所示的繞射圖案。或者，如果物質28是nc-OS膜，則可以觀察到圖43B所示的繞射圖案。
即使物質28是CAAC-OS膜，也有時部分地觀察到與nc-OS膜等同樣的繞射圖案。因此，有時可以以在一定的範圍中觀察到CAAC-OS膜的繞射圖案的區域的比例(也稱為CAAC化率)表示CAAC-OS膜的優劣。例如，優質的CAAC-OS膜的CAAC化率為50%以上，較佳為80%以上，更佳為90%以上，進一步較佳為95%以上。另外，將觀察到與CAAC-OS膜不同的繞射圖案的區域的比例表示為非CAAC化率。
作為一個例子，對具有剛進行成膜之後(表示為as-sputtered)的CAAC-OS膜或在包含氧的氛圍中以450℃進行加熱處理之後的CAAC-OS膜的各樣本的頂面進行掃描，來得到穿透式電子繞射圖案。在此，以5nm/秒鐘的速度進行掃描60秒鐘來觀察繞射圖案，且在每個0.5秒鐘將觀察到的繞射圖案轉換為靜態影像，由此算出CAAC化率。注意，作為電子線使用束徑為1nm的奈米束電子線。另外，對六個樣本進行同樣的測量。而且，在算出CAAC化率時利用六個樣本中的平均值。
圖45A示出各樣本的CAAC化率。剛進行成膜之後的CAAC-OS膜的CAAC化率為75.7%(非CAAC化率為24.3%)。此外，進行450℃的加熱處理之後的CAAC-OS膜的CAAC化率為85.3%(非CAAC化率為14.7%)。由此可知，與剛進行成膜之後相比，450℃的加熱處理之後的CAAC化率較高。也就是說，可以知道藉由高溫(例如400℃以上)下的加熱處理，降低非CAAC化率(提高CAAC化率)。此外，在進行低於500℃的加熱處理時也可以得到具有高CAAC化率的CAAC-OS膜。
在此，與CAAC-OS膜不同的繞射圖案的大部分是與nc-OS膜同樣的繞射圖案。此外，在測量區域中觀察不到非晶氧化物半導體膜。由此可知，藉由加熱處理，具有與nc-OS膜同樣的結構的區域受到相鄰的區域的結構的影響而重新排列，並CAAC化。
圖45B及圖45C是剛進行成膜之後及450℃的加熱處理之後的CAAC-OS膜的平面的高解析度TEM影像。藉由對圖45B和圖45C進行比較，可以知道450℃的加熱處理之後的CAAC-OS膜的性質更均勻。也就是說，可以知道藉由高溫的加熱處理提高CAAC-OS膜的性質。
藉由採用這種測量方法，有時可以對具有多種結構的氧化物半導體膜進行結構分析。
本實施方式可以與本說明書所示的其他實施方式適當地組合。
實施方式9
本發明的一個方式的攝像裝置及包含該攝像裝置的半導體裝置可以用於顯示裝置、個人電腦或具備儲存介質的影像再現裝置(典型的是，能夠再現儲存介質如數位影音光碟(DVD：Digital Versatile Disc)等並具有可以顯示該影像的顯示器的裝置)中。另外，作為可以使用本發明的一個方式的攝像裝置及包含該攝像裝置的半導體裝置的電子裝置，可以舉出行動電話、包括可攜式的遊戲機、可攜式資料終端、電子書閱讀器、拍攝裝置諸如視頻攝影機或數位相機等、護目鏡型顯示器(頭戴式顯示器)、導航系統、音頻再生裝置(汽車音響系統、數位聲訊播放機等)、影印機、傳真機、印表機、多功能印表機、自動櫃員機(ATM)以及自動販賣機等。圖46A至圖46F示出這些電子裝置的具體例子。
圖46A是可攜式遊戲機，該可攜式遊戲機包括外殼901、外殼902、顯 示部903、顯示部904、麥克風905、揚聲器906、操作鍵907、觸控筆908以及相機909等。注意，雖然圖46A所示的可攜式遊戲機包括兩個顯示部903和顯示部904，但是可攜式遊戲機所包括的顯示部的個數不限於此。可以將本發明的一個方式的攝像裝置用於相機909。
圖46B是可攜式資料終端，該可攜式資料終端包括第一外殼911、顯示部912、相機919等。藉由顯示部912所具有的觸摸功能可以輸入資訊。可以將本發明的一個方式的攝像裝置用於相機919。
圖46C是手錶型資訊終端，該手錶型資訊終端包括外殼921、顯示部922、腕帶923以及相機929等。顯示部922也可以是觸控面板。可以將本發明的一個方式的攝像裝置用於相機929。
圖46D是數位相機，該數位相機包括外殼931、快門按鈕932、麥克風933、發光部937以及透鏡935等。可以將本發明的一個方式的攝像裝置設置在透鏡935的焦點的位置上。
圖46E是視頻攝影機，該視頻攝影機包括第一外殼941、第二外殼942、顯示部943、操作鍵944、透鏡945、連接部946等。操作鍵944及透鏡945設置在第一外殼941中，顯示部943設置在第二外殼942中。並且，第一外殼941和第二外殼942由連接部946連接，由連接部946可以改變第一外殼941和第二外殼942之間的角度。顯示部943的影像也可以根據連接部946所形成的第一外殼941和第二外殼942之間的角度切換。可以將本發明的一個方式的攝像裝置設置在透鏡945的焦點的位置上。
圖46F是行動電話，在外殼951中設置有示部952、麥克風957、揚聲器954、相機959、輸入輸出端子956以及操作用的按鈕955等。可以將本發明的一個方式的攝像裝置用於相機959。
本實施方式可以與本說明書所示的其他實施方式適當地組合。

Claims (7)

  1. 一種攝像裝置，包括：包含第一電晶體的第一層；包含第二電晶體、第三電晶體以及第四電晶體的第二層；以及包含具有PIN結構的光電二極體的第三層，其中，該第二層設置在該第一層與該第三層之間，該第一電晶體為第一電路的構成要素，該第二電晶體、該第三電晶體、該第四電晶體及該光電二極體為第二電路的構成要素，該第一電路具有能夠驅動該第二電路的結構，該第一電晶體的通道形成區域包含矽，該第二電晶體、該第三電晶體及該第四電晶體的通道形成區域都包含氧化物半導體，該光電二極體包含具有i型區域的非晶矽，該第二電晶體的源極和汲極中的一個與該光電二極體電連接，該第二電晶體的該源極和該汲極中的另一個與該第三電晶體的源極和汲極中的一個電連接，並且，該第三電晶體的該源極和該汲極中的一個與該第四電晶體的閘極電連接。
  2. 根據申請專利範圍第1項之攝像裝置，其中設置有該第一電晶體的該通道形成區域、該第二電晶體的該通道形成區域以及該光電二極體彼此重疊的區域。
  3. 根據申請專利範圍第1項之攝像裝置，其中該光電二極體的p型半導體層與穿過該光電二極體的導電體電連接。
  4. 根據申請專利範圍第1項之攝像裝置，其中該第一電晶體在矽基板中具有活性區域。
  5. 根據申請專利範圍第1項之攝像裝置，其中該第一電晶體在矽層中具有活性層。
  6. 根據申請專利範圍第1項之攝像裝置，其中該氧化物半導體包含Al、Ti、Ga、Sn、Y、Zr、La、Ce、Nd和Hf中的任一個、In以及Zn。
  7. 一種電子裝置，包括：申請專利範圍第1項之攝像裝置；以及顯示裝置。
TW104108493A 2014-03-28 2015-03-17 攝像裝置 TWI656631B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-068220 2014-03-28
JP2014068220 2014-03-28

Publications (2)

Publication Number Publication Date
TW201537741A TW201537741A (zh) 2015-10-01
TWI656631B true TWI656631B (zh) 2019-04-11

Family

ID=54191496

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104108493A TWI656631B (zh) 2014-03-28 2015-03-17 攝像裝置

Country Status (4)

Country Link
US (1) US20150279884A1 (zh)
JP (4) JP2015195378A (zh)
TW (1) TWI656631B (zh)
WO (1) WO2015145306A1 (zh)

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7042024B2 (en) * 2001-11-09 2006-05-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting apparatus and method for manufacturing the same
US9891102B2 (en) * 2010-04-22 2018-02-13 Samsung Electronics Co., Ltd. Simplified light sensing circuit, light sensing apparatus including the light sensing circuit, method of driving the light sensing apparatus, and image acquisition apparatus and optical touch screen apparatus including the light sensing apparatus
US9881954B2 (en) 2014-06-11 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Imaging device
WO2016046685A1 (en) 2014-09-26 2016-03-31 Semiconductor Energy Laboratory Co., Ltd. Imaging device
US10050076B2 (en) * 2014-10-07 2018-08-14 Terapede Systems Inc. 3D high resolution X-ray sensor with integrated scintillator grid
JP6570417B2 (ja) 2014-10-24 2019-09-04 株式会社半導体エネルギー研究所 撮像装置および電子機器
US10522693B2 (en) 2015-01-16 2019-12-31 Semiconductor Energy Laboratory Co., Ltd. Memory device and electronic device
US9837412B2 (en) * 2015-12-09 2017-12-05 Peregrine Semiconductor Corporation S-contact for SOI
US10020336B2 (en) 2015-12-28 2018-07-10 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device using three dimentional (3D) integration
WO2017125795A1 (ja) * 2016-01-22 2017-07-27 株式会社半導体エネルギー研究所 トランジスタ、撮像装置
JP7020783B2 (ja) * 2016-02-03 2022-02-16 株式会社半導体エネルギー研究所 撮像装置
US10573621B2 (en) * 2016-02-25 2020-02-25 Semiconductor Energy Laboratory Co., Ltd. Imaging system and manufacturing apparatus
JPWO2017168295A1 (ja) * 2016-04-01 2019-02-21 株式会社半導体エネルギー研究所 移動体および移動体用システム
KR102467872B1 (ko) * 2016-05-17 2022-11-16 에스케이하이닉스 주식회사 수직 채널을 갖는 전달 트랜지스터 및 박막 채널을 갖는 픽셀 트랜지스터들을 포함하는 이미지 센서
KR102582394B1 (ko) 2016-08-30 2023-09-26 삼성디스플레이 주식회사 반도체 장치
US10917625B1 (en) 2016-10-20 2021-02-09 Facebook Technologies, Llc Time multiplexed dual-band sensor
US10917589B2 (en) 2017-06-26 2021-02-09 Facebook Technologies, Llc Digital pixel with extended dynamic range
US10686996B2 (en) 2017-06-26 2020-06-16 Facebook Technologies, Llc Digital pixel with extended dynamic range
US10419701B2 (en) 2017-06-26 2019-09-17 Facebook Technologies, Llc Digital pixel image sensor
JP7139327B2 (ja) 2017-06-27 2022-09-20 株式会社半導体エネルギー研究所 半導体装置および電子部品
US11676547B2 (en) 2017-07-07 2023-06-13 Semiconductor Energy Laboratory Co., Ltd. Display system and operation method of the display system
JP7202297B2 (ja) * 2017-07-14 2023-01-11 株式会社半導体エネルギー研究所 撮像装置および電子機器
US10726627B2 (en) 2017-07-25 2020-07-28 Facebook Technologies, Llc Sensor system based on stacked sensor layers
US11568609B1 (en) 2017-07-25 2023-01-31 Meta Platforms Technologies, Llc Image sensor having on-chip compute circuit
US10825854B2 (en) 2017-08-16 2020-11-03 Facebook Technologies, Llc Stacked photo sensor assembly with pixel level interconnect
US10598546B2 (en) 2017-08-17 2020-03-24 Facebook Technologies, Llc Detecting high intensity light in photo sensor
US11393867B2 (en) 2017-12-06 2022-07-19 Facebook Technologies, Llc Multi-photodiode pixel cell
US11057581B2 (en) 2018-01-24 2021-07-06 Facebook Technologies, Llc Digital pixel array with multi-stage readouts
US10827142B2 (en) 2018-03-02 2020-11-03 Facebook Technologies, Llc Digital pixel array with adaptive exposure
US10969273B2 (en) 2018-03-19 2021-04-06 Facebook Technologies, Llc Analog-to-digital converter having programmable quantization resolution
US10553180B1 (en) 2018-03-21 2020-02-04 Facebook Technologies, Llc Dynamically structured protective film for maximum display resolution
US11054632B1 (en) 2018-03-21 2021-07-06 Facebook Technologies, Llc Liquid filled pixelated film
US11004881B2 (en) 2018-04-03 2021-05-11 Facebook Technologies, Llc Global shutter image sensor
US10923523B2 (en) 2018-04-16 2021-02-16 Facebook Technologies, Llc Multi-photodiode pixel cell
US10848681B2 (en) 2018-04-17 2020-11-24 Facebook Technologies, Llc Image reconstruction from image sensor output
US10685594B2 (en) 2018-05-08 2020-06-16 Facebook Technologies, Llc Calibrating brightness variation in a display
US11233085B2 (en) 2018-05-09 2022-01-25 Facebook Technologies, Llc Multi-photo pixel cell having vertical gate structure
CN108766989B (zh) * 2018-06-01 2021-09-03 京东方科技集团股份有限公司 一种光学传感器件及其制作方法、显示器件、显示设备
US10804926B2 (en) 2018-06-08 2020-10-13 Facebook Technologies, Llc Charge leakage compensation in analog-to-digital converter
US11089210B2 (en) 2018-06-11 2021-08-10 Facebook Technologies, Llc Configurable image sensor
US11906353B2 (en) 2018-06-11 2024-02-20 Meta Platforms Technologies, Llc Digital pixel with extended dynamic range
US11089241B2 (en) 2018-06-11 2021-08-10 Facebook Technologies, Llc Pixel cell with multiple photodiodes
JP7221286B2 (ja) 2018-06-21 2023-02-13 株式会社半導体エネルギー研究所 撮像装置及びその動作方法、並びに電子機器
US11463636B2 (en) 2018-06-27 2022-10-04 Facebook Technologies, Llc Pixel sensor having multiple photodiodes
US10897586B2 (en) 2018-06-28 2021-01-19 Facebook Technologies, Llc Global shutter image sensor
US10931884B2 (en) 2018-08-20 2021-02-23 Facebook Technologies, Llc Pixel sensor having adaptive exposure time
US11956413B2 (en) 2018-08-27 2024-04-09 Meta Platforms Technologies, Llc Pixel sensor having multiple photodiodes and shared comparator
CN109346498B (zh) * 2018-09-18 2020-06-16 京东方科技集团股份有限公司 一种阵列基板及显示面板
JP7472029B2 (ja) * 2018-10-05 2024-04-22 株式会社半導体エネルギー研究所 認証システム
US11595602B2 (en) 2018-11-05 2023-02-28 Meta Platforms Technologies, Llc Image sensor post processing
US11102430B2 (en) 2018-12-10 2021-08-24 Facebook Technologies, Llc Pixel sensor having multiple photodiodes
US11888002B2 (en) 2018-12-17 2024-01-30 Meta Platforms Technologies, Llc Dynamically programmable image sensor
US11962928B2 (en) 2018-12-17 2024-04-16 Meta Platforms Technologies, Llc Programmable pixel array
US11218660B1 (en) 2019-03-26 2022-01-04 Facebook Technologies, Llc Pixel sensor having shared readout structure
KR20210154173A (ko) 2019-04-18 2021-12-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 릴레이 및 반도체 장치
US11943561B2 (en) 2019-06-13 2024-03-26 Meta Platforms Technologies, Llc Non-linear quantization at pixel sensor
CN110286796B (zh) 2019-06-27 2023-10-27 京东方科技集团股份有限公司 电子基板及其制作方法、显示面板
TWI831995B (zh) 2019-10-04 2024-02-11 日商索尼半導體解決方案公司 固體攝像元件及電子機器
JPWO2021064509A1 (zh) 2019-10-04 2021-04-08
US11936998B1 (en) 2019-10-17 2024-03-19 Meta Platforms Technologies, Llc Digital pixel sensor having extended dynamic range
US11935291B2 (en) 2019-10-30 2024-03-19 Meta Platforms Technologies, Llc Distributed sensor system
US11948089B2 (en) 2019-11-07 2024-04-02 Meta Platforms Technologies, Llc Sparse image sensing and processing
US11902685B1 (en) 2020-04-28 2024-02-13 Meta Platforms Technologies, Llc Pixel sensor having hierarchical memory
US11825228B2 (en) 2020-05-20 2023-11-21 Meta Platforms Technologies, Llc Programmable pixel array having multiple power domains
JP2021190483A (ja) * 2020-05-26 2021-12-13 株式会社ジャパンディスプレイ 検出装置
US11910114B2 (en) 2020-07-17 2024-02-20 Meta Platforms Technologies, Llc Multi-mode image sensor
US11956560B2 (en) 2020-10-09 2024-04-09 Meta Platforms Technologies, Llc Digital pixel sensor having reduced quantization operation
US11935575B1 (en) 2020-12-23 2024-03-19 Meta Platforms Technologies, Llc Heterogeneous memory system
CN112909056B (zh) * 2021-01-26 2023-08-08 京东方科技集团股份有限公司 显示面板及其制造方法、显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01261863A (ja) * 1988-04-13 1989-10-18 Agency Of Ind Science & Technol 固体撮像装置
US20110049523A1 (en) * 2009-08-25 2011-03-03 Jong-Hyun Choi Organic light emitting diode display and method of manufacturing the same
US20110108836A1 (en) * 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20120320307A1 (en) * 2010-02-18 2012-12-20 Sharp Kabushiki Kaisha Active matrix substrate, glass substrate, liquid crystal panel and liquid crystal display device

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03192765A (ja) * 1989-12-21 1991-08-22 Kyocera Corp イメージセンサ
JP3393842B2 (ja) * 1992-09-11 2003-04-07 株式会社半導体エネルギー研究所 光電変換装置の作製方法
JP3408045B2 (ja) * 1996-01-19 2003-05-19 キヤノン株式会社 光電変換装置
JP4271268B2 (ja) * 1997-09-20 2009-06-03 株式会社半導体エネルギー研究所 イメージセンサおよびイメージセンサ一体型アクティブマトリクス型表示装置
JP3728260B2 (ja) * 2002-02-27 2005-12-21 キヤノン株式会社 光電変換装置及び撮像装置
JP4304927B2 (ja) * 2002-07-16 2009-07-29 ソニー株式会社 固体撮像素子及びその製造方法
JP4414646B2 (ja) * 2002-11-18 2010-02-10 浜松ホトニクス株式会社 光検出装置
JP4247017B2 (ja) * 2003-03-10 2009-04-02 浜松ホトニクス株式会社 放射線検出器の製造方法
JP4481135B2 (ja) * 2003-10-06 2010-06-16 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP4647404B2 (ja) * 2004-07-07 2011-03-09 三星電子株式会社 転送ゲート電極に重畳しながら自己整列されたフォトダイオードを有するイメージセンサの製造方法
DE102004055674A1 (de) * 2004-11-18 2006-05-24 Infineon Technologies Ag Vorrichtung und Verfahren zum Beschreiben und/oder Lesen einer Speicherzelle eines Halbleiterspeicher
JP4532418B2 (ja) * 2005-02-18 2010-08-25 株式会社半導体エネルギー研究所 光センサ及びその作製方法
US20070081371A1 (en) * 2005-04-25 2007-04-12 Wittenbreder Ernest H Jr Synchronous Rectifier Control Circuits
JP4809715B2 (ja) * 2005-05-20 2011-11-09 株式会社半導体エネルギー研究所 光電変換装置及びその作製方法、並びに半導体装置
FR2888989B1 (fr) * 2005-07-21 2008-06-06 St Microelectronics Sa Capteur d'images
KR100775058B1 (ko) * 2005-09-29 2007-11-08 삼성전자주식회사 픽셀 및 이를 이용한 이미지 센서, 그리고 상기 이미지센서를 포함하는 이미지 처리 시스템
TWI442368B (zh) * 2006-10-26 2014-06-21 Semiconductor Energy Lab 電子裝置，顯示裝置，和半導體裝置，以及其驅動方法
JP2008134625A (ja) * 2006-10-26 2008-06-12 Semiconductor Energy Lab Co Ltd 半導体装置、表示装置及び電子機器
US8618876B2 (en) * 2008-05-30 2013-12-31 Qualcomm Incorporated Reduced power-consumption transmitters
JP2010003910A (ja) * 2008-06-20 2010-01-07 Toshiba Mobile Display Co Ltd 表示素子
TWI585955B (zh) * 2008-11-28 2017-06-01 半導體能源研究所股份有限公司 光感測器及顯示裝置
US7876618B2 (en) * 2009-03-23 2011-01-25 Sandisk Corporation Non-volatile memory with reduced leakage current for unselected blocks and method for operating same
WO2011002030A1 (ja) * 2009-06-30 2011-01-06 株式会社 東芝 携帯可能電子装置、及び携帯可能電子装置の制御方法
KR101952065B1 (ko) * 2009-11-06 2019-02-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 동작 방법
WO2011102183A1 (en) * 2010-02-19 2011-08-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102792677B (zh) * 2010-03-08 2015-08-05 株式会社半导体能源研究所 半导体器件及其制造方法
WO2011111521A1 (en) * 2010-03-12 2011-09-15 Semiconductor Energy Laboratory Co., Ltd. Driving method of display device
TWI438868B (zh) * 2010-07-30 2014-05-21 Au Optronics Corp 互補金氧半電晶體及其製作方法
CN102760697B (zh) * 2011-04-27 2016-08-03 株式会社半导体能源研究所 半导体装置的制造方法
CN107340509B (zh) * 2012-03-09 2020-04-14 株式会社半导体能源研究所 半导体装置的驱动方法
US9236408B2 (en) * 2012-04-25 2016-01-12 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor device including photodiode
US8860022B2 (en) * 2012-04-27 2014-10-14 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
US8872120B2 (en) * 2012-08-23 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Imaging device and method for driving the same
JP6013084B2 (ja) * 2012-08-24 2016-10-25 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
DE102014208859B4 (de) * 2013-05-20 2021-03-11 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
JP6322503B2 (ja) * 2013-07-16 2018-05-09 株式会社半導体エネルギー研究所 半導体装置
KR102380829B1 (ko) * 2014-04-23 2022-03-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01261863A (ja) * 1988-04-13 1989-10-18 Agency Of Ind Science & Technol 固体撮像装置
US20110049523A1 (en) * 2009-08-25 2011-03-03 Jong-Hyun Choi Organic light emitting diode display and method of manufacturing the same
US20110108836A1 (en) * 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20120320307A1 (en) * 2010-02-18 2012-12-20 Sharp Kabushiki Kaisha Active matrix substrate, glass substrate, liquid crystal panel and liquid crystal display device

Also Published As

Publication number Publication date
JP2020109994A (ja) 2020-07-16
TW201537741A (zh) 2015-10-01
JP2015195378A (ja) 2015-11-05
JP2021122048A (ja) 2021-08-26
US20150279884A1 (en) 2015-10-01
WO2015145306A1 (en) 2015-10-01
JP2023041762A (ja) 2023-03-24

Similar Documents

Publication Publication Date Title
TWI656631B (zh) 攝像裝置
JP7153762B2 (ja) 撮像装置および電子機器
JP7432644B2 (ja) 撮像装置
JP7142120B2 (ja) 撮像装置
JP6745956B2 (ja) 撮像装置
TW201535703A (zh) 攝像裝置
JP2017055403A (ja) 撮像装置、モジュール、電子機器および撮像装置の動作方法